JP2003264230A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2003264230A
JP2003264230A JP2002064735A JP2002064735A JP2003264230A JP 2003264230 A JP2003264230 A JP 2003264230A JP 2002064735 A JP2002064735 A JP 2002064735A JP 2002064735 A JP2002064735 A JP 2002064735A JP 2003264230 A JP2003264230 A JP 2003264230A
Authority
JP
Japan
Prior art keywords
trimming
metal layer
insulating layer
fuse
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002064735A
Other languages
English (en)
Inventor
Kazumi Hara
和巳 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2002064735A priority Critical patent/JP2003264230A/ja
Publication of JP2003264230A publication Critical patent/JP2003264230A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 トリミング開口部での絶縁層の残膜厚の制御
性を向上させる。 【解決手段】 半導体基板1上に絶縁層3を介してトリ
ミングヒューズ5が形成され、そのトリミングヒューズ
5上に絶縁層7が形成されている。絶縁層7上に、トリ
ミングヒューズ5のレーザー照射領域5a上には存在せ
ず、かつトリミング開口部15内に一部分が露出するメ
タル層9が形成されている。メタル層9は、レーザー照
射領域5a上の絶縁層11,13についてレーザー照射
領域5aに起因する段差を低減し、さらに、トリミング
開口部15を形成する際にエッチングストップ層として
機能するので、トリミングヒューズ5上の絶縁層7の残
膜厚について制御性を向上させることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体基板上に絶
縁層を介してトリミングヒューズ(レーザービームの照
射により特性値を調節できる素子)が形成され、そのト
リミングヒューズ上に絶縁層が形成され、トリミングヒ
ューズ上の絶縁層の膜厚が周囲より薄くされてレーザー
トリミング用のトリミング開口部が形成されており、そ
のトリミング開口部を介してトリミングヒューズにレー
ザートリミング処理が施されて溶断されることにより半
導体基板上に形成した素子の抵抗値などの特性値が設定
される半導体装置及びその製造方法に関するものであ
る。
【0002】
【従来の技術】半導体装置を一定の電気的条件下で動作
させるため、半導体装置では電気的抵抗などに関して所
定の規格が設けられている。そして製造過程において、
半導体装置がこのような規格を満たすものであるかを判
定するため、製造工程が終了に近づいた時点で装置の機
能や性能について特性試験が行なわれている。
【0003】一般には半導体装置が高度に集積されるに
従って所定の規格を外れるものが多くなり、歩留まりが
低下する。しかし、一部の限られた個所に不良が存在す
るからといって高度に集積された半導体装置をすべて排
除していたのでは膨大な無駄が発生する。そこでこのよ
うな無駄を回避するため、一部の半導体装置ではトリミ
ングヒューズにより特性値を調整する方法が行なわれて
いる。
【0004】一般に、トリミングヒューズの材料として
はポリシリコン膜やメタル層が用いられ、トリミングヒ
ューズの切離しにはレーザー光線が用いられる。また、
トリミングヒューズ上に形成された絶縁層によるレーザ
ー光線のエネルギーの吸収を低減するために、トリミン
グヒューズ上に形成された絶縁層に選択的にエッチング
処理を施すことによりその膜厚を薄くして、トリミング
ヒューズにレーザー光線の照射を行なうためのトリミン
グ開口部を形成するのが一般的である。
【0005】レーザー光線によりトリミングヒューズを
切断するためのレーザートリミング処理を実施する際、
レーザー光線の出力の程度によっては下地膜が損傷する
虞れがある。そのため、レーザー光線の出力の適正化や
トリミング開口部におけるトリミングヒューズ上の絶縁
層の膜厚(残膜厚という)の制御が重要な課題となって
いる。
【0006】トリミング開口部において、例えばトリミ
ングヒューズ上の絶縁層をすべて除去してトリミングヒ
ューズを露出させた場合、レーザー光線の出力について
は適正化し易くなる。しかし、トリミング開口部を介し
て半導体装置内に水分が浸透して半導体装置の特性や信
頼性に悪影響を及ぼす虞れがある。このため、トリミン
グ開口部における絶縁層の残膜厚を制御して安定化させ
ることが要求されている。
【0007】トリミング開口部における絶縁層の残膜厚
を制御する方法として、例えば特開平11−13573
0号公報に記載された方法がある。そこでは、トリミン
グヒューズ上に最下層の層間絶縁層を形成した後、その
層間絶縁層上にトリミングヒューズに重畳して金属膜を
形成し、その金属膜上に積層形成した層間絶縁層のうち
最上層の層間絶縁層にバイアホールを形成するのと同時
に上記金属膜上の層間絶縁層のすべてに開口を形成し、
上記最上層の層間絶縁層上の金属配線の形成時に余分な
金属の除去とともに上記金属膜を除去し、上記開口にレ
ーザートリミング用の開口が連通するように保護膜を形
成するようにしている。
【0008】特開平11−135730号公報に記載さ
れた方法では、上記開口にレーザートリミング用の開口
が連通するように保護膜を形成するには、半導体基板上
全面に保護膜を形成した後、上記開口内の保護膜を除去
する必要がある。しかし、その際にトリミングヒューズ
上の最下層の層間絶縁層の一部又は全部を除去してしま
うことが懸念され、トリミングヒューズ上の絶縁層の残
膜厚がばらつくという問題があった。
【0009】
【発明が解決しようとする課題】そこで本発明は、トリ
ミングヒューズ上の絶縁層の膜厚が周囲より薄くされて
レーザートリミング用のトリミング開口部が形成されて
いる半導体装置及びその製造方法において、トリミング
開口部における絶縁層の残膜厚の制御性を向上させるこ
とを目的とするものである。
【0010】
【課題を解決するための手段】本発明にかかる半導体装
置は、半導体基板上に絶縁層を介してトリミングヒュー
ズが形成され、そのトリミングヒューズ上に絶縁層が形
成され、トリミングヒューズ上の絶縁層の膜厚が周囲よ
り薄くされてレーザートリミング用のトリミング開口部
が形成されている半導体装置であって、上記トリミング
ヒューズ上の領域に、上記トリミングヒューズのレーザ
ー照射領域上には存在せず、かつ上記トリミング開口部
内に一部分が露出するメタル層が形成されているもので
ある。
【0011】本発明にかかる半導体装置の製造方法は、
半導体基板上に絶縁層を介してトリミングヒューズが形
成され、そのトリミングヒューズ上に絶縁層が形成さ
れ、トリミングヒューズ上の絶縁層の膜厚が周囲より薄
くされてレーザートリミング用のトリミング開口部が形
成されている半導体装置の製造方法であって、上記トリ
ミングヒューズ上の領域に、上記トリミングヒューズの
レーザー照射領域上には存在せず、かつ上記トリミング
開口部内に一部分が露出するようにメタル層を形成する
工程を含むものである。
【0012】トリミングヒューズ上の領域に、トリミン
グヒューズのレーザー照射領域上には存在せず、かつト
リミング開口部内に一部分が露出するメタル層を形成す
ることにより、トリミングヒューズ上の絶縁層について
トリミングヒューズに起因する段差を低減することがで
きる。さらに、メタル層の一部分がトリミング開口部内
に露出するように配置されているので、トリミング開口
部を形成する際に、メタル層がエッチングストップ層と
して機能するので、トリミングヒューズ上の絶縁層の残
膜厚について制御性を向上させることができる。これに
より、安定したレーザートリミング処理を実施すること
ができる。
【0013】
【発明の実施の形態】本発明の半導体装置において、上
記メタル層の形状の例として、上記トリミング開口部の
周囲に連続して又は断続的に形成されているものを挙げ
ることができる。
【0014】本発明の半導体装置の製造方法において、
上記メタル層を、半導体装置の電極又は配線用のメタル
層と同時に形成することが好ましい。その結果、製造工
程を増加させることなく、上記メタル層を形成すること
ができる。
【0015】本発明の半導体装置の製造方法において、
上記メタル層を形成する工程でボンディングパッド用メ
タル層を同時に形成し、又は上記メタル層よりも上層に
ボンディングパッド用メタル層を形成する工程を含み、
さらに上記ボンディングパッド用メタル層よりも上層に
上層絶縁層を形成した後、上記ボンディングパッド用メ
タル層上の上記上層絶縁層にパッド開口部を形成するの
と同時に上記トリミング開口部を形成する工程を含むこ
とが好ましい。その結果、製造工程を増加させることな
く、トリミング開口部を形成することができる。
【0016】本発明が適用される半導体装置としては、
検出すべき電圧を分割して分割電圧を供給するための分
割抵抗と、基準電圧を供給するための基準電圧源と、上
記分割抵抗からの分割電圧と上記基準電圧源からの基準
電圧を比較するための比較回路を備えたアナログ回路を
備え、上記分割抵抗を構成する抵抗回路は抵抗値調整用
のトリミングヒューズを備えたものを挙げることができ
る。そのアナログ回路において、上記トリミングヒュー
ズ上の領域に本発明の半導体装置を構成するメタル層が
形成されているようにすることにより、安定したレーザ
ートリミング処理を実施することができるようになるの
で、分割抵抗からの分割電圧の精度を向上させることが
できる。
【0017】
【実施例】図1は半導体装置の一実施例のトリミングヒ
ューズ部分を示す図であり、(A)は平面図、(B)は
(A)のA−A’位置での断面図、(C)は(A)のB
−B’位置での断面図である。図1を参照してこの実施
例を説明する。半導体基板1の表面に、素子領域(図示
は省略)を分離するための素子分離酸化膜3が形成され
ている。素子分離酸化膜3上に、ポリシリコン膜からな
るトリミングヒューズ5が形成されている。トリミング
ヒューズ5の寸法は、例えば膜厚は3000〜3500
Å(オングストローム)であり、レーザー照射領域5a
の線幅は5〜8μm(マイクロメートル)である。
【0018】素子分離酸化膜3上及び素子領域上を覆
う、例えば膜厚が1000〜1500Åのシリコン酸化
膜からなる層間絶縁層7((A)での図示は省略)が形
成されている。層間絶縁層7上に、トリミングヒューズ
5のレーザー照射領域5aを囲むようにしてメタル層9
が形成されている。メタル層9は例えば各辺の幅寸法が
10μmの枠状の四角形に形成されており、内周の寸法
は8×8μm〜10×10μm、外周の寸法は28×2
8μm〜30×30μm、膜厚は5000〜6000Å
である。メタル層9はその内周内にトリミングヒューズ
5のレーザー照射領域5aが位置するように配置されて
いる。メタル層9は、例えば半導体装置の電極又は配線
用のメタル層とは電気的に接続されていないダミーメタ
ル層であり、反射防止膜付きのものでもよいし、反射防
止膜が付いてないものでもよい。
【0019】層間絶縁層7上及びメタル層9上に層間絶
縁層11が形成されている。層間絶縁層11は例えばシ
リコン酸化膜上にSOG(Spin-On-Glass)膜を堆積
し、エッチバックにより平坦化させた上に更にシリコン
酸化膜を堆積して構成することにより、比較的平坦度が
得られた層間絶縁層11を形成できる。これらの工程で
は、通常エッチバック工程により、SOG膜は消失す
る。シリコン酸化膜からなる層間絶縁層11の膜厚は例
えば7000〜8000Åである。
【0020】層間絶縁層11上に、例えば下層がシリコ
ン酸化膜、上層がシリコン窒化膜からなるパッシベーシ
ョン膜(上層絶縁層)13が形成されている。パッシベ
ーション膜13の膜厚は、例えば下層のシリコン酸化膜
が3000Å、上層のシリコン窒化膜が7000〜10
000Åである。パッシベーション膜13について
(A)での図示は省略されている。
【0021】トリミングヒューズ5上の層間絶縁層11
及びパッシベーション膜13に開口部がそれぞれ形成さ
れて、トリミング開口部15が形成されている。トリミ
ング開口部15は、メタル層9の内周枠がトリミング開
口部15内に露出するように形成されている。トリミン
グ開口部15の寸法は、例えばメタル層9の内周枠より
も1μmだけ大きい寸法、ここでは9×9μm〜11×
11μmである。
【0022】トリミングヒューズ5にトリミング処理を
施す場合、トリミング開口部15及び層間絶縁層7を介
してトリミングヒューズ5のレーザー照射領域5aにレ
ーザー光線を照射し、レーザー照射領域5aを溶断す
る。この実施例では、トリミングヒューズ5上にメタル
層9が配置されているので、メタル層9よりも上層の絶
縁層、ここでは層間絶縁層11及びパッシベーション膜
13についてトリミングヒューズ5に起因する段差を低
減し、さらにトリミング開口部15が形成される際にメ
タル層9がエッチングストップ層として機能することに
より、トリミング開口部15におけるトリミングヒュー
ズ5上の絶縁層の残膜厚、ここではトリミングヒューズ
5上の層間絶縁層7の残膜厚は制御性よく形成されてい
る。これにより、安定したレーザートリミング処理を実
施することができる。
【0023】図2は、図1に示した半導体装置の製造方
法の一実施例を示す工程断面図である。図2では、図1
のA−A’位置に沿った断面に加えて、同じ半導体基板
上に形成されるボンディングパッド形成領域の断面も示
す。図2を参照して製造方法の一実施例を説明する。
【0024】(A)半導体基板1上に素子分離酸化膜3
を形成し、半導体基板1上全面にポリシリコン膜を堆積
し、そのポリシリコン膜をパターニングして素子分離酸
化膜3上にトリミングヒューズ5を形成するとともに、
素子形成領域にゲート電極(図示は省略)を形成する。
その後、半導体基板1上全面に層間絶縁層7を堆積す
る。層間絶縁層7の所定の領域にコンタクトホール(図
示は省略)を形成する。
【0025】(B)層間絶縁層7上に、トリミングヒュ
ーズ5のレーザー照射領域5aを囲むようにしてメタル
層9を形成する。図示は省略するが、半導体装置の電極
又は配線用のメタル層をメタル層9とともに形成する。
半導体基板1上全面にシリコン酸化膜を例えばCVD法
により形成し、さらにその上にSOG膜を形成し、エッ
チバック処理を施して平坦化処理を行なって層間絶縁層
11を形成する。層間絶縁層7の所定の領域にビアホー
ル(図示は省略)を形成する。
【0026】図3は、図2(B)の工程における図1の
B−B’位置に対応する位置での断面図である。図3に
示すように、層間絶縁層7にはトリミングヒューズ5の
レーザー照射領域5aに起因して凸状の段差が形成され
ている。その段差を囲むようにして層間絶縁層7上にメ
タル層9が形成されている。メタル層9の存在により、
層間絶縁層11のレーザー照射領域5a上の領域におい
て段差が低減されている。これにより、層間絶縁層11
についてレーザー照射領域5a上の膜厚制御性を向上さ
せることができる。
【0027】図2に戻って製造工程の説明を続ける。 (C)層間絶縁層11上に、ボンディングパッド用メタ
ル層17及び半導体装置の電極又は配線用のメタル層
(図示は省略)を形成した後、半導体基板1上全面にパ
ッシベーション膜13を形成する。図3に示したよう
に、トリミングヒューズ5上の層間絶縁層11は平坦化
されているので、パッシベーション膜13についてもレ
ーザー照射領域5a上の膜厚制御性を向上させることが
できる。
【0028】(D)パッシベーション膜13上に、トリ
ミングヒューズ5上及びボンディングパッド用メタル層
17上を開口するためのレジストパターン19を形成す
る。レジストパターン19をマスクにして、トリミング
ヒューズ5上のパッシベーション膜13及び層間絶縁層
11並びにボンディングパッド用メタル層17上のパッ
シベーション膜13を同時にエッチング除去する。これ
により、トリミングヒューズ5上にトリミング開口部1
5を形成し、ボンディングパッド用メタル層17上にパ
ッド開口部21を形成する。このとき、トリミング開口
部15においてメタル層9がエッチングストップ層の役
割を果たす。これにより、トリミングヒューズ5のレー
ザー照射領域5a上の層間絶縁層7の残膜厚の制御性を
向上させることができる。その後、レジストパターン1
9を除去する(図1参照)。
【0029】上記の実施例ではトリミングヒューズ5の
レーザー照射領域5aを囲むようにトリミング開口部の
周囲に連続してメタル層9を設けているが、本発明はこ
れに限定されるものではなく、トリミング開口部の周囲
に断続的にメタル層を設けてもよい。図4を参照してト
リミング開口部の周囲に断続的にメタル層を設けた半導
体装置の実施例を説明する。
【0030】図4は半導体装置の他の実施例のトリミン
グヒューズ部分を示す図であり、(A)は平面図、
(B)は(A)のA−A’位置での断面図、(C)は
(A)のB−B’位置での断面図である。図4を参照し
てこの実施例を説明する。図1と同じ機能を果たす部分
には同じ符号を付し、詳細な説明は省略する。
【0031】半導体基板1の表面に素子分離酸化膜3が
形成され、素子分離酸化膜3上にトリミングヒューズ5
が形成されている。素子分離酸化膜3上及び素子領域上
を覆う層間絶縁層7((A)での図示は省略)が形成さ
れている。層間絶縁層7上に、トリミングヒューズ5の
レーザー照射領域5aを挟むようにして、レーザー照射
領域5aと平行にメタル層23が形成されている。メタ
ル層23の寸法は例えば幅寸法が10μm、長さが28
×28μm〜30×30μm、膜厚が5000〜600
0Åである。メタル層23,23間の寸法は例えば8〜
10μmである。メタル層23はレーザー照射領域5a
と重畳しないようにして配置されている。
【0032】層間絶縁層7上及びメタル層23上に層間
絶縁層11が形成されている。層間絶縁層11上にパッ
シベーション膜13((A)での図示は省略)が形成さ
れている。トリミングヒューズ5上の層間絶縁層11及
びパッシベーション膜13に開口部がそれぞれ形成され
て、トリミング開口部15が形成されている。トリミン
グ開口部15は、メタル層23のトリミングヒューズ5
に近接する辺の一部がトリミング開口部15内に露出す
るように形成されている。トリミング開口部15の寸法
は、例えばメタル層23,23間の寸法よりも1μmだ
け大きい寸法、ここでは9×9μm〜11×11μmで
ある。
【0033】トリミングヒューズ5にトリミング処理を
施す場合、トリミング開口部15及び層間絶縁層7を介
してトリミングヒューズ5のレーザー照射領域5aにレ
ーザー光線を照射し、レーザー照射領域5aを溶断す
る。この実施例では、トリミングヒューズ5上にメタル
層23が配置されているので、図1に示した実施例と同
様に、層間絶縁層11及びパッシベーション膜13につ
いてトリミングヒューズ5に起因する段差を低減し、さ
らにトリミング開口部15が形成される際にメタル層2
3がエッチングストップ層として機能することにより、
トリミングヒューズ5上の層間絶縁層7の残膜厚は制御
性よく形成されている。これにより、安定したレーザー
トリミング処理を実施することができる。図4に示した
実施例は、図2及び図3を参照して説明した製造方法の
実施例と同様にして、同様の作用効果をもって形成する
ことができる。
【0034】上記の実施例では、メタル層として、枠状
のメタル層9又は2本のメタル層23を用いているが、
本発明はこれに限定されるものではなく、例えばトリミ
ング開口部の周囲に沿って配置された複数の島状のメタ
ル層や、コの字型のメタル層など、トリミングヒューズ
上の領域に、トリミングヒューズのレーザー照射領域上
には存在せず、かつトリミング開口部内に一部分が露出
して形成されているものであれば、どのような形状及び
配置であってもよい。
【0035】上記の実施例では2層メタル層構造の半導
体装置について説明したが、本発明はこれに限定される
ものではなく、単層又は3層以上のメタル層構造の半導
体装置及びその製造方法にも適用することができる。上
記の実施例ではトリミングヒューズの材料としてポリシ
リコンを用いているが、本発明はこれに限定されるもの
ではなく、トリミングヒューズの材料として他の導電物
質を用いてもよい。
【0036】図5は、アナログ回路である定電圧発生回
路を備えた半導体装置の一実施例を示す回路図である。
直流電源25からの電源を負荷27に安定して供給すべ
く、定電圧発生回路29が設けられている。定電圧発生
回路29は、直流電源25が接続される入力端子(Vba
t)31、基準電圧源としての基準電圧発生回路(Vre
f)33、演算増幅器35、出力ドライバを構成するP
チャネル型MOSトランジスタ(以下、PMOSと略記
する)37、分割抵抗R1,R2及び出力端子(Vou
t)39を備えている。
【0037】定電圧発生回路29の演算増幅器35で
は、出力端子がPMOS37のゲート電極に接続され、
反転入力端子に基準電圧発生回路33から基準電圧Vre
fが印加され、非反転入力端子に出力電圧Voutを分割抵
抗R1とR2で分割した電圧が印加され、分割抵抗R
1,R2からの分割電圧が基準電圧Vrefに等しくなる
ように制御される。
【0038】製造プロセスのバラツキに起因して基準電
圧発生回路からの基準電圧Vrefが変動するので、その
変動に対応すべく、分割抵抗R1,R2を構成する抵抗
回路には抵抗値調整用のトリミングヒューズが設けられ
ている。そのトリミングヒューズ上には本発明を構成す
るメタル層が形成されている。メタル層の存在により、
トリミング開口部における絶縁層の残膜厚の制御性を向
上させることができ、ひいては安定したレーザートリミ
ング処理を行なうことができるので、分割抵抗R1,R
2を構成する抵抗回路における抵抗値の調整を正確に行
なうことができる。
【0039】図6は、アナログ回路である電圧検出回路
を備えた半導体装置の一実施例を示す回路図である。電
圧検出回路41において、35は演算増幅器で、その反
転入力端子に基準電圧発生回路33が接続され、基準電
圧Vrefが印加される。入力端子(Vsens)43から入
力される測定すべき端子の電圧が分割抵抗R1とR2に
よって分割されて演算増幅器35の非反転入力端子に入
力される。演算増幅器35の出力は出力端子(Vout)
45を介して外部に出力される。
【0040】電圧検出回路41では、測定すべき端子の
電圧が高く、分割抵抗R1とR2により分割された電圧
が基準電圧Vrefよりも高いときは演算増幅器35の出
力がHを維持し、測定すべき端子の電圧が降下してきて
分割抵抗R1とR2により分割された電圧が基準電圧V
ref以下になってくると演算増幅器35の出力がLにな
る。
【0041】電圧検出回路41において、製造プロセス
のバラツキに起因して基準電圧発生回路からの基準電圧
Vrefが変動するので、その変動に対応すべく、分割抵
抗R1,R2を構成する抵抗回路には抵抗値調整用のト
リミングヒューズが設けられている。そのトリミングヒ
ューズ上には本発明を構成するメタル層が形成されてい
る。メタル層の存在により、トリミング開口部における
絶縁層の残膜厚の制御性を向上させることができ、ひい
ては安定したレーザートリミング処理を行なうことがで
きるので、分割抵抗R1,R2を構成する抵抗回路にお
ける抵抗値の調整を正確に行なうことができる。
【0042】以上、本発明の実施例を説明したが、本発
明はこれに限定されるものではなく、特許請求の範囲に
記載された本発明の範囲内で種々の変更が可能である。
【0043】
【発明の効果】請求項1及び2に記載された半導体装置
では、トリミングヒューズを備えた半導体装置におい
て、トリミングヒューズ上の領域に、トリミングヒュー
ズのレーザー照射領域上には存在せず、かつトリミング
開口部内に一部分が露出するメタル層が形成されている
ようにし、請求項4に記載された半導体装置の製造方法
では、トリミングヒューズを備えた半導体装置の製造方
法において、トリミングヒューズ上の領域に、トリミン
グヒューズのレーザー照射領域上には存在せず、かつト
リミング開口部内に一部分が露出するようにメタル層を
形成する工程を含むようにしたので、トリミングヒュー
ズ上の絶縁層についてトリミングヒューズに起因する段
差を低減することができる。さらに、トリミングヒュー
ズ上の絶縁膜にトリミング開口部を形成する際に、メタ
ル層がエッチングストップ層として機能するので、トリ
ミングヒューズ上の絶縁層の残膜厚について制御性を向
上させることができる。これにより、安定したレーザー
トリミング処理を実施することができる。
【0044】請求項3に記載された半導体装置では、検
出すべき電圧を分割して分割電圧を供給するための分割
抵抗と、基準電圧を供給するための基準電圧源と、上記
分割抵抗からの分割電圧と上記基準電圧源からの基準電
圧を比較するための比較回路を備えたアナログ回路を備
え、分割抵抗を構成する抵抗回路は抵抗値調整用のトリ
ミングヒューズを備え、そのアナログ回路において、ト
リミングヒューズ上の領域に本発明の半導体装置を構成
するメタル層が形成されているようにしたので、安定し
たレーザートリミング処理を実施することができ、分割
抵抗の抵抗値の調整を正確に行なうことができる。
【0045】請求項5に記載された半導体装置の製造方
法では、メタル層を、半導体装置の電極又は配線用のメ
タル層と同時に形成するようにしたので、製造工程を増
加させることなく、メタル層を形成することができる。
【0046】請求項6に記載された半導体装置の製造方
法では、メタル層を形成する工程でボンディングパッド
用メタル層を同時に形成し、又はメタル層よりも上層に
ボンディングパッド用メタル層を形成する工程を含み、
さらにボンディングパッド用メタル層よりも上層に上層
絶縁層を形成した後、ボンディングパッド用メタル層上
の上層絶縁層にパッド開口部を形成するのと同時にトリ
ミング開口部を形成する工程を含むようのしたので、製
造工程を増加させることなく、トリミング開口部を形成
することができる。
【図面の簡単な説明】
【図1】半導体装置の一実施例のトリミングヒューズ部
分を示す図であり、(A)は平面図、(B)は(A)の
A−A’位置での断面図、(C)は(A)のB−B’位
置での断面図である。
【図2】図1に示した半導体装置の製造方法の一実施例
を示す工程断面図である。
【図3】図2(B)の工程における図1のB−B’位置
に対応する位置での断面図である。
【図4】半導体装置の他の実施例のトリミングヒューズ
部分を示す図であり、(A)は平面図、(B)は(A)
のA−A’位置での断面図、(C)は(A)のB−B’
位置での断面図である。
【図5】アナログ回路である定電圧発生回路を備えた半
導体装置の一実施例を示す回路図である。
【図6】アナログ回路である電圧検出回路を備えた半導
体装置の一実施例を示す回路図である。
【符号の説明】 1 半導体基板 3 素子分離酸化膜 5 トリミングヒューズ 5a トリミングヒューズのレーザー照射領域 7 層間絶縁層 9 メタル層 11 層間絶縁層 13 パッシベーション膜 15 トリミング開口部

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に絶縁層を介してトリミン
    グヒューズが形成され、そのトリミングヒューズ上に絶
    縁層が形成され、トリミングヒューズ上の絶縁層の膜厚
    が周囲より薄くされてレーザートリミング用のトリミン
    グ開口部が形成されている半導体装置において、 前記トリミングヒューズ上の領域に、前記トリミングヒ
    ューズのレーザー照射領域上には存在せず、かつ前記ト
    リミング開口部内に一部分が露出するメタル層が形成さ
    れていることを特徴とする半導体装置。
  2. 【請求項2】 前記メタル層は前記トリミング開口部の
    周囲に連続して又は断続的に形成されている請求項1に
    記載の半導体装置。
  3. 【請求項3】 検出すべき電圧を分割して分割電圧を供
    給するための分割抵抗と、基準電圧を供給するための基
    準電圧源と、前記分割抵抗からの分割電圧と前記基準電
    圧源からの基準電圧を比較するための比較回路を備えた
    アナログ回路を備え、前記分割抵抗を構成する抵抗回路
    は抵抗値調整用のトリミングヒューズを備え、前記トリ
    ミングヒューズ上の領域に請求項1又は2に記載のメタ
    ル層が形成されていることを特徴とする半導体装置。
  4. 【請求項4】 半導体基板上に絶縁層を介してトリミン
    グヒューズが形成され、そのトリミングヒューズ上に絶
    縁層が形成され、トリミングヒューズ上の絶縁層の膜厚
    が周囲より薄くされてレーザートリミング用のトリミン
    グ開口部が形成されている半導体装置の製造方法におい
    て、 前記トリミングヒューズ上の領域に、前記トリミングヒ
    ューズのレーザー照射領域上には存在せず、かつ前記ト
    リミング開口部内に一部分が露出するようにメタル層を
    形成する工程を含むことを特徴とする半導体装置の製造
    方法。
  5. 【請求項5】 前記メタル層を、半導体装置の電極又は
    配線用のメタル層と同時に形成する請求項5に記載の製
    造方法。
  6. 【請求項6】 前記メタル層を形成する工程でボンディ
    ングパッド用メタル層を同時に形成し、又は前記メタル
    層よりも上層にボンディングパッド用メタル層を形成す
    る工程を含み、さらに前記ボンディングパッド用メタル
    層よりも上層に上層絶縁層を形成した後、前記ボンディ
    ングパッド用メタル層上の前記上層絶縁層にパッド開口
    部を形成するのと同時に前記トリミング開口部を形成す
    る工程を含む請求項5又は6に記載の製造方法。
JP2002064735A 2002-03-11 2002-03-11 半導体装置及びその製造方法 Pending JP2003264230A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002064735A JP2003264230A (ja) 2002-03-11 2002-03-11 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002064735A JP2003264230A (ja) 2002-03-11 2002-03-11 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2003264230A true JP2003264230A (ja) 2003-09-19

Family

ID=29197370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002064735A Pending JP2003264230A (ja) 2002-03-11 2002-03-11 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2003264230A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243075A (ja) * 2006-03-10 2007-09-20 Ricoh Co Ltd 半導体装置
KR100856318B1 (ko) * 2007-06-25 2008-09-03 주식회사 동부하이텍 반도체 소자용 퓨즈
US7833844B2 (en) 2006-09-15 2010-11-16 Ricoh Company, Ltd. Semiconductor device and production method of the same
JP2013084908A (ja) * 2011-09-30 2013-05-09 Seiko Instruments Inc 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243075A (ja) * 2006-03-10 2007-09-20 Ricoh Co Ltd 半導体装置
US7833844B2 (en) 2006-09-15 2010-11-16 Ricoh Company, Ltd. Semiconductor device and production method of the same
KR100856318B1 (ko) * 2007-06-25 2008-09-03 주식회사 동부하이텍 반도체 소자용 퓨즈
JP2013084908A (ja) * 2011-09-30 2013-05-09 Seiko Instruments Inc 半導体装置

Similar Documents

Publication Publication Date Title
JP4936643B2 (ja) 半導体装置及びその製造方法
JP2008071991A (ja) 半導体装置及びその製造方法
JP4776199B2 (ja) 半導体装置の製造方法
US7622395B2 (en) Two-step method for etching a fuse window on a semiconductor substrate
JP2003264230A (ja) 半導体装置及びその製造方法
KR100663145B1 (ko) 반도체 장치 및 그 반도체 장치의 제조 방법
JP2005235888A (ja) 半導体装置及びその製造方法
US20050285227A1 (en) Semiconductor device
JP4675050B2 (ja) 半導体装置
JP6852120B2 (ja) チップ抵抗器
JP3506369B2 (ja) 半導体集積回路装置及びその製造方法
JP2006040917A (ja) 半導体装置の製造方法
JP6101162B2 (ja) 半導体装置
JP4497975B2 (ja) 半導体装置
JP3641348B2 (ja) 半導体装置の製法
JP4363802B2 (ja) 半導体装置及びその製造方法
US7161222B2 (en) Semiconductor device and semiconductor device fabrication method
JP2005303051A (ja) 半導体装置及びその製造方法
JP4484548B2 (ja) 半導体装置
TWI464754B (zh) 電阻器模組及其製造方法
JP2005303026A (ja) 半導体装置
WO2013111496A1 (ja) チップ抵抗器の製造方法
JP3900115B2 (ja) 半導体装置およびその製造方法
JP3353748B2 (ja) 半導体装置およびその製造方法
JP2005285842A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041117

A977 Report on retrieval

Effective date: 20070709

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20071204

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080408