JP3353748B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP3353748B2
JP3353748B2 JP20481899A JP20481899A JP3353748B2 JP 3353748 B2 JP3353748 B2 JP 3353748B2 JP 20481899 A JP20481899 A JP 20481899A JP 20481899 A JP20481899 A JP 20481899A JP 3353748 B2 JP3353748 B2 JP 3353748B2
Authority
JP
Japan
Prior art keywords
conductors
wiring
semiconductor device
trimming
electrically
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20481899A
Other languages
English (en)
Other versions
JP2001035879A (ja
Inventor
弘二 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP20481899A priority Critical patent/JP3353748B2/ja
Publication of JP2001035879A publication Critical patent/JP2001035879A/ja
Application granted granted Critical
Publication of JP3353748B2 publication Critical patent/JP3353748B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関し、特に、電気的な試験後に特性を切り
替えることが可能なトリミング機能を有する半導体装置
およびその製造方法に関する。
【０００２】
【従来の技術】近年、半導体装置は微細化、高集積化並
びに高性能化が進み、半導体装置製造後の電気的な試験
の良品率すなわち歩留まりを向上させるのが難しくなっ
てきている。この歩留まり向上策の一つとして、特開平
６−３２６１９６号公報に示されるように、シリコンウ
ェハ状態で電気試験を実施した後に、所望の導電膜すな
わちヒューズを切断することで特性を切り替える手法が
ある。このヒューズトリミングは、メモリチップ等での
冗長回路への切り替えやアナログチップでの抵抗値調整
等、幅広く使用されている。
【０００３】このヒューズトリミングをもつ半導体装置
の代表的な平面図を図６（ａ）に示す。この半導体装置
は、ＭＯＳトランジスタのゲート電極やアルミ配線から
なる第１の配線１で構成されるヒューズを有している。
この第１の配線１上にシリコン酸化膜やシリコン窒化膜
からなる絶縁膜が成膜されており、ヒューズ部となる箇
所では、この絶縁膜が部分的に開口されたカバー開口部
４があり、このカバー開口部４で第１の配線１が露出さ
れているか、露出しないまでも絶縁膜の厚さを薄くして
いる。
【０００４】次に、この半導体装置の製造後に電気的試
験を行い所望の特性を得るために、該当する第１の配線
１にレーザ光７を選択的に照射し、該当する第１の配線
１のみを溶断、すなわち切断するというヒューズトリミ
ングを行う（図６（ｂ））。このようなヒューズを複数
本形成し、切断するヒューズと切断しないヒューズの組
合わせで、所望の特性の抵抗値を、すなわち良品を得る
ことができ、歩留まり向上を図ることが出来る。
【０００５】ここで、前述したカバー開口部４で第１の
配線１の絶縁膜を無くし、第１の配線１を露出させた
り、もしくは絶縁膜をどこまで薄くするかという判断
は、照射されるレーザのパワーと第１の配線１の抵抗値
とに密接な関係があり、切断したものが付着しショート
したり、ごみになる問題、切断歩留まり低下、半導体装
置を使用していくうちに経時変化で切断していたものが
導通状態に変わるという信頼性の問題を引き起こす可能
性があり、このヒューズ上の絶縁膜制御は非常に難し
く、重要なものとなっている。
【０００６】なお、図６の場合は切断する手段としてレ
ーザ光を用いたが、図７（ａ）に示すように、第１の配
線１、すなわちヒューズに所望のヒューズに過電流８を
流すことによって、図７（ｂ）に示すように、第１の配
線１を切断して溶段させるタイプのヒューズもある。
【０００７】
【発明が解決しようとする課題】これら従来のヒューズ
では、切断する作業であるトリミングをウェハ状態での
電気試験の最中もしくは電気試験実施後に行う必要があ
り、レーザ光照射や過電流印加するための専用設備が必
要となり、また、専用の工程を要することから、コスト
アップや製造期間の増大を招くという課題があった。
【０００８】また、信頼性面の課題もある。つまり、切
断が完全に行なえたかどうかという切断歩留まりの問
題、経時変化で切断していたものが導通状態に変わって
しまうという問題、ヒューズ切断部から水分が入り込み
ヒューズ先の回路に影響を及ぼす問題などがあった。
【０００９】本発明の目的は、上述したコストアップを
なくし、製造期間増大を最小限に留め、容易にかつ信頼
性の高いトリミングを行ない、所望の特性を得る半導体
装置とその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】本発明の構成は、絶縁部
材上に互いに電気的に導通していない複数の導電体と、
前記複数の導電体上に形成された絶縁膜とを有する半導
体装置において、この半導体装置の一主面上の前記絶縁
膜の一部が開口されたカバー開口を有し、この開口され
た開口領域内で前記複数の導電体が露出されると共に、
この開口領域内で露出された複数の導電体に、第２の導
電体が接続され、前記複数の導電体の層構成が、異なる
層からなり、かつ前記複数の導電体同士が電気的に導通
されることのみにより所望の抵抗値を得るようにしたこ
とを特徴とする。
【００１１】
【００１２】本発明の半導体装置の製造方法の他の構成
は、互いに電気的に導通していない複数の導電体を隣接
して配置し、かつ複数の導電体上に成膜された絶縁膜を
選択的に開口させることによって、これら開口部で前記
複数の導電体を部分的に露出させ、その後ウェハ状態で
の電気的試験を行なった後に、組立工程であるボンディ
ング工程を用いて該当する開口個所にボンディングする
ことによって電気的に異なる複数の導電体を電気的に導
通した状態にし、所望の抵抗値特性となるようにするこ
とを特徴とする。
【００１３】本発明の構成によれば、通常の組立工程で
あるボンディング工程を用いて電気的に導通していなか
った複数の導電体を電気的に導通した状態に切り替える
ことができるために、新たな工程を追加せずに済み、か
つヒューズ切断を行なう作業を要さずに容易にトリミン
グ作業を行なうことが可能となる特徴がある。
【００１４】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は本発明に関連
する技術の半導体装置の部分平面図であり、図１（ａ）
はボンディングワイヤを接続する前すなわちトリミング
前の状態、図１（ｂ）はボンディングワイヤを接続した
後すなわちトリミング後の状態を示す。シリコン基板上
に互いに電気的に導通していない第１の配線１及び第２
の配線２が隣接して配置され、更に第１の配線１及び第
２の配線２上に成膜されたシリコン窒化膜をフォトリソ
グラフィ技術を用いて選択的に開口し、カバー開口部
（領域）４を形成している。ここで、第１の配線１及び
第２の配線２の材質はアルミや銅等の金属膜で、幅は５
０μｍ程度でよく、第１の配線１及び第２の配線２の間
隔は１〜２μｍ程度でよい。また、絶縁膜であるシリコ
ン窒化膜の膜厚は５００〜１０００ｎｍ程度でよく、カ
バー開口部４のサイズは通常のボンディングパッド寸法
相当でよく、数値的には８０μｍ□程度でよい。
【００１５】図１（ａ）の状態、すなわちシリコンウェ
ハ状態で実施する電気的試験において、所望の特性とす
るために、図１（ａ）ではカバー開口領域４内にある第
１の配線１及び第２の配線２を電気的に導通させるか否
かを判断する。第１の配線１及び第２の配線２を電気的
に導通させると判断した場合、シリコンウェハ状態から
チップ単体状態にした後、図１（ｂ）に示す如く組立工
程であるボンディング工程でこのカバー開口部４にワイ
ヤ５をボンディングし、第１の配線１及び第２の配線２
を電気的に導通させる。ここで、ボンディングワイヤ５
は、通常の組立工程で使用するワイヤを使用すればよ
く、そのワイヤ径も３０μｍ程度のものでよい。
【００１６】以上のように、第１の配線１及び第２の配
線２を電気的に導通させることによって、ウェハ状態で
は所望の特性を得ていなかったものが、組立後すなわち
最終的に所望の特性に切替られて良品を得ることができ
る。
【００１７】図２は本発明に関連する第２の技術を示す
平面図であり、図２（ａ）はボンディングワイヤを接続
する前、トリミング前の状態で、図２（ｂ）はボンディ
ングワイヤを接続した後、トリミング後の状態である。
構成は基本的に図１と同様であるが、配線が第１の配線
１〜第３の配線３と３本の構成、ひとつのカバー開口領
域４の内で露出する配線本数は２本、カバー開口領域が
３箇所のカバー開口部４１，４２，４３となっている。
この例では、ひとつの配線が複数のカバー開口領域で露
出されており、３本の第１の配線１〜第３の配線３と３
つのカバー開口部４１，４２，４３の組み合わせで導通
させる配線の組み合わせを作ることが可能である。
【００１８】図２（ｂ）では、カバー開口４２にワイヤ
５をボンディングした例で、このボンディングによって
第１の配線１と第３の配線３を電気的に導通させること
ができ、第２の配線２のみ非導通となっているが、必要
に応じてカバー開口４１，４３をワイヤ５でボンディン
グすることもでき、これらの組合せで所望の抵抗値の設
定が可能となる。
【００１９】図３は本発明に関連する第３の技術を示す
平面図であり、図３（ａ）はボンディングワイヤを接続
する前、トリミング前の状態で、図３（ｂ）はボンディ
ングワイヤを接続した後、トリミング後の状態である。
前述した関連技術と異なる点は、ひとつのカバー開口領
域４内で露出する配線本数が３本となっている点であ
る。このカバー開口領域４内にワイヤ５をボンディング
することで、第１の配線１〜第３の配線３すべてを導通
することが可能となる。このようにカバー開口領域４内
の配線本数は、３本以上とすることも可能である。
【００２０】図４は本発明の第１の実施形態を示す平面
図であり、図４（ａ）はボンディングワイヤを接続する
前、トリミング前の状態で、図４（ｂ）はボンディング
ワイヤを接続した後、トリミング後の状態である。前述
した各関連技術と異なる点は、第１の配線１ａ及び第２
の配線２ａは配線層の構造が異なっている点である。す
なわち、第１の配線１ａは下層配線を、例えば第１層配
線とし、第２の配線２ａは上層配線、例えば第２層配線
としてあり、敢えて同一配線層で構成させる必要はない
場合である。
【００２１】図５は本発明の第２の実施形態を示す平面
図であり、図５（ａ）はボンディングワイヤを接続する
前、トリミング前の状態で、図５（ｂ）はボンディング
ワイヤを接続した後、トリミング後の状態である。前述
した実施例と異なる点は、配線を導通するものがワイヤ
５でなく、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）
で使用する半田ボール６を用いた点である。更に、この
実施形態としては記載していないが、カバー開口領域４
内で露出している複数の導電体を電気的に導通させるこ
とが可能な材質のものならば特に限定はなく、適切なも
のを選択して用いればよい。
【００２２】なお、これら実施形態において、電気的に
導通する手法としては、組立工程であるボンディング工
程を流用することができ、コストアップを抑え、製造期
間増大を最小限に留めることが可能であり、しかも、ヒ
ューズの溶断という作業が伴わないために半導体装置の
信頼性を向上させることができる。
【００２３】
【発明の効果】以上説明したように本発明では、電気的
に切り離された複数の導電体をウェハ状態での電気的試
験を実施した後に容易に、かつ高信頼で電気的に導通状
態とすることができ、この電気的に導通させる箇所と導
通させない箇所とを使い分けることによって所望の抵抗
値のトリミングが可能となるという効果がある。さら
に、電気的に導通する手法は、組立工程であるボンディ
ング工程を流用することができるため、コストアップが
抑えられ、製造期間増大を最小限に留めることが可能と
なり、しかもヒューズの溶断という作業が伴わないため
に半導体装置の信頼性を向上てきるという効果もある。
【図面の簡単な説明】
【図１】（ａ）（ｂ）は本発明に関連する技術を説明す
るトリミング前、およびトリミング後の平面図である。
【図２】（ａ）（ｂ）は本発明に関連する第２の技術を
説明するトリミング前、およびトリミング後の平面図で
ある。
【図３】（ａ）（ｂ）は本発明に関連する第３の技術を
説明するトリミング前、およびトリミング後の平面図で
ある。
【図４】（ａ）（ｂ）は本発明の第１の実施形態を説明
するトリミング前、およびトリミング後の平面図であ
る。
【図５】（ａ）（ｂ）は本発明の第２の実施形態を説明
するトリミング前、およびトリミング後の平面図であ
る。
【図６】（ａ）（ｂ）は従来の技術を説明する半導体装
置のトリミング前、およびトリミング後の平面図であ
る。
【図７】（ａ）（ｂ）は従来の他の技術を説明する半導
体装置のトリミング前、およびトリミング後の平面図で
ある。
【符号の説明】 １ 第１の配線 １ａ 第１の配線（第１層） ２ 第２の配線 ２ａ 第２の配線（第２層） ３ 第３の配線 ４，４１，４２，４３ カバー開口部 ５ ワイヤ ６ 半田ボール ７ レーザ光 ８ 過電流

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 絶縁部材上に互いに電気的に導通してい
    ない複数の導電体と、前記複数の導電体上に形成された
    絶縁膜とを有する半導体装置において、この半導体装置
    の一主面上の前記絶縁膜の一部が開口されたカバー開口
    を有し、この開口された開口領域内で前記複数の導電体
    が露出されると共に、この開口領域内で露出された複数
    の導電体に、第２の導電体が接続され、前記複数の導電
    体の層構成が、異なる層からなり、かつ前記複数の導電
    体同士が電気的に導通されることのみにより所望の抵抗
    値を得るようにしたことを特徴とする半導体装置。
  2. 【請求項２】 互いに電気的に導通していない複数の導
    電体を隣接して配置し、かつ複数の導電体上に成膜され
    た絶縁膜を選択的に開口させることによって、その開口
    部で前記複数の導電体を部分的に露出させ、その後ウェ
    ハ状態での電気的試験を行なった後に、組立工程である
    ボンディング工程を用いて該当する開口個所にボンディ
    ングすることによって電気的に異なる複数の導電体を電
    気的に導通した状態にし、所望の抵抗値特性となるよう
    にすることを特徴とする半導体装置の製造方法。
JP20481899A 1999-07-19 1999-07-19 半導体装置およびその製造方法 Expired - Fee Related JP3353748B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20481899A JP3353748B2 (ja) 1999-07-19 1999-07-19 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20481899A JP3353748B2 (ja) 1999-07-19 1999-07-19 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2001035879A JP2001035879A (ja) 2001-02-09
JP3353748B2 true JP3353748B2 (ja) 2002-12-03

Family

ID=16496900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20481899A Expired - Fee Related JP3353748B2 (ja) 1999-07-19 1999-07-19 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3353748B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7180195B2 (en) * 2003-12-17 2007-02-20 Intel Corporation Method and apparatus for improved power routing

Also Published As

Publication number Publication date
JP2001035879A (ja) 2001-02-09

Similar Documents

Publication Publication Date Title
JP4308671B2 (ja) ワイヤボンドパッドを有する半導体装置とその製作方法
US4628590A (en) Method of manufacture of a semiconductor device
US5719448A (en) Bonding pad structures for semiconductor integrated circuits
US7416964B2 (en) Semiconductor wafer, semiconductor chip and dicing method of a semiconductor wafer
KR100385225B1 (ko) 탐침 패드 및 범프 패드를 갖는 플립 칩형 반도체소자 및 그 제조방법
WO2017145256A1 (ja) 半導体装置およびその製造方法
US7714428B2 (en) High power semiconductor package and method of making the same
US20060250139A1 (en) Bond pad structure comprising multiple bond pads with metal overlap
JP2002164437A (ja) ボンディングおよび電流配分を分散したパワー集積回路および方法
JPH07169807A (ja) 半導体ウェハ
JPH10229125A (ja) 半導体装置
JP2983999B2 (ja) 並列素子の自動化選別相互接続方法
JPH0773106B2 (ja) 半導体装置の製造方法
US6946747B1 (en) Semiconductor device and its manufacturing method
JPH10178046A (ja) 半導体チップの実装方法
JP3353748B2 (ja) 半導体装置およびその製造方法
JPH07122604A (ja) 半導体集積回路装置
US5075758A (en) Semiconductor device
US20210242145A1 (en) Semiconductor device and method of manufacturing a semiconductor device
WO2009104343A1 (ja) 半導体装置および半導体装置の製造方法
JPH0685268A (ja) 電力用半導体素子およびその製造方法
JPH06216526A (ja) 薄膜多層配線基板
JPH0831982A (ja) 半導体装置及び半導体チツプの実装方法
US20050263894A1 (en) Semiconductor chip with metallization levels, and a method for fomation of interconnect structrures
JPS62183134A (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020827

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080927

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080927

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090927

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090927

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100927

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100927

Year of fee payment: 8

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100927

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110927

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120927

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120927

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130927

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees