JP2007243075A - 半導体装置 - Google Patents

Abstract

【課題】ヒューズ素子に照射されたレーザの反射光が隣のヒューズ素子に与える悪影響を無くす。
【解決手段】メタル配線層からなりレーザ照射によって溶断可能なヒューズ素子を備えた半導体装置であって、ヒューズ素子９は、レーザ照射され溶断される溶断メタル部１１と、溶断メタル部１１の周囲に配置され溶断メタル部１１を光学的に囲っている周囲メタル部１３を備えている。溶断メタル部１１の側面に照射されたレーザの反射光は周囲メタル部１３によって溶断メタル部１１側へ反射され、周囲メタル部１３の外部には漏れない。
【選択図】図１

Description

本発明は半導体装置に関し、特に、メタル配線層からなりレーザ照射によって溶断可能なヒューズ素子を備えた半導体装置に関するものである。
ヒューズ素子は、例えば冗長（リダンダンシー）や特性調整（トリミング）などに用いられる。

近年、半導体装置は微細化による演算速度向上とは別に、センサ回路などに代表されるようにアナログ的な使われ方も多くなっている。特に、抵抗素子など絶対精度が必要となるアナログ特性では、トリミングといわれる、ポリシリコンやメタル配線層などからなるヒューズ素子を溶断して所望の抵抗値を得る処理を施していることがある。また、ヒューズ素子はＤＲＡＭ（Dynamic Random Access Memory）などの不良部分を冗長するためにも使われている。

ヒューズ素子の従来例として、例えば特許文献１には、配線幅方向に間隔をおいて複数列に設けられたヒューズ素子配線層で構成され、かつ、各列のヒューズ素子配線層が直列に接続されてなるヒューズ素子を備えた半導体装置が開示されている。このヒューズ素子によれば、アライメントずれが生じた場合であっても、複数列に設けられたヒューズ素子配線層のうちいずれか１つをレーザスポット径内に位置させることができ、確実な溶断を図ることができるとされている。
他の従来例として、特許文献２には、溶断すべきヒューズ素子の隣にダミーメタルを配置し、そのダミーメタルからのレーザの反射光を効果的に用いてヒューズ素子を溶断するヒューズ素子切断方法が開示されている。

ところで、ヒューズ素子の配置領域の面積削減のため、メタルピッチの狭ピッチ化、つまり、レーザスポット径の縮小化を進めようとされている。レーザスポット径の縮小化により、レーザ照射時に、エネルギー密度の高密度化のため、層間膜ダメージが入るだけでなく、そのメタル側面からの反射が隣のヒューズ素子を傷つけてしまう問題も起きている。

具体的には、例えば、図１５（Ａ），（Ｂ）に示すように、３本のヒューズ素子が配置され、そのうちの真ん中に配置されたヒューズ素子２３ｂを切断する場合を考える。
ヒューズ素子ピッチの縮小化のため、レーザスポットの微小化するためには、開口数（ＮＡ）を大きくしなければならない。それに伴い、斜めからの光成分が多くなり、ヒューズ素子２３ｂの側面で反射する光１５が多くなる。反射光１５は、隣に位置するヒューズ素子２３ａ，２３ｃに影響を及ぼし、最悪の場合、２３ａ及び２３ｂが溶断してしまう虞れがある。隣接するヒューズ素子２３ａ，２３ｃが溶断されることにより、期待する特性に近づけることができず、製品の特性を劣化させる結果となる。
特許文献１及び２には、ヒューズ素子に照射されたレーザの反射光が隣のヒューズ素子に与える影響については何も記載されていない。
特許第３１８６７４４号公報 特開平１０−１３５３３８号公報

そこで本発明は、ヒューズ素子に照射されたレーザの反射光が隣のヒューズ素子に与える悪影響を無くすことができる半導体装置を提供することを目的とするものである。

本発明にかかる半導体装置は、メタル配線層からなりレーザ照射によって溶断可能なヒューズ素子を備えた半導体装置であって、上記ヒューズ素子は、レーザ照射され溶断される溶断メタル部と、上記溶断メタル部の周囲に配置され上記溶断メタル部を光学的に囲っている周囲メタル部を備えているものである。
本願特許請求の範囲及び本明細書において「周囲メタル部が溶断メタル部を光学的に囲む」とは、溶断メタル部に照射されたレーザの反射光が他のヒューズ素子の溶断メタル部に照射されないように周囲メタル部が配置されていることを意味する。

本発明の半導体装置において、上記溶断メタル部はＺ字型に形成されている例を挙げることができる。ここでＺ字型には、Ｚ字を反転させた型ならびにＺ字及びＺ字を反転させた型を回転させた型を含む。
また、上記溶断メタル部はＨ字型に形成されている例を挙げることができる。
また、上記溶断メタル部は配線幅方向に凸部を備えているようにしてもよい。

また、上記周囲メタル部は、上記切断メタル部とは接続されていないようにしてもよいし、上記切断メタル部と接続されているようにしてもよい。
また、複数の上記ヒューズ素子が配列されており、上記溶断メタル部及び上記周囲メタル部は千鳥状に配置されている例を挙げることができる。

本発明の半導体装置が適用される半導体装置の一例として、２個以上の抵抗素子による分割によって電圧出力を得、ヒューズ素子の切断によって電圧出力を調整できる分割抵抗回路を備えた半導体装置を挙げることができる。その分割抵抗回路を構成するヒューズ素子は、本発明の半導体装置を構成するヒューズ素子により構成される。

本発明の半導体装置が適用される半導体装置の他の例として、入力電圧を分割して分割電圧を供給するための分割抵抗回路と、基準電圧を供給するための基準電圧発生回路と、上記分割抵抗回路からの分割電圧と上記基準電圧発生回路からの基準電圧を比較するための比較回路をもつ電圧検出回路を備えた半導体装置を挙げることができる。その電圧検出回路を構成する分割抵抗回路は、本発明の半導体装置を構成するヒューズ素子を備えている。

本発明の半導体装置が適用される半導体装置のさらに他の例として、入力電圧の出力を制御する出力ドライバと、出力電圧を分割して分割電圧を供給するための分割抵抗回路と、基準電圧を供給するための基準電圧発生回路と、上記分割抵抗回路からの分割電圧と上記基準電圧発生回路からの基準電圧を比較し、比較結果に応じて上記出力ドライバの動作を制御するための比較回路をもつ定電圧発生回路を備えた半導体装置を挙げることができる。その定電圧発生回路を構成する分割抵抗回路は、本発明の半導体装置を構成するヒューズ素子を備えている。

本発明の半導体装置では、ヒューズ素子は、レーザ照射され溶断される溶断メタル部と、溶断メタル部の周囲に配置され溶断メタル部を光学的に囲っている周囲メタル部を備えているようにしたので、周囲メタル部によって、溶断メタル部に照射されたレーザの反射光が他のヒューズ素子の溶断メタル部に照射されるのを防止することができ、ヒューズ素子に照射されたレーザの反射光が隣のヒューズ素子に与える悪影響を無くすことができる。また、アライメントずれによって周囲メタル部にレーザが照射されて周囲メタル部の外側側面で隣のヒューズ素子側にレーザが反射されても、隣のヒューズ素子の溶断メタル部も溶断メタル部に囲まれているので、隣のヒューズ素子の溶断メタル部の誤切断を防止することができる。これらにより、隣のヒューズ素子が誤って切断されるのを防止することができ、製品の所望の特性を得ることができる。さらに、ヒューズ素子の狭ピッチ化にも対応することができる。
さらに、溶断メタル部からの反射光を周囲メタル部によって溶断メタル部に反射させることができ、溶断メタル部の溶断を確実にすることができる。

本発明の半導体装置において、溶断メタル部はＺ字型に形成されているようにすれば、アライメントずれが生じた場合であっても溶断メタル部の一部を確実に溶断できる。さらに、溶断メタル部が直線型の場合に比べて、溶断メタル部の下層側に照射されるレーザスポット部分を小さくすることができるので、溶断メタル部の下層側へのダメージを低減することができる。

また、溶断メタル部はＨ字型に形成されているようにすれば、溶断メタル部が直線型の場合に比べて、溶断メタル部の下層側に照射されるレーザスポット部分を小さくすることができるので、溶断メタル部の下層側へのダメージを低減することができる。

さらに、溶断メタル部は配線幅方向に凸部を備えているようすれば、溶断メタル部が直線型の場合に比べて、溶断メタル部の下層側に照射されるレーザスポット部分を小さくすることができるので、溶断メタル部の下層側へのダメージを低減することができる。さらに、溶断メタル部に照射されるレーザ面積を大きくすることができるので、溶断メタル部が切断されやすくなる。

また、周囲メタル部は、切断メタル部とは接続されていないようにしてもよいが、切断メタル部と接続されているようにすれば、切断メタル部と周囲メタル部の隙間を少なくすることができ、溶断メタル部からの反射光について周囲メタル部の外への漏れを小さくすることができる。

また、複数のヒューズ素子が配列されており、溶断メタル部及び周囲メタル部は千鳥状に配置されているようにすれば、隣り合うメタルヒューズ配線の間隔を小さくすることができ、ヒューズ素子の配置領域を小さくすることができ、ひいてはチップサイズを小さくすることができる。

また、２個以上の抵抗による分割によって電圧出力を得、ヒューズ素子の切断によって電圧出力を調整できる分割抵抗回路を備えた半導体装置において、分割抵抗回路を構成するヒューズ素子は、本発明の半導体装置を構成するヒューズ素子により構成されるようにすれば、本発明の半導体装置を構成するヒューズ素子ではヒューズ素子に照射されたレーザの反射光が隣のヒューズ素子に与える悪影響を無くすことができ、隣のヒューズ素子が誤って切断されるのを防止することができるので、分割抵抗回路を所望の特性に調整して出力電圧の精度の向上を図ることができる。

また、入力電圧を分割して分割電圧を供給するための分割抵抗回路と、基準電圧を供給するための基準電圧発生回路と、上記分割抵抗回路からの分割電圧と上記基準電圧発生回路からの基準電圧を比較するための比較回路をもつ電圧検出回路を備えた半導体装置において、分割抵抗回路として本発明の半導体装置を構成するヒューズ素子が適用された分割抵抗回路を備えているようにすれば、本発明の半導体装置を構成するヒューズ素子が適用された分割抵抗回路では出力電圧の精度の向上を図ることができるので、電圧検出回路の電圧検出能力の精度の向上を図ることができる。

また、入力電圧の出力を制御する出力ドライバと、出力電圧を分割して分割電圧を供給するための分割抵抗回路と、基準電圧を供給するための基準電圧発生回路と、上記分割抵抗回路からの分割電圧と上記基準電圧発生回路からの基準電圧を比較し、比較結果に応じて上記出力ドライバの動作を制御するための比較回路をもつ定電圧発生回路を備えた半導体装置において、分割抵抗回路として本発明の半導体装置を構成するヒューズ素子が適用された分割抵抗回路を備えているようにすれば、本発明の半導体装置を構成するヒューズ素子が適用された分割抵抗回路では出力電圧の精度の向上を図ることができるので、定電圧発生回路の出力電圧の安定化を図ることができる。

図１は一実施例を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ位置での断面図である。図１では最終保護膜の図示は省略し、（Ｂ）では層間絶縁膜の図示は省略している。
半導体基板１上にポリ−メタル間層間絶縁膜３が形成されている。ポリ−メタル層間絶縁膜３上に例えば厚みが６００ｎｍ（ナノメートル）のＡｌＣｕからなる第１層目〜第５層目のメタル配線層５−１〜５−５が形成されている。メタル配線層５−１〜５−５の断面は略台形である。メタル配線層５−１〜５−５の間に第１層目〜第４層目のメタル間層間絶縁膜７−１〜７−４が形成されている。半導体基板１の図示しない領域にはトランジスタ素子や抵抗素子、容量素子等が形成されている。

第４層目メタル間層間絶縁膜７−４上に、第５層目メタル配線層５−５からなり、レーザ照射によって溶断可能なヒューズ素子９が形成されている。ヒューズ素子９は、レーザ照射され溶断される溶断メタル部１１と、溶断メタル部１１の周囲に配置され溶断メタル部１１を光学的に囲っている周囲メタル部１３を備えている。溶断メタル部１１は直線型パターンからなり、周囲メタル部１３は略矩形状に配置された２つのＬ字型パターンからなる。溶断メタル部１１及び周囲メタル部１３の線幅は、特に制限はないが、０.１μｍ（マイクロメートル）以上、好ましくは０.３μｍ以上、ここでは０.８μｍである。

溶断メタル部１１の一端は周囲メタル部１３の一方のＬ字型パターンに接続されており、溶断メタル部１１の他端は周囲メタル部１３の他方のＬ字型パターンに接続されている。周囲メタル部１３の両Ｌ字型パターンは、それぞれ、第５層目メタル配線層５−５、スルーホール、第４層目メタル配線層５−４、スルーホール、第３層目メタル配線層５−３、スルーホール、第２層目メタル配線層５−２及びスルーホールを介して第１層目メタル配線層５−１に接続されている。第１層目メタル配線層５−１の線幅は、特に制限はないが、０.３μｍ以上、好ましくは０.５μｍ以上が好ましく、ここでは１.５μｍである。
ヒューズ素子９が配置されている領域の周囲に第５層目メタル配線層５−５からなるガードリング１５が形成されている。

図２はこの実施例のレーザ照射時の状態を示すヒューズ素子の平面図である。
１点鎖線円で示すレーザスポット１７のスポット径は例えば２μｍである。レーザスポット１７がヒューズ素子９の溶断メタル部１１に照射されると、１点鎖線矢印で示すように、溶断メタル部１１の側面でレーザが反射して反射光１９が発生する。反射光１９は溶断メタル部１１の周囲に配置された周囲メタル部１３に照射され、周囲メタル部１３の外部に漏れるのを遮断される。このように、周囲メタル部１３により、溶断メタル部１１に照射されたレーザの反射光１９が他のヒューズ素子９の溶断メタル部１１に照射されるのを防止することができ、ヒューズ素子９に照射されたレーザの反射光１９が隣のヒューズ素子９に与える悪影響を無くすことができる。

また、アライメントずれによって周囲メタル部１３にレーザが照射されて周囲メタル部１３の外側側面で隣のヒューズ素子９側にレーザが反射されても、隣のヒューズ素子９の溶断メタル部１１も溶断メタル部１３に囲まれているので、隣のヒューズ素子９の溶断メタル部１１の誤切断を防止することができる。
これらにより、隣のヒューズ素子９が誤って切断されるのを防止することができ、製品の所望の特性を得ることができる。レーザの反射光による誤切断を防止することができることにより、ヒューズ素子９の狭ピッチ化に対応することもできる。
さらに、溶断メタル部１１からの反射光１９を周囲メタル部１３によって溶断メタル部１１に反射させることができるので、溶断メタル部１１の溶断を確実にすることができる。
ここで、溶断メタル部１１からの反射光１９によって周囲メタル部１３が溶断されたとしても、溶断メタル部１１と周囲メタル部１３は同一電位なので問題はない。

図３は他の実施例のレーザ照射時の状態を示すヒューズ素子の平面図であり、（Ａ）はアライメントずれがない場合、（Ｂ）はアライメントがＹ軸方向（紙面縦方向）にずれた場合、（Ｃ）はアライメントがＸ軸方向（紙面横方向）にずれた場合、（Ｄ）はアライメントがＸ軸方向及びＹ軸方向にずれた場合を示す。

この実施例では溶断メタル部１１がＺ字型に形成されている。溶断メタル部１１がＺ字型に形成されていることにより、（Ｂ）〜（Ｄ）に示すようにアライメントずれが生じた場合であっても溶断メタル部１１の一部を確実に溶断できる。さらに、溶断メタル部１１が直線型の場合に比べて、溶断メタル部１１の下層側の絶縁膜３，７−１〜７−４及び半導体基板１に照射されるレーザスポット１７部分を小さくすることができるので、溶断メタル部１１の下層側へのダメージを低減することができる。

図４（Ａ）〜（Ｄ）はさらに他の実施例のレーザ照射時の状態を示すヒューズ素子の平面図である。
（Ａ）に示した実施例では、溶断メタル部１１がＨ字型に形成されている。この実施例によれば、溶断メタル部１１が直線型の場合に比べて、溶断メタル部１１の下層側の絶縁膜３，７−１〜７−４及び半導体基板１に照射されるレーザスポット１７部分を小さくすることができるので、溶断メタル部１１の下層側へのダメージを低減することができる。

（Ｂ）に示した実施例は図１に示した実施例の溶断メタル部１１の向きを変えたものである。（Ｃ）に示した実施例は図３に示した実施例の溶断メタル部１１を反転させ、さらに９０度回転させたものである。このように、溶断メタル部１１の向きはどのようのであってもよい。もちろん、（Ａ）に示したＨ字型の溶断メタル部１１の向きも変更することができる。

（Ｄ）に示した実施例は、溶断メタル部１１に凸部１１ａを備えている。凸部１１ａにより、溶断メタル部が直線型の場合に比べて、溶断メタル部１１の下層側に照射されるレーザスポット１７部分を小さくすることができるので、溶断メタル部１１の下層側へのダメージを低減することができる。さらに、凸部１１ａを含む溶断メタル部１１に照射されるレーザ面積を大きくすることができるので、溶断メタル部１１が切断されやすくなる。この実施例では溶断メタル部１１の幅方向に三角形の凸部１１ａを３つずつ備えているが、本発明はこれに限定されるものではなく、溶断メタル部に配置する凸部の形状及び個数は任意である。

上記実施例では、周囲メタル部１３は溶断メタル部１１に接続されているが、溶断メタル部と周囲メタル部は接続されていなくてもよい。
図５（Ａ）〜（Ｅ）はさらに他の実施例のレーザ照射時の状態を示すヒューズ素子の平面図である。
（Ａ）及び（Ｅ）は溶断メタル部１１が直線型のもの、（Ｂ）は溶断メタル部１１がＺ字型のもの、（Ｃ）は溶断メタル部１１がＨ字型のもの、（Ｄ）は溶断メタル部１１が凸部１１ａを備えているものである。

これらの実施例でも、溶断メタル部１１の側面でレーザが反射した反射光は、溶断メタル部１１の周囲に配置された周囲メタル部１３に照射され、周囲メタル部１３の外部に漏れるのを遮断される。これにより、溶断メタル部１１に照射されたレーザの反射光が他のヒューズ素子９の溶断メタル部１１に照射されるのを防止することができ、ヒューズ素子９に照射されたレーザの反射光が隣のヒューズ素子９に与える悪影響を無くすことができる。
さらに、アライメントずれによって周囲メタル部１３にレーザが照射されて周囲メタル部１３の外側側面で隣のヒューズ素子９側にレーザが反射されても、隣のヒューズ素子９の溶断メタル部１１も溶断メタル部１３に囲まれているので、隣のヒューズ素子９の溶断メタル部１１の誤切断を防止することができる。
これらにより、隣のヒューズ素子９が誤って切断されるのを防止することができ、製品の所望の特性を得ることができる。レーザの反射光による誤切断を防止することができることにより、ヒューズ素子９の狭ピッチ化に対応することもできる。

さらに、溶断メタル部１１からの反射光を周囲メタル部１３によって溶断メタル部１１に反射させることができるので、溶断メタル部１１の溶断を確実にすることができる。
ここで、溶断メタル部１１からの反射光１９によって周囲メタル部１３が溶断されたとしても、溶断メタル部１１と周囲メタル部１３は電気的に接続されていないので問題はない。
溶断メタル部と周囲メタル部が接続されていない態様でも、溶断メタル部の向きは任意である。

図６はさらに他の実施例を示す平面図である。
この実施例では、複数のヒューズ素子９が配列されており、ヒューズ素子９の配列において溶断メタル部１１及び周囲メタル部１３が千鳥状に配置されている。
この実施例によれば、隣り合う第５層目メタル配線層（メタルヒューズ配線）５−５，５−５間の間隔を小さくすることができるので、ヒューズ素子９の配置領域を小さくすることができ、ひいてはチップサイズを小さくすることができる。
複数のヒューズ素子の配列において溶断メタル部及び周囲メタル部が千鳥状に配置されている態様は溶断メタル部及び周囲メタル部の形状にかかわらず適用できることは言うまでもない。

上記の実施例ではヒューズ素子を第５層目メタル配線層で形成しているが、本発明はこれに限定されるものではなく、ヒューズ素子を形成するメタル配線層は何層目のものであってもよい。

次に、本発明の半導体装置を構成するヒューズ素子のレーザエネルギーマージンを評価した結果を説明する。
図７は評価に用いたヒューズ素子を示す平面図である。
ヒューズ素子９の溶断メタル部について、（Ａ）〜（Ｃ）は直線型、（Ｄ）はＨ字型、（Ｅ）は凸部を備えたもの（凸部型）である。各ヒューズ素子９のメタル配線層の厚みは６００μｍ、線幅は０.９μｍである。各ヒューズ素子９の外周寸法は（Ａ）直線型（大）が８μｍ、（Ｂ）直線型（中）が７μｍ、（Ｃ）直線型（小）が６μｍ、（Ｄ）Ｈ字型が８μｍ、（Ｅ）凸部型が８μｍである。
レーザはレーザスポット径が４μｍ、波長（λ）が１３００ｎｍのものを用いた。

図８及び図９は評価に用いた回路を示す回路図である。
評価に用いた回路は２つのパッド電極の間に５個の抵抗素子が直列に接続されており、各抵抗素子にヒューズ素子９が並列に接続されている。５個の抵抗素子は互いに抵抗値が異なっている。全てのヒューズ素子９が切断された場合、パッド電極間の抵抗値は、全ての抵抗素子を通る経路を辿るため、約３３ｋΩになる。全てのヒューズ素子９が切断されていない場合、パッド電極間の抵抗値は、ヒューズ素子９及び抵抗素子が並列に接続されている経路を辿るため、約１００Ωになる。
評価は、全てのヒューズ素子９に同一のレーザエネルギー（１.２μＪ）でレーザを照射したもの（図８参照。）と、照射するレーザエネルギーを異ならせたもの（図９参照。）で行なった。同一のレーザエネルギーでの評価は２回行なった。
表１に評価結果を示す。

表１中の１.２μＪの欄からわかるように、すべての形状のヒューズ素子で抵抗値が約３３ｋΩになっており、全てのヒューズ素子が切断されているのがわかる。
レーザエネルギーを異ならせた評価（０.５〜０.９μＪの欄）では、すべての形状（Ａ）〜（Ｅ）で抵抗値が３３ｋΩを下回っている。これは、切断されなかったヒューズ素子９が存在するためである。得られた抵抗値から、どのヒューズ素子が切断され、どのヒューズ素子が切断されなかったのかを知ることができる。ヒューズ素子を切断することができたレーザエネルギー（切断エネルギー）を０.５〜０.９μＪの欄の右欄に示す。この結果、（Ｄ）Ｈ字型の溶断メタル部を備えたヒューズ素子がもっとも低エネルギーで溶断することができ、エネルギーマージンが最も大きいことがわかった。（Ｄ）Ｈ字型は０.６μＪで切断できるので、例えば１.２μＪのレーザエネルギーに対して０.６μＪのエネルギーマージンがあり、量産時のレーザエネルギーがばらついてもヒューズ素子を確実に溶断することができる。

本発明の半導体装置を構成するヒューズ素子は、例えばアナログ回路を備えた半導体装置に適用することができる。以下に、本発明を構成するヒューズ素子を備えたアナログ回路を備えた半導体装置の実施例について説明する。

図１０はアナログ回路である定電圧発生回路を備えた半導体装置の一実施例を示す回路図である。
直流電源５１からの電源を負荷５３に安定して供給すべく、定電圧発生回路５５が設けられている。定電圧発生回路５５は、直流電源５１が接続される入力端子（Ｖbat）５７、基準電圧発生回路（Ｖref）５９、演算増幅器（比較回路）６１、出力ドライバを構成するＰチャネルＭＯＳトランジスタ（以下、ＰＭＯＳと略記する）６３、分割抵抗素子Ｒ１，Ｒ２及び出力端子（Ｖout）６５を備えている。

定電圧発生回路５５の演算増幅器６１では、出力端子がＰＭＯＳ６３のゲート電極に接続され、反転入力端子（−）に基準電圧発生回路５９から基準電圧Ｖrefが印加され、非反転入力端子（＋）に出力電圧Ｖoutを抵抗素子Ｒ１とＲ２で分割した電圧が印加され、抵抗素子Ｒ１，Ｒ２の分割電圧が基準電圧Ｖrefに等しくなるように制御される。

図１１は、アナログ回路である電圧検出回路を備えた半導体装置の一実施例を示す回路図である。
電圧検出回路６７において、６１は演算増幅器で、その反転入力端子（−）に基準電圧発生回路５９が接続され、基準電圧Ｖrefが印加される。入力端子（Ｖsens）６９から入力される測定すべき端子の電圧が分割抵抗素子Ｒ１とＲ２によって分割されて演算増幅器６１の非反転入力端子（＋）に入力される。演算増幅器６１の出力は出力端子（Ｖout）７１を介して外部に出力される。

電圧検出回路６７では、測定すべき端子の電圧が高く、分割抵抗素子Ｒ１とＲ２により分割された電圧が基準電圧Ｖrefよりも高いときは演算増幅器６１の出力がＨレベルを維持し、測定すべき端子の電圧が降下してきて分割抵抗素子Ｒ１とＲ２により分割された電圧が基準電圧Ｖref以下になってくると演算増幅器６１の出力がＬレベルになる。

一般に、図１０に示した定電圧発生回路や図１１に示した電圧検出回路では、製造プロセスのバラツキに起因して基準電圧発生回路からの基準電圧Ｖrefが変動するので、その変動に対応すべく、分割抵抗素子としてヒューズ素子の切断により抵抗値を調整可能な抵抗素子回路（分割抵抗回路と称す）を用いて、分割抵抗素子の抵抗値を調整している。

図１２は、本発明を構成するヒューズ素子が適用される分割抵抗回路の一例を示す回路図である。図１３及び図１４は、その分割抵抗回路のレイアウト例を示すレイアウト図であり、図１３はヒューズ素子部分のレイアウト例を示し、図１４は抵抗素子部分のレイアウト例を示す。

図１２に示すように、抵抗素子Ｒbottom、ｍ＋１個（ｍは正の整数）の抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍ、抵抗素子Ｒtopが直列に接続されている。抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍには、各抵抗素子に対応してヒューズ素子ＲＬ０，ＲＬ１，…，ＲＬｍが並列に接続されている。

図１３に示すように、ヒューズ素子ＲＬ０，ＲＬ１，…，ＲＬｍは、溶断メタル部と周囲メタル部を備えたヒューズ素子９により形成されている。
抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍの値は抵抗素子Ｒbottom側から順に二進数的に増加するよう設定されている。すなわち、抵抗素子ＲＴｎの抵抗値は、抵抗素子ＲＴ０の抵抗値を単位値とし、その単位値の２ⁿ倍である。

例えば、図１４に示すように、ＳｉＣｒ薄膜からなるＳｉＣｒ薄膜抵抗体２１を用い、抵抗素子ＲＴ０を１本のＳｉＣｒ薄膜抵抗体２１を単位抵抗とし、抵抗素子ＲＴｎを２ⁿ本のＳｉＣｒ薄膜抵抗体２１により構成する。ただし、抵抗素子はＳｉＣｒ薄膜抵抗体に限定されるものではなく、他の金属からなるものであってもよいし、ポリシリコン膜からなるものであってもよい。
図１３及び図１４において、符号Ａ−Ａ間、符号Ｂ−Ｂ間、符号Ｃ−Ｃ間、符号Ｄ−Ｄ、符号Ｅ−Ｅ、符号Ｆ−Ｆ及び符号Ｇ−Ｇ間は例えば第１層目メタル配線層５−１、第２層目から第４層目のメタル配線層及び第５層目メタル配線層５−５により電気的に接続されている。

このように、抵抗素子の比の精度が重視される分割抵抗回路では、製造工程での作り込み精度を上げるために、一対の抵抗素子及びヒューズ素子からなる単位抵抗素子が直列に接続されて梯子状に配置されている。
このような分割抵抗回路では、任意のヒューズ素子ＲＬ０，ＲＬ１，…，ＲＬｍをレーザビームで切断することにより、所望の直列抵抗値を得ることができる。

本発明の半導体装置を構成するヒューズ素子ではヒューズ素子に照射されたレーザの反射光が隣のヒューズ素子に与える悪影響を無くすことができ、隣のヒューズ素子が誤って切断されるのを防止することができるので、分割抵抗回路を所望の特性に調整して出力電圧の精度の向上を図ることができる。

図１２に示した分割抵抗回路を図１０に示した定電圧発生回路の分割抵抗素子Ｒ１，Ｒ２に適用する場合、例えば抵抗素子Ｒbottom端を接地し、抵抗素子Ｒtop端をＰＭＯＳ７１のドレインに接続する。さらに、抵抗素子Ｒbottom、ＲＴ０間の端子ＮｏｄｅＬ、又は抵抗素子Ｒtop、ＲＴｍ間の端子ＮｏｄｅＭを演算増幅器６１の非反転入力端子に接続する。
本発明を構成するヒューズ素子を適用した分割抵抗回路によって分割抵抗素子Ｒ１，Ｒ２の出力電圧の精度を向上させることができるので、定電圧発生回路５５の出力電圧の安定性を向上させることができる。

また、図１２に示した分割抵抗回路を図１１に示した電圧検出回路の分割抵抗素子Ｒ１，Ｒ２に適用する場合、例えば抵抗素子Ｒbottom端を接地し、抵抗素子Ｒtop端を入力端子７７に接続する。さらに、抵抗素子Ｒbottom、ＲＴ０間の端子ＮｏｄｅＬ、又は抵抗素子Ｒtop、ＲＴｍ間の端子ＮｏｄｅＭを演算増幅器６１の非反転入力端子に接続する。
本発明を構成するヒューズ素子を適用した分割抵抗回路によって分割抵抗素子Ｒ１，Ｒ２の出力電圧の精度を向上させることができるので、電圧検出回路６７の電圧検出能力の精度を向上させることができる。

本発明を構成するヒューズ素子を適用した分割抵抗回路が適用される半導体装置は、定電圧発生回路を備えた半導体装置及び電圧検出回路を備えた半導体装置に限定されるものではなく、分割抵抗回路を備えた半導体装置であれば適用することができる。
また、本発明を構成するヒューズ素子が適用される半導体装置は分割抵抗回路を備えた半導体装置に限定されるものではなく、ヒューズ素子を備えた半導体装置であれば、本発明を適用することができる。例えば、冗長回路を備えたＤＲＡＭのヒューズ素子に適用することができる。

以上、本発明の実施例を説明したが、本発明はこれらに限定されるものではなく、形状、寸法、配置、材料などは一例であり、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。

一実施例を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ位置での断面図である。 同実施例のレーザ照射時の状態を示すヒューズ素子の平面図である。 他の実施例のレーザ照射時の状態を示すヒューズ素子の平面図であり、（Ａ）はアライメントずれがない場合、（Ｂ）はアライメントがＹ軸方向にずれた場合、（Ｃ）はアライメントがＸ軸方向にずれた場合、（Ｄ）はアライメントがＸ軸方向及びＹ軸方向にずれた場合を示す。 さらに他の実施例のレーザ照射時の状態を示すヒューズ素子の平面図である。 さらに他の実施例のレーザ照射時の状態を示すヒューズ素子の平面図である。 さらに他の実施例を示す平面図である。 評価に用いたヒューズ素子を示す平面図である。 評価に用いた回路及びレーザエネルギー条件を示す回路図である。 評価に用いた回路及び他のレーザエネルギー条件を示す回路図である。 アナログ回路である定電圧発生回路を備えた半導体装置の一実施例を示す回路図である。 アナログ回路である電圧検出回路を備えた半導体装置の一実施例を示す回路図である。 本発明を構成するヒューズ素子が適用される分割抵抗回路の一例を示す回路図である。 分割抵抗回路のレイアウト例を示すレイアウト図であり、ヒューズ素子部分のレイアウト例を示す。 同分割抵抗回路のレイアウト例を示すレイアウト図であり、抵抗素子部分のレイアウト例を示す。 従来例としてのヒューズ素子を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ位置での断面図である。

符号の説明

９ ヒューズ素子
１１ 溶断メタル部
１３ 周囲メタル部

Claims (10)

1. メタル配線層からなりレーザ照射によって溶断可能なヒューズ素子を備えた半導体装置において、
   前記ヒューズ素子は、レーザ照射され溶断される溶断メタル部と、前記溶断メタル部の周囲に配置され前記溶断メタル部を光学的に囲っている周囲メタル部を備えていることを特徴とする半導体装置。
2. 前記溶断メタル部はＺ字型に形成されている請求項１に記載の半導体装置。
3. 前記溶断メタル部はＨ字型に形成されている請求項１に記載の半導体装置。
4. 前記溶断メタル部は配線幅方向に凸部を備えている請求項１、２又は３に記載の半導体装置。
5. 前記周囲メタル部は前記切断メタル部とは接続されていない請求項１から４のいずれかに記載の半導体装置。
6. 前記周囲メタル部は前記切断メタル部と接続されている請求項１から４のいずれかに記載の半導体装置。
7. 複数の前記ヒューズ素子が配列されており、前記溶断メタル部及び前記周囲メタル部は千鳥状に配置されている請求項１から６のいずれかに記載の半導体装置。
8. ２個以上の抵抗素子による分割によって電圧出力を得、ヒューズ素子の切断によって電圧出力を調整できる分割抵抗回路を備えた半導体装置において、
   前記ヒューズ素子は、請求項１から７のいずれかに記載のヒューズ素子により構成されていることを特徴とする半導体装置。
9. 入力電圧を分割して分割電圧を供給するための分割抵抗回路と、基準電圧を供給するための基準電圧発生回路と、前記分割抵抗回路からの分割電圧と前記基準電圧発生回路からの基準電圧を比較するための比較回路をもつ電圧検出回路を備えた半導体装置において、
   前記分割抵抗回路として請求項８に記載の分割抵抗回路を備えていることを特徴とする半導体装置。
10. 入力電圧の出力を制御する出力ドライバと、出力電圧を分割して分割電圧を供給するための分割抵抗回路と、基準電圧を供給するための基準電圧発生回路と、前記分割抵抗回路からの分割電圧と前記基準電圧発生回路からの基準電圧を比較し、比較結果に応じて前記出力ドライバの動作を制御するための比較回路をもつ定電圧発生回路を備えた半導体装置において、
    前記分割抵抗回路として請求項８に記載の分割抵抗回路を備えていることを特徴とする半導体装置。

Images