KR101043841B1 - 반도체 메모리 장치의 퓨즈 - Google Patents

반도체 메모리 장치의 퓨즈 Download PDF

Info

Publication number
KR101043841B1
KR101043841B1 KR1020080100822A KR20080100822A KR101043841B1 KR 101043841 B1 KR101043841 B1 KR 101043841B1 KR 1020080100822 A KR1020080100822 A KR 1020080100822A KR 20080100822 A KR20080100822 A KR 20080100822A KR 101043841 B1 KR101043841 B1 KR 101043841B1
Authority
KR
South Korea
Prior art keywords
fuse
central
fuses
metal
radial
Prior art date
Application number
KR1020080100822A
Other languages
English (en)
Other versions
KR20100041573A (ko
Inventor
김정수
배병욱
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080100822A priority Critical patent/KR101043841B1/ko
Priority to US12/342,388 priority patent/US8405483B2/en
Publication of KR20100041573A publication Critical patent/KR20100041573A/ko
Application granted granted Critical
Publication of KR101043841B1 publication Critical patent/KR101043841B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49107—Fuse making

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은 반도체 메모리 장치에 사용되는 퓨즈를 개시한다.
본 발명에 따른 반도체 메모리 장치의 퓨즈는 하나의 회로가 동시에 복수개의 다른 회로들과 연결될 수 있는 형태로 형성됨으로써 퓨즈형성 영역을 현저히 줄여줄 수 있으며, 컷팅 횟수를 줄여줌으로써 컷팅 오류에 의한 불량 발생 가능성을 낮추어 준다.

Description

반도체 메모리 장치의 퓨즈{Fuse in semiconductor}
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 리페어 공정시에 레이저가 조사되어 블로잉되는 퓨즈 회로부에 관한것이다.
반도체 장치, 특히 메모리장치 제조시 수많은 미세 셀 중에서 한 개라도 결함이 있으면 메모리로서의 기능을 수행 하지 못하므로 불량품으로 처리된다. 그러나 메모리 내의 일부 셀에만 결함이 발생하였는데도 불구하고 장치 전체를 불량품으로 폐기하는 것은 수율(yield) 측면에서 비효율적이다.
따라서, 현재는 메모리장치 내에 미리 설치해둔 예비셀 즉 리던던시(redundancy) 셀을 이용하여 불량 셀을 리페어(repair)해줌으로써, 전체 메모리를 되살려 주는 방식으로 수율 향상을 이루고 있다.
리던던시 셀을 이용한 리페어 작업은 통상 일정 셀 어레이(cell array) 마다 스페어 로우(spare low) 어레이와 스페어 칼럼(sparecolumn) 어레이를 미리 설치해 두어 결함이 발생된 불량 메모리 셀을 로우/컬럼 단위로 스페어 메모리 셀로 리페어해주는 방식으로 진행된다.
이를 자세히 살펴보면, 웨이퍼 상태로 완료된 후에 테스트를 통해 불량 메모 리 셀을 골라내면 그에 해당하는 어드레스(address)를 리던던시 셀의 어드레스 신호로 바꾸어 주는 프로그램을 내부회로에 행하게 된다. 이러한 프로그램 방식 중에서 가장 널리 사용되는 방식이 레이저 빔으로 퓨즈를 태워 끊어버리는 방식인데, 레이저의 조사에 의해 끊어지는 배선을 퓨즈라 하고 그 끊어지는 부위와 이를 둘러싸는 영역을 퓨즈 박스라 한다.
도 1은 종래 반도체 장치에 형성된 퓨즈회로부의 구성을 보여주는 평면도이다.
퓨즈박스 영역(10)을 관통하여 직선 형태의 퓨즈들(F1 ∼ F4)이 배치되며, 각 퓨즈(F1 ∼ F4)의 양단에는 금속배선(20) 및 각 퓨즈(F1 ∼ F4)와 금속배선(20)을 연결시켜주는 콘택(30)이 형성된다. 이때, 퓨즈들(F1 ∼ F4)은 기 형성된 캐패시터의 플레이트 전극 또는 금속배선 등을 이용하여 단층(single layer)으로 형성된다. 참조번호 40은 리페어 공정시 레이저 빔이 조사되어 퓨즈가 커팅되는 블로잉 영역을 나타낸다.
도 2는 도 1의 퓨즈회로부에 대한 회로구성을 나타내는 회로도이다.
퓨즈회로부는 다수의 퓨즈들(F1 ∼ F4)이 병렬로 연결되어 있으며, 각 퓨즈(F1 ∼ F4)의 일측은 노드 B에 공통 연결되어 트랜지스터 PT를 통해 전원전압 VDD를 공급받는다. 그리고 각 퓨즈(F1 ∼ F4)의 타측은 리페어용 트랜지스터 N1 ∼ N4와 연결된다. 리페어용 트랜지스터 N1 ∼ N4는 각각의 게이트로 어드레스 신호 A<0> ∼ A<3>를 인가받으며 어드레스 신호 A<0> ∼ A<3>에 따라 퓨즈들(F1 ∼ F4)의 타측이 트랜지스터 NT를 통해 접지전압 VSS과 연결되도록 해준다.
그런데, 반도체 장치가 고집적화되면서 이러한 퓨즈의 크기도 점점 줄어들고 있으나 레이저를 조사하여 특정 퓨즈를 신뢰성있게 블로잉시키기 위해서는 퓨즈의 크기 및 퓨즈와 프즈 사이의 간격을 줄이는데 한계가 있다.
따라서, 반도체 장치의 다른 회로들이 차지하는 면적은 줄어드는데 반해 퓨즈회로부가 형성되는 영역은 줄어들지 못해서 반도체 메모리 장치에서 퓨즈영역이 상대적으로 매우 큰 면적을 차지하고 있다. 이처럼 퓨즈영역이 큰 면적을 차지하게 되면 반도체 메모리 장치의 크기를 줄이는데 한계가 있으며 그로 인해 넷다이(Net Die)이 수를 증가시키는데 큰 걸림돌이 된다.
본 발명은 반도체 메모리 장치에서 사용되는 퓨즈의 구조를 개선하여 퓨즈가 차지하는 면적을 크게 줄이면서 퓨즈의 컷팅 횟수를 줄이고자 한다.
본 발명의 반도체 메모리 장치의 퓨즈는 제 1 금속배선과 연결되는 중심퓨즈 및 상기 중심퓨즈의 적어도 일단을 서로 다른 복수의 제 2 금속배선들과 연결시켜주는 복수의 가지퓨즈들을 포함한다.
본 발명의 퓨즈에서 상기 중심퓨즈는 일정한 선폭을 갖는 바 형태로 상기 제 1 금속배선과 서로 다른 레이어에 형성되며, 그 선폭은 상기 가지퓨즈들 보다 넓거나 같게 형성된다. 상기 중심퓨즈는 메탈-2(MT2)에 형성되며, 상기 제 1 금속배선은 메탈-1(MT1)에 형성된다.
본 발명의 퓨즈에서 상기 중심퓨즈 및 상기 가지퓨즈는 동일한 레이어에 "X"자 형으로 일체형으로 형성되며, 상기 제 1 금속배선은 상기 중심퓨즈의 중심축과 평행한 방향으로 형성되거나 상기 중심퓨즈의 중심축과 교차하는 방향으로 형성된다.
본 발명의 퓨즈에서 상기 가지퓨즈들은 상기 중심퓨즈의 양단에 대칭되게 형성되며, 각 가지퓨즈들은 상기 중심퓨즈의 중심축으로부터 일정각도로 진행하다가 상기 중심축과 평행한 방향으로 진행하는 꺽여진 형태로 형성된다.
본 발명의 다른 실시예에 따른 반도체 메모리 장치의 퓨즈는 제 1 금속배선 을 서로 다른 복수의 제 2 금속배선들과 동시에 연결시켜주는 제 1 방사형 퓨즈 및 상기 제 1 금속배선을 서로 다른 복수의 제 4 금속배선들과 동시에 연결시켜주는 제 2 방사형 퓨즈를 포함한다.
본 발명의 퓨즈에서 상기 제 1 또는 제 2 방사형 퓨즈는 상기 제 1 금속배선과 연결되는 중심퓨즈 및 상기 중심퓨즈의 양단을 각각 서로 다른 복수의 상기 제 3 금속배선들 또는 상기 제 4 금속배선들과 연결시켜주는 복수의 가지퓨즈들을 포함한다.
본 발명은 하나의 회로가 동시에 복수개의 다른 회로들과 연결될 수 있도록 퓨즈를 "X"자 형태의 방사형으로 형성함으로써 퓨즈형성 영역을 현저히 줄일 수 있도록 해준다.
또한, 한 번의 컷팅 동작으로 복수 개의 회로들과의 연결을 동시에 차단할 수 있도록 해주어 컷팅 횟수를 줄여줌으로써 컷팅 오류에 의한 불량 발생 가능성을 낮추어 준다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.
도 3은 본 발명에 일 실시예에 따른 퓨즈의 형상을 보여주는 평면도이다.
본 발명의 퓨즈(100)는 하나의 회로(1)를 복수개(본 실시예에서는 4개)의 다른 회로들(2 ∼ 5)과 동시에 연결시켜주는 "X"자 형상의 방사형 퓨즈로 형성된다. 즉, 종래의 퓨즈는 라인 패턴 형태로 이루어져 두 회로 사이를 일대일 대응되게 연결시켜주었으나, 본 발명에서의 방사형 퓨즈(100)는 하나의 퓨즈로 3개 이상의 다수개의 회로들(1 ∼ 5)을 동시에 연결시켜준다.
이러한 본 발명의 방사형 퓨즈(100)의 구조를 보다 구체적으로 설명하면 다음과 같다.
본 발명의 방사형 퓨즈(100)는 중심퓨즈(110) 및 가지퓨즈들(120 ∼ 150)을 포함한다.
중심퓨즈(110)는 양단이 각각 복수의 가지퓨즈들과 연결되는 일정 폭의 바 형태를 가지며, 금속배선(300)과의 연결을 위한 중심콘택(112)이 연결된다. 중심콘택(112)은 바람직하게는 중심퓨즈(110)의 중앙부에 연결되며, 금속배선(300)은 중심퓨즈(110)와 서로 다른 레이어에 형성되어 회로(1)와 연결된다. 예컨대 중심퓨즈(110)는 메탈-2(MT2)에 형성되고 금속배선(300)은 메탈-1(MT1)에 형성된다. 따라서, 금속배선(300)은 메탈-1(MT1)을 패터닝시 함께 패터닝될 수 있다. 이때, 금속배선(300)을 통해 연결되는 회로(1)는 도 2에서 퓨즈들(F1 ∼ F4)에 전원전압 VDD을 공급하는 PMOS 트랜지스터 PT에 해당할 수 있으며, 중심콘택(112)은 다수의 퓨즈들이 회로(1)와 공통 연결되는 노드 B에 해당할 수 있다. 그리고, 중심퓨즈(110)는 복수개의 가지퓨즈들(120 ∼ 150)에 공통으로 연결되므로 가지퓨즈들 보다 그 선폭이 넓게 형성되는 것이 바람직하다.
가지퓨즈들(120 ∼ 150)은 중심퓨즈(110)의 양단에서부터 나뭇 가지와 같이 뻗어나가 중심퓨즈(110)의 양단을 각각 복수의 서로 다른 금속배선들(200)과 연결 시켜주는 라인퓨즈들로서, 중심퓨즈(110)의 양단에는 각각 동일한 수의 복수개의 가지퓨즈들이 대칭적으로 연결된다. 도 3에서는, 4개의 가지퓨즈들(120 ∼ 150)이 2개씩 서로 대칭되게 중심퓨즈(110)의 양단에 각각 연결된 모습을 보여주고 있다. 즉, 2개의 가지퓨즈들(120, 130)은 서로 대칭되게 중심퓨즈(110)의 일단에 연결되고, 다른 2개의 가지퓨즈들(140, 150)은 서로 대칭되게 중심퓨즈(100)의 타단에 연결된다. 또한, 중심퓨즈(100)의 양단에 각각 연결된 2개씩의 가지퓨즈들도 중심콘택(112)을 중심으로 서로 대칭되게 형성된다. 이때, 복수개의 방사형 퓨즈들이 나란히 형성될 때 퓨즈가 차지하는 면적을 줄이기 위해 각 가지퓨즈(120 ∼ 150)는 일직선 형태로 이루어지지 않고 일정 각도 꺽어진 라인 형태로 이루어진다. 즉, 각 가지퓨즈들은 중심퓨즈(110)의 중심축(114)으로부터 일정 각도(θ)를 갖는 방향으로 진행하다가 중심축(114)과 평행한 방향으로 진행하는 꺽여진 형태의 라인퓨즈로 형성된다. 금속배선(200)을 통해 각 가지퓨즈들(120 ∼ 150)과 연결되는 회로(2 ∼ 5)는 각각 도 2에서 NMOS 트랜지스터(N1 ∼ N4)에 해당한다.
이러한 중심퓨즈(110)와 가지퓨즈들(120 ∼ 150)은 설명의 편의를 위해 구분된 것으로서 실제 형성시에는 한번의 패터닝으로 동일한 레이어에 일체형으로 형성된다. 예컨대, 방사형 퓨즈(100)는 캐패시터의 플레이트 전극 또는 메탈-2(MT2)를 패터닝할 때 함께 패터닝될 수 있다.
그리고, 방사형 퓨즈(100)에서 블로잉되는 영역은 중심퓨즈(110)의 양단부[또는 양단부와 중심콘택(112) 사이의 영역] 및 각 가지퓨즈(120 ∼ 150)에서 중심축과 평행한 부분이 된다. 이러한 블로잉 방법은 보다 상세하게 후술된다.
도 4는 도 2의 퓨즈회로를 도 3의 방사형 퓨즈(100) 형태로 재 구성한 회로도이다.
도 4의 회로도와 도 2의 회로도를 비교해보면, 그 기능이 동일함을 알 수 있다.
즉, 도 3과 같은 방사형 퓨즈(100)를 1개만 사용하더라도 도 2에서와 같이 4개의 바형 퓨즈들(F1 ∼ F4)을 사용하는 것과 동일한 기능을 수행할 수 있으며, 따라서 퓨즈가 차지하는 영역을 현저히 줄일 수 있음을 알 수 있다.
도 5는 도 3의 방사형 퓨즈(100)에서 레이저 빔이 조사되는 블로잉 영역을 표시한 도면으로, 도 5를 참조하여 본 발명의 방사형 퓨즈(100)를 블로잉하는 방법을 설명하면 다음과 같다.
방사형 퓨즈(100)에서 레이저 빔에 의해 블로잉되는 영역은 도 5에서 점선으로 표시된 영역 즉, 중심퓨즈(110)에서 양단부[또는 양단부와 중심콘택(112) 사이의 영역] 및 각 가지퓨즈(120 ∼ 150)에서 중심축과 평행한 영역이다.
본 발명의 방사형 퓨즈(100)를 이용하는 경우에는 한번의 블로잉 공정으로 회로들(2 ∼ 5) 중 특정된 어느 하나와의 연결을 선택적으로 끊어줄 수 있을 뿐만 아니라 한번의 블로잉 공정으로 두 개의 회로들과의 연결을 동시에 끊어줄 수도 있다.
즉, 회로(1)와 회로(2) 사이 또는 회로(1)와 회로(3) 사이의 연결을 끊어주고자 하는 경우에는 가지퓨즈(120) 또는 가지퓨즈(130)의 블로잉 영역에 각각 레이저 빔을 조사하여 해당 영역을 블로잉 시킨다. 마찬가지로, 회로(1)와 회로(4) 사 이 또는 회로(1)와 회로(5) 사이의 연결을 끊어주고자 하는 경우에는 가지퓨즈(140) 또는 가지퓨즈(150)의 블로잉 영역에 각각 레이저 빔을 조사하여 해당 영역을 블로잉 시킨다.
그런데 만약 회로(1)와 두 회로(2, 3) 사이의 연결을 모두 끊어주어야 하는 경우에는 가지퓨즈(120)와 가지퓨즈(130)의 블로잉 영역에 각각 레이저 빔을 조사하지 않고, 중심퓨즈(110)에서 가지퓨즈(120) 및 가지퓨즈(130)와 연결된 단부(또는 그 단부와 중심콘택(112) 사이의 영역)에 레이저 빔을 조사하여 해당 영역을 끊어줌으로써 두 회로(2, 3)와의 연결을 동시에 끊어줄 수 있다.
따라서, 본 발명의 방사형 퓨즈는 퓨즈의 컷팅 횟수를 줄여줌으로써 컷팅 오류에 의한 불량 발생 가능성을 낮추어줄 수 있다.
도 6 내지 도 8은 도 3의 방사형 퓨즈를 복수개 연속적으로 형성하는 경우, 중심콘택(112)과 연결되는 금속배선(300)의 형성 모습들을 보여주는 도면들이다.
도 6은 금속배선(300a)을 중심퓨즈(110)의 중심축(114)과 나란한 방향으로 형성하되 각 방사형 퓨즈별로 별도의 금속배선을 형성하는 경우를 보여주고 있다. 이때, 인접한 방사형 퓨즈의 금속배선들은 서로 반대 방향으로 교번되게 인출되도록 형성함으로써 금속배선 간의 간격을 충분히 확보하는 것이 바람직하다.
도 7은 금속배선(300b)을 중심퓨즈(110)의 중심축(114)과 교차되는 방향으로 형성하되 각 방사형 퓨즈별로 별도의 금속배선을 형성하는 경우를 보여주고 있다. 이때, 각 금속배선들 간 거리가 충분히 확보되도록 도 7에서와 같이 서로 방향으로 양분되게 형성되는 것이 바람직하다.
도 8은 금속배선(300c)을 중심퓨즈(110)의 중심축(114)와 교차되는 방향으로 형성하되 각 방사형 퓨즈별로 별도의 금속배선이 형성하지 않고 하나의 금속배선(300)이 복수개의 방사형 퓨즈들의 중심콘택과 공통 연결되도록 형성되는 경우를 보여주고 있다. 이러한 경우, 금속배선(300c)의 폭은 도 6 및 도 7의 금속배선(300a, 300b)의 폭 보다 넓게 형성되는 것이 바람직하다.
이처럼, 본 발명에서는 하나의 회로가 동시에 복수개의 다른 회로들과 연결될 수 있도록 퓨즈를 "X"자 형태의 방사형으로 형성함으로써 퓨즈형성 영역을 줄일 수 있어 반도체 소자의 고집화에 유리하다.
비록 퓨즈를 "X"자 형태의 방사형으로 형성하는 경우, 퓨즈의 길이가 좀 더 길어질 수는 있으나 그로 인해 늘어나는 영역은 그리 크지 않다. 예컨대, 블로잉 영역의 길이를 줄이는 방법 등을 통해 그 길이를 줄여줄 수 있다.
도 9는 본 발명의 다른 실시예에 따른 퓨즈의 형상을 보여주는 평면도이다.
본 실시예에서의 퓨즈(400)는 하나의 회로를 2개의 다른 회로들과 동시에 연결시켜주는 "Y"자 형태로 형성된다.
"Y"자 형태의 퓨즈는 상술한 도 3의 "X"자 형태의 방사형 퓨즈를 중심콘택을 중심으로 상하 대칭되게 양분한 형태와 유사하다. 즉, "Y"자 형태의 퓨즈는 중심퓨즈의 일단에만 2개의 가지퓨즈들이 동시에 연결되고 타단은 금속배선을 통해 회로와 연결된다.
따라서, 1개의 "X"자 형태의 퓨즈와 동일한 기능을 수행하기 위해서는 도 10과 같이 2개의 "Y"자 형태의 퓨즈가 필요하게 된다.
도 10은 도 3의 퓨즈와 동일한 기능을 도 9의 퓨즈 2개로 구현한 모습을 보여주고 있다.
이처럼 복수개의 "Y"자 형태의 퓨즈들을 연속적으로 형성하는 경우에는 퓨즈가 차지하는 면적을 줄이기 위해 이웃하는 퓨즈들을 도 10과 같이 서로 반대 방향으로 형성하게 된다.
상술한 실시예들에서는 "X"자 형태의 퓨즈들과 "Y"자 형태의 퓨즈들을 각각 구분하여 형성한 모습만을 설명하였으나 형성하고자 하는 퓨즈의 갯수에 따라 이들을 함께 사용할 수 있다.
예컨대, 30개의 퓨즈가 필요한 경우, 7개의 "X"자 형태의 퓨즈들을 도 6 내지 도 8에서와 같이 연속적으로 형성한 후 마지막에 1개의 "Y"자 형태의 퓨즈를 형성할 수 있다.
아울러 본 발명의 바람직한 실시 예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 종래 반도체 장치에 형성된 퓨즈회로부의 구성을 보여주는 평면도.
도 2는 도 1의 퓨즈회로부에 대한 회로구성을 나타내는 회로도.
도 3은 본 발명의 일 실시예에 따른 퓨즈의 형상을 보여주는 평면도.
도 4는 도 2의 퓨즈회로를 도 3의 방사형 퓨즈 형태로 재 구성한 회로도.
도 5는 도 3의 방사형 퓨즈에서 레이저 빔이 조사되는 블로잉 영역을 표시한 도면.
도 6 내지 도 8은 도 3의 방사형 퓨즈를 복수개 연속적으로 형성하는 경우, 중심콘택과 연결되는 금속배선의 형성 모습들을 보여주는 도면들.
도 9는 본 발명의 다른 실시예에 따른 퓨즈의 형상을 보여주는 평면도.
도 10은 도 3의 퓨즈와 동일한 기능을 도 9의 퓨즈 2개로 구현한 모습을 보여주는 도면.

Claims (17)

  1. 제 1 금속배선과 연결되는 중심퓨즈; 및
    상기 중심퓨즈의 적어도 일단을 서로 다른 복수의 제 2 금속배선들과 연결시켜주는 복수의 가지퓨즈들을 포함하며,
    상기 중심퓨즈는 상기 가지퓨즈의 블로잉 영역과 평행한 방향으로 진행되도록 형성되는 것을 특징으로 하는 반도체 메모리 장치의 퓨즈.
  2. 제 1항에 있어서, 상기 중심퓨즈는
    일정한 선폭을 갖는 바 형태로 형성된 것을 특징으로 하는 반도체 메모리 장치의 퓨즈.
  3. 제 2항에 있어서, 상기 중심퓨즈는
    그 선폭이 상기 가지퓨즈의 선폭 보다 넓거나 같게 형성된 것을 특징으로 하는 반도체 메모리 장치의 퓨즈.
  4. 제 1항에 있어서, 상기 중심퓨즈는
    상기 제 1 금속배선과 서로 다른 레이어에 형성된 것을 특징으로 하는 반도체 메모리 장치의 퓨즈.
  5. 제 1항 또는 제 4항에 있어서, 상기 중심퓨즈 및 상기 가지퓨즈는
    동일한 레이어에 "X"자 형으로 일체형으로 형성된 것을 특징으로 하는 반도 체 메모리 장치의 퓨즈.
  6. 제 4항에 있어서, 상기 중심퓨즈는
    메탈-2(MT2)에 형성된 것을 특징으로 하는 반도체 메모리 장치의 퓨즈.
  7. 제 4항 또는 제 6항에 있어서, 상기 제 1 금속배선은
    메탈-1(MT1)에 형성된 것을 특징으로 하는 반도체 메모리 장치의 퓨즈.
  8. 제 7항에 있어서, 상기 제 1 금속배선은
    상기 중심퓨즈의 중심축과 평행한 방향으로 형성되는 것을 특징으로 하는 반도체 메모리 장치의 퓨즈.
  9. 제 7항에 있어서, 상기 제 1 금속배선은
    상기 중심퓨즈의 중심축과 교차하는 방향으로 형성되는 것을 특징으로 하는 반도체 메모리 장치의 퓨즈.
  10. 제 1항에 있어서, 상기 가지퓨즈들은
    상기 중심퓨즈의 양단에 대칭되게 형성된 것을 특징으로 하는 반도체 메모리 장치의 퓨즈.
  11. 제 1항에 있어서, 상기 가지퓨즈들은 각각
    상기 중심퓨즈의 중심축으로부터 일정각도로 진행하다가 상기 중심축과 평행한 방향으로 진행하는 꺽여진 형태로 형성된 것을 특징으로 하는 반도체 메모리 장치의 퓨즈.
  12. 삭제
  13. 제 1 금속배선을 서로 다른 복수의 제 3 금속배선들과 동시에 연결시켜주는 제 1 방사형 퓨즈; 및
    상기 제 1 금속배선을 서로 다른 복수의 제 4 금속배선들과 동시에 연결시켜주는 제 2 방사형 퓨즈를 포함하며,
    제 1 금속배선은
    상기 제 1 방사형 퓨즈 및 상기 제 2 방사형 퓨즈와 모두 교차되는 라인 형태로 형성된 것을 특징으로 하는 반도체 메모리 장치의 퓨즈.
  14. 제 13항에 있어서, 상기 제 1 방사형 퓨즈는
    상기 제 1 금속배선과 연결되는 중심퓨즈; 및
    상기 중심퓨즈의 적어도 일단을 서로 다른 복수의 상기 제 3 금속배선들과 연결시켜주는 복수의 가지퓨즈들을 포함하는 것을 특징으로 하는 반도체 메모리 장치의 퓨즈.
  15. 제 14항에 있어서, 상기 제 2 방사형 퓨즈는
    상기 제 1 금속배선과 연결되는 중심퓨즈; 및
    상기 중심퓨즈의 적어도 일단을 서로 다른 복수의 상기 제 4 금속배선들과 연결시켜주는 복수의 가지퓨즈들을 포함하는 것을 특징으로 하는 반도체 메모리 장치의 퓨즈.
  16. 제 14항 또는 제 15항에 있어서, 상기 중심퓨즈 및 상기 가지퓨즈는
    동일한 레이어에 "X"자 형으로 일체형으로 형성된 것을 특징으로 하는 반도체 메모리 장치의 퓨즈.
  17. 제 14항 또는 제15항에 있어서, 상기 가지퓨즈들은
    상기 중심퓨즈의 양단에 대칭되게 형성된 것을 특징으로 하는 반도체 메모리 장치의 퓨즈.
KR1020080100822A 2008-10-14 2008-10-14 반도체 메모리 장치의 퓨즈 KR101043841B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080100822A KR101043841B1 (ko) 2008-10-14 2008-10-14 반도체 메모리 장치의 퓨즈
US12/342,388 US8405483B2 (en) 2008-10-14 2008-12-23 Fuse of semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080100822A KR101043841B1 (ko) 2008-10-14 2008-10-14 반도체 메모리 장치의 퓨즈

Publications (2)

Publication Number Publication Date
KR20100041573A KR20100041573A (ko) 2010-04-22
KR101043841B1 true KR101043841B1 (ko) 2011-06-22

Family

ID=42098337

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080100822A KR101043841B1 (ko) 2008-10-14 2008-10-14 반도체 메모리 장치의 퓨즈

Country Status (2)

Country Link
US (1) US8405483B2 (ko)
KR (1) KR101043841B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011216240A (ja) * 2010-03-31 2011-10-27 Oki Semiconductor Co Ltd 電流ヒューズ、半導体装置及び電流ヒューズの切断方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136381A (ja) 2003-10-10 2005-05-26 Matsushita Electric Ind Co Ltd ポリシリコンヒューズを有する半導体装置及びそのトリミング方法
JP2007128947A (ja) 2005-11-01 2007-05-24 Sharp Corp ポリシリコンヒューズおよび半導体装置

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL86162A (en) * 1988-04-25 1991-11-21 Zvi Orbach Customizable semiconductor devices
US4853758A (en) * 1987-08-12 1989-08-01 American Telephone And Telegraph Company, At&T Bell Laboratories Laser-blown links
JP2656368B2 (ja) * 1990-05-08 1997-09-24 株式会社東芝 ヒューズの切断方法
JPH04373148A (ja) * 1991-06-21 1992-12-25 Nippon Steel Corp 半導体装置のヒューズ構造
EP0563852A1 (en) * 1992-04-02 1993-10-06 Siemens Aktiengesellschaft Zag fuse for reduced blow-current applications
TW279229B (en) * 1994-12-29 1996-06-21 Siemens Ag Double density fuse bank for the laser break-link programming of an integrated-circuit
US5729042A (en) * 1995-08-14 1998-03-17 Vanguard International Semiconductor Corporation Raised fuse structure for laser repair
US5708291A (en) * 1995-09-29 1998-01-13 Intel Corporation Silicide agglomeration fuse device
US5760674A (en) * 1995-11-28 1998-06-02 International Business Machines Corporation Fusible links with improved interconnect structure
US5905295A (en) * 1997-04-01 1999-05-18 Micron Technology, Inc. Reduced pitch laser redundancy fuse bank structure
US5636172A (en) * 1995-12-22 1997-06-03 Micron Technology, Inc. Reduced pitch laser redundancy fuse bank structure
US5844296A (en) * 1996-09-20 1998-12-01 Mosel Vitelic Corporation Space saving laser programmable fuse layout
US5933714A (en) * 1997-01-08 1999-08-03 Siemens Aktiengesellschaft Double density fuse bank for the laser break-link programming of an integrated circuit
US5949323A (en) * 1998-06-30 1999-09-07 Clear Logic, Inc. Non-uniform width configurable fuse structure
US6008523A (en) * 1998-08-26 1999-12-28 Siemens Aktiengesellschaft Electrical fuses with tight pitches and method of fabrication in semiconductors
JP3466929B2 (ja) * 1998-10-05 2003-11-17 株式会社東芝 半導体装置
JP3150113B2 (ja) * 1998-11-11 2001-03-26 日本電気アイシーマイコンシステム株式会社 半導体記憶装置
TW459350B (en) * 1999-06-07 2001-10-11 Nippon Electric Co Semiconductor device with repair fuses and laser trimming method used therefor
US6486527B1 (en) * 1999-06-25 2002-11-26 Macpherson John Vertical fuse structure for integrated circuits containing an exposure window in the layer over the fuse structure to facilitate programming thereafter
US6225652B1 (en) * 1999-08-02 2001-05-01 Clear Logic, Inc. Vertical laser fuse structure allowing increased packing density
US6242790B1 (en) * 1999-08-30 2001-06-05 Advanced Micro Devices, Inc. Using polysilicon fuse for IC programming
KR100316716B1 (ko) * 1999-09-30 2001-12-12 윤종용 다수개의 레이저 퓨즈들을 구비하는 반도체 메모리장치
KR100317533B1 (ko) * 1999-11-10 2001-12-24 윤종용 반도체 집적회로 장치에서의 레이저 퓨즈박스의 구조 및그에 따른 제조 방법
JP4079600B2 (ja) * 2001-03-06 2008-04-23 株式会社東芝 半導体装置
DE10112543A1 (de) * 2001-03-15 2002-10-02 Infineon Technologies Ag Integrierte Schaltung mit elektrischen Verbindungselementen
JP4480320B2 (ja) * 2002-05-22 2010-06-16 富士通マイクロエレクトロニクス株式会社 半導体装置
US7312109B2 (en) * 2002-07-08 2007-12-25 Viciciv, Inc. Methods for fabricating fuse programmable three dimensional integrated circuits
DE10231206B4 (de) * 2002-07-10 2014-10-30 Qimonda Ag Halbleitervorrichtung
TW538518B (en) * 2002-07-19 2003-06-21 Nanya Technology Corp Fuse structure
TW540151B (en) * 2002-07-19 2003-07-01 Nanya Technology Corp Fuse structure
KR100480614B1 (ko) * 2002-08-27 2005-03-31 삼성전자주식회사 퓨즈 뱅크의 크기를 줄이기 위한 반도체 메모리 장치의퓨즈 뱅크
US6872648B2 (en) * 2002-09-19 2005-03-29 Infineon Technologies Ag Reduced splattering of unpassivated laser fuses
KR100448909B1 (ko) * 2002-09-27 2004-09-16 삼성전자주식회사 퓨즈 구조 및 그것을 이용한 집적 회로 장치
JP2004281612A (ja) * 2003-03-14 2004-10-07 Renesas Technology Corp 半導体装置
CN100490018C (zh) * 2003-04-23 2009-05-20 富士通微电子株式会社 半导体存储装置
JP2005039220A (ja) * 2003-06-26 2005-02-10 Nec Electronics Corp 半導体装置
US6933591B1 (en) * 2003-10-16 2005-08-23 Altera Corporation Electrically-programmable integrated circuit fuses and sensing circuits
JP4511211B2 (ja) * 2004-02-12 2010-07-28 ルネサスエレクトロニクス株式会社 半導体装置
US7633034B2 (en) * 2004-06-18 2009-12-15 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laser beam spots overlapping lengthwise on a structure
US6984549B1 (en) * 2004-08-19 2006-01-10 Micron Technology, Inc. Methods of forming semiconductor fuse arrangements
US7667289B2 (en) * 2005-03-29 2010-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Fuse structure having a tortuous metal fuse line
JP4699102B2 (ja) * 2005-06-22 2011-06-08 ルネサスエレクトロニクス株式会社 半導体装置
US7579673B2 (en) * 2005-08-24 2009-08-25 Nec Electronics Corporation Semiconductor device having electrical fuse
KR100678634B1 (ko) * 2005-10-27 2007-02-05 삼성전자주식회사 반도체 소자 및 그 제조 방법
US7701035B2 (en) * 2005-11-30 2010-04-20 International Business Machines Corporation Laser fuse structures for high power applications
KR100725368B1 (ko) * 2005-12-07 2007-06-07 삼성전자주식회사 반도체 소자 및 그 제조 방법
US7417300B2 (en) * 2006-03-09 2008-08-26 International Business Machines Corporation Electrically programmable fuse structures with narrowed width regions configured to enhance current crowding and methods of fabrication thereof
JP2007243075A (ja) * 2006-03-10 2007-09-20 Ricoh Co Ltd 半導体装置
KR100790995B1 (ko) * 2006-08-11 2008-01-03 삼성전자주식회사 반도체 소자의 퓨즈박스 및 그 형성방법
KR100791340B1 (ko) * 2006-09-04 2008-01-07 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP2008186846A (ja) * 2007-01-26 2008-08-14 Elpida Memory Inc 半導体装置及びヒューズ素子の切断方法
US8749020B2 (en) * 2007-03-09 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Metal e-fuse structure design
US8106476B2 (en) * 2007-08-13 2012-01-31 Broadcom Corporation Semiconductor die with fuse window and a monitoring window over a structure which indicates fuse integrity
KR20090058290A (ko) * 2007-12-04 2009-06-09 삼성전자주식회사 퓨즈 박스 및 그것을 포함하는 반도체 메모리 장치
JP5405796B2 (ja) * 2008-10-17 2014-02-05 ルネサスエレクトロニクス株式会社 半導体装置
KR101046229B1 (ko) * 2009-03-17 2011-07-04 주식회사 하이닉스반도체 퓨즈를 포함하는 반도체 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136381A (ja) 2003-10-10 2005-05-26 Matsushita Electric Ind Co Ltd ポリシリコンヒューズを有する半導体装置及びそのトリミング方法
JP2007128947A (ja) 2005-11-01 2007-05-24 Sharp Corp ポリシリコンヒューズおよび半導体装置

Also Published As

Publication number Publication date
US20100090791A1 (en) 2010-04-15
KR20100041573A (ko) 2010-04-22
US8405483B2 (en) 2013-03-26

Similar Documents

Publication Publication Date Title
US20060189042A1 (en) Semiconductor chip and method of fabricating the same
JP4668526B2 (ja) ヒューズ構造
US7361967B2 (en) Semiconductor device with fuse wires and connection wires
JP3150113B2 (ja) 半導体記憶装置
KR101043841B1 (ko) 반도체 메모리 장치의 퓨즈
US7952951B2 (en) Small-sized fuse box and semiconductor integrated circuit having the same
KR100904827B1 (ko) 퓨즈 테스트 장치
KR100446458B1 (ko) 반도체기억장치
KR100408418B1 (ko) 상부 크랙을 방지하고 레이저 빔의 에너지 윈도우를 넓힐수 있는 레이저 링크 구조 및 이를 이용하는 퓨즈박스
KR100586548B1 (ko) 반도체 메모리소자의 퓨즈 및 리페어 방법
KR20070023978A (ko) 개선된 퓨즈배열구조를 갖는 반도체 메모리장치
KR100578224B1 (ko) 반도체 메모리 장치의 제조방법
KR100587661B1 (ko) 반도체소자의 퓨즈 배치구조및 그 구현방법
KR100587634B1 (ko) 반도체 메모리 장치
KR100611396B1 (ko) 반도체 소자의 퓨즈
KR101060714B1 (ko) 반도체 소자의 퓨즈 및 그 형성 방법
JP2000286341A (ja) 半導体装置のヒューズ構造
KR101051173B1 (ko) 반도체 소자의 퓨즈 레이아웃
US20090174028A1 (en) Fuse in a Semiconductor Device and Method for Forming the Same
KR20110076244A (ko) 반도체 소자의 퓨즈 및 그 제조 방법
US8509022B2 (en) Fuse set and semiconductor integrated circuit apparatus having the same
KR20110035752A (ko) 반도체 장치의 퓨즈 구조체 및 이를 포함하는 퓨즈 셋 구조
KR20120121726A (ko) 반도체 소자의 퓨즈 박스
KR20070079809A (ko) 반도체소자의 퓨즈 구조
KR20060040844A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140523

Year of fee payment: 4

FPAY Annual fee payment
LAPS Lapse due to unpaid annual fee