JP4699102B2

JP4699102B2 - 半導体装置

Info

Publication number: JP4699102B2
Application number: JP2005181617A
Authority: JP
Inventors: 和史河野; 猛岩本; 俊明米津
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2005-06-22
Filing date: 2005-06-22
Publication date: 2011-06-08
Anticipated expiration: 2025-06-22
Also published as: TW200705604A; US7705418B2; JP2007005424A; CN100559585C; KR20060134826A; US20060289898A1; US20100178752A1; CN1885538A

Description

本発明は半導体装置に関し、特に、電流溶断ヒューズを有する半導体装置に関する。

近年の大容量化された半導体装置においては、メモリ部を構成する全てのメモリセルを不具合なく製造し、正常に機能させることは技術的に難しく、製造段階で不良メモリセルが発見された場合には、不良メモリセルを有するメモリアレイ（列アレイ、行アレイ）については、予め設けられた予備のメモリアレイに置換できるように、不良発生率から推定した個数分のメモリアレイの冗長回路が準備されている。

これにより、半導体装置そのものが不良品になることを防止して、半導体装置の製造歩留まりの向上を図っている。

そして、不良メモリセルを有するメモリアレイと予備のメモリアレイとの接続の切り替えを行うための構成がヒューズであり、一般的には、当該ヒューズを溶断することで、不良メモリセルを有するメモリアレイを選択不能とし、予備のメモリアレイを選択可能とするように周辺回路部の列デコーダおよび行デコーダが構成されている。

ヒューズの切断方法としては、レーザ光線を用いた方法と、電気的に切断する方法とがあるが、レーザ光線を用いた方法では、半導体装置がウエハ状態にある場合しか溶断できないことや、プロセスが複雑であるという問題がある。

一方、電気的に切断する方法では、半導体装置がウエハ状態にある場合での切断が可能であることはもちろん、半導体装置がパッケージ化されたされた後も切断が可能である。

さらに、電気的に切断する方法には、大きく分けて２つの方法がある。
１つは、絶縁膜を間に挟んで電極を設けた構造のヒューズを使用し、絶縁膜が絶縁破壊するような電圧を両電極に加えることで、「０」、「１」の状態をプログラミングする、いわゆるアンチヒューズ方式と、いま１つは導電体層で構成されたヒューズを使用し、定格以上の電流を流すことでヒューズを溶断することでプログラミングを行う電流溶断ヒューズ方式である。

電流溶断ヒューズは、実際に切断が行われる直線状のヒューズ部と、ヒューズ部の両端に設けられるヒューズ引き出し部とで構成され、ヒューズ部はヒューズ引き出し部よりも細く設計される。これは、局所的に電流密度を増加させることによってヒューズ部でのジュール発熱を効率的に行い、少ない電流でヒューズ部の溶断を容易にするためである。

このように、電流溶断ヒューズでは、流した電流によるジュール発熱を利用してヒューズを溶断する。このため、ヒューズを溶断するには、少なくとも数十ｍＡ以上の電流が必要であり、電流出力の大きな電源が必要となることや、ヒューズが溶断するときの発熱が周囲に与える影響等が問題であった。

これらの問題を解決するには、ヒューズ溶断に必要な電流を低減することが有効であり、電流を低減する方法としては例えば特許文献１で開示されるヒューズ構造が提案されていた。

すなわち、特許文献１においてはヒューズ部を単純な直線状とするのではなく、ヒューズ部に少なくとも１つのクランク部を設けることで、当該クランク部に電流を集中させて電流密度を高めることで、少ない電流でヒューズを溶断するという技術が開示されている。

また、特許文献２では、占有面積を小さくするという観点から、ヒューズ部に複数の折り返し部を設けて蛇行形状とした構成が開示されている。

特開平６−１４０５１０号公報（図１，２）実開平３−２８７３７号公報（図１，２）

以上説明した特許文献１においては、当該特許文献１の図２に示されるように、クランク部では電流密度が増加するものの、それ以外の部分では電流密度が減少するので、クランク部での電流密度の増加の効果が打ち消されてしまい、直線状のヒューズと比較した場合、顕著な効果が得られないという結果が予想される。

また、特許文献２においては、占有面積を小さくするために、ヒューズを蛇行形状としているが、溶断電流の低減効果については明確ではなく、ヒューズ部の長さがある程度以上になれば溶断電流は減少しないと結論しており、ヒューズ構造が最適化されているとは言えない。

本発明は上記のような問題点を解消するためになされたもので、溶断電流を低減できるように最適化された電流溶断ヒューズを有する半導体装置を提供することを目的とする。

本発明に係る請求項１記載の半導体装置は、半導体基板と、電流によって溶断されるヒューズとを備えた半導体装置であって、前記ヒューズは、ヒューズ配線を前記半導体基板の主面に垂直な平面内で折り返して蛇行形状となったヒューズ部と、前記ヒューズ部の両端部にそれぞれ接続され、一辺の長さが前記ヒューズ配線の幅よりも大きな矩形の２つのパッドとを有し、前記ヒューズ部は、前記半導体基板上に配設された多層の層間絶縁膜内に配設され、前記ヒューズ部は、それぞれ前記半導体基板の主面に平行に延在し、前記層間絶縁膜を間に挟んで互いに上下に重なるように配設された直線状の複数のヒューズ配線と、前記複数のヒューズ配線間を接続する複数のビアコンタクトとを有し、前記複数のビアコンタクトのそれぞれは、前記ヒューズ部電流経路が蛇行形状となるように配設されている。

本発明に係る請求項１記載の半導体装置によれば、ヒューズが、ヒューズ配線を半導体基板の主面に垂直な平面内で折り返して蛇行形状となったヒューズ部を有しているので、効率的にヒューズを加熱できる。

＜序論＞
本発明に係る実施の形態１の説明に先立って、まず、図１に示すようなヒューズ部ＦＰが単純な直線状のヒューズＦＳを用いた場合の溶断電流の低減について説明する。

図１はヒューズＦＳの平面視形状を示す図であり、ヒューズＦＳは、ヒューズ部ＦＰの両端部にそれぞれ接続された２つのパッドＰＤを有している。

ここで、ヒューズ部ＦＰの幅が１４０ｎｍ、厚さが２２５ｎｍであり、材質が銅（Ｃｕ）である場合に、ヒューズ部ＦＰの長さを種々変えた場合に、１５ｍＡの電流を流すことで到達する最高温度を有限要素法により計算した結果を図２に示す。

図２においては、横軸にヒューズ部ＦＰの長さ（μｍ）を、縦軸に最高到達温度（℃）を示す。

図２に示すように、ヒューズ部ＦＰにおける最高到達温度はヒューズ部ＦＰの長さが２０μｍ付近までは比較的急な角度上昇するが、２０μｍを越えると温度特性曲線が飽和する傾向がある。従って、同じ電流値をヒューズに加えた場合でも、ヒューズ長が短か過ぎるとヒューズ部ＦＰでの温度が溶断に必要な温度に到達できなくなり、ヒューズの切断ができなくなる。

一方、ヒューズ長を長くすれば最高到達温度は上がるが、２０μｍを越えると長さを増やす割には最高到達温度が上がらず、今度は半導体装置の設計上の制約を受けることになる。

すなわち、電流溶断ヒューズを半導体装置上に搭載する場合、その最小構成単位としては図３に示すようにヒューズＦＳと、ヒューズ選択用のＭＯＳトランジスタＱ１とで構成されることが考えられる。

図３において、電源端子ＶＴと接地との間にヒューズＦＳとＭＯＳトランジスタＱ１とが直列に接続され、ＭＯＳトランジスタＱ１のゲート電極には制御電圧ＶＤＤ１が与えられる構成となっている。

このような構成において、電源端子ＶＴに電源電圧ＶＤＤ２を与えた状態でＭＯＳトランジスタＱ１のゲート電極に制御電圧ＶＤＤ１を印加することで、ＭＯＳトランジスタＱ１をオン状態にしてヒューズＦＳに溶断電流Ｉinを流す。この際に、制御電圧ＶＤＤ１および電源電圧ＶＤＤ２としてＭＯＳトランジスタＱ１に加えることが可能な電圧は、ハードウエア的な制約を受ける。

例えば、内部に３．３Ｖ系のＭＯＳトランジスタしか有さないロジックＩＣなどでは、、制御電圧ＶＤＤ１および電源電圧ＶＤＤ２には最大でも３．３Ｖまでしか印加することができず、この値は、高集積化、大容量化が進むにつれて小さくなる傾向にある。

そして、一般にＭＯＳトランジスタは製造時のプロセス変動に起因するトランジスタ特性のばらつきの影響を低減するため、図４に示すようにトランジスタのＩ−Ｖ特性で言うところの飽和領域で使用する。

すなわち、図４においては横軸にドレイン・ソース電圧Ｖdsを、縦軸にドレイン・ソース電流Ｉdsを示し、所望の溶断電流Ｉin（すなわちドレイン・ソース電流Ｉds）が流れるようにドレイン・ソース電圧Ｖdsを設定するが、飽和領域で使用することと、溶断電流Ｉinが得られるという条件を考慮して特性曲線を選択する。

図４の場合、特性曲線Ｃ１は飽和領域に達しても溶断電流Ｉinを供給することができず、特性曲線Ｃ３は飽和領域に達しない状態で溶断電流Ｉinが供給されるので適切ではなく、特性曲線Ｃ２のみが全ての条件を満足することになる。

特性曲線Ｃ２を使用する場合、溶断電流Ｉinを得るために必要なドレイン・ソース電圧Ｖdsの下限値はＶLである。

ＭＯＳトランジスタＱ１がこのような特性を有し、３．３Ｖ系のトランジスタである場合、ヒューズＦＳに溶断電流Ｉinを流した場合に、ヒューズ部で起きる電圧降下ΔＶＦは、以下の数式（１）を満足しなければならない。

ΔＶＦ＜３．３−ＶL ・・・（１）
ヒューズ長はこの条件を満たすように設計することになるので、ヒューズ長を長くするには半導体装置の設計上の制約を受けることになる。

以上のように、ヒューズ部ＦＰの長さを最適化することだけでヒューズ溶断電流を低減するには限界があり、本発明においてはそれだけではなく、ヒューズ部をより効率的に加熱できる構造を採用することで、より少ない電流での切断を可能とするものである。

＜Ａ．実施の形態１＞
＜Ａ−１．装置構成＞
図５には、本発明に係る実施の形態１としてヒューズＦＳ１の平面視形状を示す。
図５に示すようにヒューズＦＳ１は、ヒューズ部ＦＰ１が２つの折り返し部ＲＰを有して蛇行形状をなすヒューズ部ＦＰ１と、ヒューズ部ＦＰ１の両端部にそれぞれ接続された２つのパッドＰＤを有している。なお、図１に示したヒューズＦＳのヒューズ部ＦＰの全長と、図５に示すヒューズＦＳ１のヒューズ部ＦＰ１の全長は同じである。

ヒューズＦＳ１の設計にあたっては、まず、ヒューズ溶断電流を低減するための第１段階として、ヒューズ部ＦＰ１の長さの最適化を行う。

＜Ａ−２．ヒューズ長の最適化＞
ヒューズ部ＦＰ１の長さの最適化にあたっては、１５ｍＡで切断可能なヒューズを作製するものとし、ヒューズの材質は銅、ヒューズ部ＦＰ１の線幅は０．１４μｍ、厚さは０．２２５μｍとする。

また、１５ｍＡの電流を供給するトランジスタとしては、図６に示すようなＩ−Ｖ特性を有するＭＯＳトランジスタを使用する。

すなわち、飽和領域において１５ｍＡのドレイン・ソース電流を得るには、ドレイン・ソース電圧が下限電圧ＶL＝１．５となるようなＭＯＳトランジスタを使用する。

ここで、図３に示した最小構成単位において、電源電圧ＶＤＤ２として３．５Ｖまで印加できるとした場合、ＭＯＳトランジスタＱ１にはドレイン・ソース電圧として下限電圧ＶL＝１．５Ｖ以上を加え続けなければならない。従って、ヒューズ溶断時にヒューズ部ＦＰで許容される電圧降下ΔＶＦは２．０Ｖまでとなる。

ここで、銅配線のシート抵抗が約０．１５Ω／μｍ²であるので、ヒューズ部ＦＰの長さをＬとすると、ヒューズ抵抗値ＲＦは以下の数式（２）で表される。

ＲＦ＝（０．１５×Ｌ）／０．１４・・・（２）
一方、ヒューズの抵抗値はヒューズの温度に依存して上昇し、表１には代表的なヒューズ材料の電気抵抗率の温度依存性を示す。

表１においては、アルミニウム（Ａｌ）、タングステン（Ｗ）、銅（Ｃｕ）およびコバルト（Ｃｏ）を例に採って、温度が−１９５℃、０℃、１００℃、３００℃、７００℃および１２００℃の場合の電気抵抗率を示している。

表１に示されるように、銅においては融点に近い１２００℃まで加熱された場合、その電気抵抗率は０℃の場合の約１３倍になることが判る。

そして、実際にヒューズの設計を行う場合は、ヒューズ抵抗が最も高くなった場合を想定して設計を行う必要があり、上述したように、１２００℃の場合では約１３倍となるので、ヒューズ溶断時にヒューズ部ＦＰで発生する電圧降下ΔＶＦは、溶断電流が１５ｍＡの場合、以下の数式（３）で表されることになる。

ΔＶＦ＝（０．１５×Ｌ×０．０１５×１３）／０．１４・・・（３）
そして、先に説明したように電圧降下ΔＶＦが２．０Ｖ以下になる必要があるので、ヒューズ部ＦＰの長さＬはＬ＜９．５７μｍとなり、ヒューズ長の上限が決まる。

また、ヒューズ長の下限は、図２に示した最高到達温度の特性から２．０μｍ以上は必要と考えられるので、ヒューズ部ＦＰ１の長さは２．０〜９．５μｍの範囲に設定することが望ましい。

このようにヒューズ部ＦＰ１の長さを設定することで、ヒューズ溶断電流を低減することができる。

＜Ａ−３．蛇行形状の最適化＞
次に、上記手法により決定したヒューズ部ＦＰ１の長さ２．０〜９．５μｍに基づいて、ヒューズ部ＦＰ１の蛇行形状の最適化を行う。

図７は、ヒューズ部の折り返し数と最高到達温度との関係を示す図であり、横軸にヒューズ部の折り返し数を示し、縦軸に最高到達温度を示しており、ヒューズ長が８μｍの場合（○で表示）と１２μｍの場合（□で表示）とについて示している。なお、ヒューズの材質、線幅および厚さは先に説明したものと同じであり、流す電流は１５ｍＡである。

図７においては、ヒューズ部が直線状、すなわち折り返し数が０である場合と、返し数が２である場合と、返し数が４である場合とを示しており、折り返し数が０である場合は、ヒューズ長が１２μｍでも最高到達温度は２２００℃程度であるのに対し、返し数が２である場合には、ヒューズ長が８μｍの場合でも最高到達温度は２２００℃に到達することが判る。なお、ヒューズ長１２μｍは最適化された長さではないが、比較のために示している。

このように、ヒューズ長が同じであっても、折り返し部を設けて蛇行形状とすることで、同じ電流を加えた場合でも、より効率的にヒューズを加熱できることが判る。

この理由について、図８および図９を用いて説明する。
図８は直線状のヒューズ部を模式的に示す図であり、このようなヒューズ部に電流を流すと、一般的に中央部で溶断が起きる。なお、ヒューズ部の中央の熱は、中央部を中心にして上下左右に放散されることになる。

一方、図９は２つの折り返し部を有した蛇行形状のヒューズ部を模式的に示す図であり、このようなヒューズ部でも中央部で溶断が起きるが、ヒューズ部の中央ラインＬ１の両サイドにはサイドラインＬ２が存在するので、サイドラインＬ２がヒータの役割を果たすとともに、中央ラインＬ１からの熱の放散を抑制するので、中央ラインＬ１が加熱されやすい状態となり、ヒューズ部をより高い温度まで加熱することが可能となる。このことは、ヒューズ溶断に必要な電流値を低減できることを意味している。

なお、中央ラインＬ１とサイドラインＬ２との間は、ヒューズ配線の幅１本分程度とすることが望ましい。

また、ヒューズ部ＦＰで局所的に熱を発生させるためには、ヒューズ部ＦＰでの急激な電流密度の増加が必要である。そのために、図５に示すようにヒューズ引き出し部であるパッドＰＤは、ヒューズ部ＦＰ１よりも断面積（ヒューズ部幅方向の断面積）を広くしている。

このような構成を採る場合、パッドＰＤとヒューズ部ＦＰ１との位置関係に留意しなければならない。

すなわち、パッドＰＤはヒューズ部ＦＰと比較して容積が大きいので、ヒューズ部ＦＰから放散される熱のヒートシンクとして機能し、ヒューズ部ＦＰ１での温度上昇を抑制する役割を果たす。従って、パッドＰＤとヒューズ部ＦＰ１との距離を適切に保たないと、設計通りの電流ではヒューズ部ＦＰ１を溶断できないこととなり、電流を増加させる必要が生じる。

そこで、パッドＰＤとヒューズ部ＦＰ１との位置関係の最適化について図１０〜図１３を用いて説明する。

図１０および図１１は、パッドＰＤに対するヒューズ部ＦＰ１のレイアウトの一例をそれぞれ示しており、図１０は、ヒューズ部ＦＰ１の折り返し方向がパッドＰＤの配列方向と平行となるようにヒューズ部ＦＰ１がレイアウトされたヒューズＦＳ２を示しており、図１１は、ヒューズ部ＦＰ１の折り返し方向がパッドＰＤの配列方向と垂直になるようにヒューズ部ＦＰ１がレイアウトされたヒューズＦＳ３を示している。

ここで、パッドＰＤとヒューズ部ＦＰ１との距離は、パッドＰＤのヒューズ部ＦＰ１に対面する側の辺と、当該辺に対面する直近のヒューズ部ＦＰ１との距離で定義する。

例えば、図１０のヒューズＦＳ２においては、ヒューズ部ＦＰ１の折り返し部ＲＰと直近のパッドＰＤとの距離Ｄ１がパッドＰＤとヒューズ部ＦＰ１との距離であり、図１１示すヒューズＦＳ３においては、ヒューズ部ＦＰ１の直線部分ＳＰと直近のパッドＰＤとの距離Ｄ１がパッドＰＤとヒューズ部ＦＰ１との距離である。

この距離Ｄ１の決定にあたっては、ヒューズ部ＦＰ１から周囲に放散される熱の、熱伝導を考慮しなければならない。

一般に、ヒューズ部ＦＰ１は半導体基板上に形成されるシリコン酸化膜等の絶縁膜中に形成されるので、ヒューズ部ＦＰ１の周囲の絶縁膜において、銅の融点に近い１１００℃に到達する時間を計算することで、パッドＰＤとヒューズ部ＦＰ１との最適な距離を決定することができる。

図１２はヒューズ部ＦＰ１が絶縁膜中に設けられている状態で、その平面方向の周囲の各点で１１００℃に到達する時間のシミュレーション結果を示す図であり、横軸に時間（ｎsec）を示し、縦軸にヒューズ部ＦＰ１からの距離（μｍ）を示す。

なお、図１２における距離は、ヒューズ部ＦＰ１を構成する銅線の幅方向の端面からの距離であり、距離と時間との間には線形の関係が成り立つことが判る。

従って、時間が経過すれば、遠くの位置であっても１１００℃に到達するが、ヒューズの切断に要する時間が１μsec（１０００ｎsec）程度であり、この時間で１１００℃に到達する位置よりも遠くにパッドＰＤを配置すれば、パッドＰＤに熱が流れて、ヒューズ部ＦＰの温度が上がらないという状態を防止できる。

図１２においては１００ｎsecで０．２５μｍの位置まで１１００℃に到達することが判るが、これ以上の時間経過に対する到達距離は外挿法により求めた。この結果を図１３に示す。

図１３においては、横軸に０〜１０００ｎsecまでの時間を示し、縦軸に０〜２．０μｍまでの距離を示し、図１２に示したシミュレーション結果を示し、その線形特性から得られる直線を用いて１０００ｎsec経過後の到達距離を外挿した。

その結果、１０００ｎsec経過後にはヒューズ部ＦＰ１から約１．８μｍの位置まで１１００℃に到達することが判った。この値は、融点に近い１１００℃に到達する距離であり、これより低い温度であれば同じ時間でもっと離れた位置でも、その温度に到達することになるし、ヒューズの切断に要する時間が増減すれば、この距離も増減することになる。

従って、パッドＰＤとヒューズ部ＦＰ１との最適な距離としては、上記値に１〜２割のマージンを見越して、１．５〜２．０μｍの範囲とする。

ここで、上述した１．５〜２．０μｍのという値は、ヒューズ部ＦＰ１の線幅０．１４μｍの約１０倍〜１４倍に相当するので、パッドＰＤとヒューズ部ＦＰ１との間はヒューズの幅１０本分以上離すということになる。

このように、パッドＰＤとヒューズ部ＦＰ１との間はヒューズの幅１０本分以上離すことで、ヒューズ部ＦＰ１から放散される熱がパッドＰＤに吸収されてヒューズ部ＦＰ１の温度上昇が抑制されるという状態を防止することができる。

なお、図１０に示したレイアウトでは、ヒューズ部ＦＰ１の折り返し部ＲＰがパッドＰＤに対面するので、パッドＰＤに対面するヒューズ部ＦＰ１の長さは、折り返し部ＲＰの長さとなり、それは直線部に比べてはるかに短いので、折り返し部ＲＰから放散される熱量も少なく、パッドＰＤに吸収される熱量が少なくて済むので、より効率的にヒューズ部ＦＰ１を加熱することができる。

また、図１１に示したレイアウトでは、ヒューズ部ＦＰ１の直線部分ＳＰがパッドＰＤに対面するので、パッドＰＤに対面するヒューズ部ＦＰ１の長さは、直線部分ＳＰの一部の長さとなる。ここで、直線部分ＳＰの長さは、パッドＰＤの一辺よりも長いので、パッドＰＤの一辺のほぼ全面に直線部分ＳＰが対面することになるが、先に説明したパッドＰＤとヒューズ部ＦＰ１との間の最適距離を保つことで、パッドＰＤに吸収される熱量を低減して、効率的なヒューズ部ＦＰ１の加熱をすることができる。

なお、図１０および図１１においては、ヒューズ部ＦＰ１を間に挟むように２つのパッドＰＤが配設された構成を示したが、ヒューズ部の折り返しの個数が偶数である場合は、ヒューズ部の２の端部が同じ方向に並ぶことになるので、２つパッドがヒューズ部の一方の側に並ぶことになるが、そのような構成であっても良いことは言うまでもない。

＜Ａ−４．効果＞
以上説明したように、本発明に係る実施の形態１においては、ヒューズ部ＦＰ１を蛇行形状に成形することで、ヒューズ長が同じで、流す電流が同じであれば直線状のヒューズに比べて、より効率的にヒューズを加熱できる。

また、ヒューズ部ＦＰ１の全長の決定にあたっては、ヒューズ材料の電気抵抗率の温度依存性を考慮するので、ヒューズ部ＦＰ１の全長が長過ぎる場合に、ヒューズ部ＦＰで発生する電圧降下が大きくなりす過ぎて充分な電流を流すことができないという不具合を防止できる。

また、ヒューズ部ＦＰ１とパッドＰＤとの間を、ヒューズの幅１０本分以上離すことで、ヒューズ部ＦＰから放散される熱がパッドＰＤに吸収されてヒューズ部ＦＰ１の温度上昇が抑制されるという状態を防止することができる。

また、ヒューズ部ＦＰ１の折り返し方向がパッドＰＤの配列方向と平行となるようにヒューズ部ＦＰ１をレイアウトすることで、パッドＰＤに対面するヒューズ部ＦＰ１の長さは、折り返し部ＲＰの長さとなり、パッドＰＤに吸収される熱量が少なくて済むので、より効率的にヒューズ部ＦＰ１を加熱することができる。

＜Ａ−５．変形例＞
図５、図１０および図１１に示した、ヒューズＦＳ１〜ＦＳ３は、半導体基板の主面に対して平行な平面内で折り返した形状であり、いわばヒューズ配線を２次元的に蛇行させた形状であった。

しかし、折り返しの方向は平面内に限定されるものではなく、半導体基板の主面に対して垂直な平面内で折り返してヒューズ配線を３次元的に蛇行させた形状としても良い。

図１４には、ヒューズ配線を３次元的に蛇行させた構成の断面図を示す。
図１４に示すように、半導体基板ＳＢの主面上に層間絶縁膜ＺＬが配設され、その表面内にヒューズＦＳ４が配設されている。

ヒューズＦＳ４は、最下層に位置する直線状のヒューズ配線Ｌ１１の一方端がパッドＰＤ１に接続され、他方端の上面にはビアコンタクトＣ１が接続されている。

ビアコンタクトＣ１は、ヒューズ配線Ｌ１１の上層においてヒューズ配線Ｌ１１に沿って配設されたヒューズ配線Ｌ１２の一方端の下面に接続されている。

ヒューズ配線Ｌ１２の他方端の上面にはビアコンタクトＣ２が接続され、ビアコンタクトＣ２は、ヒューズ配線Ｌ１２の上層においてヒューズ配線Ｌ１２に沿って配設されたヒューズ配線Ｌ１３の一方端の下面に接続されている。そして、ヒューズ配線Ｌ１３の他方端にはパッドＰＤ２に接続されている。

なお、層間絶縁膜ＺＬは便宜的に単層膜のように記載しているが、実際には少なくとも３層の絶縁膜で構成される多層膜であり、半導体基板ＳＢとヒューズ配線Ｌ１１との間、ヒューズ配線Ｌ１１とＬ１２との間、およびヒューズ配線Ｌ１２とＬ１３との間に、それぞれ少なくとも１層の絶縁膜を有している。

また、ヒューズＦＳ４は、ヒューズ配線の材質や線幅を統一するため、１つのレイヤー内で形成され、他のレイヤーに跨ることはない。

図１５は、ヒューズＦＳ４を層間絶縁膜ＺＬの上方から見た場合の平面図であり、図１５におけるＡ−Ｂ線での断面が図１４に示す構成に相当する。

なお、図１５においては、パッドＰＤ１およびＰＤ２は、層間絶縁膜ＺＬを間に挟んで互いに重ならないように配設された構成を示したが、ヒューズ部の折り返しの個数が偶数である場合は、ヒューズ部の２の端部が同じ方向に並ぶことになるので、２つのパッドが層間絶縁膜ＺＬを間に挟んで重なるように配設されることになるが、そのような構成であっても良いことは言うまでもない。

以上説明したような構成を採る場合にも、効率的にヒューズを加熱できることは言うまでもない。

＜Ｂ．実施の形態２＞
以上説明した実施の形態１においては、溶断電流を低減できるように電流溶断ヒューズの構造を最適化することについて説明したが、本発明に係る実施の形態２においては、電流をパルス的に加えることで溶断電流を低減するヒューズの溶断方法について説明する。

なお、本実施の形態の方法の適用は、実施の形態１の図５、図１０および図１１に示した、ヒューズＦＳ１〜ＦＳ３のような蛇行形状のヒューズに限定されるものではなく、図１に示したヒューズＦＳのような直線状のヒューズであっても良いので、以下の説明ではヒューズの形状は特に限定せずに行う。

＜Ｂ−１．溶断電流の連続印加＞
図１６はヒューズの溶断に際して一般的に実施される溶断電流の連続印加を模式的に示す図である。

図１６においては、横軸に経過時間（任意単位）を、縦軸にヒューズに対する印加電圧（任意単位）を示す。

図１６に示すように、一般的にはヒューズの溶断に際しては、溶断に至る時間ｔまで一定電圧Ｖinがヒューズに連続的に与えられるようにヒューズ選択用のＭＯＳトランジスタＱ１（図２）を制御するが、この場合にヒューズを流れる電流は図１７に示すような特性を示す。

図１７においては、横軸に経過時間（任意単位）を、縦軸にヒューズを流れる電流値（任意単位）を示す。

図１７に示すように、電流印加直後にはヒューズ中を流れる電流は電流値ＩＰを示す。これは、いわゆる初期瞬間最大電流であり、時間の経過とともにジュール発熱によるヒューズ抵抗の増加により電流が減少し、最終的には熱的平衡がとれた状態になる電流値ＩＳ（以後、平衡電流値と呼称）まで減少する。この値は、ヒューズの材質、線幅や厚さによって変わるので特定はできないが、図１７に示すような特性を示すことは共通している。

なお、現実的には、平衡状態への移行部分は緩やかな曲線を描くような特性となるが、図１７においては便宜的にクリティカルに示している。そして、図１７に示すように平衡状態へのクリティカルポイントとなる時間はｔ１である。

図１７に示すように溶断電流を連続印加する場合に、ヒューズに与えられる熱量Ｐ１は、図１７の特性に基づいて以下の数式（４）で表される。

Ｐ１＝ＩＳ×ｔ＋ｔ１（ＩＰ−ＩＳ）／２・・・（４）
このように、溶断電流を連続印加する場合には、温度上昇が鈍った平衡電流値の状態で長時間の印加が行われるので、加熱効率が低いものと考えられる。

＜Ｂ−２．溶断電流のパルス印加＞
そこで発明者らは、温度上昇が急激で電流が減少を続けている状態、すなわち遷移状態では加熱効率が良いものと考え、遷移状態を維持する方策として、電圧をパルス的に印加することで溶断電流をパルス的に印加するという技術思想に到達した。

図１８には、１回あたりｔ／ｎの時間だけ一定電圧Ｖinをパルス的に印加する状態を示しており、ｔは溶断電流の連続印加の際の溶断時間であり、ｎは溶断時間を等分する任意の整数値であるが、ｔ／ｎが図１７に示したｔ１を越えないように設定される。

このように、電圧をパルス的に印加した場合にヒューズを流れる電流は図１９に示すような特性を示す。

図１９に示すように、電流印加直後にはヒューズ中を流れる電流が電流値ＩＰを示し、時間の経過とともにジュール発熱によるヒューズ抵抗の増加により電流が減少することは図１７に示す特性と同じであるが、ｔ／ｎの時間で電圧の印加が一旦終了するので、電流値ＩＤを境にして電流値が０となる。

その後、所定の休止期間を経て再び電圧が印加されると、直後には電流値ＩＰが流れ、時間の経過とともに電流が減少し、ｔ／ｎの時間が経過すると電流値が０となる。この動作を繰り返すことで、溶断電流の連続印加に比べて効率的にヒューズを加熱することが可能となる。

図１９に示すように溶断電流をパルス的に印加する場合に、ヒューズに与えられる熱量Ｐ２は、図１９の特性に基づいて以下の数式（５）で表される。

Ｐ２＝ＩＤ×ｔ＋ｔ（ＩＰ−ＩＤ）／２・・・（５）
ここで、少なくとも電流ＩＤが電流ＩＳよりも大きくなるように、すなわち、溶断電流が平衡電流値ＩＳになる前にパルスを休止するように設定しておけば、Ｐ２＞Ｐ１となることは明白である。

また、ＩＤ＝ＩＳとなるように設定した場合でも、数式（５）の第２項の分だけＰ２はＰ１よりも大きくなる。

以上説明したように、同じ電流を同じ時間だけヒューズに与える場合であっても、電流をパルス的に印加することで、ヒューズにより大きな熱量を与えることができ、ヒューズ溶断に必要な電流を低減することができる。

また、電流をパルス的に印加することでヒューズ周囲への熱的な影響も抑制することが可能である。

すなわち、図１７に示したように電流を連続的に時間ｔに至るまで印加する場合、ヒューズ周辺の領域において、例えばヒューズ材料の融点に達する位置がＳ１であるのに対し、電流をパルス的に印加する場合は、ヒューズを加熱しては元の温度に戻るまで休止するという動作を行うので、ヒューズ周辺の領域において、ヒューズ材料の融点に達する位置Ｓ２はＳ２＜Ｓ１となる。

このように、電流をパルス的に印加することでヒューズ周囲への熱的な影響を抑制できるので、半導体装置の回路設計においてはヒューズ領域のシュリンクが可能となる。

ただし、ヒューズ周囲へのダメージ回避のためにパルス印加時間を短くし過ぎると、ヒューズを切断できなくなる可能性がある。

すなわち、ヒューズを溶断するにはヒューズを少なくとも融点以上に加熱しなければならず、そのためにはパルス印加時間としてヒューズの温度を少なくとも融点までに上昇させることが可能なだけの時間を設定しなければならない。

例えば、線幅がＷμｍ、厚さがＨμｍ、長さがＬμｍの配線をヒューズとして使用する場合、配線材料の比熱をｃ、密度をρとし、単位時間あたり熱量Ｑを与えた場合、融点に達する時間Ｔｍは以下の数式（６）で表される。

Ｔｍ＞｛（Ｌ×Ｗ×Ｈ）×ｃ×ρ｝／Ｑ・・・（６）
従ってＴｍ以上の時間、電流を印加し続けなければならないが、パルスを与える時間を長くし過ぎると、電流を連続的に印加することと同じになるので、一旦、融点近くまで上昇させた後はパルスを休止し、ヒューズを冷却した後、再び融点近くまで上昇させるという温度サイクルを繰り返すことで、最終的にヒューズを溶断することができる。

以下に示す表２には、ヒューズ材料にＡｌおよびＣｕを使用し、線幅Ｗ＝厚さＨのヒューズに電流１０ｍＡをパルス的に印加した場合に、ヒューズが融点以上に達するために必要なパルス印加時間を示す。

表２より、銅ヒューズの場合は融点に到達するまでに約０．３μsecかかるので、電流を連続的に印加する場合のヒューズ溶断時間が１μsecであることを考えると、電流のパルス的に印加する場合には、３〜４回のパルスを加えることで溶断できることになる。また、電流をパルス的に印加する場合には、溶断に必要な印加電圧を低下させることもできる。

図２０には、印加電圧（Ｖ）に対するヒューズの抵抗上昇率（Ｒ_WT2／Ｒ_WT1）を表す図であり、電流を連続的に印加するモードＳＰＭと、電流をパルス的に印加するモードＭＰＭについての特性を示している。なお、図２０の特性を得るにあたっては、モードＳＰＭとモードＭＰＭとで、ヒューズに電流を印加する合計時間は同じとしている。

抵抗上昇率（Ｒ_WT2／Ｒ_WT1）は、ヒューズ溶断直前の抵抗値Ｒ_WT1と、ヒューズ溶断直後の抵抗値Ｒ_WT2を測定することによって得られる値であり、ヒューズが溶断すると、抵抗値が急激に増加するので、Ｒ_WT2／Ｒ_WT1が急変することで、ヒューズが溶断したことが判る。

図２０において、印加電圧が３．５Ｖまでは電流が充分ではないのでヒューズは溶断せず、モードＳＰＭもモードＭＰＭも抵抗上昇率が１のままであるが、印加電圧が３．５Ｖを越えると、モードＭＰＭではヒューズが溶断して抵抗上昇率が７桁も増加することになる。

一方モードＳＰＭでは、印加電圧を５Ｖにしてもヒューズは溶断せず、ジュール加熱により加熱される分だけ抵抗上昇率が増加するに止まっている。

このように、電流をパルス的に印加することで、溶断に必要な印加電圧を低下させることができる。

＜Ｂ−３．効果＞
以上説明したように、本発明に係る実施の形態２においては、溶断電流をパルス的に複数回渡って印加することで、同じ電流を同じ時間だけヒューズに与える場合であっても、電流をパルス的に印加することで、ヒューズにより大きな熱量を与えることができ、ヒューズ溶断に必要な電流を低減することができる。

また、電流をパルス的に印加することで、溶断に必要な印加電圧を低下させることができる。

ヒューズ部が直線状のヒューズの平面視形状を示す図である。直線状のヒューズ部の長さの変化に対する最高到達温度を示す図である。ヒューズとヒューズ選択用のＭＯＳトランジスタとで構成される最小構成単位を説明する図である。トランジスタのＩ−Ｖ特性を示す図である。本発明に係る実施の形態１のヒューズの平面視形状を示す図である。トランジスタのＩ−Ｖ特性を示す図である。ヒューズ部の折り返し数と最高到達温度との関係を示す図である。直線状のヒューズ部を模式的に示す図である。２つの折り返し部を有した蛇行形状のヒューズ部を模式的に示す図である。本発明に係る実施の形態１のヒューズの平面視形状を示す図である。本発明に係る実施の形態１のヒューズの平面視形状を示す図である。ヒューズ部が絶縁膜中に設けられている状態で、その平面方向の周囲の各点で１１００℃に到達する時間のシミュレーション結果を示す図である。ヒューズ部が絶縁膜中に設けられている状態で、その平面方向の周囲の各点で１１００℃に到達する時間を外挿法で求めるための図である。ヒューズ配線を３次元的に蛇行させた構成を示す断面図である。ヒューズ配線を３次元的に蛇行させた構成を示す平面図である。ヒューズの溶断に際して一般的に実施される溶断電流の連続印加を模式的に示す図である。ヒューズの溶断に際して一般的に実施される溶断電流の連続印加を模式的に示す図である。溶断電流のパルス的な印加を模式的に示す図である。溶断電流のパルス的な印加を模式的に示す図である。印加電圧に対するヒューズの抵抗上昇率を表す図である。

符号の説明

ＦＰ１ヒューズ部、ＰＤ，ＰＤ１，ＰＤ２パッド、ＲＰ折り返し部、ＳＰ直線部分、Ｌ１１，Ｌ１２，Ｌ１３ヒューズ配線、Ｃ１，Ｃ２ビアコンタクト。

Claims

半導体基板と、
電流によって溶断されるヒューズとを備えた半導体装置であって、
前記ヒューズは、ヒューズ配線を前記半導体基板の主面に垂直な平面内で折り返して蛇行形状となったヒューズ部と、
前記ヒューズ部の両端部にそれぞれ接続され、一辺の長さが前記ヒューズ配線の幅よりも大きな矩形の２つのパッドとを有し、
前記ヒューズ部は、前記半導体基板上に配設された多層の層間絶縁膜内に配設され、
前記ヒューズ部は、それぞれ前記半導体基板の主面に平行に延在し、前記層間絶縁膜を間に挟んで互いに上下に重なるように配設された直線状の複数のヒューズ配線と、
前記複数のヒューズ配線間を接続する複数のビアコンタクトとを有し、
前記複数のビアコンタクトのそれぞれは、
前記ヒューズ部電流経路が蛇行形状となるように配設される、半導体装置。