JP4795631B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4795631B2
JP4795631B2 JP2003288829A JP2003288829A JP4795631B2 JP 4795631 B2 JP4795631 B2 JP 4795631B2 JP 2003288829 A JP2003288829 A JP 2003288829A JP 2003288829 A JP2003288829 A JP 2003288829A JP 4795631 B2 JP4795631 B2 JP 4795631B2
Authority
JP
Japan
Prior art keywords
fuse
conductor plate
current
insulating layer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003288829A
Other languages
English (en)
Other versions
JP2005057186A (ja
Inventor
岳洋 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2003288829A priority Critical patent/JP4795631B2/ja
Priority to US10/900,205 priority patent/US7282751B2/en
Priority to CNB2004100565183A priority patent/CN100352053C/zh
Priority to CN2007101121770A priority patent/CN101083251B/zh
Publication of JP2005057186A publication Critical patent/JP2005057186A/ja
Priority to US11/798,982 priority patent/US7994544B2/en
Priority to US13/180,050 priority patent/US8362524B2/en
Application granted granted Critical
Publication of JP4795631B2 publication Critical patent/JP4795631B2/ja
Priority to US13/721,962 priority patent/US8610178B2/en
Priority to US14/086,268 priority patent/US9177912B2/en
Priority to US14/878,216 priority patent/US9620449B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/345—Arrangements for heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Fuses (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は半導体装置に関し、特にヒューズを搭載した半導体装置に関するものである。
ヒューズを半導体装置に搭載すると、ヒューズを切断して半導体装置で使用する抵抗の値を調整したり、不良素子を正常素子に置き換えることができる。不良素子を正常素子に置き換える手法は、例えば半導体記憶装置のリダンダンシィに用いられる。ヒューズを切断する方法はレーザでヒューズの一部を吹き飛ばすことにより行われることが多い。しかしながら、レーザでヒューズを切断する方法には、いくつかの問題がある。
まず、レーザによるヒューズの切断の影響を他の素子に与えないように、ヒューズの切断箇所を他の素子から所定の距離だけ離す必要があり、装置サイズを大きくしてしまう。
次に、ヒューズを形成するために専用のフォトリソグラフィー工程が１〜２工程必要であり、高コストとなり、製造工程が長くなる。すなわち、ヒューズは通常その上に層間膜が形成されるため、最終工程でレーザ照射用の窓を層間膜に開口してヒューズの上の層間膜の膜厚を調整している。さらに、ヒューズを組み込んだ製品を評価する時には 特性検査→レーザ照射によるヒューズ切断→再特性検査という過程が必須である。このため、製造工程を一層長くし、製造コストを増大させる。
以上のようなレーザによるヒューズ切断の問題を解決するために、ヒューズを電流により溶断する試みがなされている。例えば特許文献１には、ヒューズを電流により容易に溶断させるために、ヒューズの溶断部の上にマスクを形成し、斜めイオン注入により溶断部の幅を極力狭くする方法が開示されている。
特開２０００−４０７９０号公報（段落番号００５０−００５５、図５）
このように、特許文献１に開示されたヒューズを用いれば溶断に必要な電流及び／又は電圧を低減させることができるが、低電圧動作の回路ではさらなる溶断電流及び／又は電圧の低減が要求される。
本発明の目的は、溶断電流及び／又は電圧を低減させる構造を有するヒューズに対してさらに小さい電流及び／又は電圧により溶断可能なヒューズを搭載した半導体装置を提供することにある。
本発明の半導体装置は、基板上に設けられ、電流を流すことにより切断される導電体を備える半導体装置であって、前記導電体近傍に前記電流が流れる方向に平行な平面からなる少なくとも一つの平行プレートを有することを特徴とする半導体装置。
上記本発明の半導体装置は、さらに、前記導電体近傍に前記電流が流れる方向に垂直な平面からなる少なくとも一つの垂直プレートを有し、前記一つの垂直プレートは前記導電体の電流流入又は流出部分を通す開口を有する請求項１記載の半導体装置。
上述の本発明の半導体装置において、前記少なくとも一つの平行プレートは、電流が流れる方向に平行な互いに対向する平面からなり、前記導電体を挟む第１、２平行プレートを構成する、或いは、前記少なくとも一つの平行プレートは、電流が流れる方向に平行な互いに対向する平面からなり、前記導電体を挟む第１、２平行プレート及び前記第１、２平行プレートに直交し、かつ、互いに対向する平面からなり、前記導電体を挟む第３，４平行プレートを構成する。
以上に記載の本発明の半導体装置において、前記少なくとも一つの平行プレートは、前記電流が流れる方向に平行な平面に配置される半導体素子または配線と前記導電体との間に設けられる。
以上に記載の本発明の半導体装置において、前記導電体は直線状である、または、前記導電体は一方向に延びた後少なくとも１回折り返す。後者の場合、前記導電体は一方向に延びる往路直線部と、前記一方向に対して反対側に折り返す復路直線部とを有し、前記導電体は、前記往路直線部と前記復路直線部との間を前記一方向に対して直角の直線部により結ぶ直角直線部を有する。
以上に記載の本発明の半導体装置において、前記基板上にはトランジスタが設けられ、このトランジスタをオンさせることにより前記導電体に前記電流を流し、前記トランジスタはＭＯＳＦＥＴである。
以上に記載の本発明の半導体装置において、前記導電体は銅（Ｃｕ）を主体とする材料、不純物含有ポリシリコン、シリコンゲルマニウム、シリサイドのいずれかである。
以上説明したように 本発明のヒューズを搭載した半導体装置によれば、ヒューズのうち溶断させる部分をプレートにより囲むので、ヒューズに電流を流したときにヒューズの溶断部に発生する熱をヒューズの溶断部近傍に閉じ込める、或いは、蓄積させることができる。従って、ヒューズの溶断を容易とすることができる。また、ヒューズの溶断部の形状を１本の直線ではなく、折り返す形状とすることにより、ヒューズに電流を流したときにヒューズに発生する熱が溶断部に集中し易くなるので、ヒューズの溶断を一層容易にすることができる。
以下に本発明によるヒューズを搭載した半導体装置を実施形態により具体的に説明するが、これらはいずれも例示のためのものであって本発明を制限するものではない。
本発明の第１の実施形態を図１を用いて説明する。第１の実施形態ではヒューズを半導体基板表面に平行に配置する場合を示し、（ａ）はヒューズの平面図であり、（ｂ）は（ａ）の切断線Ｉ-Ｉに沿った断面図である。
図１（ａ）、（ｂ）に示すように、ヒューズ１００は、半導体基板１０１上の第１層間絶縁膜１０２の上の第２層間絶縁膜１０４中に設けられる。ここでは、説明を簡単にするために第２層間絶縁膜１０４を単一層として示しているが、実際は複数の層間絶縁膜で構成される。ヒューズ１００は、そのヒューズ溶断部１０７の下方及び上方が下部プレート１０３及び上部プレート１１４で、側方がビアホール１０５，１１２に充填したそれぞれビア１０６、１１３で覆われる。ここで、上下のビア１１３，１０６はヒューズ１００と同時に形成されるパッド電極１０８を通して相互に接続され、ビア１０６、１１３はパッド電極１０８とともにヒューズ１００の左右で側部プレート１２６，１２７を構成する。
ヒューズ１００は、ヒューズ溶断部１０７と同時に形成される電流流入端子１１０から電流流出端子１１１に（この関係は逆でも良い）所定の電流を流すことにより溶断する。この溶断電流は、図外の、例えばＭＯＳＦＥＴをオンさせることによりヒューズに供給され、オフさせることにより供給がストップされる。
電流流入端子１１０から電流流出端子１１１に所定の電流を流すと、ヒューズ１００のヒューズ溶断部１０７に熱が発生するとともに、ヒューズ溶断部１０７からの熱が上下左右のプレート１１４，１０３，１２６，１２７に遮られ、反射されて熱がヒューズ溶断部１０７に集中し、容易に溶断する。同時に、ヒューズ溶断の際に飛散する導電物が、下部プレート１０３、上部プレート１１４、側部プレート１２６，１２７によりブロックされ、これらプレートの外側に配置される他の素子に達しない。
本実施形態では、ヒューズの上下左右に導電体プレートを設けて、ヒューズの溶断部をほぼ完全に包囲する構造を用いたが、本発明はこれに限定されない。すなわち、例えば、ヒューズの溶断部の上方または下方のいずれかに他の素子が位置する場合、上下のみを下部プレート１０３及び上部プレート１１４で覆い、ヒューズの左右を覆わない構造とすることができる。このとき、ヒューズ溶断の際に飛散する導電物を防止するための目的であれば、他の素子が上下のうち一方にのみ位置する場合には他の素子との間にのみプレートを設ければ良い。しかしながら、ヒューズ溶断の際に発生する熱をヒューズ溶断部１０７近傍に閉じ込めるには、上下にプレートを設けた方が良い。
次に、図２，３を用いて第１の実施形態の変形例を示す。図２はヒューズの平面図であり、図３は図２の切断線Ｉ−Ｉに沿った断面図である。本変形例は、ヒューズの溶断部を直線ではなく複数回折り返す構成である。
図２，３に示すように、ヒューズ２００は、半導体基板２０１上の第１層間絶縁膜２０２の上の第２層間絶縁膜２０４中に設けられる。ここでは、説明を簡単にするために第２層間絶縁膜２０４を単一層として示しているが、実際は複数の層間絶縁膜で構成される。ヒューズ２００は、その上方及び下方が下部プレート２０３及び上部プレート２１４で、側方がビアホール２０５，２１２に充填したそれぞれビア２０６，２１３で覆われる。上下のビア２１３，２０６はヒューズ２００と同時に形成されるパッド電極２０８を通して相互に接続され、ビア２０６、２１３はパッド電極２０８とともにヒューズ２００の側方で側部プレート２２６，２２７を構成する。
ヒューズ２００はさらに、電流流入端子２１０から電流流出端子２１１に所定の電流を流すことにより溶断する。ヒューズ２００は、電流流入端子２１０側に第１往路直線部２５１、第１復路直線部２５３、第１往路直線部２５１と第１復路直線部２５３とを結ぶ第１直角接続部２５２を、電流流出端子２１１側に第５往路直線部２６７、第４復路直線部２６５、第５往路直線部２６７と第４復路直線部２６５とを結ぶ第８直角接続部２６６を有する。理論的には、９本の直線部のうち、真ん中に位置する第３往路直線部２５９が最も溶断し易いと考えられる。
このような構成のヒューズ２００は、ヒューズを上下左右から覆う導電体からなる下部プレート２０３、上部プレート２１４、側部プレート２２６，２２７により包囲することにより、ヒューズに電流を流したときにヒューズに発生する熱をこれらプレートで囲まれる空間内で反射・閉じ込めることができ、ヒューズの溶断を容易にすることができる。さらに、上記のような構成のヒューズ２００は、電流流入端子２１０から電流流出端子２１１に所定の電流を流すと、ヒューズ２００の外側の斜線部２８１で発生した熱が、ヒューズ２００の内側の斜線部２８２で発生する熱に加えられて、斜線部２８１に挟まれ、中央に位置する第３往路直線部２５９の溶断を加速させる。従って、ヒューズ２００はさらに容易に溶断する。ここで、ヒューズ２００を構成する導電体の材料には、銅（Ｃｕ）を主体とする材料、不純物含有ポリシリコン、シリコンゲルマニウム、シリサイドのいずれかを使用することができる。
以上の実施形態では、ヒューズが半導体基板の表面に平行に設けられる場合について記載した。本発明の第２の実施形態では、ヒューズが半導体基板の表面に垂直に設けられる場合について図４，５を参照して説明する。図４（ａ）はヒューズの平面図であり、図４（ｂ）は図４（ａ）の切断線ＩＩ-ＩＩに沿った断面図であり、図５は図４（ａ）の切断線ＩＩＩ-ＩＩＩに沿った断面図ある。
図４（ａ）、（ｂ）に示すように、ヒューズ４００は、半導体基板４０１上の第１層間絶縁膜４０２の上の第２層間絶縁膜４０４中に設けられる。ここでは、説明を簡単にするために第２層間絶縁膜４０４を単一層として示しているが、実際は複数の層間絶縁膜で構成される。ヒューズ４００は、そのヒューズ溶断部４２２の下方及び上方が下部プレート４０３及び上部プレート４１４で、側方がビアホール４０５，４１２，４３２に充填したそれぞれビア４０６，４１３，４３３で覆われる。ここで、中間レベル及び下層のビア４１３，４０６はパッド電極４０８により相互に接続される。中間レベル及び上層のビア４１３，４３３はパッド電極４２８により相互に接続される。また、ヒューズ４００は電流流入端子４１０及び電流流出端子４１１を有し、電流流入端子４１０に流入する電流は、ビアホール４２２に埋め込まれたビア溶断部４２３を通してパッド電極４０７に達する。さらに、パッド電極４０７からビアホール４５２に埋め込まれたビア溶断部４５３を通して電流流出端子４１１に達する。電流流入端子４１０に電流を流すと、ビア溶断部４２３，４５３のうちいずれかが溶断すると考えられるが、ビア溶断部４２３，４５３を接続するパッド電極４０７が溶断しても良いことは言うまでもない。従って、パッド電極４０７の幅も図４（ａ）に示すように極力狭く（当然、電流流入端子４１０及び電流流出端子４１１の幅よりも狭くする）し、ビア溶断部４２３，４５３の幅よりも若干広くする。さらに、図５に示すように、ビア溶断部４２３，４５３は熱を集中させるために互いに極力近づけて配置する。また、図４（ｂ）に示すように、ビア溶断部４２３，４５３で発生する熱を外部に逃がさないようにするために、ヒューズ４００の左右においてビア４０６，４１３，４３３及びパッド電極４０８，４２８で側部プレート４２６，４２７を構成する。
電流流入端子４１０から電流流出端子４１１に所定の電流を流すと、ヒューズ４００のビア溶断部４２３，４５３に熱が発生するとともに、ヒューズ溶断部からの熱が上下左右のプレート４１４，４０３，４２６，４２７に遮られ、反射されて熱がビア溶断部４２３，４５３に集中し、容易に溶断する。同時に、ヒューズ溶断の際に飛散する導電物が、下部プレート４０３、上部プレート４１４、側部プレート４２６，４２７によりブロックされ、これらプレートの外側に配置される他の素子に達しない。
本実施形態では、ヒューズの上下左右に導電体プレートを設けて、ヒューズの溶断部をほぼ完全に包囲する構造を用いたが、本発明はこれに限定されない。すなわち、例えば、ヒューズの溶断部の左または右のいずれかに他の素子が位置する場合、左右のみを側部プレート４２６，４２７で覆い、ヒューズの上下を覆わない構造とすることができる。このとき、ヒューズ溶断の際に飛散する導電物を防止するための目的であれば、他の素子が左右のうち一方にのみ位置する場合には他の素子との間にのみプレートを設ければ良い。しかしながら、ヒューズ溶断の際に発生する熱をヒューズ溶断部４０７，ビア溶断部４２３，４５３近傍に閉じ込めるには、左右、さらには上下にもプレートを設けた方が良い。
以上のように、本発明の第１及び第２の実施形態によれば、ヒューズの溶断部をプレートで囲むので、溶断時に発生する熱をヒューズ溶断部近傍に閉じ込めることができ、ヒューズの溶断電圧または電流を従来に比べて大幅に小さくすることができる。
（ａ）は本発明の第１の実施形態によるヒューズの形状を示す平面図であり、（ｂ）は（ａ）の切断線Ｉ−Ｉに沿った断面図である。 本発明の第１の実施形態の変形例によるヒューズの形状を示す平面図である。 図２の切断線Ｉ−Ｉに沿った断面図である。 （ａ）は本発明の第２の実施形態によるヒューズの形状を示す平面図であり、（ｂ）は（ａ）の切断線ＩＩ−ＩＩに沿った断面図である。 図４（ａ）の切断線ＩＩＩ-ＩＩＩに沿った断面図ある。
符号の説明
１００，２００，４００ ヒューズ
１０１，２０１，４０１ 半導体基板
１０２，２０２，４０２ 第１層間絶縁膜
１０３，２０３，４０３ 下部プレート
１０４，２０４，４０４ 第２層間絶縁膜
１０５，１１２，２０５，２１２，４０５，４１２，４２２，４３２，４５２ ビアホール
１０６，１１３，２０６，２１３，４０６，４１３，４３３ ビア
１０７，４０７ ヒューズ溶断部
１０８，２０８，４０８，４２８ パッド電極
１２６，１２７，２２６，２２７，４２６，４２７ 側部プレート
１１０，２１０，４１０ 電流流入端子
１１１，２１１，４１１ 電流流出端子
１１４，２１４，４１４ 上部プレート
２５１ 第１往路直線部
２５２ 第１直角接続部
２５３ 第１復路直線部
２５９ 第３往路直線部
２６５ 第４復路直線部
２６６ 第８直角接続部
２６７ 第５往路直線部
２８１ ヒューズ２００の外側の熱発生領域
２８２ ヒューズ２００の内側の熱発生領域
４２３，４５３ ビア溶断部

Claims (6)

  1. 半導体基板と、
    前記半導体基板上に形成された絶縁層と、
    前記絶縁層の中に形成され電流を流すことによって溶断されるヒューズと、
    前記半導体基板の表面に平行な面からなり、前記絶縁層上に前記ヒューズを覆うように形成された上部導電体プレートと、
    前記半導体基板の表面に平行な面からなり、前記ヒューズと前記半導体基板の間の前記絶縁層中に形成され、前記上部導電体プレートとともに前記ヒューズを挟む下部導電体プレートと、を備え、
    前記ヒューズは、両端に前記電流を流す電流流入端子と電流流出端子と、前記電流流入端子と電流流出端子の間に形成される溶断部とで構成され、かつ前記上部導電体プレートは前記ヒューズの溶断部を完全に覆い、前記ヒューズの前記溶断部は前記電流流入端子と前記電流流出端子よりも幅が狭く、複数回曲がっている半導体装置。
  2. 前記上部導電体プレートと前記下部導電体プレートの両方が、前記ヒューズの前記溶断部を完全に覆っている請求項１に記載の半導体装置。
  3. 前記ヒューズは、前記上部導電体プレートおよび前記下部導電体プレートと電気的に絶縁されている請求項１又は２に記載の半導体装置。
  4. それぞれが前記半導体基板の前記表面に垂直な面からなり、前記絶縁層中であって前記絶縁層の一部を介して前記ヒューズを挟むように形成された第一の側部導電体プレートと第二の側部導電体プレートと、をさらに含む請求項１乃至３のいずれかに記載の半導体装置。
  5. 前記第一の側部導電体プレートの高さと前記第二の側部導電体プレートの高さはいずれも前記ヒューズの厚さよりも大きい請求項４に記載の半導体装置。
  6. 半導体基板と、
    前記半導体基板上に形成された絶縁層と、
    前記絶縁層中に形成され電流を流すことによって溶断されるヒューズと、
    それぞれが前記半導体基板の表面に垂直な面からなり、前記絶縁層中であって前記絶縁層の一部を介して前記ヒューズを挟むように形成された第一の側部導電体プレートと第二の側部導電体プレートと、
    前記半導体基板の前記表面に平行な面からなり、前記絶縁層中の前記ヒューズと前記半導体基板の間の前記絶縁層中に形成された下部導電体プレートと、
    前記半導体基板の前記表面に平行な面からなり、前記ヒューズを覆うように前記絶縁層上に形成され、前記下部導電体プレートととともに前記ヒューズを挟む上部導電体プレートと、を備え、
    前記第一の側部導電体プレートの高さと前記第二の側部導電体プレートの高さはいずれも前記ヒューズの厚さよりも大きく、前記下部電極プレートは前記ヒューズと電気的に絶縁された半導体装置。
JP2003288829A 2003-08-07 2003-08-07 半導体装置 Expired - Fee Related JP4795631B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2003288829A JP4795631B2 (ja) 2003-08-07 2003-08-07 半導体装置
US10/900,205 US7282751B2 (en) 2003-08-07 2004-07-28 Semiconductor device
CNB2004100565183A CN100352053C (zh) 2003-08-07 2004-08-06 半导体器件
CN2007101121770A CN101083251B (zh) 2003-08-07 2004-08-06 半导体器件
US11/798,982 US7994544B2 (en) 2003-08-07 2007-05-18 Semiconductor device having a fuse element
US13/180,050 US8362524B2 (en) 2003-08-07 2011-07-11 Semiconductor device having a fuse element
US13/721,962 US8610178B2 (en) 2003-08-07 2012-12-20 Semiconductor device having a fuse element
US14/086,268 US9177912B2 (en) 2003-08-07 2013-11-21 Semiconductor device having a fuse element
US14/878,216 US9620449B2 (en) 2003-08-07 2015-10-08 Semiconductor device having a fuse element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003288829A JP4795631B2 (ja) 2003-08-07 2003-08-07 半導体装置

Publications (2)

Publication Number Publication Date
JP2005057186A JP2005057186A (ja) 2005-03-03
JP4795631B2 true JP4795631B2 (ja) 2011-10-19

Family

ID=34114055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003288829A Expired - Fee Related JP4795631B2 (ja) 2003-08-07 2003-08-07 半導体装置

Country Status (3)

Country Link
US (6) US7282751B2 (ja)
JP (1) JP4795631B2 (ja)
CN (2) CN100352053C (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4795631B2 (ja) 2003-08-07 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置
US7391097B2 (en) * 2005-06-10 2008-06-24 International Business Machines Corporation Secure electrically programmable fuse
JP4699102B2 (ja) * 2005-06-22 2011-06-08 ルネサスエレクトロニクス株式会社 半導体装置
US7579673B2 (en) 2005-08-24 2009-08-25 Nec Electronics Corporation Semiconductor device having electrical fuse
JP4741907B2 (ja) 2005-09-05 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4880950B2 (ja) 2005-09-05 2012-02-22 ルネサスエレクトロニクス株式会社 半導体装置
JP4851755B2 (ja) 2005-09-07 2012-01-11 ルネサスエレクトロニクス株式会社 半導体装置
JP4865302B2 (ja) 2005-11-11 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2012094928A (ja) * 2006-03-07 2012-05-17 Renesas Electronics Corp 半導体装置
JP4959267B2 (ja) 2006-03-07 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置および電気ヒューズの抵抗値の増加方法
JP4861051B2 (ja) 2006-05-09 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置および電気ヒューズの切断方法
JP4908055B2 (ja) 2006-05-15 2012-04-04 ルネサスエレクトロニクス株式会社 半導体装置および電気ヒューズの切断方法
JP4861060B2 (ja) 2006-06-01 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置および電気ヒューズの切断方法
JP4903015B2 (ja) 2006-06-06 2012-03-21 ルネサスエレクトロニクス株式会社 半導体装置、電気ヒューズの切断方法、および電気ヒューズの判定方法
JP4871031B2 (ja) 2006-06-06 2012-02-08 ルネサスエレクトロニクス株式会社 半導体装置およびヒューズの判定方法
JP5132162B2 (ja) * 2006-08-11 2013-01-30 ルネサスエレクトロニクス株式会社 半導体集積回路
JP4995512B2 (ja) * 2006-08-23 2012-08-08 ルネサスエレクトロニクス株式会社 半導体装置
KR100809708B1 (ko) * 2006-10-17 2008-03-06 삼성전자주식회사 레이저 얼라인먼트 모니터링 퓨즈 구조 및 이를 구비한반도체 소자 및 레이저 얼라인먼트 모니터링회로
US7732892B2 (en) * 2006-11-03 2010-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Fuse structures and integrated circuit devices
JP5245324B2 (ja) * 2007-08-20 2013-07-24 日本電気株式会社 スイッチ素子を搭載した半導体装置
JP2009141266A (ja) 2007-12-10 2009-06-25 Nec Electronics Corp 半導体装置
JP5248170B2 (ja) * 2008-04-03 2013-07-31 ルネサスエレクトロニクス株式会社 半導体装置
JP5307437B2 (ja) 2008-04-14 2013-10-02 ルネサスエレクトロニクス株式会社 半導体装置
JP5331408B2 (ja) 2008-08-11 2013-10-30 ルネサスエレクトロニクス株式会社 半導体装置
DE102008054073A1 (de) * 2008-10-31 2010-05-12 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit elektronischen Sicherungen mit erhöhter Programmiereffizienz
KR101113187B1 (ko) * 2010-01-29 2012-02-15 주식회사 하이닉스반도체 열 확산을 방지할 수 있는 전기적 퓨즈를 구비하는 반도체 집적 회로
US20120286390A1 (en) * 2011-05-11 2012-11-15 Kuei-Sheng Wu Electrical fuse structure and method for fabricating the same
JP5492929B2 (ja) * 2012-03-28 2014-05-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN103633066B (zh) * 2012-08-20 2016-12-07 北大方正集团有限公司 一种双层熔丝及其制造方法
CN104347588B (zh) * 2013-07-24 2017-09-26 中芯国际集成电路制造(上海)有限公司 电熔丝结构
CN104576601B (zh) * 2013-10-10 2018-04-13 中芯国际集成电路制造(上海)有限公司 一种金属熔丝结构
CN104659013A (zh) * 2013-11-19 2015-05-27 中芯国际集成电路制造(上海)有限公司 电熔丝结构及半导体器件
CN104835800B (zh) * 2014-02-08 2019-01-22 北大方正集团有限公司 一种集成电路的熔丝结构及其制造方法
CN109786364A (zh) * 2017-11-14 2019-05-21 中芯国际集成电路制造(上海)有限公司 熔断结构及其形成方法
US10806026B2 (en) 2018-07-12 2020-10-13 International Business Machines Corporation Modified PCB vias to prevent burn events
CN109244040B (zh) * 2018-07-23 2021-08-20 珠海市杰理科技股份有限公司 芯片熔丝结构及芯片

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4064493A (en) 1976-06-03 1977-12-20 Motorola, Inc. P-ROM Cell having a low current fusible programming link
JPS5775442A (en) * 1980-10-29 1982-05-12 Toshiba Corp Semiconductor device
JPS61147548A (ja) * 1984-12-21 1986-07-05 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
JP2695548B2 (ja) * 1991-09-04 1997-12-24 富士通株式会社 半導体装置
EP0563852A1 (en) 1992-04-02 1993-10-06 Siemens Aktiengesellschaft Zag fuse for reduced blow-current applications
JPH06151745A (ja) * 1992-11-09 1994-05-31 Toyota Motor Corp 半導体装置
US5622892A (en) * 1994-06-10 1997-04-22 International Business Machines Corporation Method of making a self cooling electrically programmable fuse
US5903041A (en) * 1994-06-21 1999-05-11 Aptix Corporation Integrated two-terminal fuse-antifuse and fuse and integrated two-terminal fuse-antifuse structures incorporating an air gap
JP3224960B2 (ja) * 1994-12-15 2001-11-05 株式会社東芝 半導体装置
US5608257A (en) * 1995-06-07 1997-03-04 International Business Machines Corporation Fuse element for effective laser blow in an integrated circuit device
JP3352360B2 (ja) * 1996-07-19 2002-12-03 シャープ株式会社 電力制御素子
KR100241061B1 (ko) * 1997-07-26 2000-02-01 윤종용 반도체장치의퓨즈제조방법및퓨즈를가진반도체장치
JP2000040790A (ja) 1998-07-22 2000-02-08 Sony Corp 半導体装置及びその製造方法
US6162686A (en) * 1998-09-18 2000-12-19 Taiwan Semiconductor Manufacturing Company Method for forming a fuse in integrated circuit application
JP2000269342A (ja) * 1999-03-12 2000-09-29 Toshiba Microelectronics Corp 半導体集積回路および半導体集積回路の製造方法
JP2001230325A (ja) * 2000-02-16 2001-08-24 Oki Electric Ind Co Ltd メタルヒューズ、その製造方法及びマスク
JP2003086687A (ja) * 2001-09-13 2003-03-20 Seiko Epson Corp 半導体装置
JP3948392B2 (ja) * 2001-11-06 2007-07-25 ヤマハ株式会社 半導体装置、半導体装置の製造方法、およびヒューズ素子の切断方法
US20030109125A1 (en) * 2001-12-10 2003-06-12 Chewnpu Jou Fuse structure for a semiconductor device and manufacturing method thereof
US6872648B2 (en) * 2002-09-19 2005-03-29 Infineon Technologies Ag Reduced splattering of unpassivated laser fuses
JP4795631B2 (ja) * 2003-08-07 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
CN101083251A (zh) 2007-12-05
US20070222029A1 (en) 2007-09-27
US20130105940A1 (en) 2013-05-02
US20050029620A1 (en) 2005-02-10
US20160035673A1 (en) 2016-02-04
US20140077335A1 (en) 2014-03-20
US20110266653A1 (en) 2011-11-03
US7282751B2 (en) 2007-10-16
US8362524B2 (en) 2013-01-29
CN100352053C (zh) 2007-11-28
JP2005057186A (ja) 2005-03-03
CN1581479A (zh) 2005-02-16
US8610178B2 (en) 2013-12-17
US9177912B2 (en) 2015-11-03
CN101083251B (zh) 2010-06-16
US9620449B2 (en) 2017-04-11
US7994544B2 (en) 2011-08-09

Similar Documents

Publication Publication Date Title
JP4795631B2 (ja) 半導体装置
JP2005039220A (ja) 半導体装置
US8487403B2 (en) Semiconductor device
US7732892B2 (en) Fuse structures and integrated circuit devices
JP5536824B2 (ja) 半導体装置およびその製造方法
KR20090112390A (ko) 전기적 퓨즈 소자
JP2006190981A (ja) 並列の実効抵抗領域を有するｐｔｃ回路保護装置
JP2009141266A (ja) 半導体装置
US8080861B2 (en) Semiconductor device
KR100435084B1 (ko) 반도체 장치와 퓨즈 절단 방법
JP5331408B2 (ja) 半導体装置
JP3269491B2 (ja) 半導体装置及びそれに用いるヒューズ構造並びにその製造方法
US20080251886A1 (en) Fuse structure, and semiconductor device
KR20170100432A (ko) 반도체 장치 및 퓨즈의 절단 방법
JP2007088435A (ja) 半導体装置およびその製造方法
JP2011023391A (ja) 電子部品装置および変化部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060710

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091027

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110726

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110728

R150 Certificate of patent or registration of utility model

Ref document number: 4795631

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140805

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees