JP2695548B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2695548B2 JP2695548B2 JP3224207A JP22420791A JP2695548B2 JP 2695548 B2 JP2695548 B2 JP 2695548B2 JP 3224207 A JP3224207 A JP 3224207A JP 22420791 A JP22420791 A JP 22420791A JP 2695548 B2 JP2695548 B2 JP 2695548B2
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- film
- semiconductor device
- field oxide
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、冗長回路やプログラミ
ング等に使用される半導体ヒューズを有する半導体装置
に関する。
ング等に使用される半導体ヒューズを有する半導体装置
に関する。
【０００２】
【従来の技術】従来より、冗長回路やプログラミング等
に使用される半導体ヒューズを有する半導体装置のヒュ
ーズ切断部周辺の構造は、ヒューズと半導体基板との間
の電気的ショートを防止するため、また、ヒューズ切断
部周辺から半導体素子内部に水分が侵入してしまうこと
を防止するために種々の工夫がされている。
に使用される半導体ヒューズを有する半導体装置のヒュ
ーズ切断部周辺の構造は、ヒューズと半導体基板との間
の電気的ショートを防止するため、また、ヒューズ切断
部周辺から半導体素子内部に水分が侵入してしまうこと
を防止するために種々の工夫がされている。
【０００３】従来の半導体ヒューズを有する半導体装置
を図３及び図４を用いて説明する。図３（ａ）は、従来
の半導体ヒューズを有する半導体装置の平面図である。
図３（ｂ）は、従来の半導体ヒューズを有する半導体装
置のＡ−Ａ断面図である。但し、図３（ａ）においては
図３（ｂ）に示すパッシベーション膜７及び窒化膜９を
省略して示している。
を図３及び図４を用いて説明する。図３（ａ）は、従来
の半導体ヒューズを有する半導体装置の平面図である。
図３（ｂ）は、従来の半導体ヒューズを有する半導体装
置のＡ−Ａ断面図である。但し、図３（ａ）においては
図３（ｂ）に示すパッシベーション膜７及び窒化膜９を
省略して示している。
【０００４】ｐ型半導体基板１にアイソレーション３が
形成されている。アイソレーション３は、図３（ａ）の
破線で示すように長方形形状に形成されている。アイソ
レーション３で画定された領域に形成されたｎ型エピタ
キシャル層２により、ヒューズ切断部が形成されてい
る。半導体基板１上にはＳｉＯ2 のフィールド酸化膜４
が形成されている。ｎ型エピタキシャル層２上部のフィ
ールド酸化膜４上に、多結晶シリコンのヒューズ５が形
成されている。フィールド酸化膜４上及びヒューズ５上
にＰＳＧの層間絶縁膜６が形成されている。層間絶縁膜
６上には、ヒューズ５上部が開口したヒューズ開口部を
除きパッシベーション膜７が形成されている。パッシベ
ーション膜７上面には、Ｓｉ3 Ｎ4 の窒化膜９が形成さ
れている。
形成されている。アイソレーション３は、図３（ａ）の
破線で示すように長方形形状に形成されている。アイソ
レーション３で画定された領域に形成されたｎ型エピタ
キシャル層２により、ヒューズ切断部が形成されてい
る。半導体基板１上にはＳｉＯ2 のフィールド酸化膜４
が形成されている。ｎ型エピタキシャル層２上部のフィ
ールド酸化膜４上に、多結晶シリコンのヒューズ５が形
成されている。フィールド酸化膜４上及びヒューズ５上
にＰＳＧの層間絶縁膜６が形成されている。層間絶縁膜
６上には、ヒューズ５上部が開口したヒューズ開口部を
除きパッシベーション膜７が形成されている。パッシベ
ーション膜７上面には、Ｓｉ3 Ｎ4 の窒化膜９が形成さ
れている。
【０００５】半導体ヒューズを動作させるには、図３に
示すヒューズ５に、ヒューズ開口部上部からレーザ光等
を照射し、ヒューズ５を切断して配線の導通をオフさせ
る。このため、ヒューズ開口部は、ヒューズ５を切断し
やすいように、ヒューズ５上には層間絶縁膜６のみが形
成されている。このとき、切断されたヒューズ５がフィ
ールド酸化膜４をブレイクしてｎ型エピタキシャル層２
にまで達しヒューズ５とｎ型エピタキシャル層２がショ
ートしてしまうと、ｎ型エピタキシャル層２に隣接した
ｎ型エピタキシャル層２′に形成された素子とヒューズ
５との電位がショートしてしまう。これを防止するため
アイソレーション３が設けられている。
示すヒューズ５に、ヒューズ開口部上部からレーザ光等
を照射し、ヒューズ５を切断して配線の導通をオフさせ
る。このため、ヒューズ開口部は、ヒューズ５を切断し
やすいように、ヒューズ５上には層間絶縁膜６のみが形
成されている。このとき、切断されたヒューズ５がフィ
ールド酸化膜４をブレイクしてｎ型エピタキシャル層２
にまで達しヒューズ５とｎ型エピタキシャル層２がショ
ートしてしまうと、ｎ型エピタキシャル層２に隣接した
ｎ型エピタキシャル層２′に形成された素子とヒューズ
５との電位がショートしてしまう。これを防止するため
アイソレーション３が設けられている。
【０００６】パッシベーション膜７上形成された窒化膜
９は、パッシベーション膜７の耐湿性が弱いことから、
半導体素子への水分の侵入を防ぎ耐湿性を向上させるた
めに形成されている。図４（ａ）は、他の従来の半導体
ヒューズを有する半導体装置の平面図である。図４
（ｂ）は、他の従来の半導体ヒューズを有する半導体装
置のＡ−Ａ断面図である。但し、図４（ａ）においては
図４（ｂ）に示すパッシベーション膜７及び窒化膜９を
省略して示している。
９は、パッシベーション膜７の耐湿性が弱いことから、
半導体素子への水分の侵入を防ぎ耐湿性を向上させるた
めに形成されている。図４（ａ）は、他の従来の半導体
ヒューズを有する半導体装置の平面図である。図４
（ｂ）は、他の従来の半導体ヒューズを有する半導体装
置のＡ−Ａ断面図である。但し、図４（ａ）においては
図４（ｂ）に示すパッシベーション膜７及び窒化膜９を
省略して示している。
【０００７】半導体基板１上にＳｉＯ2 のフィールド酸
化膜４が形成されている。フィールド酸化膜４上に、多
結晶シリコンのヒューズ５が形成されている。フィール
ド酸化膜４上及びヒューズ５上にＰＳＧの層間絶縁膜６
が形成されている。フィールド酸化膜４にコンタクト
し、ヒューズ５を挟んで［］形状に層間絶縁膜６に埋込
まれたＡｌ層のガードリング８が形成されている。層間
絶縁膜６上及びガードリング８上部には、ヒューズ５周
囲のヒューズ開口部を除きパッシベーション膜７が形成
されている。パッシベーション膜７上部には、窒化膜９
が形成されている。
化膜４が形成されている。フィールド酸化膜４上に、多
結晶シリコンのヒューズ５が形成されている。フィール
ド酸化膜４上及びヒューズ５上にＰＳＧの層間絶縁膜６
が形成されている。フィールド酸化膜４にコンタクト
し、ヒューズ５を挟んで［］形状に層間絶縁膜６に埋込
まれたＡｌ層のガードリング８が形成されている。層間
絶縁膜６上及びガードリング８上部には、ヒューズ５周
囲のヒューズ開口部を除きパッシベーション膜７が形成
されている。パッシベーション膜７上部には、窒化膜９
が形成されている。
【０００８】図４で示される半導体ヒューズも図３で示
されると同様にヒューズ開口部上部からレーザ光を照射
してヒューズ５を切断して用いる。図４で示される半導
体ヒューズは、ヒューズ開口部のパッシベーション膜７
が開口されて層間絶縁膜６が露出している部分から、層
間絶縁膜６を通して半導体素子内部に水分が侵入してし
まうことを防止するため、層間絶縁膜６にＡｌ層のガー
ドリング８を形成して、ヒューズ開口部と半導体素子を
分離している。
されると同様にヒューズ開口部上部からレーザ光を照射
してヒューズ５を切断して用いる。図４で示される半導
体ヒューズは、ヒューズ開口部のパッシベーション膜７
が開口されて層間絶縁膜６が露出している部分から、層
間絶縁膜６を通して半導体素子内部に水分が侵入してし
まうことを防止するため、層間絶縁膜６にＡｌ層のガー
ドリング８を形成して、ヒューズ開口部と半導体素子を
分離している。
【０００９】
【発明が解決しようとする課題】しかしながら、図３に
示した従来の半導体装置のヒューズ構造では、ヒューズ
５の開口部から絶縁膜膜６及びその界面を伝わって水分
が侵入し、半導体素子内部のＡｌ配線やトランジスタ等
（図示せず）を劣化させるという問題がある。図４に示
した従来の半導体装置では、層間絶縁膜６に吸収される
水分を防ぐことはできるが、層間絶縁膜６とフィールド
酸化膜４との界面を伝わって侵入する水分を防止するこ
とはできない。
示した従来の半導体装置のヒューズ構造では、ヒューズ
５の開口部から絶縁膜膜６及びその界面を伝わって水分
が侵入し、半導体素子内部のＡｌ配線やトランジスタ等
（図示せず）を劣化させるという問題がある。図４に示
した従来の半導体装置では、層間絶縁膜６に吸収される
水分を防ぐことはできるが、層間絶縁膜６とフィールド
酸化膜４との界面を伝わって侵入する水分を防止するこ
とはできない。
【００１０】また、図３又は図４に示した従来の半導体
装置は、耐湿性の強い窒化膜９が半導体素子領域上部に
形成されているが、ヒューズ開口部については形成され
ていない。従って、ヒューズ開口部の層間絶縁膜６とパ
ッシベーション膜７の境界が露出した状態であり、ヒュ
ーズ開口部を有する半導体装置の耐湿性強化には窒化膜
９が十分寄与していない。
装置は、耐湿性の強い窒化膜９が半導体素子領域上部に
形成されているが、ヒューズ開口部については形成され
ていない。従って、ヒューズ開口部の層間絶縁膜６とパ
ッシベーション膜７の境界が露出した状態であり、ヒュ
ーズ開口部を有する半導体装置の耐湿性強化には窒化膜
９が十分寄与していない。
【００１１】さらに図３又は図４に示した従来の半導体
装置では、ヒューズ５切断時におけるダメージにより、
電気的ショートを発生させてしまうという問題がある。
本発明の目的は、半導体素子内部への水分の侵入を防止
し、また、ヒューズ切断時のダメージによる電気的ショ
ートの発生を防止した半導体装置を提供することにあ
る。
装置では、ヒューズ５切断時におけるダメージにより、
電気的ショートを発生させてしまうという問題がある。
本発明の目的は、半導体素子内部への水分の侵入を防止
し、また、ヒューズ切断時のダメージによる電気的ショ
ートの発生を防止した半導体装置を提供することにあ
る。
【００１２】
【課題を解決するための手段】上記目的は、第１導電型
の半導体基板と、前記半導体基板に形成された第２導電
型のエピタキシャル層と、前記エピタキシャル層上に形
成されたフィールド酸化膜と、前記フィールド酸化膜上
に形成されたヒューズと、前記フィールド酸化膜上及び
前記ヒューズ上に形成された絶縁膜と、前記絶縁膜上に
形成され、前記ヒューズ上部が開口したヒューズ開口部
を有するパッシベーション膜とを備えた半導体装置にお
いて、前記ヒューズの形成領域の直下の領域を含む前記
エピタキシャル層を包囲し、前記半導体基板に達するア
イソレーションと、前記パッシベーション膜下であっ
て、前記ヒューズ開口部近傍の前記フィールド酸化膜及
び前記絶縁膜に埋め込み形成され、前記ヒューズ開口部
を取り囲むように形成され、前記アイソレーションと接
するように形成されたメタル層を有することを特徴とす
る半導体装置によって達成される。
の半導体基板と、前記半導体基板に形成された第２導電
型のエピタキシャル層と、前記エピタキシャル層上に形
成されたフィールド酸化膜と、前記フィールド酸化膜上
に形成されたヒューズと、前記フィールド酸化膜上及び
前記ヒューズ上に形成された絶縁膜と、前記絶縁膜上に
形成され、前記ヒューズ上部が開口したヒューズ開口部
を有するパッシベーション膜とを備えた半導体装置にお
いて、前記ヒューズの形成領域の直下の領域を含む前記
エピタキシャル層を包囲し、前記半導体基板に達するア
イソレーションと、前記パッシベーション膜下であっ
て、前記ヒューズ開口部近傍の前記フィールド酸化膜及
び前記絶縁膜に埋め込み形成され、前記ヒューズ開口部
を取り囲むように形成され、前記アイソレーションと接
するように形成されたメタル層を有することを特徴とす
る半導体装置によって達成される。
【００１３】
【００１４】
【作用】本発明によれば、半導体素子内部への水分の侵
入を防止でき、また、ヒューズ切断時のダメージによる
電気的ショートの発生を防止することができる。
入を防止でき、また、ヒューズ切断時のダメージによる
電気的ショートの発生を防止することができる。
【００１５】
【実施例】本発明の第１の実施例による半導体装置を図
１を用いて説明する。図１（ａ）は、本発明の第１の実
施例による半導体ヒューズを有する半導体装置の平面図
である。図１（ｂ）は、本発明の第１の実施例による半
導体ヒューズを有する半導体装置のＡ−Ａ断面図であ
る。但し、図１（ａ）においては図１（ｂ）に示すパッ
シベーション膜７及び窒化膜９を省略して示している。
１を用いて説明する。図１（ａ）は、本発明の第１の実
施例による半導体ヒューズを有する半導体装置の平面図
である。図１（ｂ）は、本発明の第１の実施例による半
導体ヒューズを有する半導体装置のＡ−Ａ断面図であ
る。但し、図１（ａ）においては図１（ｂ）に示すパッ
シベーション膜７及び窒化膜９を省略して示している。
【００１６】ｐ型半導体基板１にアイソレーション３が
形成されている。アイソレーション３は、図１（ａ）の
破線で示すように長方形形状に形成され、アイソレーシ
ョン３により画定された領域に形成されたｎ型エピタキ
シャル層２により、ヒューズ切断部が形成されている。
ｎ型エピタキシャル層２の周囲には、アイソレーション
３を介して隣接したｎ型エピタキシャル層２′に素子領
域が形成されている。
形成されている。アイソレーション３は、図１（ａ）の
破線で示すように長方形形状に形成され、アイソレーシ
ョン３により画定された領域に形成されたｎ型エピタキ
シャル層２により、ヒューズ切断部が形成されている。
ｎ型エピタキシャル層２の周囲には、アイソレーション
３を介して隣接したｎ型エピタキシャル層２′に素子領
域が形成されている。
【００１７】半導体基板１上にはＳｉＯ2 のフィールド
酸化膜４が形成されている。ｎ型エピタキシャル層２上
部のフィールド酸化膜４上に、多結晶シリコンのヒュー
ズ５が形成されている。フィールド酸化膜４上及びヒュ
ーズ５上にＰＳＧの層間絶縁膜６が形成されている。ア
イソレーション３とコンタクトし、アイソレーション３
上のフィールド酸化膜４及び層間絶縁膜６に図１（ｂ）
に示すような形状に埋込まれ、図１（ａ）に示すよう
に、ヒューズ５と電気的に接触しないようにヒューズ５
を取囲むような形状でＡｌ層のガードリング８が形成さ
れている。ガードリング８によりヒューズ開口部と素子
領域とが分離されている。層間絶縁膜６上及びガードリ
ング８上部には、ヒューズ５周囲のヒューズ開口部を除
きパッシベーション膜７が形成されている。パッシベー
ション膜７上部には、パッシベーション膜７全体をカバ
ーするようにヒューズ開口部端までＳｉ3 Ｎ4 の窒化膜
９が形成されている。
酸化膜４が形成されている。ｎ型エピタキシャル層２上
部のフィールド酸化膜４上に、多結晶シリコンのヒュー
ズ５が形成されている。フィールド酸化膜４上及びヒュ
ーズ５上にＰＳＧの層間絶縁膜６が形成されている。ア
イソレーション３とコンタクトし、アイソレーション３
上のフィールド酸化膜４及び層間絶縁膜６に図１（ｂ）
に示すような形状に埋込まれ、図１（ａ）に示すよう
に、ヒューズ５と電気的に接触しないようにヒューズ５
を取囲むような形状でＡｌ層のガードリング８が形成さ
れている。ガードリング８によりヒューズ開口部と素子
領域とが分離されている。層間絶縁膜６上及びガードリ
ング８上部には、ヒューズ５周囲のヒューズ開口部を除
きパッシベーション膜７が形成されている。パッシベー
ション膜７上部には、パッシベーション膜７全体をカバ
ーするようにヒューズ開口部端までＳｉ3 Ｎ4 の窒化膜
９が形成されている。
【００１８】従来の半導体装置の半導体ヒューズでは、
Ａｌ層のガードリング８がフィールド酸化膜４の上部ま
でに止まり、半導体基板１にまでは到達していなかった
のに対して、本実施例の半導体装置の半導体ヒューズ
は、半導体基板１とコンタクトし、フィールド酸化膜４
及び層間絶縁膜６を貫くＡｌ層のガードリング８を埋込
み形成したので、層間絶縁膜６に吸収された水分はもち
ろん、層間絶縁膜６とその下のフィールド酸化膜４との
界面からの水分の侵入をも遮断することができる。
Ａｌ層のガードリング８がフィールド酸化膜４の上部ま
でに止まり、半導体基板１にまでは到達していなかった
のに対して、本実施例の半導体装置の半導体ヒューズ
は、半導体基板１とコンタクトし、フィールド酸化膜４
及び層間絶縁膜６を貫くＡｌ層のガードリング８を埋込
み形成したので、層間絶縁膜６に吸収された水分はもち
ろん、層間絶縁膜６とその下のフィールド酸化膜４との
界面からの水分の侵入をも遮断することができる。
【００１９】このように、ヒューズ切断部と素子領域を
物理的に分離することにより、ヒューズ開口部から素子
領域への水分の侵入を防止し、半導体素子内部の耐湿性
の向上を図ることができる。また、ｐ型半導体基板１に
形成されたｎ型エピタキシャル層２とｐ型半導体基板１
とを電気的に分離するためのアイソレーション３は、Ａ
ｌのガードリング８とコンタクトしているので、ガード
リング８に電圧を印加することにより、ヒューズ切断時
におけるアイソレーション３の電気的分離の効果を向上
させている。例えば、Ｐ型アイソレーション３にコンタ
クトしているＡｌのガードリング８に最も低い負電位を
与えることにより、より強く素子分離を行うことができ
る。
物理的に分離することにより、ヒューズ開口部から素子
領域への水分の侵入を防止し、半導体素子内部の耐湿性
の向上を図ることができる。また、ｐ型半導体基板１に
形成されたｎ型エピタキシャル層２とｐ型半導体基板１
とを電気的に分離するためのアイソレーション３は、Ａ
ｌのガードリング８とコンタクトしているので、ガード
リング８に電圧を印加することにより、ヒューズ切断時
におけるアイソレーション３の電気的分離の効果を向上
させている。例えば、Ｐ型アイソレーション３にコンタ
クトしているＡｌのガードリング８に最も低い負電位を
与えることにより、より強く素子分離を行うことができ
る。
【００２０】さらに、従来の半導体装置の半導体ヒュー
ズでは、パッシベーション膜７上部にのみ窒化膜９を形
成していたが、本実施例の半導体装置の半導体ヒューズ
は、パッシベーション膜７上部からヒューズ開口部とパ
ッシベーション膜７の接合部にまで窒化膜９を覆い被せ
て形成したので、ヒューズ開口部から素子領域への水分
の侵入が防止され、半導体素子内部の耐湿性の向上が図
られている。
ズでは、パッシベーション膜７上部にのみ窒化膜９を形
成していたが、本実施例の半導体装置の半導体ヒューズ
は、パッシベーション膜７上部からヒューズ開口部とパ
ッシベーション膜７の接合部にまで窒化膜９を覆い被せ
て形成したので、ヒューズ開口部から素子領域への水分
の侵入が防止され、半導体素子内部の耐湿性の向上が図
られている。
【００２１】本発明の第２の実施例による半導体装置を
図２を用いて説明する。本実施例の半導体装置は、半導
体基板１に形成されたガードリング８とコンタクトする
アイソレーション３がＵ溝アイソレーションであること
を特徴とする。Ｕ溝アイソレーションは、例えば、ｎ型
エピタキシャル層２が形成されたｐ型半導体基板１に方
向性エッチングを施し、ｐ型半導体基板にまで達するＵ
型の溝を形成し、その溝を多結晶シリコン等の絶縁物で
埋込んで形成したものである。
図２を用いて説明する。本実施例の半導体装置は、半導
体基板１に形成されたガードリング８とコンタクトする
アイソレーション３がＵ溝アイソレーションであること
を特徴とする。Ｕ溝アイソレーションは、例えば、ｎ型
エピタキシャル層２が形成されたｐ型半導体基板１に方
向性エッチングを施し、ｐ型半導体基板にまで達するＵ
型の溝を形成し、その溝を多結晶シリコン等の絶縁物で
埋込んで形成したものである。
【００２２】本実施例の半導体装置も、第１の実施例と
同様に層間絶縁膜６に吸収された水分はもちろん、層間
絶縁膜６とその下のフィールド酸化膜４との界面からの
水分の侵入をも遮断することができる。さらに、パッシ
ベーション膜７上部からヒューズ開口部とパッシベーシ
ョン膜７の接合部にまで窒化膜９を覆い被せて形成した
ので、ヒューズ開口部から素子領域への水分の侵入が防
止され、半導体素子内部の耐湿性の向上が図られてい
る。
同様に層間絶縁膜６に吸収された水分はもちろん、層間
絶縁膜６とその下のフィールド酸化膜４との界面からの
水分の侵入をも遮断することができる。さらに、パッシ
ベーション膜７上部からヒューズ開口部とパッシベーシ
ョン膜７の接合部にまで窒化膜９を覆い被せて形成した
ので、ヒューズ開口部から素子領域への水分の侵入が防
止され、半導体素子内部の耐湿性の向上が図られてい
る。
【００２３】本発明は、上記実施例に限らず種々の変形
が可能である。例えば、上記実施例においては、ヒュー
ズ５の材料として多結晶シリコンを用いたが、他の材
料、例えばＡｌを用いてもよい。
が可能である。例えば、上記実施例においては、ヒュー
ズ５の材料として多結晶シリコンを用いたが、他の材
料、例えばＡｌを用いてもよい。
【００２４】
【発明の効果】以上の通り、本発明によれば、半導体素
子内部への水分の侵入を防止し、また、ヒューズ切断時
のダメージによる電気的ショートの発生を防止した半導
体装置を実現でき、半導体装置の耐湿性の向上、ひいて
は品質向上に大きく寄与することができる。
子内部への水分の侵入を防止し、また、ヒューズ切断時
のダメージによる電気的ショートの発生を防止した半導
体装置を実現でき、半導体装置の耐湿性の向上、ひいて
は品質向上に大きく寄与することができる。
【図１】本発明の第１の実施例による半導体装置を示す
図である。
図である。
【図２】本発明の第２の実施例による半導体装置を示す
図である。
図である。
【図３】従来の半導体装置を示す図である。
【図４】他の従来の半導体装置を示す図である。
１…Ｓｉ基板 ２…ｎ型エピタキシャル層 ２′…ｎ型エピタキシャル層 ３…アイソレーション ４…フィールド酸化膜 ５…ヒューズ ６…層間絶縁膜 ７…パッシベーション膜 ８…ガードリング層 ９…窒化膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−128640（ＪＰ，Ａ) 特開 平２−215149（ＪＰ，Ａ) 特開 昭60−113944（ＪＰ，Ａ) 特開 昭60−98664（ＪＰ，Ａ) 特開 平２−271555（ＪＰ，Ａ) 特開 昭58−63148（ＪＰ，Ａ) 特開 昭59−956（ＪＰ，Ａ)
Claims (1)
- 【請求項１】 第１導電型の半導体基板と、前記半導体
基板に形成された第２導電型のエピタキシャル層と、前
記エピタキシャル層上に形成されたフィールド酸化膜
と、前記フィールド酸化膜上に形成されたヒューズと、
前記フィールド酸化膜上及び前記ヒューズ上に形成され
た絶縁膜と、前記絶縁膜上に形成され、前記ヒューズ上
部が開口したヒューズ開口部を有するパッシベーション
膜とを備えた半導体装置において、前記ヒューズの形成領域の直下の領域を含む前記エピタ
キシャル層を包囲し、前記半導体基板に達するアイソレ
ーションと、 前記パッシベーション膜下であって、前記ヒューズ開口
部近傍の前記フィールド酸化膜及び前記絶縁膜に埋め込
み形成され、前記ヒューズ開口部を取り囲むように形成
され、前記アイソレーションと接するように形成された
メタル層を有することを特徴とする半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3224207A JP2695548B2 (ja) | 1991-09-04 | 1991-09-04 | 半導体装置 |
| DE69230359T DE69230359T2 (de) | 1991-09-04 | 1992-09-03 | Halbleiteranordnung mit Schmelzsicherung |
| EP92307992A EP0531128B1 (en) | 1991-09-04 | 1992-09-03 | Semiconductor device with fuse |
| KR1019920016056A KR960013037B1 (ko) | 1991-09-04 | 1992-09-03 | 휴즈가 있는 반도체장치 |
| US08/166,910 US5990537A (en) | 1991-09-04 | 1993-12-15 | Semiconductor device with fuse |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3224207A JP2695548B2 (ja) | 1991-09-04 | 1991-09-04 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0563091A JPH0563091A (ja) | 1993-03-12 |
| JP2695548B2 true JP2695548B2 (ja) | 1997-12-24 |
Family
ID=16810204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3224207A Expired - Lifetime JP2695548B2 (ja) | 1991-09-04 | 1991-09-04 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5990537A (ja) |
| EP (1) | EP0531128B1 (ja) |
| JP (1) | JP2695548B2 (ja) |
| KR (1) | KR960013037B1 (ja) |
| DE (1) | DE69230359T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8217491B2 (en) | 2009-10-02 | 2012-07-10 | Ricoh Company, Ltd. | Semiconductor device |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5567643A (en) * | 1994-05-31 | 1996-10-22 | Taiwan Semiconductor Manufacturing Company | Method of forming contamination guard ring for semiconductor integrated circuit applications |
| WO1997001188A1 (de) * | 1995-06-23 | 1997-01-09 | Siemens Aktiengesellschaft | Halbleiteranordnung mit einem fuse-link und darunter angeordneter wanne |
| US5538924A (en) * | 1995-09-05 | 1996-07-23 | Vanguard International Semiconductor Co. | Method of forming a moisture guard ring for integrated circuit applications |
| JPH09153552A (ja) * | 1995-11-29 | 1997-06-10 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6004834A (en) * | 1995-11-29 | 1999-12-21 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device having a fuse |
| US5731624A (en) * | 1996-06-28 | 1998-03-24 | International Business Machines Corporation | Integrated pad and fuse structure for planar copper metallurgy |
| US6054340A (en) * | 1997-06-06 | 2000-04-25 | Motorola, Inc. | Method for forming a cavity capable of accessing deep fuse structures and device containing the same |
| US5970346A (en) * | 1997-09-19 | 1999-10-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fuse window guard ring structure for nitride capped self aligned contact processes |
| US6060398A (en) * | 1998-03-09 | 2000-05-09 | Siemens Aktiengesellschaft | Guard cell for etching |
| TW406394B (en) * | 1998-06-17 | 2000-09-21 | Nanya Plastics Corp | Ion-replulsion structure used in the fuse window |
| US6277674B1 (en) * | 1998-10-02 | 2001-08-21 | Micron Technology, Inc. | Semiconductor fuses, methods of using the same, methods of making the same, and semiconductor devices containing the same |
| US6562674B1 (en) * | 1999-07-06 | 2003-05-13 | Matsushita Electronics Corporation | Semiconductor integrated circuit device and method of producing the same |
| US6180503B1 (en) * | 1999-07-29 | 2001-01-30 | Vanguard International Semiconductor Corporation | Passivation layer etching process for memory arrays with fusible links |
| KR100564556B1 (ko) * | 1999-09-08 | 2006-03-29 | 삼성전자주식회사 | 리던던시 셀을 포함하는 반도체 소자 및 그 제조방법 |
| KR100314133B1 (ko) | 1999-11-26 | 2001-11-15 | 윤종용 | 가장자리에 흡습방지막이 형성된 반도체 칩 및 이흡습방지막의 형성방법 |
| KR100335498B1 (ko) * | 1999-12-22 | 2002-05-08 | 윤종용 | 반도체 소자의 퓨즈부 구조 및 그 형성방법 |
| KR100557943B1 (ko) * | 2000-06-30 | 2006-03-10 | 주식회사 하이닉스반도체 | 플라즈마공정에 의한 에스티아이 공정의 특성개선방법 |
| EP1172848A1 (en) * | 2000-07-14 | 2002-01-16 | STMicroelectronics S.r.l. | Integrated semiconductor structure |
| KR20020017589A (ko) * | 2000-08-31 | 2002-03-07 | 박종섭 | 퓨즈 박스 및 그의 형성 방법 |
| JP2002184870A (ja) | 2000-12-18 | 2002-06-28 | Mitsubishi Electric Corp | スタティック型半導体記憶装置 |
| JP4088120B2 (ja) * | 2002-08-12 | 2008-05-21 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP2004363217A (ja) * | 2003-06-03 | 2004-12-24 | Renesas Technology Corp | 半導体装置 |
| JP4795631B2 (ja) | 2003-08-07 | 2011-10-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR100500458B1 (ko) * | 2003-10-07 | 2005-07-18 | 삼성전자주식회사 | 반도체 장치의 퓨즈박스 및 그 제조방법 |
| KR100534102B1 (ko) * | 2004-04-21 | 2005-12-06 | 삼성전자주식회사 | 반도체 기억소자의 퓨즈 영역들 및 그 제조방법들 |
| DE102004021541A1 (de) * | 2004-05-03 | 2005-12-08 | Robert Bosch Gmbh | Passivierung von Brennstrecken |
| JP2006156960A (ja) * | 2004-10-26 | 2006-06-15 | Nec Electronics Corp | 半導体装置 |
| US8188565B2 (en) * | 2005-12-09 | 2012-05-29 | Via Technologies, Inc. | Semiconductor chip and shielding structure thereof |
| US7397106B2 (en) * | 2005-12-12 | 2008-07-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Laser fuse with efficient heat dissipation |
| US7893459B2 (en) * | 2007-04-10 | 2011-02-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Seal ring structures with reduced moisture-induced reliability degradation |
| JP2011054701A (ja) * | 2009-09-01 | 2011-03-17 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2011216240A (ja) * | 2010-03-31 | 2011-10-27 | Oki Semiconductor Co Ltd | 電流ヒューズ、半導体装置及び電流ヒューズの切断方法 |
| JP5981260B2 (ja) | 2011-09-30 | 2016-08-31 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置 |
| JP2013168491A (ja) | 2012-02-15 | 2013-08-29 | Semiconductor Components Industries Llc | 半導体装置の製造方法 |
| JP6215020B2 (ja) | 2013-01-25 | 2017-10-18 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置 |
| JP2016219660A (ja) * | 2015-05-22 | 2016-12-22 | ソニー株式会社 | 半導体装置、製造方法、固体撮像素子、および電子機器 |
| CN105895667B (zh) * | 2015-12-28 | 2019-07-23 | 苏州能讯高能半导体有限公司 | 一种半导体器件及其制造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5847596Y2 (ja) * | 1979-09-05 | 1983-10-29 | 富士通株式会社 | 半導体装置 |
| EP0076967B1 (en) * | 1981-10-09 | 1987-08-12 | Kabushiki Kaisha Toshiba | Semiconductor device having a fuse element |
| JPS59956A (ja) * | 1982-06-25 | 1984-01-06 | Hitachi Ltd | ポリシリコンヒユ−ズを有する半導体装置 |
| JPS59130441A (ja) * | 1982-12-25 | 1984-07-27 | Fujitsu Ltd | ヒューズ型ｒｏｍの書込み方法 |
| JPS6098664A (ja) * | 1983-11-02 | 1985-06-01 | Mitsubishi Electric Corp | 半導体記憶装置 |
| EP0241046A3 (en) * | 1986-04-11 | 1990-05-16 | Nec Corporation | Semiconductor device having fuse-type memory element |
| FR2601500B1 (fr) * | 1986-07-11 | 1988-10-21 | Bull Sa | Procede de liaison programmable par laser de deux conducteurs superposes du reseau d'interconnexion d'un circuit integre, et circuit integre en resultant |
| JPS6423566A (en) * | 1987-07-17 | 1989-01-26 | Mitsubishi Electric Corp | Semiconductor fuse |
| US4967256A (en) * | 1988-07-08 | 1990-10-30 | Texas Instruments Incorporated | Overvoltage protector |
| JPH02215149A (ja) * | 1989-02-16 | 1990-08-28 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
| JPH02271555A (ja) * | 1989-04-13 | 1990-11-06 | Matsushita Electron Corp | 半導体装置 |
| US5025300A (en) * | 1989-06-30 | 1991-06-18 | At&T Bell Laboratories | Integrated circuits having improved fusible links |
-
1991
- 1991-09-04 JP JP3224207A patent/JP2695548B2/ja not_active Expired - Lifetime
-
1992
- 1992-09-03 KR KR1019920016056A patent/KR960013037B1/ko not_active IP Right Cessation
- 1992-09-03 DE DE69230359T patent/DE69230359T2/de not_active Expired - Fee Related
- 1992-09-03 EP EP92307992A patent/EP0531128B1/en not_active Expired - Lifetime
-
1993
- 1993-12-15 US US08/166,910 patent/US5990537A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8217491B2 (en) | 2009-10-02 | 2012-07-10 | Ricoh Company, Ltd. | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0563091A (ja) | 1993-03-12 |
| EP0531128B1 (en) | 1999-12-01 |
| EP0531128A1 (en) | 1993-03-10 |
| DE69230359D1 (de) | 2000-01-05 |
| KR960013037B1 (ko) | 1996-09-25 |
| US5990537A (en) | 1999-11-23 |
| DE69230359T2 (de) | 2000-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2695548B2 (ja) | 半導体装置 | |
| CN110310927A (zh) | 半导体装置 | |
| US4730208A (en) | Semiconductor device | |
| JPH03224263A (ja) | Ｃｍｏｓ集積回路の静電放電保護構造 | |
| KR930011167A (ko) | 반도체장치로서의 칩주변 구조와 그 제조방법 | |
| US6452234B1 (en) | How to improve the ESD on SOI devices | |
| US6133625A (en) | Semiconductor device and method for manufacturing the same | |
| JP3590207B2 (ja) | Ｍｏｓキャパシタ | |
| EP0246139B1 (fr) | Dispositif de protection d'entrée pour circuits intégrés en technologie CMOS | |
| JPH06177242A (ja) | 半導体集積回路装置 | |
| JPH09162399A (ja) | 半導体装置 | |
| JP2000114266A (ja) | 高耐圧ダイオードとその製造方法 | |
| CN109686734B (zh) | 具有隔离结构的芯片 | |
| JPS6351382B2 (ja) | ||
| JP3402244B2 (ja) | 横型ｍｏｓ素子を含む半導体装置 | |
| FR2488046A1 (fr) | Dispositif de puissance a commande par transistor dmos | |
| JPS6321341B2 (ja) | ||
| JP2537354B2 (ja) | 半導体イオンセンサ | |
| US7026704B2 (en) | Semiconductor device for reducing plasma charging damage | |
| JPH08236618A (ja) | 半導体装置 | |
| JPH0518259B2 (ja) | ||
| US20060154430A1 (en) | Soi structure comprising substrate contacts on both sides of the box, and method for the production of such a structure | |
| JP3133425B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0516196B2 (ja) | ||
| JP3211351B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970902 |