CN105895667B - 一种半导体器件及其制造方法 - Google Patents
一种半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN105895667B CN105895667B CN201510999747.7A CN201510999747A CN105895667B CN 105895667 B CN105895667 B CN 105895667B CN 201510999747 A CN201510999747 A CN 201510999747A CN 105895667 B CN105895667 B CN 105895667B
- Authority
- CN
- China
- Prior art keywords
- metal ring
- ring structure
- closed metal
- semiconductor substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 141
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 44
- 229910052751 metal Inorganic materials 0.000 claims abstract description 120
- 239000002184 metal Substances 0.000 claims abstract description 119
- 238000002955 isolation Methods 0.000 claims abstract description 88
- 239000000758 substrate Substances 0.000 claims description 65
- 239000000463 material Substances 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 4
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 4
- 229910052681 coesite Inorganic materials 0.000 claims description 4
- 229910052593 corundum Inorganic materials 0.000 claims description 4
- 229910052906 cristobalite Inorganic materials 0.000 claims description 4
- 229910003460 diamond Inorganic materials 0.000 claims description 4
- 239000010432 diamond Substances 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 229910052594 sapphire Inorganic materials 0.000 claims description 4
- 239000010980 sapphire Substances 0.000 claims description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- 229910052682 stishovite Inorganic materials 0.000 claims description 4
- 229910052905 tridymite Inorganic materials 0.000 claims description 4
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 4
- 230000000779 depleting effect Effects 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 claims description 3
- 238000001883 metal evaporation Methods 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 230000005684 electric field Effects 0.000 abstract description 17
- 230000000694 effects Effects 0.000 abstract description 10
- 230000007547 defect Effects 0.000 abstract description 4
- 238000000926 separation method Methods 0.000 abstract 3
- 229910002601 GaN Inorganic materials 0.000 description 12
- 238000005530 etching Methods 0.000 description 11
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 9
- 239000000969 carrier Substances 0.000 description 8
- 238000009413 insulation Methods 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 241000293849 Cordylanthus Species 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 3
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 229910052755 nonmetal Inorganic materials 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 208000033999 Device damage Diseases 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明实施例公开了一种半导体器件及其制造方法，该半导体器件包括：半导体基底；位于半导体基底上的有源区，有源区具有栅极、源极和漏极；位于半导体基底上的闭合金属环状结构，用于包围有源区并通过接收电压以形成耗尽隔离层。本发明中耗尽隔离层通过电场耗尽形成，因此不存在现有隔离工艺带来的缺陷；可通过调节施加在闭合金属环状结构上的电压以形成不同深度的耗尽隔离层，因此隔离深度可控、隔离效果好；闭合金属环状结构的厚度较薄，不会造成明显的平坦化问题，且其可靠性高、制造工艺简单、不需要精确控制、成本也较低。
Description
技术领域
本发明实施例涉及半导体技术领域，尤其涉及一种半导体器件及其制造方法。
背景技术
半导体器件通常制作在有源区内，并通过隔离结构与其他器件分开，以保证在工作过程中半导体器件与其他器件之间不会发生漏电、击穿或受到其他干扰。
在硅工艺中目前广泛使用的有源区隔离结构制造方法包括局部氧化隔离制造方法和沟槽隔离制造方法。局部氧化隔离制造方法是在晶圆表面沉积氮化硅层并刻蚀以形成露出硅材料的凹槽，对露出的硅材料进行局部氧化后生成较厚的氧化硅层以实现电绝缘隔离，在氧化硅所限定有源区范围内生成半导体器件。该制造方法存在诸如鸟嘴(bird'sbreak)现象等很多问题(氧在二氧化硅中的扩散使得靠近刻蚀窗口的氮化硅层底下生长出二氧化硅，从而抬高边缘氮化硅使其翘曲形成类似鸟嘴结构)，氧化硅层越厚鸟嘴问题越严重，鸟嘴区占用了制造器件区域，同时氧化硅层的厚度也会造成严重的平坦度问题，影响后续工艺。沟槽隔离制造方法是在晶圆表面刻蚀形成沟槽，再在沟槽内填入介质材料并进行平坦化处理后可实现绝缘隔离，在沟槽所限定有源区范围内生成半导体器件。该制造方法中沟槽刻蚀形状不易控制且容易产生刻蚀损伤导致器件漏电，介质材料填充过程中也容易产生孔洞，以及平坦化处理容易造成材料及器件损坏等。上述制造方法的工艺复杂、精确度要求高，制造成本也较高。
化合物半导体器件有源区隔离结构制造方法包括台面(MESA)刻蚀隔离制造方法和离子注入隔离制造方法。台面刻蚀隔离制造方法是将晶圆上有源区之外的半导体材料全部刻蚀至一定深度，使得刻蚀区域不存在导电材料、导电载流子及导电路径以此实现绝缘隔离，在有源区内生成半导体器件。该制造方法容易在刻蚀区域形成刻蚀损伤导致漏电，还存在平坦化问题。离子注入隔离制造方法是向晶圆上有源区之外的半导体材料中注入离子以破坏材料中的晶格结构使其丧失导电能力实现绝缘隔离，在有源区内生成半导体器件。该制造方法中注入离子可能会移动，存在可靠性隐患且会影响隔离效果。并且上述制造方法的隔离深度有限，不能隔绝衬底材料中的漏电，对工艺精确度要求也较高，制造成本也比较高。
发明内容
本发明实施例提供的一种半导体器件及其制造方法，以解决现有技术中制造工艺复杂、工艺精度要求高、制造成本较高，以及隔离效果有限等问题。
第一方面，本发明实施例提供了一种半导体器件，包括：
半导体基底；
位于所述半导体基底上的有源区，所述有源区具有栅极、源极和漏极；
位于所述半导体基底上的闭合金属环状结构，用于包围所述有源区并通过接收电压以形成耗尽隔离层。
进一步地，所述闭合金属环状结构的外环形状为矩形、或圆形、或多边形，所述闭合金属环状结构的内环形状为矩形、或圆形、或多边形。
进一步地，所述闭合金属环状结构的内环形状的拐角为直角、或倒角、或弧形。
进一步地，所述闭合金属环状结构的环宽度大于或等于1μm且小于或等于100μm；以及，所述闭合金属环状结构的金属层厚度大于或等于0.1μm且小于或等于100μm。
进一步地，所述闭合金属环状结构的内环距离所述栅极、所述源极、所述漏极的距离大于或等于1μm。
进一步地，还包括：用于引出所述栅极的栅极引线和栅极引线端子，用于引出所述源极的源极引线和源极引线端子，用于引出所述漏极的漏极引线和漏极引线端子；以及，
位于所述半导体基底和所述闭合金属环状结构上的介质层，用于将所述闭合金属环状结构分别与所述栅极引线、所述源极引线、所述漏极引线绝缘，以及将所述半导体基底分别与所述栅极引线、所述源极引线、所述漏极引线绝缘。
进一步地，所述介质层的材料为SiN、SiO2、SiON、Al2O3、HfO2、HfAlOx中的任意一种材料或任意至少两种材料。
进一步地，所述半导体基底的材料为任意一种能够生长III族氮化物的材料；或者，所述半导体基底的材料为氮化镓、铝镓氮、铟镓氮、铝铟镓氮、磷化铟、砷化镓、碳化硅、金刚石、蓝宝石、锗、硅中的任意一种材料或多种材料组合。
进一步地，所述闭合金属环状结构包括至少两重环状结构；或者，
所述闭合金属环状结构包括电连接的至少两重环状结构。
进一步地，还包括：位于所述半导体基底上的沟槽隔离结构或厚氧隔离结构。
第二方面，本发明实施例还提供了一种半导体器件的制造方法，该制造方法包括：
提供半导体基底；
在所述半导体基底上形成闭合金属环状结构；
在所述闭合金属环状结构限定的所述半导体基底上形成有源区；
在所述有源区上形成栅极、源极和漏极。
进一步地，还包括：
在所述闭合金属环状结构上以及在所述闭合金属环状结构外的所述半导体基底上形成介质层；
形成栅极引线和栅极引线端子、源极引线和源极引线端子、漏极引线和漏极引线端子。
进一步地，利用金属蒸发工艺、或电镀工艺、或溅射工艺形成所述闭合金属环状结构。
本发明中的半导体器件，其耗尽隔离层通过电场耗尽形成，因此不存在现有隔离工艺带来的缺陷；可通过调节施加在闭合金属环状结构上的电压大小以通过电场在半导体基底中形成不同深度的耗尽隔离层，因此隔离深度可控、隔离效果好；闭合金属环状结构的厚度较薄，不会造成明显的平坦化问题，且其可靠性高、不易退化损坏、制造工艺简单、不需要精确控制、成本也较低。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1a是本发明实施例一中提供的一种半导体器件的俯视图；
图1b是本发明实施例一中提供的另一种半导体器件的俯视图；
图1c是本发明实施例一中提供的又一种半导体器件的俯视图；
图2a是本发明实施例二中提供的第二种半导体器件的俯视图；
图2b是本发明实施例二中提供的再一种半导体器件的俯视图；
图3是本发明实施例三中提供的第三种半导体器件的俯视图；
图4是本发明实施例提供的一种半导体器件制造方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将参照本发明实施例中的附图，通过实施方式清楚、完整地描述本发明的技术方案，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1a所示为本发明实施例一中提供的一种半导体器件的俯视图。本实施例提供了一种半导体器件，包括：半导体基底110；位于半导体基底110上的有源区120，有源区120具有栅极121、源极122和漏极123；位于半导体基底110上的闭合金属环状结构130，用于包围有源区120并通过接收电压以形成耗尽隔离层。
如上所述，闭合金属环状结构130上设置有导电端子131，且其限定的有源区120内形成了一个半导体器件，即有源区120内有器件栅极121、源极122和漏极123。当在一个面积较大的半导体基底110即晶圆上形成多个有源区120时，每个有源区120均被相应的闭合金属环状结构130包围，则在一个晶圆上可形成多个半导体器件，通过耗尽隔离层可实现同一晶圆上每个半导体器件与其闭合金属环状结构130之外的其他器件的电绝缘隔离。在此通过闭合金属环状结构130形成耗尽隔离层的具体过程为：向闭合金属环状结构130上的导电端子131施加电压可形成电场，该电场可将闭合金属环状结构130下方的半导体基底110中的导电载流子耗尽，由此可在闭合金属环状结构130的下方形成耗尽隔离层并实现半导体器件与其他器件的电绝缘隔离。
需要说明的是，若向闭合金属环状结构130施加负电压，则可通过电场耗尽对应区域半导体基底110中的电子以形成耗尽隔离层，若向闭合金属环状结构130施加正电压，则可通过电场耗尽对应区域半导体基底110中的空穴以形成耗尽隔离层。在此施加的电压的绝对值越大，形成的电场强度越大，半导体基底110中的耗尽隔离层深度越大，则半导体器件与其他器件的隔离效果越好，以及还可通过控制施加在闭合金属环状结构130上的电压使得电场可耗尽半导体基底110中不同深度的导电载流子，使得耗尽隔离层深度可控。由此可知，向闭合金属环状结构130施加电压形成的耗尽隔离层可实现绝缘隔离。本领域技术人员可以理解，具体向闭合金属环状结构130施加的电压极性和大小可根据设计而定。
可选闭合金属环状结构130的外环形状为矩形、或圆形、或多边形，闭合金属环状结构130的内环形状为矩形、或圆形、或多边形。在本实施例中，如图1a所示优选闭合金属环状结构130的外环形状为矩形，内环形状为矩形。本领域技术人员可以理解，闭合金属环状结构130的形状可根据设计而定。
可选闭合金属环状结构130的内环形状的拐角为直角、或倒角、或弧形。需要说明的是，如图1a所示内环形状的拐角为直角，则该直角处可能出现电场集中效应，使得半导体器件容易漏电且被击穿。因此为了改善拐角处电场集中效应、减小漏电、避免器件击穿，在本实施例中如图1b所示优选闭合金属环状结构130的拐角为倒角，如图1c所示优选闭合金属环状结构130的拐角为弧形。本领域技术人员可以理解，其他可改善拐角处电场集中效应、减小漏电、避免击穿的拐角结构和闭合金属环状结构130均属于本发明的保护范围。
在本实施例中，可选闭合金属环状结构130的环宽度L1大于或等于1μm且小于或等于100μm，可选闭合金属环状结构130的金属层厚度(未示出)大于或等于0.1μm且小于或等于100μm。需要说明的是，闭合金属环状结构130的具体尺寸可根据设计要求而定，以及闭合金属环状结构130的底部可直接位于半导体基底110的表面上，也可以将闭合金属环状结构130的底部嵌入半导体基底110内部。
可选闭合金属环状结构130的内环距离栅极121、源极122、漏极123的距离L2大于或等于1μm。本领域技术人员可以理解，具体尺寸可根据设计要求而定。
在上述技术方案的基础上，该半导体器件还包括：用于引出栅极121的栅极引线124和栅极引线端子125，用于引出源极122的源极引线126和源极引线端子127，用于引出漏极123的漏极引线128和漏极引线端子129；以及，位于半导体基底110和闭合金属环状结构130上的介质层，用于将闭合金属环状结构130分别与栅极引线124、源极引线126、漏极引线128绝缘，以及将半导体基底110分别与栅极引线124、源极引线126、漏极引线128绝缘。如上所述，半导体器件的栅极121、源极122和漏极123可同层设置，为了避免受到干扰或线路短路，则电极引线的下方设置有介质层，使得栅极121、源极122和漏极123与半导体基底110绝缘，以及栅极121、源极122和漏极123与闭合金属环状结构130绝缘。
在此可选介质层的材料为SiN、SiO2、SiON、Al2O3、HfO2、HfAlOx中的任意一种材料或任意至少两种材料。本领域技术人员可以理解，还可选其他绝缘材料作为介质层。
可选半导体基底110的材料为任意一种能够生长III族氮化物的材料；或者，半导体基底110的材料为氮化镓、铝镓氮、铟镓氮、铝铟镓氮、磷化铟、砷化镓、碳化硅、金刚石、蓝宝石、锗、硅中的任意一种材料或多种材料组合。本领域技术人员可以理解，还可选其他相应材料作为半导体基底110。
本发明实施例提供的一种半导体器件，包括包围有源区120的闭合金属环状结构130，通过在闭合金属环状结构130上施加电压以在其下方形成耗尽隔离层，该耗尽隔离层可实现半导体器件与其他器件的电绝缘隔离。与现有技术相比，本实施例提供的半导体器件，其耗尽隔离层通过电场耗尽形成，没有经过氧化、刻蚀、介质层填充、平坦化处理、离子注入等隔离工艺，因此器件不存在现有隔离工艺带来的缺陷；可通过调节施加在闭合金属环状结构130上的电压大小在半导体基底110中形成不同深度的耗尽隔离层，因此器件的隔离深度可控、隔离效果好，不会出现器件漏电等问题；闭合金属环状结构130的厚度较薄，不会造成明显的平坦化问题，且其可靠性高，在不同工作环境下及工作条件下的工作稳定性好、不易退化损坏，并且制造工艺简单、不需要精确控制、成本也较低。由此可知，本实施例提供的半导体器件隔离深度可控、器件可靠性高、减少漏电情况。
如图2a所示为本发明实施例二中提供的第二种半导体器件的俯视图，其中，闭合金属环状结构130包括至少两重环状结构，各环状结构之间相互独立。在此每个环状结构上具有导电端子131，则通过闭合金属环状结构130形成耗尽隔离层的具体过程为：向至少一个环状结构的导电端子131施加电压可形成电场，该电场可将闭合金属环状结构130下方的半导体基底110中的导电载流子耗尽，由此形成耗尽隔离层并实现半导体器件与其他器件的电绝缘隔离。本领域技术人员可以理解，施加在各环状结构上的电压的大小可以相同也可以不相同，具体施加方式和施加电压大小可根据设计要求自定。
如图2b所示为本发明实施例中提供的另一种半导体器件的俯视图，其中，闭合金属环状结构130包括电连接的至少两重环状结构。在此每个环状结构上具有导电端子131，则通过闭合金属环状结构130形成耗尽隔离层的具体过程为：向任意一个环状结构的导电端子131施加电压可形成电场，该电场可将闭合金属环状结构130下方的半导体基底110中的导电载流子耗尽，由此形成耗尽隔离层并实现半导体器件与其他器件的绝缘隔离。本领域技术人员可以理解，具体电压大小可根据设计要求自定。上述闭合金属环状结构130的多重环状结构可以增加隔离区宽度，有效提高隔离效果。
如图3所示为本发明实施例三中提供的第三种半导体器件的俯视图。如图所示，有源区120包括n个栅极121、与n个栅极121不同层且绝缘设置的n个源极122和n个漏极123，其中，n为正整数；n个栅极121通过栅极互连导电线124连接在一起，n个源极122通过源极互连导电线126连接在一起，n个漏极123通过漏极互连导电线128连接在一起，其中，源极互连导电线126位于有源区120的第一侧，漏极互连导电线128位于有源区120的第二侧。
如上所述，该半导体器件的源极122和漏极123同层且与栅极121不同层，在此在源极互连导电线126与栅极互连导电线124之间、漏极互连导电线128与栅极互连导电线124之间形成介质层以绝缘隔离。该半导体器件是多插指结构，其中多插指源极122从同一端通过源极互连导电线126引出，在此优选为从有源区120的第一侧引出，且源极互连导电线126上还设置有至少一个源极引线端子127。多插指漏极123从同一端通过漏极互连导电线128引出，由于漏极123和源极122同层设置，因此在此选择为从有源区120的第二侧引出，且漏极互连导电线128上还设置有至少一个漏极引线端子129。多插指栅极121从同一端通过栅极互连导电线124引出，且栅极互连导电线124上还设置有至少一个栅极引线端子125。在此介质层使得互连导电线不与半导体基底110、闭合金属环状结构130、其他金属/导电材料接触，避免了干扰或短路，也增大了半导体器件的栅宽。
在上述任意实施例所述的半导体器件的基础上，该半导体器件还包括：位于半导体基底上的沟槽隔离结构或厚氧隔离结构，在此，沟槽隔离结构或厚氧隔离结构为闭合结构。其中，沟槽隔离结构或厚氧隔离结构围绕闭合金属环状结构，或者，闭合金属环状结构围绕沟槽隔离结构或厚氧隔离结构。需要说明的是，还可以在半导体器件上形成闭合的沟槽隔离结构或厚氧隔离结构后，在沟槽隔离结构或厚氧隔离结构上直接形成闭合金属环状结构。
如图4所示为本发明实施例提供的一种半导体器件制造方法的流程图。本实施例的半导体器件为上述任意实施例所述的半导体器件，本实施例提供的半导体器件的制造方法，具体包括如下步骤：
S210、提供半导体基底。
如上所述，可选半导体基底的材料为任意一种能够生长III族氮化物的材料；或者，半导体基底的材料为氮化镓、铝镓氮、铟镓氮、铝铟镓氮、磷化铟、砷化镓、碳化硅、金刚石、蓝宝石、锗、硅中的任意一种材料或多种材料组合。
S220、在半导体基底上形成闭合金属环状结构。
如上所述，可在半导体基底上形成多个闭合金属环状结构。其中可选闭合金属环状结构的外环形状为矩形、或圆形、或多边形，其内环形状为矩形、或圆形、或多边形。可选闭合金属环状结构的内环形状的拐角为直角、或倒角、或弧形。可选形成的闭合金属环状结构的环宽度大于或等于1μm且小于或等于100μm；以及，闭合金属环状结构的金属层厚度大于或等于0.1μm且小于或等于100μm。可选闭合金属环状结构的内环距离栅极、源极、漏极的距离大于或等于1μm。
在上述技术方案的基础上，可选利用金属蒸发工艺、或电镀工艺、或溅射工艺等半导体金属工艺形成闭合金属环状结构。
需要说明的是，除了金属材料可以导电外，还有金属氧化物和一些非金属氧化物均可以作为导电材料，因此还可以选择将其他导电的金属氧化物作为闭合金属环状结构的材料，或可选将其他导电的非金属氧化物作为闭合金属环状结构的材料。本领域技术人员可以理解，闭合金属环状结构的材料多样化。
S230、在闭合金属环状结构限定的半导体基底上形成有源区。
如上所述，形成闭合金属环状结构后，该闭合金属环状结构内限定的区域即为有源区。
S240、在有源区上形成栅极、源极和漏极。
在上述技术方案的基础上，半导体器件的制造方法还包括以下步骤：在闭合金属环状结构上以及在闭合金属环状结构外的半导体基底上形成介质层；形成栅极引线和栅极引线端子、源极引线和源极引线端子、漏极引线和漏极引线端子。如上所述，介质层形成在引线和闭合金属环状结构之间、还形成在引线和闭合金属环状结构外的半导体基底上，因此引线不与闭合金属环状结构和半导体基底接触，避免了干扰和短路。其中栅极、源极、漏极可同层设置或不同层设置。可选，介质层的材料为SiN、SiO2、SiON、Al2O3、HfO2、HfAlOx中的任意一种材料或任意至少两种材料。
若有源区内包括至少两个栅极、至少两个源极和至少两个漏极时，则优选源极和漏极同层设置，栅极与源极、栅极与漏极不同层设置。具体地，有源区包括相对的第一侧和第二侧，有源区的第一侧对应源极的第一端、漏极的第一端、栅极的第一端，有源区的第二侧对应源极的第二端、漏极的第二端、栅极的第二端。
相应的，将每个源极的第一端互连并通过源极互连引线引出且源极互连引线上设置有至少一个源极引线端子，将每个漏极的第二端互连并通过漏极互连引线引出且漏极互连引线上设置有至少一个漏极引线端子，将每个栅极的第一端互连并通过栅极互连引线引出且栅极互连引线上设置有至少一个栅极引线端子。需要说明的是，每一种引线端子的设置数量与其导电能力相关，如源极引线端子的导电能力较弱则在源极互连引线上需要设置多个源极引线端子。
需要说明的是，还可选先在半导体基底上形成有源区，再在有源区的外围形成闭合金属环状结构。本领域技术人员可以理解，半导体器件的制造流程可根据不同情况进行相应调整。
该半导体器件实现绝缘隔离的过程为：向闭合金属环状结构上的导电端子施加电压可形成电场，该电场可将闭合金属环状结构下方的半导体基底中的导电载流子耗尽，由此形成耗尽隔离层并实现半导体器件与其他器件的电绝缘隔离。
本发明实施例提供的半导体器件的制造方法，通过半导体金属工艺形成闭合金属结构以包围有源区，然后在闭合金属环状结构上施加电压，通过电场耗尽闭合金属环状结构下方的半导体基底中的导电载流子的方法形成耗尽隔离层，以实现半导体器件的电绝缘隔离目的。
本发明的半导体器件制造方法避免了现有隔离技术中存在的问题。首先，不需要进行氧化、刻蚀、介质层填充、平坦化抛光处理、离子注入等隔离工艺，所以不存在现有隔离工艺带来的缺陷；第二，通过调节施加在闭合金属环状结构上的电压，可使电场耗尽闭合金属环状结构下方的半导体基底中不同深度的导电载流子，使得隔离深度可控、隔离效果好；第三，形成的闭合金属环状结构的厚度较薄，不会造成明显的平坦化问题；第四，形成的闭合金属环状结构的可靠性高，在不同工作环境下及工作条件下工作稳定性好，不易退化损坏；第五，形成的闭合金属环状结构制造工艺简单，不需要精确控制，成本低。由此解决了现有技术中制造工艺复杂、工艺精度要求高、制造成本较高，以及隔离深度有限、器件漏电等问题。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (13)
1.一种半导体器件，其特征在于，包括：
半导体基底；
位于所述半导体基底上的有源区，所述有源区具有栅极、源极和漏极；
位于所述半导体基底上的闭合金属环状结构，用于包围所述有源区，并通过接收正电压耗尽所述半导体基底中的空穴以形成耗尽隔离层，或者通过接收负电压耗尽所述半导体基底中的电子以形成耗尽隔离层。
2.根据权利要求1所述的半导体器件，其特征在于，所述闭合金属环状结构的外环形状为圆形、或多边形，所述闭合金属环状结构的内环形状为圆形、或多边形。
3.根据权利要求1所述的半导体器件，其特征在于，所述闭合金属环状结构的内环形状的拐角为直角、或倒角、或弧形。
4.根据权利要求1所述的半导体器件，其特征在于，所述闭合金属环状结构的环宽度大于或等于1μm且小于或等于100μm；以及，所述闭合金属环状结构的金属层厚度大于或等于0.1μm且小于或等于100μm。
5.根据权利要求1所述的半导体器件，其特征在于，所述闭合金属环状结构的内环距离所述栅极、所述源极、所述漏极的距离大于或等于1μm。
6.根据权利要求1所述的半导体器件，其特征在于，还包括：用于引出所述栅极的栅极引线和栅极引线端子，用于引出所述源极的源极引线和源极引线端子，用于引出所述漏极的漏极引线和漏极引线端子；以及，
位于所述半导体基底和所述闭合金属环状结构上的介质层，用于将所述闭合金属环状结构分别与所述栅极引线、所述源极引线、所述漏极引线绝缘，以及将所述半导体基底分别与所述栅极引线、所述源极引线、所述漏极引线绝缘。
7.根据权利要求6所述的半导体器件，其特征在于，所述介质层的材料为SiN、SiO2、SiON、Al2O3、HfO2、HfAlOx中的任意一种材料或任意至少两种材料。
8.根据权利要求1所述的半导体器件，其特征在于，所述半导体基底的材料为任意一种能够生长III族氮化物的材料；或者，所述半导体基底的材料为磷化铟、砷化镓、碳化硅、金刚石、蓝宝石、锗、硅中的任意一种材料或多种材料组合。
9.根据权利要求1所述的半导体器件，其特征在于，所述闭合金属环状结构包括至少两重环状结构；或者，
所述闭合金属环状结构包括电连接的至少两重环状结构。
10.根据权利要求1-9任一项所述的半导体器件，其特征在于，还包括：位于所述半导体基底上的沟槽隔离结构或厚氧隔离结构。
11.一种半导体器件的制造方法，其特征在于，包括：
提供半导体基底；
在所述半导体基底上形成闭合金属环状结构；
在所述闭合金属环状结构限定的所述半导体基底上形成有源区；
在所述有源区上形成栅极、源极和漏极；
其中，所述金属环状结构通过接收正电压耗尽所述半导体基底中的空穴以形成耗尽隔离层，或者通过接收负电压耗尽所述半导体基底中的电子以形成耗尽隔离层。
12.根据权利要求11所述的制造方法，其特征在于，还包括：
在所述闭合金属环状结构上以及在所述闭合金属环状结构外的所述半导体基底上形成介质层；
形成栅极引线和栅极引线端子、源极引线和源极引线端子、漏极引线和漏极引线端子。
13.根据权利要求11所述的制造方法，其特征在于，利用金属蒸发工艺、或电镀工艺、或溅射工艺形成所述闭合金属环状结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510999747.7A CN105895667B (zh) | 2015-12-28 | 2015-12-28 | 一种半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510999747.7A CN105895667B (zh) | 2015-12-28 | 2015-12-28 | 一种半导体器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105895667A CN105895667A (zh) | 2016-08-24 |
| CN105895667B true CN105895667B (zh) | 2019-07-23 |
Family
ID=57002560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510999747.7A Active CN105895667B (zh) | 2015-12-28 | 2015-12-28 | 一种半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105895667B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118039553A (zh) * | 2022-11-14 | 2024-05-14 | 无锡华润上华科技有限公司 | 沟槽隔离结构及其制造方法、半导体结构 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0531128A1 (en) * | 1991-09-04 | 1993-03-10 | Fujitsu Limited | Semiconductor device with fuse |
| CN101461065A (zh) * | 2006-03-31 | 2009-06-17 | 飞兆半导体公司 | 具有改进的边缘终端的功率器件 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6552597B1 (en) * | 2001-11-02 | 2003-04-22 | Power Integrations, Inc. | Integrated circuit with closely coupled high voltage output and offline transistor pair |
-
2015
- 2015-12-28 CN CN201510999747.7A patent/CN105895667B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0531128A1 (en) * | 1991-09-04 | 1993-03-10 | Fujitsu Limited | Semiconductor device with fuse |
| CN101461065A (zh) * | 2006-03-31 | 2009-06-17 | 飞兆半导体公司 | 具有改进的边缘终端的功率器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105895667A (zh) | 2016-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11158557B2 (en) | Semiconductor device with a passivation layer and method for producing thereof | |
| JP2017204655A5 (zh) | ||
| TWI599041B (zh) | 具有底部閘極之金氧半場效電晶體功率元件及其製作方法 | |
| CN111755512B (zh) | 一种半导体器件及其制备方法 | |
| CN107403721B (zh) | 功率金氧半导体场效晶体管的制造方法 | |
| KR20160065326A (ko) | 전력용 반도체 소자 및 그 소자의 제조 방법 | |
| TW201822295A (zh) | 屏蔽閘極溝槽式半導體裝置及其製造方法 | |
| US20200119189A1 (en) | High voltage device and manufacturing method thereof | |
| WO2012137412A1 (ja) | 半導体装置およびその製造方法 | |
| JP2012104801A (ja) | ＧａＮベースの薄膜トランジスタの製造方法 | |
| CN111129152A (zh) | 沟槽mosfet结构及其制造方法 | |
| CN105070663B (zh) | 一种碳化硅mosfet沟道自对准工艺实现方法 | |
| TW201947766A (zh) | 高電子遷移率電晶體 | |
| CN113497140A (zh) | 碳化硅场效应晶体管及其制备方法、碳化硅功率器件 | |
| EP4270490A1 (en) | Mosfet device and manufacturing method therefor | |
| CN113206148A (zh) | 沟槽mosfet及其制造方法 | |
| CN105895667B (zh) | 一种半导体器件及其制造方法 | |
| CN106935645B (zh) | 具有底部栅极的金氧半场效晶体管功率元件 | |
| CN109119473B (zh) | 一种晶体管及其制作方法 | |
| KR102568095B1 (ko) | 반도체 소자의 제조 방법 | |
| TWI524525B (zh) | 具有汲極在頂部的功率電晶體及其形成方法 | |
| KR20070073235A (ko) | 고전압 소자 및 그의 제조방법 | |
| CN116072712A (zh) | 沟槽栅半导体器件及其制造方法 | |
| US20200111906A1 (en) | High voltage device and manufacturing method thereof | |
| JP2016034001A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200731 Address after: Room 802, 8 / F, North building, complex building, No. 1699, South Zuchongzhi Road, Yushan Town, Kunshan City, Suzhou City, Jiangsu Province Patentee after: Kunshan Industrial Research Institute Third Generation Semiconductor Research Institute Co., Ltd Address before: 215300, 18, Feng Feng Road, hi tech Zone, Kunshan, Jiangsu, Suzhou Patentee before: Suzhou Nexun High Energy Semiconductor Co.,Ltd. |
|
| TR01 | Transfer of patent right |