CN113497140A - 碳化硅场效应晶体管及其制备方法、碳化硅功率器件 - Google Patents
碳化硅场效应晶体管及其制备方法、碳化硅功率器件 Download PDFInfo
- Publication number
- CN113497140A CN113497140A CN202010203642.7A CN202010203642A CN113497140A CN 113497140 A CN113497140 A CN 113497140A CN 202010203642 A CN202010203642 A CN 202010203642A CN 113497140 A CN113497140 A CN 113497140A
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- well region
- field effect
- effect transistor
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 66
- 230000005669 field effect Effects 0.000 title claims abstract description 50
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 22
- 238000002360 preparation method Methods 0.000 title abstract description 12
- -1 silicon carbide metal-oxide Chemical class 0.000 claims abstract description 74
- 239000004065 semiconductor Substances 0.000 claims abstract description 46
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 13
- 229920005591 polysilicon Polymers 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 239000002210 silicon-based material Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 14
- 229910052760 oxygen Inorganic materials 0.000 claims description 14
- 239000001301 oxygen Substances 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 238000002513 implantation Methods 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 9
- 230000005684 electric field Effects 0.000 abstract description 8
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000007888 film coating Substances 0.000 description 2
- 238000009501 film coating Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种碳化硅场效应晶体管及其制备方法、碳化硅功率器件，所述晶体管包括：上表面开设有U型槽栅的外延片，位于所述外延片下表面的漏极，包覆所述U型槽栅内壁的氧化膜，位于所述U型槽栅内的多晶硅栅，具有过孔的绝缘层，以及位于所述绝缘层之上的源极；所述外延片包括外延层和位于所述外延层下表面的衬底，所述外延层形成有p‑阱区和n+阱区，所述源极通过所述过孔与所述p‑阱区和/或所述n+阱区电连接。本发明解决了制备晶体管时，在沟槽底部因氧化膜厚度不足或底部尖锐边角处氧化膜覆盖不足容易因电场集中产生栅氧击穿，导致碳化硅金属‑氧化物半导体场效应晶体管的栅氧可靠性低的问题。
Description
技术领域
本发明实施例涉及半导体技术领域，尤其涉及一种碳化硅场效应晶体管及其制备方法、碳化硅功率器件。
背景技术
SiC U-MOSFET(碳化硅U型金属-氧化物半导体场效应晶体管)提升可靠性，可以使槽形底部结构更圆滑来解决该问题，如图1a所示，但是U型槽栅刻蚀难度较大，工艺较为复杂，底部很难形成圆滑的结构形貌。或者加入深p+区域也可进一步加强功率U-MOSFET的可靠性，引入的p+区域能够减小槽形结构边角处的电场，如图1b所示，但是本方法较为繁琐，需要控制p+区域远离槽栅侧墙，以免引起阈值电压的大幅增高。
对于可以耐更高电压的SiC MOSFET来说，对于栅氧的可靠性问题值得关注，槽栅MOSFET的氧化膜耐压可能低于碳化硅漂移区本征电压，故其击穿电压受氧化膜击穿限制。在槽栅底部设置p+屏蔽层可以很好地解决这一问题，如图2所示。与之前的深p+区域类似，p+屏蔽层也能在n型漂移区内展开大的空间电荷区，通过空间电荷区耐压能有效降低沟槽底部氧化膜的电场强度，提高器件的可靠性。p+屏蔽层通常通过离子注入形成，但是因碳化硅的硬度的问题，注入过程中，可能会导致晶格损伤。
综上，现有技术中，制备碳化硅金属-氧化物半导体场效应晶体管时，存在沟槽底部因氧化膜厚度不足或底部尖锐边角处氧化膜覆盖不足容易因电场集中产生栅氧击穿，导致碳化硅金属-氧化物半导体场效应晶体管的栅氧可靠性低的问题。
发明内容
本发明实施例提供一种碳化硅场效应晶体管及其制备方法、碳化硅功率器件，以解决制备碳化硅金属-氧化物半导体场效应晶体管时，在沟槽底部因氧化膜厚度不足或底部尖锐边角处氧化膜覆盖不足容易因电场集中产生栅氧击穿，导致碳化硅金属-氧化物半导体场效应晶体管的栅氧可靠性低的问题。
为了解决上述技术问题，本发明是这样实现的：
第一方面，本发明实施例提供了一种碳化硅金属-氧化物半导体场效应晶体管，包括：上表面开设有U型槽栅的外延片，位于所述外延片下表面的漏极，包覆所述U型槽栅内壁的氧化膜，位于所述U型槽栅内的多晶硅栅，具有过孔的绝缘层，以及位于所述绝缘层之上的源极；所述外延片包括外延层和位于所述外延层下表面的衬底，所述外延层形成有p-阱区和n+阱区，所述源极通过所述过孔与所述p-阱区和/或所述n+阱区电连接。
可选的，所述氧化膜为二氧化硅膜。
可选的，所述碳化硅金属-氧化物半导体场效应晶体管为p型或n型。
可选的，所述碳化硅金属-氧化物半导体场效应晶体管为n型，包括：上表面开设有U型槽栅的n+外延片，位于所述外延片下表面的漏极，包覆所述U型槽栅内壁的氧化膜，位于所述U型槽栅内的多晶硅栅，具有过孔的绝缘层，以及位于所述绝缘层之上的源极；所述外延片包括外延层和位于所述外延层下表面的衬底，所述外延层形成有p-阱区和n+阱区，所述源极通过所述过孔与所述n+阱区电连接。
可选的，所述碳化硅金属-氧化物半导体场效应晶体管为p型，包括：上表面开设有U型槽栅的p+外延片，位于所述外延片下表面的漏极，包覆所述U型槽栅内壁的氧化膜，位于所述U型槽栅内的多晶硅栅，具有过孔的绝缘层，以及位于所述绝缘层之上的源极；所述外延片包括外延层和位于所述外延层下表面的衬底，所述外延层形成有p-阱区和n+阱区，所述源极通过所述过孔与所述p-阱区电连接。
第二方面，本发明还提供一种碳化硅功率器件，由n个如第一方面任一所述的碳化硅金属-氧化物半导体场效应晶体管连接组成，n为大于1的正整数。
第三方面，本发明还提供一种碳化硅金属-氧化物半导体场效应晶体管的制备方法，用于制备如第一方面任一所述的碳化硅金属-氧化物半导体场效应晶体管，包括：
步骤21：提供外延片，所述外延片包括外延层和位于所述外延层下表面的衬底；
步骤22：对所述外延层进行离子注入，形成p-阱区和n+阱区；
步骤23：在所述外延层上形成U型槽栅，所述U型槽栅贯穿部分所述外延层；
步骤24：在所述U型槽栅内壁注入硅离子、氧离子或含硅化合物，再进行氧化，形成氧化膜；
步骤25：在所述U型槽栅内填充多晶硅，形成栅极；
步骤26：形成刻蚀有过孔的绝缘层；
步骤27：形成源极，所述源极通过所述过孔与所述p-阱区和/或所述n+阱区电连接；
步骤28：在所述外延片下表面形成漏极。
可选的，所述在所述U型槽栅内壁注入硅离子、氧离子或含硅化合物的注入浓度小于所述外延层自身离子浓度。
可选的，所述在所述U型槽栅内壁注入硅离子、氧离子或含硅化合物为垂直所述U型槽栅内壁底部注入硅离子、氧离子或含硅化合物。
在本发明实施例中，碳化硅金属-氧化物半导体场效应晶体管U型槽栅底部氧化膜包覆完整，具有一定的厚度，有效地防止槽栅底部电场集中导致的栅氧击穿，提高了器件的栅氧可靠性。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1a为现有技术中一种U-MOSFET元胞结构优化示意图；
图1b为现有技术中另一种U-MOSFET元胞结构优化示意图；
图2为现有技术中一种屏蔽层槽栅功率MOSFET结构示意图；
图3为本发明实施例提供的一种碳化硅金属-氧化物半导体场效应晶体管结构示意图；
图4为本发明另一实施例提供的一种碳化硅金属-氧化物半导体场效应晶体管结构示意图；
图5为本发明实施例提供的一种碳化硅金属-氧化物半导体场效应晶体管的制备方法的流程示意图；
图6为本发明实施例提供的另一种碳化硅金属-氧化物半导体场效应晶体管的制备方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种碳化硅金属-氧化物半导体场效应晶体管，请参阅图3，图3是本发明实施例提供的一种碳化硅金属-氧化物半导体场效应晶体管结构示意图，该晶体管包括：
上表面开设有U型槽栅的外延片9，位于所述外延片9下表面的漏极2，包覆所述U型槽栅内壁的氧化膜4，位于所述U型槽栅内的多晶硅栅5，具有过孔的绝缘层6，以及位于所述绝缘层6之上的源极8；所述外延片9包括外延层3和位于所述外延层3下表面的衬底1，所述外延层3形成有31和32，31和32其中之一为p-阱区，另一为n+阱区；所述源极8通过所述过孔与所述p-阱区和/或所述n+阱区电连接。
在本发明的一些实施例中，阱区31可以绕过阱区32延伸到外延层上表面直接与源极8接触，即所述源极8通过所述过孔与所述阱区32和所述阱区31电连接，如图4所示，图4是本发明另一实施例提供的一种碳化硅金属-氧化物半导体场效应晶体管结构示意图。
在本发明的一些实施例中，所述源极8下表面还设有欧姆接触金属7，所述源极通过所述欧姆接触金属7进一步与所述p-阱区和/或所述n+阱区电连接。
在本发明实施例中，碳化硅金属-氧化物半导体场效应晶体管结构简单，U型槽栅底部氧化膜包覆完整，具有一定的厚度，有效地防止槽栅底部电场集中导致的栅氧击穿，提高了器件的栅氧可靠性。在本发明的一些实施例中，可选的，所述氧化膜为二氧化硅膜。
在本发明实施例中，氧化膜为二氧化硅膜，制备方法包括但不限于在制备碳化硅金属-氧化物半导体场效应晶体管时，向U型槽栅底部注入硅离子、氧离子或含硅化合物。通过Si元素的注入，U型槽栅底部更易于氧化，在相同的氧化条件过程中加厚了U型槽栅底部的栅氧厚度。
在本发明的一些实施例中，可选的，所述碳化硅金属-氧化物半导体场效应晶体管为p型或n型。
在本发明的一些实施例中，可选的，所述碳化硅金属-氧化物半导体场效应晶体管为n型，请参阅图3，当所述晶体管为n型时，所述衬底为n+衬底，所述外延层为n-外延层，所述p-阱区位于31处，所述n+阱区位于32处，即所述晶体管包括：
上表面开设有U型槽栅的n+外延片9，位于所述外延片9下表面的漏极2，包覆所述U型槽栅内壁的氧化膜4，位于所述U型槽栅内的多晶硅栅5，具有过孔的绝缘层6，以及位于所述绝缘层6之上的源极8；所述外延片9包括外延层3和位于所述外延层3下表面的衬底1，所述外延层3形成有31和32，所述源极8通过所述过孔与所述32电连接。
在本发明实施例中，n型碳化硅金属-氧化物半导体场效应晶体管制备工艺简单，氧化膜包覆完整，具有一定的厚度，外延层的晶格损伤小，器件的栅氧性能高。
在本发明的一些实施例中，可选的，所述碳化硅金属-氧化物半导体场效应晶体管为p型，请参阅图3，当所述晶体管为p型时，所述衬底为p+衬底，所述外延层为p-外延层，所述n+阱区位于31处，所述p-阱区位于32处，即所述晶体管包括：
上表面开设有U型槽栅的p+外延片9，位于所述外延片9下表面的漏极2，包覆所述U型槽栅内壁的氧化膜4，位于所述U型槽栅内的多晶硅栅5，具有过孔的绝缘层6，以及位于所述绝缘层6之上的源极8；所述外延片9包括外延层3和位于所述外延层3下表面的衬底1，所述外延层3形成有31和32，所述源极8通过所述过孔与所述32电连接。
在本发明实施例中，p型碳化硅金属-氧化物半导体场效应晶体管制备工艺简单，氧化膜包覆完整，具有一定的厚度，外延层的晶格损伤小，器件的栅氧性能高。
本发明实施例还提供了一种碳化硅功率器件，由n个如上述任一实施例所述的碳化硅金属-氧化物半导体场效应晶体管连接组成，n为大于1的正整数，常用连接方式为多个碳化硅金属-氧化物半导体场效应晶体管并联连接。
在本发明实施例中，碳化硅功率器件结构简单，氧化膜包覆完整，具有一定的厚度，栅氧可靠性高。
本发明实施例还提供了一种碳化硅金属-氧化物半导体场效应晶体管的制备方法，用于制备如上述实施例任一所述的碳化硅金属-氧化物半导体场效应晶体管，请参阅图5，所述方法包括：
步骤21：提供外延片，所述外延片包括外延层和位于所述外延层下表面的衬底；
步骤22：对所述外延层进行离子注入，形成p-阱区和n+阱区；
步骤23：在所述外延层上形成U型槽栅，所述U型槽栅贯穿部分所述外延层；
步骤24：在所述U型槽栅内壁注入硅离子、氧离子或含硅化合物，再进行氧化，形成氧化膜；
步骤25：在所述U型槽栅内填充多晶硅，形成栅极；
步骤26：形成刻蚀有过孔的绝缘层；
步骤27：形成源极，所述源极通过所述过孔与所述p-阱区和/或所述n+阱区电连接；
步骤28：在所述外延片下表面形成漏极。
在本发明实施例中，p-阱区和n+阱区可以通过对所述外延层分别进行离子注入形成；所述在所述外延层上形成U型槽栅通常采用在所述外延层上进行刻蚀形成；在在所述U型槽栅内壁注入硅离子、氧离子或含硅化合物，再进行高温氧化，形成氧化膜；此时，所述U型槽栅底部形成硅离子区域，由于含硅元素的碳化硅材料氧化速率比碳化硅高，因此在相同的氧化条件下，所述U型槽栅底部能氧化出更厚更平滑的氧化膜；加厚U型槽栅底部的氧化膜厚度，能防止沟槽底部电场集中导致的栅氧击穿，且本制备方法对器件性能影响小，优势明显。
在本发明的一些实施例中，可选的，所述在所述U型槽栅内壁注入硅离子、氧离子或含硅化合物的注入浓度小于所述外延层自身离子浓度。在本发明实施例中，本制备方法对外延层的晶格损伤小：虽然使用了离子注入工艺，但其目的在于加速注入区域的氧化速率，其注入浓度小，对晶格损伤小；另外，在氧化过程中，损伤区域在氧化过程中转化为氧化膜，不会在外延层中产生残留；且因其注入功率低于涉及产品制备过程中的其他注入功率的最大值，也不需要增添额外的设备，易于操作。
在本发明的一些实施例中，可选的，所述在所述U型槽栅内壁注入硅离子、氧离子或含硅化合物为垂直所述U型槽栅内壁底部注入硅离子或含硅化合物。
在本发明实施例中，垂直于所述U型槽栅内壁底部注入硅离子、氧离子或含硅化合物能够在同等条件下更高效地得到更厚的氧化膜。
以制备n型碳化硅金属-氧化物半导体场效应晶体管为例，硅离子或含硅化合物注入过程如图6所示。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本发明的保护之内。
Claims (9)
1.一种碳化硅金属-氧化物半导体场效应晶体管，其特征在于，包括：上表面开设有U型槽栅的外延片，位于所述外延片下表面的漏极，包覆所述U型槽栅内壁的氧化膜，位于所述U型槽栅内的多晶硅栅，具有过孔的绝缘层，以及位于所述绝缘层之上的源极；所述外延片包括外延层和位于所述外延层下表面的衬底，所述外延层形成有p-阱区和n+阱区，所述源极通过所述过孔与所述p-阱区和/或所述n+阱区电连接。
2.根据权利要求1所述的碳化硅金属-氧化物半导体场效应晶体管，其特征在于，所述包覆所述U型槽栅内壁的氧化膜为二氧化硅膜。
3.根据权利要求1所述的碳化硅金属-氧化物半导体场效应晶体管，其特征在于，所述碳化硅金属-氧化物半导体场效应晶体管为p型或n型。
4.根据权利要求3所述的碳化硅金属-氧化物半导体场效应晶体管，其特征在于，所述碳化硅金属-氧化物半导体场效应晶体管为n型，包括：上表面开设有U型槽栅的n+外延片，位于所述外延片下表面的漏极，包覆所述U型槽栅内壁的氧化膜，位于所述U型槽栅内的多晶硅栅，具有过孔的绝缘层，以及位于所述绝缘层之上的源极；所述外延片包括外延层和位于所述外延层下表面的衬底，所述外延层形成有p-阱区和n+阱区，所述源极通过所述过孔与所述n+阱区电连接。
5.根据权利要求3所述的碳化硅金属-氧化物半导体场效应晶体管，其特征在于，所述碳化硅金属-氧化物半导体场效应晶体管为p型，包括：上表面开设有U型槽栅的p+外延片，位于所述外延片下表面的漏极，包覆所述U型槽栅内壁的氧化膜，位于所述U型槽栅内的多晶硅栅，具有过孔的绝缘层，以及位于所述绝缘层之上的源极；所述外延片包括外延层和位于所述外延层下表面的衬底，所述外延层形成有p-阱区和n+阱区，所述源极通过所述过孔与所述p-阱区电连接。
6.一种碳化硅功率器件，其特征在于，由n个如权利要求1-5任一所述的碳化硅金属-氧化物半导体场效应晶体管连接组成，n为大于1的正整数。
7.一种碳化硅金属-氧化物半导体场效应晶体管的制备方法，其特征在于，用于制备如权利要求1-5任一项所述的碳化硅金属-氧化物半导体场效应晶体管，包括：
步骤21：提供外延片，所述外延片包括外延层和位于所述外延层下表面的衬底；
步骤22：对所述外延层进行离子注入，形成p-阱区和n+阱区；
步骤23：在所述外延层上形成U型槽栅，所述U型槽栅贯穿部分所述外延层；
步骤24：在所述U型槽栅内壁注入硅离子、氧离子或含硅化合物，再进行氧化，形成氧化膜；
步骤25：在所述U型槽栅内填充多晶硅，形成栅极；
步骤26：形成刻蚀有过孔的绝缘层；
步骤27：形成源极，所述源极通过所述过孔与所述p-阱区和/或所述n+阱区电连接；
步骤28：在所述外延片下表面形成漏极。
8.根据权利要求7所述的碳化硅金属-氧化物半导体场效应晶体管的制备方法，其特征在于，所述在所述U型槽栅内壁注入硅离子、氧离子或含硅化合物的注入浓度小于所述外延层自身离子浓度。
9.根据权利要求7所述的碳化硅金属-氧化物半导体场效应晶体管的制备方法，其特征在于，所述在所述U型槽栅内壁注入硅离子、氧离子或含硅化合物为垂直所述U型槽栅内壁底部注入硅离子、氧离子或含硅化合物。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010203642.7A CN113497140A (zh) | 2020-03-20 | 2020-03-20 | 碳化硅场效应晶体管及其制备方法、碳化硅功率器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010203642.7A CN113497140A (zh) | 2020-03-20 | 2020-03-20 | 碳化硅场效应晶体管及其制备方法、碳化硅功率器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113497140A true CN113497140A (zh) | 2021-10-12 |
Family
ID=77993826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010203642.7A Pending CN113497140A (zh) | 2020-03-20 | 2020-03-20 | 碳化硅场效应晶体管及其制备方法、碳化硅功率器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113497140A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023130798A1 (zh) * | 2022-01-04 | 2023-07-13 | 湖北九峰山实验室 | 碳化硅mosfet器件及其制作方法 |
| CN117174756A (zh) * | 2023-10-25 | 2023-12-05 | 北京昕感科技有限责任公司 | 具有双重多层屏蔽结构的SiC MOSFET元胞结构、器件及制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007165657A (ja) * | 2005-12-14 | 2007-06-28 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法および半導体装置 |
| CN107946180A (zh) * | 2017-11-27 | 2018-04-20 | 北京品捷电子科技有限公司 | 一种在碳化硅基片上快速生长氧化层的方法 |
| WO2019237654A1 (zh) * | 2018-06-11 | 2019-12-19 | 重庆伟特森电子科技有限公司 | 一种在碳化硅基片上生长氧化层的方法 |
-
2020
- 2020-03-20 CN CN202010203642.7A patent/CN113497140A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007165657A (ja) * | 2005-12-14 | 2007-06-28 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法および半導体装置 |
| CN107946180A (zh) * | 2017-11-27 | 2018-04-20 | 北京品捷电子科技有限公司 | 一种在碳化硅基片上快速生长氧化层的方法 |
| WO2019237654A1 (zh) * | 2018-06-11 | 2019-12-19 | 重庆伟特森电子科技有限公司 | 一种在碳化硅基片上生长氧化层的方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023130798A1 (zh) * | 2022-01-04 | 2023-07-13 | 湖北九峰山实验室 | 碳化硅mosfet器件及其制作方法 |
| CN117174756A (zh) * | 2023-10-25 | 2023-12-05 | 北京昕感科技有限责任公司 | 具有双重多层屏蔽结构的SiC MOSFET元胞结构、器件及制备方法 |
| CN117174756B (zh) * | 2023-10-25 | 2024-01-23 | 北京昕感科技有限责任公司 | 具有双重多层屏蔽结构的SiC MOSFET元胞结构、器件及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11094810B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| US10665677B2 (en) | Semiconductor device | |
| US5930630A (en) | Method for device ruggedness improvement and on-resistance reduction for power MOSFET achieved by novel source contact structure | |
| WO2018052098A1 (ja) | 半導体装置およびその製造方法 | |
| CN107316899B (zh) | 半超结器件及其制造方法 | |
| CN107799587A (zh) | 一种逆阻型igbt及其制造方法 | |
| TW201426882A (zh) | 用於負載開關和直流－直流器件的高密度ｍｏｓｆｅｔ的器件結構及其制備方法 | |
| TW201336083A (zh) | 在溝槽ｄｍｏｓ中製備帶有階梯厚度的閘極氧化物的方法 | |
| KR20130031205A (ko) | 반도체 장치 및 그 제조 방법 | |
| US20160155821A1 (en) | Methods for Producing a Vertical Semiconductor and a Trench Gate Field Effect Semiconductor Device | |
| CN113497140A (zh) | 碳化硅场效应晶体管及其制备方法、碳化硅功率器件 | |
| US8575688B2 (en) | Trench device structure and fabrication | |
| JPH01192175A (ja) | 半導体装置 | |
| CN114497201A (zh) | 集成体继流二极管的场效应晶体管、其制备方法及功率器件 | |
| CN113659009A (zh) | 体内异性掺杂的功率半导体器件及其制造方法 | |
| KR101386132B1 (ko) | 트렌치 구조를 갖는 ＳｉＣ ＭＯＳＦＥＴ 및 그 제조방법 | |
| EP4336561A1 (en) | Insulated gate bipolar transistor with super junction structure, and preparation method therefor | |
| CN210607276U (zh) | 一种基于肖特基结构的沟槽式功率器件 | |
| CN113838914A (zh) | 具有分离栅结构的ret igbt器件结构及制作方法 | |
| CN113990935A (zh) | 一种沟槽碳化硅mosfet器件及其制备方法 | |
| CN111276476B (zh) | 半导体器件制备方法 | |
| CN112309853A (zh) | 屏蔽栅极沟槽结构的制备方法 | |
| CN104253045A (zh) | Vdmos器件及其制造方法 | |
| TW201907564A (zh) | 具有改善的傳導性和高反向偏壓效能的垂直功率電晶體 | |
| US20220302289A1 (en) | Semiconductor device and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |