CN113990935A - 一种沟槽碳化硅mosfet器件及其制备方法 - Google Patents
一种沟槽碳化硅mosfet器件及其制备方法 Download PDFInfo
- Publication number
- CN113990935A CN113990935A CN202111411447.4A CN202111411447A CN113990935A CN 113990935 A CN113990935 A CN 113990935A CN 202111411447 A CN202111411447 A CN 202111411447A CN 113990935 A CN113990935 A CN 113990935A
- Authority
- CN
- China
- Prior art keywords
- epitaxial layer
- silicon carbide
- mosfet device
- carbide mosfet
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 47
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 46
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 238000002347 injection Methods 0.000 claims abstract description 22
- 239000007924 injection Substances 0.000 claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 11
- 238000000137 annealing Methods 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims 2
- 230000005684 electric field Effects 0.000 abstract description 12
- 239000000463 material Substances 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- -1 nitrogen ion Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
Abstract
本发明公开一种沟槽碳化硅MOSFET器件及其制备方法，该沟槽碳化硅MOSFET器件包括：N‑外延层；至少两个P+型注入区，悬浮设置于N‑外延层内；沟槽栅结构，沟槽栅结构的两个底角分别与两个P+型注入区接触。增强了栅氧的可靠性，特别有效降低栅槽底部和侧面氧化层的电场强度，提高栅氧可靠性；浮空式P型埋层反向阻断时形成耗尽区，使器件的反向耐压特性得到明显改善；减少了栅漏接触面积，降低了栅漏电容，提升开关速率。
Description
技术领域
本发明属于半导体技术领域，更具体地，本发明涉及一种沟槽碳化硅MOSFET器件及其制备方法。
背景技术
碳化硅(SiC)材料作为第三代宽禁带半导体材料的代表之一，具有禁带宽度大、高临界场强、高热导率、高载流子饱和速率、高功率密度等优点。SiC可以通过热氧化得到氧化物材料(SiO2)，从而使得基于碳化硅材料的MOSFET器件和电路研制成为可能。与其他类型的SiC电力电子器件相比，SiC MOSFET具有高开关速度、高反向阻断电压等优势，而且驱动电路简单，与现有的电力电子器件(硅基功率MOS FET和IGBT)兼容性好，已在开关稳压电源、汽车电子以及功率放大器等方面取得广泛的应用。
SiC MOSFET器件结构的发展从LDMOS(横向平面双扩散MOSFET),VMOS FET(V型槽MOSFET)到VDMOSFET(垂直双扩散MOSFET),再到沟槽MOSFET(Trench MOSFET)。沟槽MOSFET和平面型MOSFET相比，导电沟道位于垂直方向，减小了元胞尺寸，使得器件电流密度显著提升，同时因为消除了平面型的JEFT电阻，所以降低了器件的导通电阻。
SiC的临界击穿电场是Si的6-7倍，但是，更高的临界击穿电场导致了碳化硅MOSFET器件在击穿时，栅氧化层中的电场远远大于硅基MOSFET器件氧化层中的电场，在碳化硅器件发生击穿时，体内的最大电场强度可以达到3M/cm，由高斯定理得知，栅氧化层的电场超过7M/cm，使得栅氧化层的可靠性大大降低，特别是沟槽结构底部槽角处会存在电场集中，影响器件可靠性。因此，如何避免栅沟槽底部的电场集中问题是SiC MOSFET研究的一个重要课题。
现在解决栅槽电场集中的方式一般会在底部制备P+屏蔽区保护结构，这样可以使器件击穿时栅氧化层的电场强度大大的减小，增强了栅氧化层的可靠性，位于沟槽底部的屏蔽栅可以使沟槽底部和拐角处的氧化层得到较强的保护，但槽侧壁的氧化层在阻断状态仍会受到高电场的潜在挑战。
发明内容
本发明提供一种沟槽碳化硅MOSFET器件，旨在改善上述问题。
本发明是这样实现的，一种沟槽碳化硅MOSFET器件，所述沟槽碳化硅MOSFET器件包括：
N-外延层；
至少两个P+型注入区，悬浮设置于N-外延层内；
沟槽栅结构，沟槽栅结构的两个底角分别与两个P+型注入区接触。
进一步的，N-外延层由N-外延层Ⅰ及N-外延层Ⅱ组成，其中P+型注入区位于N-外延层Ⅰ的顶部。
进一步的，多个P+型注入区等距排列。
进一步的，所述沟槽栅结构由多晶硅介质层及包裹多晶硅介质层的凹形栅介质组成。
进一步的，在终端区域的N-外延层顶部设置有P+场限环。
进一步的，沟槽碳化硅MOSFET器件包括：
沟槽栅结构两侧的N-外延层顶部设置的P型基区，P型基区的上并列设置有N+源区及P+欧姆接触区，N+源区及P+欧姆接触区上设置源极金属层。
本发明是这样实现的，一种沟槽碳化硅MOSFET器件的制备方法，所述方法具体包括如下步骤：
步骤1、在SiC衬底上制作N-外延层Ⅰ；
步骤2、在N-外延层Ⅰ的顶部通过离子注入形成多个P+型注入区；
步骤3、在N-外延层Ⅰ上外延N-外延层Ⅱ，其中，N-外延层Ⅰ中的电子浓度与N-外延层Ⅰ中的电子浓度相同；
步骤4、在N-外延层Ⅱ的顶部通过离子注入形成P型基区；
步骤5、P型基区分别进行离子注入形成P+欧姆接触及N+源区；
步骤6、高温退火后，对N-外延层进行沟槽刻蚀，沟槽的两个底角分别位于两个P+型注入区；
步骤7、进行栅氧生长，形成栅介质，并采用NO退火；
步骤8、在栅介质上制作多晶硅介质层，在多晶硅介质层上制备栅极；
步骤9、在SiC衬底背面制作漏极；
步骤10、在P+接触区和N+源区上制作源极。
进一步的，在步骤S5之后还包括：
步骤11、对终端区域进行场限环P型注入。
本发明提供的沟槽碳化硅MOSFET器件具有如下有益技术效果：
1)通过在沟槽底部制备P+型浮游结屏蔽层，可以使沟槽底部和拐角处的氧化层得到较强的保护，增强了栅氧的可靠性，进一步提升器件的整体可靠性；2)P+浮游结在施加反向阻断电压时，可以形成耗尽层；3)在沟槽栅下面形成p+型浮游结屏蔽层，间接减少了栅极和漏极之间的接触面积，根据Cgd和Sgd之间成正比例的关系，可以有效的减少Cgd，从而提升了器件在开关过程中的速率。
附图说明
图1为本发明提供的沟槽碳化硅MOSFET器件结构示意图；
图2为本发明实施例提供的沟槽碳化硅MOSFET器件的制备方法流程图；
1.漏极、2.SiC衬底、3.N-外延层、4.P+型埋层、5.P型基区、6.N+源区、7.P+欧姆接触区、8.源极金属、9.多晶硅介质层、10.栅介质、11.P+场限环、12.栅极金属。
具体实施方式
下面对照附图，通过对实施例的描述，对本发明的具体实施方式作进一步详细的说明，以帮助本领域的技术人员对本发明的发明构思、技术方案有更完整、准确和深入的理解。
图1为本发明提供的沟槽碳化硅MOSFET器件结构示意图，为了便于说明，仅示出与本发明实施例相关的部分。
该沟槽碳化硅MOSFET器件包括：
SiC衬底2，位于SiC衬底2正面的N-外延层3，位于SiC衬底2背面的漏极1；
在N-外延层3内悬浮设置至少P+型埋层4，P+型埋层4由至少两个P+型注入区组成，所有的P+型注入区之间等距排列；
沟槽栅结构，由多晶硅介质层9及包裹多晶硅介质层9的沟形栅介质10组成，沟槽栅结构的两个底角分别与两个P+型注入区接触，在沟槽栅结构的顶部设有栅极金属12；
P型基区5，设于沟槽栅结构两侧的N-外延层3顶部，P型基区5的上并列设置有N+源区6及P+欧姆接触区7，N+源区6及P+欧姆接触区7上设置源极金属层8，器件的最顶层淀积隔离栅级和源极的隔离介质。
在本发明实施例中，N-外延层由N-外延层Ⅰ及N-外延层Ⅱ组成，其中，P+型注入区位于N-外延层Ⅰ的顶部。
在本发明实施例中，在终端区域的N-外延层顶部设置有P+场限环11。
图2为本发明实施例提供的沟槽碳化硅MOSFET器件的制备方法流程图，该方法具体包括如下步骤：
步骤1、在SiC衬底2上制作N-外延层Ⅰ；
步骤2、在N-外延层Ⅰ的顶部通过Al离子注入形成P+型埋层4；
步骤3、在N-外延层Ⅰ上外延N-外延层Ⅱ，其中，N-外延层Ⅰ中的电子浓度与N-外延层Ⅰ中的电子浓度相同；
步骤4、在N-外延层Ⅱ的顶部通过Al离子注入形成P型基区5；
步骤5、P型基区5分别进行Al离子注入形成P+欧姆接触7和N+源区6，P+欧姆接触7处的Al离子浓度及N+源区6的氮离子浓度大于为1e19cm-3-1e20cm-3，以便能够形成欧姆接触；
步骤6、对终端区域进行场限环P型注入；
步骤7、高温退火；
步骤8、高温退火后，对N-外延层进行沟槽刻蚀，沟槽的两个底角分别位于两个P+型注入区；
步骤9、进行栅氧生长，形成栅介质10，并采用NO退火工艺提高栅氧质量，降低界面态密度，栅介质的材料为SiO2；
步骤10、在栅介质10上制作多晶硅介质层9，在多晶硅介质层9上制备栅极；
步骤11、在SiC衬底背面制作漏极1；
步骤12、在P+接触区和N+源区上制作源极8。
本发明提供的沟槽碳化硅MOSFET器件具有如下有益技术效果：
1)通过在沟槽底部制备P+型浮游结屏蔽层，可以使沟槽底部和拐角处的氧化层得到较强的保护，增强了栅氧的可靠性，进一步提升器件的整体可靠性；2)P+浮游结在施加反向阻断电压时，可以形成耗尽层；3)在沟槽栅下面形成p+型浮游结屏蔽层，间接减少了栅极和漏极之间的接触面积，根据Cgd和Sgd之间成正比例的关系，可以有效的减少Cgd，从而提升了器件在开关过程中的速率。
上面结合附图对本发明进行了示例性描述，显然本发明具体实现并不受上述方式的限制，只要采用了本发明的方法构思和技术方案进行的各种非实质性的改进，或未经改进将本发明的构思和技术方案直接应用于其它场合的，均在本发明的保护范围之内。
Claims (8)
1.一种沟槽碳化硅MOSFET器件，其特征在于，所述沟槽碳化硅MOSFET器件包括：
N-外延层；
至少两个P+型注入区，悬浮设置于N-外延层内；
沟槽栅结构，沟槽栅结构的两个底角分别与两个P+型注入区接触。
2.如权利要求1所述沟槽碳化硅MOSFET器件，其特征在于，N-外延层由N-外延层Ⅰ及N-外延层Ⅱ组成，其中P+型注入区位于N-外延层Ⅰ的顶部。
3.如权利要求1所述沟槽碳化硅MOSFET器件，其特征在于，多个P+型注入区等距排列。
4.如权利要求1所述沟槽碳化硅MOSFET器件，其特征在于，所述沟槽栅结构由多晶硅介质层及包裹多晶硅介质层的凹形栅介质组成。
5.如权利要求1所述沟槽碳化硅MOSFET器件，其特征在于，在终端区域的N-外延层顶部设置有P+场限环。
6.如权利要求1所述沟槽碳化硅MOSFET器件，其特征在于，沟槽碳化硅MOSFET器件包括：
沟槽栅结构两侧的N-外延层顶部设置的P型基区，P型基区的上并列设置有N+源区及P+欧姆接触区，N+源区及P+欧姆接触区上设置源极金属层。
7.权利要求1至6任一权利要求所述沟槽碳化硅MOSFET器件的制备方法，其特征在于，所述方法具体包括如下步骤：
步骤1、在SiC衬底上制作N-外延层Ⅰ；
步骤2、在N-外延层Ⅰ的顶部通过离子注入形成多个P+型注入区；
步骤3、在N-外延层Ⅰ上外延N-外延层Ⅱ，其中，N-外延层Ⅰ中的电子浓度与N-外延层Ⅰ中的电子浓度相同；
步骤4、在N-外延层Ⅱ的顶部通过离子注入形成P型基区；
步骤5、P型基区分别进行离子注入形成P+欧姆接触及N+源区；
步骤6、高温退火后，对N-外延层进行沟槽刻蚀，沟槽的两个底角分别位于两个P+型注入区；
步骤7、进行栅氧生长，形成栅介质，并采用NO退火；
步骤8、在栅介质上制作多晶硅介质层，在多晶硅介质层上制备栅极；
步骤9、在SiC衬底背面制作漏极；
步骤10、在P+接触区和N+源区上制作源极。
8.如权利要求7所述沟槽碳化硅MOSFET器件的制备方法，其特征在于，在步骤S5之后还包括：
步骤11、对终端区域进行场限环P型注入。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111411447.4A CN113990935A (zh) | 2021-11-25 | 2021-11-25 | 一种沟槽碳化硅mosfet器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111411447.4A CN113990935A (zh) | 2021-11-25 | 2021-11-25 | 一种沟槽碳化硅mosfet器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113990935A true CN113990935A (zh) | 2022-01-28 |
Family
ID=79731783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111411447.4A Pending CN113990935A (zh) | 2021-11-25 | 2021-11-25 | 一种沟槽碳化硅mosfet器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113990935A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115579382A (zh) * | 2022-12-12 | 2023-01-06 | 深圳市森国科科技股份有限公司 | 半导体器件的终端结构及其半导体器件 |
-
2021
- 2021-11-25 CN CN202111411447.4A patent/CN113990935A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115579382A (zh) * | 2022-12-12 | 2023-01-06 | 深圳市森国科科技股份有限公司 | 半导体器件的终端结构及其半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8237195B2 (en) | Power MOSFET having a strained channel in a semiconductor heterostructure on metal substrate | |
| CN108682624B (zh) | 一种具有复合栅的igbt芯片制作方法 | |
| CN106783851A (zh) | 集成肖特基二极管的SiCJFET器件及其制作方法 | |
| US11342433B2 (en) | Silicon carbide devices, semiconductor devices and methods for forming silicon carbide devices and semiconductor devices | |
| US20230369486A1 (en) | Gate trench power semiconductor devices having improved deep shield connection patterns | |
| CN116387362A (zh) | 一种集成HJD的SiC UMOSFET器件及其制备方法 | |
| CN115579397A (zh) | 双级沟槽栅碳化硅mosfet及其制备方法 | |
| CN112259598A (zh) | 一种沟槽型mosfet器件及其制备方法 | |
| CN113421927A (zh) | 一种逆导SiC MOSFET器件及其制造方法 | |
| CN113990935A (zh) | 一种沟槽碳化硅mosfet器件及其制备方法 | |
| CN219419037U (zh) | 一种沟槽型碳化硅mosfet器件 | |
| CN115148826B (zh) | 一种深沟槽碳化硅jfet结构的制作方法 | |
| CN114823910B (zh) | 短沟道沟槽型碳化硅晶体管及其制造方法 | |
| CN116364778A (zh) | 一种集成HJD的SiC VDMOSFET器件及其制备方法 | |
| CN116314302A (zh) | 一种沟槽型碳化硅mosfet器件的制造方法 | |
| CN115425065A (zh) | 一种碳化硅igbt器件及其制造方法 | |
| CN115377070A (zh) | 一种低反向导通压降的SiC MOSFET器件 | |
| CN113972261A (zh) | 碳化硅半导体器件及制备方法 | |
| CN218996721U (zh) | 一种沟槽碳化硅mosfet器件 | |
| CN107863378B (zh) | 超结mos器件及其制造方法 | |
| CN111509037A (zh) | 一种带有槽型jfet的碳化硅mos器件及其制备工艺 | |
| CN214279983U (zh) | 一种结型场效应晶体管器件 | |
| US20170154965A1 (en) | Semiconductor Device | |
| CN213212168U (zh) | 一种沟槽型mosfet器件 | |
| CN117727792B (zh) | 超结碳化硅晶体管的结构、制造方法及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 241000 1803, building 3, service outsourcing park, Wuhu high tech Industrial Development Zone, Anhui Province Applicant after: Anhui Changfei Advanced Semiconductor Co.,Ltd. Address before: 241000 1803, building 3, service outsourcing park, high tech Industrial Development Zone, Yijiang District, Wuhu City, Anhui Province Applicant before: WUHU QIDI SEMICONDUCTOR Co.,Ltd. |
|
| CB02 | Change of applicant information |