CN218996721U - 一种沟槽碳化硅mosfet器件 - Google Patents

Abstract

本实用新型公开一种沟槽碳化硅MOSFET器件，包括：N‑外延层；至少两个P+型注入区，悬浮设置于N‑外延层内；沟槽栅结构，沟槽栅结构的两个底角分别与两个P+型注入区接触。增强了栅氧的可靠性，特别有效降低栅槽底部和侧面氧化层的电场强度，提高栅氧可靠性；浮空式P型埋层反向阻断时形成耗尽区，使器件的反向耐压特性得到明显改善；减少了栅漏接触面积，降低了栅漏电容，提升开关速率。

Description

一种沟槽碳化硅MOSFET器件

技术领域

本实用新型属于半导体技术领域，更具体地，本实用新型涉及一种沟槽碳化硅MOSFET器件。

背景技术

碳化硅(SiC)材料作为第三代宽禁带半导体材料的代表之一，具有禁带宽度大、高临界场强、高热导率、高载流子饱和速率、高功率密度等优点。SiC可以通过热氧化得到氧化物材料(SiO₂)，从而使得基于碳化硅材料的MOSFET器件和电路研制成为可能。与其他类型的SiC电力电子器件相比，SiC MOSFET具有高开关速度、高反向阻断电压等优势，而且驱动电路简单，与现有的电力电子器件(硅基功率MOS FET和IGBT)兼容性好，已在开关稳压电源、汽车电子以及功率放大器等方面取得广泛的应用。

SiC MOSFET器件结构的发展从LDMOS(横向平面双扩散MOSFET),VMOS FET(V型槽MOSFET)到VDMOSFET(垂直双扩散MOSFET),再到沟槽MOSFET(Trench MOSFET)。沟槽MOSFET和平面型MOSFET相比，导电沟道位于垂直方向，减小了元胞尺寸，使得器件电流密度显著提升，同时因为消除了平面型的JEFT电阻，所以降低了器件的导通电阻。

SiC的临界击穿电场是Si的6-7倍，但是，更高的临界击穿电场导致了碳化硅MOSFET器件在击穿时，栅氧化层中的电场远远大于硅基MOSFET器件氧化层中的电场，在碳化硅器件发生击穿时，体内的最大电场强度可以达到3M/cm，由高斯定理得知，栅氧化层的电场超过7M/cm，使得栅氧化层的可靠性大大降低，特别是沟槽结构底部槽角处会存在电场集中，影响器件可靠性。因此，如何避免栅沟槽底部的电场集中问题是SiC MOSFET研究的一个重要课题。

现在解决栅槽电场集中的方式一般会在底部制备P+屏蔽区保护结构，这样可以使器件击穿时栅氧化层的电场强度大大的减小，增强了栅氧化层的可靠性，位于沟槽底部的屏蔽栅可以使沟槽底部和拐角处的氧化层得到较强的保护，但槽侧壁的氧化层在阻断状态仍会受到高电场的潜在挑战。

实用新型内容

本实用新型提供一种沟槽碳化硅MOSFET器件，旨在改善上述问题。

本实用新型是这样实现的，一种沟槽碳化硅MOSFET器件，所述沟槽碳化硅MOSFET器件包括：

N-外延层；

至少两个P+型注入区，悬浮设置于N-外延层内；

沟槽栅结构，沟槽栅结构的两个底角分别与两个P+型注入区接触。

进一步的，N-外延层由N-外延层Ⅰ及N-外延层Ⅱ组成，其中P+型注入区位于N-外延层Ⅰ的顶部。

进一步的，多个P+型注入区等距排列。

进一步的，所述沟槽栅结构由多晶硅介质层及包裹多晶硅介质层的凹形栅介质组成。

进一步的，在终端区域的N-外延层顶部设置有P+场限环。

进一步的，沟槽碳化硅MOSFET器件包括：

沟槽栅结构两侧的N-外延层顶部设置的P型基区，P型基区的上并列设置有N+源区及P+欧姆接触区，N+源区及P+欧姆接触区上设置源极金属层。

本实用新型提供的沟槽碳化硅MOSFET器件具有如下有益技术效果：

1)通过在沟槽底部制备P+型浮游结屏蔽层，可以使沟槽底部和拐角处的氧化层得到较强的保护，增强了栅氧的可靠性，进一步提升器件的整体可靠性；2)P+浮游结在施加反向阻断电压时，可以形成耗尽层；3)在沟槽栅下面形成p+型浮游结屏蔽层，间接减少了栅极和漏极之间的接触面积，根据Cgd和Sgd之间成正比例的关系，可以有效的减少Cgd，从而提升了器件在开关过程中的速率。

附图说明

图1为本实用新型提供的沟槽碳化硅MOSFET器件结构示意图；

1.漏极、2.SiC衬底、3.N-外延层、4.P+型埋层、5.P型基区、6.N+源区、7.P+欧姆接触区、8.源极金属、9.多晶硅介质层、10.栅介质、11.P+场限环、12.栅极金属。

具体实施方式

下面对照附图，通过对实施例的描述，对本实用新型的具体实施方式作进一步详细的说明，以帮助本领域的技术人员对本实用新型的实用新型构思、技术方案有更完整、准确和深入的理解。

图1为本实用新型提供的沟槽碳化硅MOSFET器件结构示意图，为了便于说明，仅示出与本实用新型实施例相关的部分。

该沟槽碳化硅MOSFET器件包括：

SiC衬底2，位于SiC衬底2正面的N-外延层3，位于SiC衬底2背面的漏极1；

在N-外延层3内悬浮设置至少P+型埋层4，P+型埋层4由至少两个P+型注入区组成，所有的P+型注入区之间等距排列；

沟槽栅结构，由多晶硅介质层9及包裹多晶硅介质层9的沟形栅介质10组成，沟槽栅结构的两个底角分别与两个P+型注入区接触，在沟槽栅结构的顶部设有栅极金属12；

P型基区5，设于沟槽栅结构两侧的N-外延层3顶部，P型基区5的上并列设置有N+源区6及P+欧姆接触区7，N+源区6及P+欧姆接触区7上设置源极金属层8，器件的最顶层淀积隔离栅级和源极的隔离介质。

在本实用新型实施例中，N-外延层由N-外延层Ⅰ及N-外延层Ⅱ组成，其中，P+型注入区位于N-外延层Ⅰ的顶部。

在本实用新型实施例中，在终端区域的N-外延层顶部设置有P+场限环11。

本实用新型提供的沟槽碳化硅MOSFET器件具有如下有益技术效果：

1)通过在沟槽底部制备P+型浮游结屏蔽层，可以使沟槽底部和拐角处的氧化层得到较强的保护，增强了栅氧的可靠性，进一步提升器件的整体可靠性；2)P+浮游结在施加反向阻断电压时，可以形成耗尽层；3)在沟槽栅下面形成p+型浮游结屏蔽层，间接减少了栅极和漏极之间的接触面积，根据Cgd和Sgd之间成正比例的关系，可以有效的减少Cgd，从而提升了器件在开关过程中的速率。

上面结合附图对本实用新型进行了示例性描述，显然本实用新型具体实现并不受上述方式的限制，只要采用了本实用新型的方法构思和技术方案进行的各种非实质性的改进，或未经改进将本实用新型的构思和技术方案直接应用于其它场合的，均在本实用新型的保护范围之内。

Claims (6)

1.一种沟槽碳化硅MOSFET器件，其特征在于，所述沟槽碳化硅MOSFET器件包括：

N-外延层；

至少两个P+型注入区，悬浮设置于N-外延层内；

沟槽栅结构，沟槽栅结构的两个底角分别与两个P+型注入区接触。

2.如权利要求1所述沟槽碳化硅MOSFET器件，其特征在于，N-外延层由N-外延层Ⅰ及N-外延层Ⅱ组成，其中P+型注入区位于N-外延层Ⅰ的顶部。

3.如权利要求1所述沟槽碳化硅MOSFET器件，其特征在于，多个P+型注入区等距排列。

4.如权利要求1所述沟槽碳化硅MOSFET器件，其特征在于，所述沟槽栅结构由多晶硅介质层及包裹多晶硅介质层的凹形栅介质组成。

5.如权利要求1所述沟槽碳化硅MOSFET器件，其特征在于，在终端区域的N-外延层顶部设置有P+场限环。

6.如权利要求1所述沟槽碳化硅MOSFET器件，其特征在于，沟槽碳化硅MOSFET器件包括：

沟槽栅结构两侧的N-外延层顶部设置的P型基区，P型基区的上并列设置有N+源区及P+欧姆接触区，N+源区及P+欧姆接触区上设置源极金属层。

Images