CN101461065A - 具有改进的边缘终端的功率器件 - Google Patents

具有改进的边缘终端的功率器件 Download PDF

Info

Publication number
CN101461065A
CN101461065A CNA2007800118783A CN200780011878A CN101461065A CN 101461065 A CN101461065 A CN 101461065A CN A2007800118783 A CNA2007800118783 A CN A2007800118783A CN 200780011878 A CN200780011878 A CN 200780011878A CN 101461065 A CN101461065 A CN 101461065A
Authority
CN
China
Prior art keywords
interconnection layer
active area
effect transistor
field
termination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800118783A
Other languages
English (en)
Other versions
CN101461065B (zh
Inventor
哈姆扎·耶尔马兹
丹尼尔·卡拉菲特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of CN101461065A publication Critical patent/CN101461065A/zh
Application granted granted Critical
Publication of CN101461065B publication Critical patent/CN101461065B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种场效应晶体管包括有源区以及围绕该有源区的终端区。电阻元件连接到终端区，其中，一旦在终端区中发生雪崩击穿，雪崩电流就开始在终端区中流动，并且电阻元件被配置为引导雪崩电流的一部分流过终端区并引导雪崩电流的剩余部分流过有源区。

Description

具有改进的边缘终端的功率器件
相关申请的交叉参考
本发明涉及于2004年12月29日提交的第11/026,276号共同转让的美国申请，其公开通过引证全部结合于此。
技术领域
本发明涉及功率器件技术，更具体地，涉及用于电荷平衡功率器件的改进的边缘终端。
背景技术
电荷平衡原理是功率器件技术的新发展。一些为功率器件定义的性能特性是其导通电阻、击穿电压和切换速度。根据具体应用的需要，对这些性能标准的每一个侧重不同。例如，在中至高电压范围(即，60伏到2000伏)内，由于需要对漂移区进行轻微地掺杂以使器件在阻断状态期间维持高电压，所以传统器件将经受高电阻率。漂移区的高电阻率导致较高的源-漏导通电阻RDSon，其又导致高功率损耗。由于RDSon与击穿电压之间的反比关系，所以在保持低的RDSon的同时改进器件的击穿电压性能成为一个难题。
包括埋置电极、相反极性柱以及浮置区的在器件漂移区中的各种电荷平衡结构被开发出来以解决这个难题，并取得了不同程度的成果。电荷平衡技术旨在在漂移区中保持基本上均匀的电场以增加器件的击穿电压。因此，对于相同的击穿电压，能够对漂移区进行更高地掺杂，从而减小RDSon。
然而，关于电荷平衡器件的设计的一个问题是边缘终端面积。由于难以实现将反向结连接到最后一个有源单元，所以在有源区和终端区之间的界面处达到电荷平衡是一个难题。如果除了在有源至终端界面区(active to termination interface region)处之外所有的有源单元都同样处于电荷平衡，则该界面区成为达到高击穿电压的限制因素。在低电流电平处的边缘终端击穿不妨碍器件性能，然而，在诸如未钳制电感负载(UIL)切换的高电流雪崩事件期间，与有源阵列有关的有限面积的终端区不能处理功率损耗。这不利地影响了器件的安全工作面积(SOA)。
因此，期望提供一种结构和方法，其能够实现高器件阻断能力、低导通电阻、以及高电流处理能力，具体地，在有源至终端界面区中维持高雪崩电流的能力。
发明内容
根据本发明实施例，场效应晶体管包括有源区和围绕该有源区的终端区。电阻元件连接到终端区，其中，一旦在终端区中发生雪崩击穿，雪崩电流就开始在终端区中流动，并且电阻元件被配置为引导(induce)雪崩电流的一部分流过终端区并引导雪崩电流的剩余部分流过有源区。
在一个实施例中，终端区包括在第二导电类型的漂移区中延伸至第一深度的第一导电类型的终端阱，以及有源区包括在漂移区中延伸至第二深度的第一导电类型的有源阱，第一深度比第二深度深。
在另一实施例中，终端阱形成电阻元件的一端，以及在工作期间，电阻元件的另一端被偏置到地电位。
在另一实施例中，终端阱形成围绕有源区的环。终端阱包括间断地位于有源区周围的不连续的多个阱接触区。多个阱接触区是第一导电类型。
在另一实施例中，第一互连层在终端区的一部分和有源区的上方延伸。具有比第一互连层低的导电率的第二互连层被配置为将终端阱电连接到第一互连层。
在又一实施例中，互连层具有在有源区上方延伸的第一部分以及在终端区上方延伸的第二部分。介电层使互连层的第一部分与第二部分彼此部分地绝缘，其中，互连层的第二部分形成电阻元件的一部分。
在又一实施例中，互连层的第二部分用作在终端区上方延伸的场板。
在另一实施例中，在工作期间，电阻元件的一端被偏置到地电位。
根据本发明另一实施例，场效应晶体管包括有源区和围绕该有源区的终端区。电阻装置连接到终端区，其中，一旦在终端区中发生雪崩击穿，雪崩电流就开始在终端区中流动，并且当雪崩电流达到预定电平时，电阻装置工作以引导雪崩电流的一部分流过终端区并引导雪崩电流的剩余部分流过有源区。
根据本发明又一实施例，以下是减少在雪崩击穿期间在场效应晶体管的终端区中的电流流动的方法。将电阻元件连接在终端区和地电位之间，其中，一旦在终端区中发生雪崩击穿，雪崩电流就开始流动，并且电阻元件工作以引导雪崩电流的一部分流过终端区并引导雪崩电流的剩余部分流过场效应晶体管的有源区。
在一个实施例中，形成互连层，该互连层具有在有源区上方延伸的第一部分和在终端区上方延伸的第二部分，其中，互连层的第二部分形成电阻元件的一部分。
在另一实施例中，在第二导电类型的漂移区中形成第一导电类型的终端阱，其中，电阻元件的一端连接到终端阱，以及在工作期间电阻元件的另一端被偏置到地电位。
在又一实施例中，终端阱形成围绕有源区的环，以及在终端阱中形成第一导电类型的不连续的多个阱接触区，以使不连续的多个阱接触区间断地形成在有源区周围。
在另一实施例中，在终端区中形成第一互连层。形成在有源区和终端区上方延伸的第二互连层，其中，第一互连层将终端区电连接到第二互连层，以及第二互连层具有比第一互连层高的导电率。
通过参照说明书的其余部分和附图，可以进一步理解本文中所公开的本发明的特性和优点。
附图说明
图1示出了屏蔽栅极沟槽MOSFET的截面图；
图2示出了根据本发明的示例性实施例的屏蔽栅极沟槽MOSFET的终端区的截面图；
图3A和图3B示出了对于具有与图2中的终端结构类似的终端结构的MOSFET的仿真结果，其中，绘出了流过终端区和有源单元的电流的电流值与漏-源电压Vds的关系曲线；
图4A和图4B分别示出了使用与用于图3A和图3B的终端设计相同的终端设计仿真得到的在较低和较高雪崩电流电平处的电流流动线；以及
图5和图6是示出根据本发明实施例的终端电阻器的两个示例性实施例的布局图。
具体实施方式
通过在UIL切换事件期间提供限制终端区中的电流的结构和方法，本发明实施例解决了上述问题和其他问题。在终端区中采用了电阻分压技术，其通过将增加百分比的雪崩电流从边缘终端区逐步转移到有源单元来减少在高雪崩电流事件期间流过边缘终端区的电流量。该技术使在UIL切换期间在边缘终端区处的功率消耗最小化并改进了SOA性能。
图1示出了屏蔽栅极沟槽MOSFET的简化截面图。为了简明，将对与图1所示相同的屏蔽栅极沟槽MOSFET来详述本发明的实施例。然而，本发明不限于屏蔽栅极沟槽MOSFET。包括其他种类的沟槽器件以及平面器件的各种传统功率器件均能够受益于均流技术以减少终端区中的功率损耗。例如，本发明的电阻分压器技术可与上面参考的于2004年12月29日提交的第11/026,276号美国专利申请的许多各种类型的功率器件(具体地，与包括图2A、图2B、图3A、图3B、图4A-4C、图5A、图9A-9C、图10-24、图25A-25F、图26A-26C、图27、图28A-28D、图29A-29C所示的那些器件的各种电荷平衡器件)相结合，其通过引证结合于此。对于本文描述的所有其他图，所示出的元件的相对大小和尺寸不反映真实大小，而是仅用于示例的目的。
在图1中，沟槽110从顶面延伸穿过p型阱或体区(body region)104，并终止于n型漂移区或外延区102中。N型源区108形成在邻近于沟槽110的体区104中。漏极端(未示出)形成在连接到重掺杂n型衬底区100的衬底的背面处。在共衬底上多次重复图1所示的结构以形成晶体管阵列。该阵列可按照在本领域中已知的各种蜂窝状或条状结构配置。当晶体管导通时，在源区108和漂移区102之间的体区104中沿栅极沟槽110的侧壁形成导电沟道。
沟槽110包括栅电极122，以及下部屏蔽电极114。在一个实施例中，栅电极122和屏蔽电极包括多晶硅。屏蔽电极114通过屏蔽电介质112与邻近区绝缘，以及栅电极122通过栅极电介质120与邻近区绝缘。栅电极和屏蔽电极通过通称为多晶硅层间(inter-poly)电介质或IPD的介电层116彼此绝缘。金属层126用作源极接触以电接触源区108并经由重体区106电接触体区104。在栅电极122上方的电介质顶(dome)124使源极金属126与栅电极122绝缘。
MOSFET的击穿电压通常受限于在阻断状态期间形成在管芯(die)的边缘处的最后一个扩散结周围的圆柱形或球形耗尽区。由于该圆柱形或球形击穿电压低于在器件的有源区中的平行平面击穿电压，所以器件的有源区被终止以达到接近有源区击穿电压的用于器件的击穿电压。已发展不同的终端技术以使场更均匀地扩散贯穿边缘终端宽度以将终端区中的击穿电压升高至有源区的击穿电压。这些包括场板、场环、结终端扩展(JTE)以及这些技术的不同组合。
图2示出了根据本发明实施例的屏蔽栅极沟槽MOSFET的终端区的截面图。n型漂移区202(例如，外延层)在高掺杂n型衬底200上方延伸。终端结构包括深入延伸到漂移区202中的p隔离阱204。P隔离阱204形成在器件的有源区周围的环。p隔离阱204在有源单元阵列中比p阱205延伸得更深，并且当MOSFET处于导通状态时传导较少量的电流。由于深的p隔离阱204提高了形成在p隔离阱204边缘处的晶体管的阈值电压，所以该电流小于有源区中的电流。通过p隔离阱204的小电流有利地减小了MOSFET的导通电阻。在可选的实施例中，通过去除p隔离阱204中的源区208而使p隔离阱204不导电。p隔离阱204中的源区的缺少避免了潜在的寄生两极触发故障。
在图2中，沟槽210及其内部材料层(即，屏蔽电介质、屏蔽电极、多晶硅层间电介质、栅极电介质、以及栅电极)在结构上类似于图1中的沟槽及其内部材料层。尽管最后一个沟槽210具有与有源区中的沟槽类似的结构，但本发明不限于这种结构。在其他实施例中，沟槽210可以填充有埋置在下部的多晶硅电极和埋置在上部的介电层，或者沟槽210可以主要填充有电介质而不是埋置在其中的导电材料。在另一实施例中，沟槽210以环状围绕有源区。
电介质材料224使源极互连部分226和227与沟槽210中栅电极绝缘。电介质材料224也用于使源极互连部分226和227彼此部分绝缘。即，源极互连部分226和227通过电介质224彼此部分绝缘，但沿第三维度(未示出)电连接在一起。通过使源极互连部分226和227彼此部分绝缘，建立了高电阻通路(由电阻器228所描述)。在一个实施例中，源极互连部分226和227都由金属形成。在另一实施例中，源极互连部分227包括多晶硅以获得更高电阻的通路。下面将参照图5和图6对电阻器228的多种其他实施例进一步进行详述。通过场氧化层225与下部区绝缘的源极互连部分227也用作在终端区上方的场板。
在传统的终端设计中，因为在高电流雪崩事件期间的所有电流均流过p隔离区，所以设计终端结构以使在从p隔离区经由源极互连到外部源电极的通路上的电阻最小化。这通常通过将重体区包括在p隔离区中(其中，源极互连接触p隔离区)以及通过对源极互连使用宽的接触开口(contact opening)以形成p隔离接触来实现。另外，与p隔离区接触的源极互连部分直接连接到有源区中的源极互连部分。即，与由图2中的源极互连部分226和227之间的绝缘材料224产生的间隙不同，在传统设计中，部分226和227由在绝缘区224上方延伸的源极金属直接连接在一起。尽管使用这些各种技术来减小终端区中的电阻，但传统设计仍经受差的SOA性能，这是因为较小面积的终端区不能处理导致高功率损耗的高雪崩电流。
与传统设计直接相反，本发明的实施例显著地增大(而非减小)了从p隔离区经由源极互连到外部源电极(未示出)的通路上的电阻。在一个实施例中，该通路上的电阻比传统设计中的电阻高几个数量级。较高电阻由图2中的电阻器符号228象征性地示出。如图2中的电流流动线232所示，电阻器228有利地工作以将增加百分比的高雪崩电流转移到有源区。这有助于将p隔离结保持在低碰撞电离/雪崩模式下。因此，由电流流动线234所示的较小百分比的雪崩电流流过p隔离区，其又减少了在UIL切换事件期间在终端区中消耗的功率。被导入有源区中的雪崩电流的百分比取决于电阻器228的电阻值，其实际上能够被精确地控制。
由于能够容易地控制电阻器值，所以可以使其适应特定的工作条件和管芯尺寸。根据电阻特性和期望的电阻值，可以选择适合的金属或多晶硅(掺杂或不掺杂的)用于源极互连部分227。在一个实施例中，除了其他特征之外，在p隔离区204上方的接触开口的尺寸和/或p隔离区204中的重体区206的掺杂浓度被调整以获得期望的电阻。在又一实施例(其中，p隔离阱形成围绕有源区的环)中，其内部的重体区206间断地形成在有源区周围(即，不是单个连续的环)。该间断性产生了p隔离阱204中的电阻通路。在一个实施例中，终端区的每单位面积500kΩ*μm的电阻值示出了如下面参照图3A和图3B所述的最佳结果。然而，根据设计目的和目标应用，范围从1mega-Ω*μm到100kΩ*μm的电阻值也可以是有效的。
图3A和图3B示出了具有与图2中的终端结构类似的终端结构的MOSFET的仿真结果。在图3A和图3B中，示出了流过终端区的电流(由曲线304示出)的电流值和流过有源单元的电流(由曲线302示出)的电流值与漏-源电压Vds的关系曲线。图3A中的曲线图示出了在0V-40V的Vds范围以及10-18A-10-4A的电流范围的这两种电流，而图3B中的曲线图示出了在35V-60V的较高Vds范围以及10-6A-10-3A的较高电流范围的这两种电流。在仿真中，将集中的(即，不分配的)500kΩ*μm电阻器用作电阻器228。首先通过使Vds上升而使晶体管进入雪崩，接下来是超速转动电流条件以模拟UIL切换事件。
如从图3A中可看见，在Vds开始上升期间，终端电流304低且很小的泄漏电流流过有源单元。在终端区中发生击穿的特定漏-源电压(在图3A中约为32V)不受电阻器228的存在的影响。然而，一旦在终端区中发生雪崩击穿，当达到特定的雪崩电流电平时，电阻器228就开始影响电流的流动。在其处电阻器228开始影响电流流动的雪崩电流电平取决于电阻器228的电阻值。以在图3A中使用的特定电阻值为例，在接近10-6A的雪崩电流电平处电阻器228开始影响电流的流动，其中，终端电流曲线304的坡度开始减小。在图3A中，这由圆308标记。在该雪崩电流电平和更高的雪崩电流电平处，电阻器228工作以将增加百分比的终端雪崩电流引向邻近的有源单元。
如从图3A中可看出，在约37V处，在有源区中发生雪崩击穿，并且终端电流304在约0.13A的漏电流处与有源电流相交。在图3A和图3B中，该交叉点由参考标号306标出。应注意，在传统设计中，该交叉点出现在明显更高的电流电平处(例如，比图3A、图3B中的交叉点306高3或4个数量级)。由于有源电流302是对单个有源单元仿真得到的电流，所以对实际管芯中的有源单元的阵列的电流测量会具有比图3B中所示的坡度更陡峭的坡度。有源单元电流302上升至高于终端电流304的电平示出了电阻器228的转移效应，该电阻器在这些高雪崩电流电平处在终端区和有源单元之间分配电流。应注意，通常，由于很难在终端区中获得在有源区中达到的相同的电荷平衡程度，所以终端区易于具有比有源单元阵列低的击穿电压，因而，在终端区中开始发生雪崩击穿。
图4A和图4B分别示出了使用与图3A和图3B相同的终端设计的在较低电流电平和较高电流电平处的雪崩电流流动线的仿真。在图4A和图4B中，电流流动线从左到右(即，从区402到区404)表示增加的电流电平。图4A示出了在较低雪崩电流电平处，雪崩电流全部流过p隔离阱204。图4B示出了在较高雪崩电流电平处，电阻器228工作以在p隔离阱204和沟槽210左侧的有源区之间分配雪崩电流。
在缺少电阻器228的传统设计中，即使在高电流电平处，所有的雪崩电流均流过p隔离区。然而，在UIL切换事件期间，由于电感负载(由1/2 I2L给出，其中，I代表电流以及L代表电感)的能量是有限的，所以电阻器228有效地在终端区和有源单元之间分配能量，从而减少了有源单元区中的故障(即，闩锁效应)或终端区中的故障(即，电流拥挤和过热)的可能性。因而，达到了显著改进的SOA性能。利用电阻值设置电流转移或分配量，该电阻值能够通过改变经由终端到外部源电极的通路中的各种部件和物理特征来容易且精确地进行调整。
图5和图6示出了终端区中的电阻器的两个示例性实施例。图5是容纳功率器件(例如，具有与图1所示的单元结构类似的单元结构以及具有与图2所示的结构类似的结构的终端区的屏蔽栅极MOSFET)的管芯502的简化布局图。管芯502包括在有源区上方延伸的有源互连526、以及在围绕有源区的终端区504上方延伸的终端互连环527。终端互连环527填充在终端p隔离阱上方的接触开口，并以与图2中的终端互连227类似的方式与p隔离阱接触。除存在互连链路532的那些区域之外，电介质材料524使有源互连526与终端互连环527绝缘。互连链路524在有源区周围的预定位置处将终端互连环527电连接到有源互连526。
通常，有源互连526由高导电材料制成。通过将终端互连环527经由细的互连链路532连接到有源互连526，在终端区和有源互连526之间建立了更高电阻的通路。在一个实施例中，终端互连环527由与有源互连526相同的高导电材料制成，以及互连链路532由多个电阻导体制成，从而形成电阻通路的一部分。在其他实施例中，根据期望的电阻值，终端互连环527和互连链路532之一或二者均由诸如低导电率金属化合物或多晶硅(掺杂或不掺杂)的多个电阻导体制成。
图6示出了终端电阻器的另一实施例。与图5中的管芯502类似的管芯602容纳功率器件，例如，具有与图1所示的单元结构类似的单元结构以及具有与图2所示的结构类似的结构的终端区的屏蔽栅极MOSFET。虚线606描绘了管芯的有源区，其中，终端区604沿管芯602的外围在有源区606周围延伸。高导电的互连片610在有源区606和终端区604的一部分上方延伸。位于互连片610下方的多晶硅环608(阴影区)延伸穿过终端区604并围绕有源区606。多晶硅环608填充在p隔离阱204(图2)上方的接触开口，从而将其交叠的互连片610电连接到其下方的p隔离阱。从而，多晶硅环608形成在p隔离阱和互连片610之间的电阻通路。根据期望的电阻值，多晶硅环608可以是掺杂或不掺杂的。
尽管以上提供了本发明的优选实施例的完整描述，但是多种替换、改进、以及等同物是可能的。例如，在MOSFET(更具体地，屏蔽栅极沟槽MOSFET)的情况下本文描述了电荷平衡结构。本领域的技术人员应当理解，相同的技术能够应用于其他类型的MOSFET以及诸如IGBT和横向栅极MOSFET的功率器件，以及更广泛地应用于能够受益于限制边缘终端区中的电流电平的任意功率器件。由于这个原因及其他原因，因此，以上描述不应被认为是限制由所附权利要求所限定的本发明范围。

Claims (38)

1.一种场效应晶体管，包括
有源区；
终端区，围绕所述有源区；以及
电阻元件，连接到所述终端区，其中，一旦在所述终端区中发生雪崩击穿，雪崩电流就开始在所述终端区中流动，并且所述电阻元件被配置为引导所述雪崩电流的一部分流过所述终端区，并且引导所述雪崩电流的剩余部分流过所述有源区。
2.根据权利要求1所述的场效应晶体管，其中，所述终端区包括在第二导电类型的漂移区内延伸至第一深度的第一导电类型的终端阱，以及所述有源区包括在所述漂移区延伸至第二深度的所述第一导电类型的有源阱，所述第一深度比所述第二深度深。
3.根据权利要求2所述的场效应晶体管，其中，所述终端阱形成所述电阻元件的一端，以及在工作期间，所述电阻元件的另一端被偏置到地电位。
4.根据权利要求2所述的场效应晶体管，其中，所述终端阱形成围绕所述有源区的环，所述终端阱包括间断地位于所述有源区周围的不连续的多个阱接触区，所述多个阱接触区是所述第一导电类型。
5.根据权利要求2所述的场效应晶体管，进一步包括：
第一互连层，在所述终端区的一部分和所述有源区上方延伸；以及
第二互连层，被配置为将所述终端阱电连接到所述第一互连层，其中，所述第二互连层具有比所述第一互连层低的导电率。
6.根据权利要求5所述的场效应晶体管，其中，所述第一互连层包括金属，以及所述第二互连层包括多晶硅。
7.根据权利要求1所述的场效应晶体管，其中，所述有源区包括电荷平衡结构。
8.根据权利要求1所述的场效应晶体管，其中，所述有源区包括多个屏蔽栅极沟槽功率MOSFET单元。
9.根据权利要求1所述的场效应晶体管，进一步包括：
互连层，具有在所述有源区上方延伸的第一部分和在所述终端区上方延伸的第二部分；以及
介电层，使所述互连层的所述第一部分和所述第二部分彼此部分地绝缘，所述互连层的所述第二部分形成所述电阻元件的一部分。
10.根据权利要求9所述的场效应晶体管，其中，所述互连层的所述第二部分用作在所述终端区上方延伸的场板。
11.根据权利要求1所述的场效应晶体管，其中，所述电阻元件具有在1kΩ*μm到1mega-Ω*μm的范围内的值。
12.根据权利要求1所述的场效应晶体管，其中，在工作期间，所述电阻元件的一端被偏置到地电位。
13.一种沟槽栅极功率MOSFET，包括：
第一导电类型的漂移区，位于所述第一导电类型的衬底上方；
有源区，包括：
第二导电类型的有源阱，在所述漂移区内延伸至预定深度；
多个栅极沟槽，延伸穿过阱区；以及
所述第一导电类型的多个源区，与所述多个栅极沟槽的侧面相接；
终端区，围绕所述有源区，包括：
所述第二导电类型的终端阱，比所述有源阱更深地延伸到所述漂移区中；以及
电阻元件，连接到所述终端阱，其中，在UIL切换事件期间，一旦在所述终端区中发生雪崩击穿，雪崩电流就开始在所述终端区中流动，并且当所述雪崩电流达到预定电平时，所述电阻元件引导所述雪崩电流的一部分流过所述有源区以及引导所述雪崩电流的剩余部分流过所述终端区。
14.根据权利要求13所述的场效应晶体管，其中，所述终端阱形成所述电阻元件的一端，以及在工作期间，所述电阻元件的另一端被偏置到地电位。
15.根据权利要求13所述的场效应晶体管，其中，所述终端阱形成围绕所述有源区的环，所述终端阱包括间断地位于所述有源区周围的不连续的多个阱接触区，所述多个阱接触区是所述第一导电类型。
16.根据权利要求13所述的场效应晶体管，进一步包括：
第一互连层，在所述终端区的一部分和所述有源区上方延伸；以及
第二互连层，被配置为将所述终端阱电连接到所述第一互连层，其中，所述第二互连层具有比所述第一互连层低的导电率。
17.根据权利要求16所述的场效应晶体管，其中，所述第一互连层包括金属，以及所述第二互连层包括多晶硅。
18.根据权利要求13所述的场效应晶体管，进一步包括：
互连层，具有在所述有源区上方延伸的第一部分和在所述终端区上方延伸的第二部分；以及
介电层，使所述互连层的所述第一部分和所述第二部分彼此部分地绝缘，所述互连层的所述第二部分形成所述电阻元件的一部分。
19.根据权利要求18所述的场效应晶体管，其中，所述互连层的所述第二部分用作在所述终端区上方延伸的场板。
20.根据权利要求13所述的场效应晶体管，其中，所述电阻元件具有在1kΩ*μm到1mega-Ω*μm的范围内的值。
21.根据权利要求13所述的场效应晶体管，其中，在工作期间，所述电阻元件的一端被偏置到地电位。
22.根据权利要求13所述的场效应晶体管，其中，所述终端区进一步包括延伸到邻近于所述终端阱的所述漂移区中的终端沟槽，所述终端沟槽以环形围绕所述有源区。
23.根据权利要求13所述的场效应晶体管，其中，每个栅极沟槽包括：
屏蔽电极，通过屏蔽电介质与所述漂移区绝缘；以及
栅电极，位于所述屏蔽电极上方而通过多晶硅层间介电层与所述屏蔽电极绝缘。
24.根据权利要求13所述的场效应晶体管，其中，每个栅极沟槽包括：
栅极电介质，衬于所述栅极沟槽侧壁；
底部电介质，比所述栅极电介质厚，衬于所述栅极沟槽底部；以及
凹入的栅电极，位于所述底部电介质上方。
25.一种场效应晶体管，包括：
有源区；
终端区，围绕所述有源区；
电阻装置，连接到所述终端区，其中，一旦在所述终端区中发生雪崩击穿，雪崩电流就开始在所述终端区中流动，并且当所述雪崩电流达到预定电平时，所述电阻装置工作以引导所述雪崩电流的一部分流过所述终端区并引导所述雪崩电流的剩余部分流过所述有源区。
26.根据权利要求25所述的场效应晶体管，其中，所述终端区包括在第二导电类型的漂移区内延伸至第一深度的第一导电类型的终端阱。
27.根据权利要求26所述的场效应晶体管，其中，所述终端阱形成所述电阻装置的一端，以及在工作期间，所述电阻装置的另一端被偏置到地电位。
28.根据权利要求26所述的场效应晶体管，其中，所述终端阱形成围绕所述有源区的环，所述终端阱包括间断地位于所述有源区周围的不连续的多个阱接触区，所述多个阱接触区是所述第一导电类型。
29.根据权利要求25所述的场效应晶体管，进一步包括：
第一互连层，在所述终端区的一部分和所述有源区上方延伸；以及
第二互连层，被配置为将所述终端阱电连接到所述第一互连层，其中，所述第二互连层具有比所述第一互连层低的导电率。
30.根据权利要求25所述的场效应晶体管，进一步包括：
互连层，具有在所述有源区上方延伸的第一部分和在所述终端区上方延伸的第二部分；以及
介电层，使所述互连层的所述第一部分和所述第二部分彼此部分地绝缘，所述互连层的所述第二部分形成所述电阻装置的一部分。
31.根据权利要求25所述的场效应晶体管，其中，在工作期间，所述电阻装置的一端被偏置到地电位。
32.一种减少在雪崩击穿期间在场效应晶体管的终端区中的电流流动的方法，所述终端区围绕有源区，所述方法包括：
将电阻元件连接在所述终端区和地电位之间，其中，一旦所述终端区中发生雪崩击穿，雪崩电流就开始流动，并且所述电阻元件工作以引导所述雪崩电流的一部分流过所述终端区并引导所述雪崩电流的剩余部分流过所述有源区。
33.根据权利要求32所述的方法，其中，所述连接步骤包括：
形成互连层，所述互连层具有在所述有源区上方延伸的第一部分和在所述终端区上方延伸的第二部分，所述互连层的所述第二部分形成所述电阻元件的一部分。
34.根据权利要求32所述的方法，其中，所述电阻元件具有在1kΩ*μm到1mega-Ω*μm的范围内的值。
35.根据权利要求32所述的方法，进一步包括：
形成第一导电类型的终端阱，延伸到第二导电类型的漂移区中，其中，所述电阻元件的一端连接到所述终端阱，以及在工作期间，所述电阻元件的另一端被偏置到地电位。
36.根据权利要求35所述的方法，其中，所述终端阱形成围绕所述有源区的环，所述方法进一步包括：
在所述终端阱中形成第一导电类型的不连续的多个阱接触区，所述不连续的多个阱接触区间断地形成在所述有源区周围。
37.根据权利要求35所述的方法，进一步包括：
在所述终端区中形成第一互连层；以及
形成在所述有源区和所述终端区上方延伸的第二互连层，其中，所述第一互连层将所述终端阱电连接到所述第二互连层，以及所述第二互连层具有比所述第一互连层高的导电率。
38.根据权利要求37所述的方法，其中，所述第一互连层包括金属，以及所述第二互连层包括多晶硅。
CN2007800118783A 2006-03-31 2007-03-23 具有改进的边缘终端的功率器件 Active CN101461065B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/396,362 US7521773B2 (en) 2006-03-31 2006-03-31 Power device with improved edge termination
US11/396,362 2006-03-31
PCT/US2007/064790 WO2007117954A2 (en) 2006-03-31 2007-03-23 Power device with improved edge termination

Publications (2)

Publication Number Publication Date
CN101461065A true CN101461065A (zh) 2009-06-17
CN101461065B CN101461065B (zh) 2013-01-23

Family

ID=38557578

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800118783A Active CN101461065B (zh) 2006-03-31 2007-03-23 具有改进的边缘终端的功率器件

Country Status (8)

Country Link
US (3) US7521773B2 (zh)
JP (1) JP2009532880A (zh)
KR (1) KR101384938B1 (zh)
CN (1) CN101461065B (zh)
AT (1) AT505582A2 (zh)
DE (1) DE112007000802T5 (zh)
TW (1) TWI430443B (zh)
WO (1) WO2007117954A2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895667A (zh) * 2015-12-28 2016-08-24 苏州能讯高能半导体有限公司 一种半导体器件及其制造方法
CN110164974A (zh) * 2018-06-28 2019-08-23 华为技术有限公司 一种半导体器件及制造方法
CN111293175A (zh) * 2018-12-06 2020-06-16 安世有限公司 具有集成钳位二极管的半导体器件
CN114582965A (zh) * 2022-05-06 2022-06-03 南京微盟电子有限公司 一种低开关损耗功率器件结构及其制造方法
CN117153737A (zh) * 2023-10-27 2023-12-01 深圳安森德半导体有限公司 一种抗雪崩击穿的超级结mos终端制备方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7652326B2 (en) 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
DE112006001516T5 (de) 2005-06-10 2008-04-17 Fairchild Semiconductor Corp. Feldeffekttransistor mit Ladungsgleichgewicht
TWI400757B (zh) * 2005-06-29 2013-07-01 Fairchild Semiconductor 形成遮蔽閘極場效應電晶體之方法
US7521773B2 (en) * 2006-03-31 2009-04-21 Fairchild Semiconductor Corporation Power device with improved edge termination
JP2010541212A (ja) 2007-09-21 2010-12-24 フェアチャイルド・セミコンダクター・コーポレーション 電力デバイスのための超接合構造及び製造方法
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US20100013009A1 (en) * 2007-12-14 2010-01-21 James Pan Structure and Method for Forming Trench Gate Transistors with Low Gate Resistance
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US7800176B2 (en) * 2008-10-27 2010-09-21 Infineon Technologies Austria Ag Electronic circuit for controlling a power field effect transistor
US8304829B2 (en) * 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8174067B2 (en) * 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8227855B2 (en) * 2009-02-09 2012-07-24 Fairchild Semiconductor Corporation Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same
US8148749B2 (en) * 2009-02-19 2012-04-03 Fairchild Semiconductor Corporation Trench-shielded semiconductor device
JP5422252B2 (ja) * 2009-04-23 2014-02-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8049276B2 (en) * 2009-06-12 2011-11-01 Fairchild Semiconductor Corporation Reduced process sensitivity of electrode-semiconductor rectifiers
US8299494B2 (en) 2009-06-12 2012-10-30 Alpha & Omega Semiconductor, Inc. Nanotube semiconductor devices
US7910486B2 (en) * 2009-06-12 2011-03-22 Alpha & Omega Semiconductor, Inc. Method for forming nanotube semiconductor devices
JP2012064849A (ja) * 2010-09-17 2012-03-29 Toshiba Corp 半導体装置
TWI455287B (zh) 2010-11-04 2014-10-01 Sinopower Semiconductor Inc 功率半導體元件之終端結構及其製作方法
US8643135B2 (en) * 2011-05-31 2014-02-04 Alpha And Omega Semiconductor Incorporated Edge termination configurations for high voltage semiconductor power devices
US9171917B2 (en) * 2011-05-31 2015-10-27 Alpha And Omega Semiconductor Incorporated Edge termination configurations for high voltage semiconductor power devices
US8872278B2 (en) 2011-10-25 2014-10-28 Fairchild Semiconductor Corporation Integrated gate runner and field implant termination for trench devices
US9431249B2 (en) 2011-12-01 2016-08-30 Vishay-Siliconix Edge termination for super junction MOSFET devices
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9842911B2 (en) * 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9508596B2 (en) 2014-06-20 2016-11-29 Vishay-Siliconix Processes used in fabricating a metal-insulator-semiconductor field effect transistor
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
US9882044B2 (en) 2014-08-19 2018-01-30 Vishay-Siliconix Edge termination for super-junction MOSFETs
US10164091B1 (en) * 2017-08-02 2018-12-25 Semiconductor Components Industries, Llc Electronic device including a ring suppression structure
US10600897B2 (en) 2017-11-08 2020-03-24 Fuji Electric Co., Ltd. Semiconductor device
US20230290773A1 (en) * 2022-03-11 2023-09-14 Infineon Technologies Ag Rc snubber with poly silicon resistor and capacitor formed from junction termination edge

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3203858B2 (ja) * 1993-02-15 2001-08-27 富士電機株式会社 高耐圧ｍｉｓ電界効果トランジスタ
US5424563A (en) * 1993-12-27 1995-06-13 Harris Corporation Apparatus and method for increasing breakdown voltage ruggedness in semiconductor devices
JP3444081B2 (ja) * 1996-02-28 2003-09-08 株式会社日立製作所 ダイオード及び電力変換装置
JP3410286B2 (ja) * 1996-04-01 2003-05-26 三菱電機株式会社 絶縁ゲート型半導体装置
FR2764137B1 (fr) * 1997-05-28 1999-08-13 Sgs Thomson Microelectronics Composant de protection d'un transistor mos integre contre des gradients de tension
US5998833A (en) * 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6204097B1 (en) * 1999-03-01 2001-03-20 Semiconductor Components Industries, Llc Semiconductor device and method of manufacture
KR100729172B1 (ko) * 1999-12-15 2007-06-19 가부시키가이샤 아미노 압 가가쿠 담자균 배양물 유래의 신규물질, 그의 제조방법 및 용도
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6853033B2 (en) * 2001-06-05 2005-02-08 National University Of Singapore Power MOSFET having enhanced breakdown voltage
US7221011B2 (en) * 2001-09-07 2007-05-22 Power Integrations, Inc. High-voltage vertical transistor with a multi-gradient drain doping profile
US6573558B2 (en) 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
JP3916206B2 (ja) * 2001-10-05 2007-05-16 株式会社東芝 半導体装置
JP4009825B2 (ja) * 2002-02-20 2007-11-21 サンケン電気株式会社 絶縁ゲート型トランジスタ
JP4202149B2 (ja) * 2003-01-28 2008-12-24 ローム株式会社 半導体装置およびその製造方法
JP4577480B2 (ja) * 2003-06-06 2010-11-10 サンケン電気株式会社 絶縁ゲート型半導体装置
US7045857B2 (en) * 2004-03-26 2006-05-16 Siliconix Incorporated Termination for trench MIS device having implanted drain-drift region
US7183610B2 (en) 2004-04-30 2007-02-27 Siliconix Incorporated Super trench MOSFET including buried source electrode and method of fabricating the same
DE102004024885B4 (de) 2004-05-19 2007-09-06 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
US7291849B1 (en) * 2005-09-28 2007-11-06 Agere Systems Inc. Calibration standard for transmission electron microscopy
US7521773B2 (en) 2006-03-31 2009-04-21 Fairchild Semiconductor Corporation Power device with improved edge termination

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895667A (zh) * 2015-12-28 2016-08-24 苏州能讯高能半导体有限公司 一种半导体器件及其制造方法
CN105895667B (zh) * 2015-12-28 2019-07-23 苏州能讯高能半导体有限公司 一种半导体器件及其制造方法
CN110164974A (zh) * 2018-06-28 2019-08-23 华为技术有限公司 一种半导体器件及制造方法
CN110164974B (zh) * 2018-06-28 2020-09-18 华为技术有限公司 一种半导体器件及制造方法
CN112400236A (zh) * 2018-06-28 2021-02-23 华为技术有限公司 一种半导体器件及制造方法
CN111293175A (zh) * 2018-12-06 2020-06-16 安世有限公司 具有集成钳位二极管的半导体器件
CN114582965A (zh) * 2022-05-06 2022-06-03 南京微盟电子有限公司 一种低开关损耗功率器件结构及其制造方法
CN117153737A (zh) * 2023-10-27 2023-12-01 深圳安森德半导体有限公司 一种抗雪崩击穿的超级结mos终端制备方法
CN117153737B (zh) * 2023-10-27 2024-02-13 深圳安森德半导体有限公司 一种抗雪崩击穿的超级结mos终端制备方法

Also Published As

Publication number Publication date
US20110089488A1 (en) 2011-04-21
AT505582A2 (de) 2009-02-15
WO2007117954A3 (en) 2008-10-30
TW200739897A (en) 2007-10-16
KR101384938B1 (ko) 2014-04-11
JP2009532880A (ja) 2009-09-10
US7521773B2 (en) 2009-04-21
US20070228518A1 (en) 2007-10-04
KR20090007316A (ko) 2009-01-16
CN101461065B (zh) 2013-01-23
WO2007117954A2 (en) 2007-10-18
DE112007000802T5 (de) 2009-01-29
US8063442B2 (en) 2011-11-22
TWI430443B (zh) 2014-03-11
US7863708B2 (en) 2011-01-04
US20090200606A1 (en) 2009-08-13

Similar Documents

Publication Publication Date Title
CN101461065B (zh) 具有改进的边缘终端的功率器件
US7446375B2 (en) Quasi-vertical LDMOS device having closed cell layout
US8304329B2 (en) Power device structures and methods
US8692324B2 (en) Semiconductor devices having charge balanced structure
US7948033B2 (en) Semiconductor device having trench edge termination structure
US9385227B2 (en) Power devices, structures, components, and methods using lateral drift, fixed net charge, and shield
CN110277441A (zh) 功率半导体器件及其制造方法
US10490658B2 (en) Power semiconductor device
TW201306264A (zh) 半導體功率元件及其製備方法
EP1051757B1 (en) Lateral thin-film silicon-on-insulator (soi) device having multiple zones in the drift region
US6724021B2 (en) Semiconductor devices and their peripheral termination
US11888022B2 (en) SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof
KR20180097510A (ko) 수직 전력 반도체 디바이스 내의 소스-게이트 영역 구조물
US7911021B2 (en) Edge termination for semiconductor devices
KR20140124950A (ko) 반도체 전력소자
US9466707B2 (en) Planar mosfets and methods of fabrication, charge retention
US9704954B2 (en) Semiconductor device and a method for forming a semiconductor device
US6339243B1 (en) High voltage device and method for fabricating the same
CN101777584B (zh) p沟道横向双扩散金属氧化物半导体器件
WO2021030490A1 (en) High density power device with selectively shielded recessed field plate
CN114335170A (zh) 半导体功率器件
JP2001015742A (ja) 半導体装置
CN115472495B (zh) 一种功率芯片终结区的制备方法及功率芯片的制备方法
CN219800851U (zh) 一种实现低导通电阻的n沟道增强型mosfet器件
CN112582459B (zh) 一种横向双扩散金属氧化物半导体器件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant