KR101384938B1 - 에지 종단이 향상된 전력 디바이스 - Google Patents

에지 종단이 향상된 전력 디바이스 Download PDF

Info

Publication number
KR101384938B1
KR101384938B1 KR1020087024541A KR20087024541A KR101384938B1 KR 101384938 B1 KR101384938 B1 KR 101384938B1 KR 1020087024541 A KR1020087024541 A KR 1020087024541A KR 20087024541 A KR20087024541 A KR 20087024541A KR 101384938 B1 KR101384938 B1 KR 101384938B1
Authority
KR
South Korea
Prior art keywords
termination
interconnect
region
active
resistive element
Prior art date
Application number
KR1020087024541A
Other languages
English (en)
Other versions
KR20090007316A (ko
Inventor
함자 일마즈
다니엘 칼라펏
Original Assignee
페어차일드 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드 세미컨덕터 코포레이션 filed Critical 페어차일드 세미컨덕터 코포레이션
Publication of KR20090007316A publication Critical patent/KR20090007316A/ko
Application granted granted Critical
Publication of KR101384938B1 publication Critical patent/KR101384938B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

전계 효과 트랜지스터는, 활성 영역(p-웰 205를 포함) 및 상기 활성 영역을 둘러싸는 종단 영역(p-웰 204를 포함)을 포함한다. 저항 요소(228)가 상기 종단 영역(p-웰 204를 포함)에 연결되고, 상기 종단 영역(p-웰 204를 포함)에서 사태 항복(avalanche breakdown)이 발생한 때 사태 전류(232)가 상기 종단 영역(p-웰 204를 포함) 내를 흐르기 시작하고, 상기 저항 요소(228)가 상기 사태 전류(232)의 일부는 상기 종단 영역(p-웰 204를 포함)을 통해서 흐르게 하고 상기 사태 전류(232)의 나머지 부분은 상기 활성 영역(p-웰 205를 포함)을 통해 흐르게 한다.
모스펫, 전계 효과 트랜지스터, 종단, 전류 사태, 항복 전압, 저항, 활성 셀

Description

에지 종단이 향상된 전력 디바이스{POWER DEVICE WITH IMPROVED EDGE TERMINATION}
[관련 출원의 상호 참조]
본 출원은 공동으로 양수된 2004년 12월 29일자 미국 특허출원 제11/026,276호와 관련되며, 상기 특허출원의 개시 내용은 그 전체로서 참조에 의해 여하한 목적으로 본 명세서에 편입된다.
본 발명은 전력 디바이스 기술에 관한 것이고, 보다 구체적으로는 전하 균형 전력 디바이스를 위한 향상된 에지 종단(edge termination)에 관한 것이다.
전력 디바이스 기술에서 전하 균형의 개념은 유망한 진보이다. 전력 스위치의 결정적인 성능 특성 중 몇 가지는 온-저항(on-resistance), 항복 전압(breakdown voltage), 스위칭 속도이다. 특정 응용 분야의 요구 조건에 따라, 이들 성능 기준의 각각에 서로 다른 중요성을 둘 수 있다. 예를 들어, 중전압 내지 고전압 영역(즉, 60 내지 2,000 볼트)에서, 종래의 디바이스는 차단 상 태(blocking state) 중에 고전압을 견뎌내기 위해 드리프트 영역이 저농도로 도핑될 필요가 있기 때문에, 고저항 문제를 갖는다. 상기 드리프트 영역의 고저항은 더 높은 소스-드레인 간 온-저항 RDSon을 가져오고, 이는 높은 출력 손실을 일으킨다. RDSon과 항복 전압이 역 비례 관계에 있기 때문에, RDSon을 낮게 유지하면서 상기 디바이스의 항복 전압 성능을 향상시키는 것이 과제가 된다.
이러한 과제를 해결하기 위해, 매립(buried) 전극, 반대 극성의 필러들과 부유(floating) 영역들을 포함하는, 상기 디바이스 드리프트 영역에서의 다양한 전하 균형 구조가 개발되어 왔고 이러한 구조들은 다양한 성공율을 갖는다. 상기 전하 균형 기술은 상기 디바이스의 항복 전압을 증가시키기 위해 상기 드리프트 영역 내에서 실질적으로 균일한 전기장을 유지하는 것을 목적으로 한다. 이에 따라, 동일한 항복 전압에 대해서, 드리프트 영역이 더 높은 농도로 도핑될 수 있고 이로써 RDSon을 감소시킬 수 있다.
그러나, 전하 균형 디바이스의 설계와 관련된 한 가지 문제점은 에지 종단(edge termination) 구역이다. 마지막 활성 셀까지 연결되는 역접합(opposing junction)을 구현하는 것은 어려울 수 있기 때문에, 활성 영역과 종단 영역 사이의 경계에서 전하 균형을 이루는 것이 과제이다. 상기 활성-종단간 경계 영역을 제외한 모든 활성 셀에서 동일하게 전하 균형이 이루어진다면, 이 경계 영역이 높은 항복 전압을 얻는데 있어서 제한 요인이 된다. 낮은 전류 수준(level)에서는 에지 종단 항복이 디바이스 성능을 방해하지 않지만, 클램핑되지 않은 유도 부 하(unclamped inductive load; UIL) 스위칭과 같은 고전류 사태(high current avalanche) 이벤트 중에는 상기 활성 어레이에 대한 상기 종단 영역의 제한된 면적이 상기 전력 손실을 처리할 수 없다. 이는 상기 디바이스의 안전 작동 구역(safe operating area; SOA)에 부정적인 영향을 미친다.
따라서, 높은 디바이스 차단 능력, 낮은 온-저항, 및 높은 전류 처리 능력, 특히, 활성-종단 간 경계 영역에서 높은 사태 전류를 견디는 능력을 가능하게 하는 구조 및 방법이 요구된다.
본 발명의 일 실시예에 의하면, 전계 효과 트랜지스터는, 활성 영역 및 상기 활성 영역을 둘러싸는 종단 영역을 포함한다. 저항 요소가 상기 종단 영역에 연결되고, 상기 종단 영역에서 사태 항복(avalanche breakdown)이 발생하면 사태 전류가 상기 종단 영역 내를 흐르기 시작하고, 상기 저항 요소가 상기 사태 전류의 일부는 상기 종단 영역을 통해서 흐르게 하고 상기 사태 전류의 나머지 부분은 상기 활성 영역을 통해 흐르게 한다.
일 실시예에서, 상기 종단 영역은 제1 도전성 타입의 종단 웰을 포함하고 상기 종단 웰은 제2 도전성 타입의 드리프트 영역 내의 제1 깊이까지 연장되며, 상기 활성 영역은 상기 드리프트 영역 내의 제2 깊이까지 연장되는 제1 도전성 타입의 활성 웰을 포함하고, 상기 제1 깊이는 상기 제2 깊이보다 더 깊다.
다른 실시예에서, 상기 종단 웰은 상기 저항 요소의 일단(一端)을 형성하고, 상기 저항 요소의 타단(他端)은 동작 중 접지 전위(ground potential)로 바이어스된다.
다른 실시예에서, 상기 종단 웰은 상기 활성 영역을 둘러싸는 링을 형성한다. 상기 종단 웰은 상기 활성 영역 주위에 간헐적으로 배치되는 복수의 불연속적인 웰 접촉 영역을 포함한다. 상기 복수의 웰 접촉 영역은 제1 도전성 타입이다.
다른 실시예에서, 제1 상호접속층은 상기 활성 영역 및 상기 종단 영역의 일부분 위에서 연장된다. 제2 상호접속층은 상기 제1 상호접속층보다 더 낮은 도전성을 갖고, 상기 제1 상호접속층에 상기 종단 웰을 전기적으로 접속시킨다.
또 다른 실시예에서, 상호접속층은 상기 활성 영역 위에서 연장되는 제1 부분 및 상기 종단 영역 위에서 연장되는 제2 부분을 포함한다. 유전체층은 상기 상호접속층의 상기 제1 부분과 제2 부분을 서로로부터 부분적으로 절연시키고, 상기 상호접속층의 상기 제2 부분은 상기 저항 요소의 일부를 형성한다.
또 다른 실시예에서, 상기 상호접속층의 상기 제2 부분은 상기 종단 영역 위에서 연장되는 필드 플레이트(field plate)로서 기능한다.
다른 실시예에서, 동작 중에, 상기 저항 요소의 일단이 접지 전위로 바이어스된다.
본 발명의 다른 실시예에 의하면, 전계 효과 트랜지스터는 활성 영역 및 상기 활성 영역을 둘러싸는 종단 영역을 포함한다. 저항 수단은 상기 종단 영역에 연결되고, 상기 종단 영역에서 사태 항복이 발생하면 사태 전류가 상기 종단 영역 내를 흐르기 시작하고, 상기 사태 전류가 미리 정해진 수준에 도달할 때 상기 저항 수단이 상기 사태 전류의 일부는 상기 종단 영역을 통해서 흐르게 하고 상기 사태 전류의 나머지 부분은 상기 활성 영역을 통해 흐르게 한다.
본 발명의 또 다른 실시예에 의하면, 사태 항복 중에 전계 효과 트랜지스터의 종단 영역 내의 전류 흐름을 감소시키는 방법은 다음과 같다. 저항 요소는 상기 종단 영역과 접지 전위 사이에 연결되고, 상기 종단 영역에서 사태 항복이 발생하면 사태 전류가 흐르기 시작하고, 상기 저항 요소가 상기 사태 전류의 일부는 상기 종단 영역을 통해서 흐르게 하고 상기 사태 전류의 나머지 부분은 상기 전계 효과 트랜지스터의 활성 영역을 통해 흐르게 한다.
일 실시예에서, 상호접속층은 상기 활성 영역 위에서 연장되는 제1 부분 및 상기 종단 영역 위에서 연장되는 제2 부분을 포함하도록 형성되고, 상기 상호접속층의 상기 제2 부분은 상기 저항 요소의 일부를 형성한다.
다른 실시예에서, 제1 도전성 타입의 종단 웰이 제2 도전성 타입의 드리프트 영역 내에 형성되고, 상기 저항 요소의 일단은 상기 종단 웰에 연결되고 상기 저항 요소의 타단은 동작 중에 접지 전위로 바이어스된다.
또 다른 실시예에서, 상기 종단 웰은 상기 활성 영역을 둘러싸는 링을 형성하고, 복수의 불연속적인 제1 도전성 타입의 웰 접촉 영역이 상기 종단 웰 내에 형성되어 상기 복수의 불연속적인 웰 접촉 영역이 상기 활성 영역 주위에 간헐적으로 형성된다.
다른 실시예에서, 제1 상호접속층이 상기 종단 영역 내에 형성된다. 제2 상호접속층이 상기 활성 영역 및 상기 종단 영역 위에서 연장되도록 형성되고, 상기 제1 상호접속층은 상기 종단 웰을 상기 제2 상호접속층에 전기적으로 접속시키며, 상기 제2 상호접속층은 상기 제1 상호접속층보다 더 높은 도전성을 갖는다.
본 명세서에 개시된 발명의 본질 및 이점은 본 명세서의 나머지 부분 및 첨부된 도면을 참조함으로써 보다 잘 이해될 수 있다.
도 1은 실드 게이트 트랜치 모스펫(shielded gate trench MOSFET)의 단면도를 도시한다.
도 2는 본 발명의 예시적인 실시예에 의한 실드 게이트 트랜치 모스펫의 종단 영역의 단면도를 도시한다.
도 3A 및 3B는 도 2와 유사한 종단 구조를 갖는 모스펫에 대한 시뮬레이션 결과를 도시하며, 상기 종단 영역 및 활성 셀을 통해 흐르는 전류의 전류값을 드레인 소스간 전압 Vds에 대하여 표시한다.
도 4A 및 4B는 각각, 도 3A 및 3B와 동일한 종단 설계를 사용하여 낮은 사태 전류 수준 및 높은 사태 전류 수준에서 시뮬레이션한 전류 유동 라인을 도시한다.
도 5 및 6은 본 발명의 실시예에 의한 종단 저항의 두 가지 구현예를 도시하는 레이아웃이다.
본 발명의 실시예들은 UIL 스위칭 이벤트 중에 종단 구역에서의 전류를 제한 하는 구조 및 방법을 제공함으로써 상기한 문제점들 및 다른 문제점들을 해결한다. 상기 종단 영역에, 사태 전류의 증가분을 에지 종단 영역으로부터 활성 셀로 점진적으로 이동시킴으로써 높은 사태 전류 이벤트 중에 상기 에지 종단 영역을 통해 흐르는 전류의 양을 감소시키는 저항성 전압 분배(resistive voltage division) 기술이 채용된다. 이 기술은 UIL 스위칭 중에 상기 에지 종단 영역에서의 전력 소실을 최소화하고 SOA 성능을 향상시킨다.
도 1은 실드 게이트 트랜치 모스펫의 단순화된 단면도를 도시한다. 간결함을 위해, 본 발명의 실시예들은 도 1에 도시된 것과 같은 실드 게이트 트랜치 모스펫에 관하여 논의될 것이다. 그러나, 본 발명은 실드 게이트 트랜치 모스펫에 한정되지 않는다. 평면 디바이스 뿐만 아니라 다른 종류의 트랜치형 디바이스를 포함하는 종래의 다양한 전력 디바이스들은 상기 전류 분배 기술로부터 상기 종단 영역에서 전력 손실이 감소되는 이익을 얻을 수 있다. 예를 들어, 본 발명의 상기 저항 분배기(resistor divider) 기술은 참조에 의해 본 명세서에 편입된 2004년 12월 29일자 상기 미국 특허출원 제11/026,276호의 다양한 종류의 전력 디바이스들 중 다수(특히, 도 2A, 2B, 3A, 3B, 4A-4C, 5A, 9A-9C, 10-24, 25A-25F, 26A-26C, 27, 28A-28D, 29A-29C에 도시된 것들을 포함하는 다양한 전자 균형 디바이스)와 결합될 수 있다. 본 명세서에 설명된 다른 모든 도면들과 관련하여, 도시된 구성요소들의 상대적인 치수 및 크기는 단지 설명을 목적으로 한 것이며 실제 치수를 반영하는 것은 아니다.
도 1에서, 트랜치 110은 최상면으로부터 p-타입 웰 또는 본체 영역 104를 통 해 연장되고, n-타입 드리프트 또는 에피택시 영역 102 내에서 종단된다. N-타입 소스 영역 108은 본체 영역 104 내에 트랜치 110에 인접하여 형성된다. 드레인 터미널(도시되지 않음)은 기판의 배면에 형성되어 고농도로 도핑된 n-타입 기판 영역 100에 접속된다. 도 1에 도시된 구조는 통상의 기판 상에 여러 번 반복되어 트랜지스터의 어레이를 형성한다. 상기 어레이는 본 발명이 속하는 기술 분야에서 공지된 다양한 셀형 또는 스트립 구조로 구성될 수 있다. 상기 트랜지스터가 온(on)이 되면, 도전 채널이 본체 영역 104 내에서 소스 영역 108과 드리프트 영역 102 사이에 게이트 트랜치 110의 벽을 따라 형성된다.
트랜치 110은 게이트 전극 122, 및 그 아래에 놓이는 실드 전극 114를 포함한다. 일 실시예에서, 게이트 전극 122 및 실드 전극은 폴리실리콘을 포함한다. 실드 전극 114는 실드 유전체 112에 의해 인접한 영역들로부터 절연되고, 게이트 전극 122는 게이트 유전체 120에 의해 인접한 영역들로부터 절연된다. 상기 게이트 및 실드 전극은 일반적으로 인터폴리 유전체(inter-poly dielectric) 또는 IPD라고 불리는 유전체층 116에 의해 서로로부터 절연된다. 금속층 126은 고농도 본체 영역 106을 통해 소스 영역 108과 본체 영역 104를 전기적으로 접촉시키는 소스 접촉부로서 기능한다. 게이트 전극 122 위의 유전체 돔(dome) 124는 소스 금속 126을 게이트 전극 122로부터 절연시킨다.
상기 모스펫의 항복 전압은 일반적으로, 차단 상태 중에 다이의 에지에서 마지막 확산 접합 주위에 형성되는 실린더형 또는 구형의 공핍 영역에 의해 제한된다. 이러한 실린더형 또는 구형의 항복 전압은 상기 디바이스의 활성 영역에서의 평행 평면 항복 전압보다 더 낮기 때문에, 상기 디바이스에 대해 상기 활성 영역 항복 전압에 근접한 항복 전압을 얻을 수 있도록 상기 디바이스의 활성 영역이 종단된다. 상기 종단 영역에서의 항복 전압을 상기 활성 영역의 항복 전압까지 상승시키기 위해, 상기 에지 종단의 폭에 걸쳐 필드(field)가 보다 균일하게 전개되도록 하는 서로 다른 종단 기술들이 개발되어 왔다. 이러한 기술들은 필드 플레이트(field plates), 필드 링(field rings), 접합 종단 확장(junction termination extension; JTE) 및 이들 기술의 조합을 포함한다.
도 2는 본 발명의 예시적인 실시예에 의한 실드 게이트 트랜치 모스펫의 종단 영역의 단면도를 도시한다. n-타입 드리프트 영역 202(예를 들어, 에피택시층)는 고농도로 도핑된 n-타입 기판 200 위에서 연장된다. 상기 종단 구조는 드리프트 영역 202 내로 깊게 연장되는 p-분리 웰(p-isolation well) 204를 포함한다. 상기 p-분리 웰 204은 상기 디바이스의 상기 활성 영역 주위에 링을 형성한다. 상기 p-분리 웰 204는 상기 활성 셀 어레이 내의 p-웰 205보다 더 깊게 연장되고, 상기 모스펫이 온 상태일 때 상대적으로 작은 양의 전류를 도전시킨다. 이 전류는 상기 활성 영역의 전류보다 작은데, 이는 상기 깊은 p-분리 웰 204가 그 에지에 형성된 트랜지스터의 문턱 전압을 상승시키기 때문이다. p-분리 웰 204를 통과하는 이러한 작은 전류는 상기 모스펫의 온-저항을 감소시켜 바람직하다. 다른 실시예에서는, p-분리 웰 204 내의 소스 영역 208을 제거함으로써 p-분리 웰 204를 비도전성으로 만든다. p-분리 웰 204 내에 소스 영역이 없으면 잠재적인 기생성(parasitic) 양극에 의해 유발되는 고장으로부터 보호된다.
도 2에서, 트랜치 210 및 그 내부의 물질층(즉, 실드 유전체, 실드 전극, 인터폴리 유전체, 게이트 유전체, 및 게이트 전극)은 구조에 있어 도 1과 유사하다. 마지막 트랜치 210은 상기 활성 영역의 트랜치들과 유사한 구조를 갖지만, 본 발명은 그러한 구조에 한정되지 않는다. 다른 실시예에서, 트랜치 210은 하부에 매립된 폴리실리콘 전극 및 상부의 유전체층에 의해 채워질 수 있고, 또는, 트랜치 210은 그 내부에 매립된 도전성 물질없이 유전체에 의해 실질적으로 채워질 수 있다. 다른 실시예에서, 트랜치 210은 링 모양으로 상기 활성 영역을 둘러싼다.
유전체 물질 224는 소스 상호접속 부분 226 및 227을 트랜치 210의 게이트 전극으로부터 절연시킨다. 유전체 물질 224는 또한 상호접속 부분 226과 227을 서로로부터 부분적으로 절연시킨다. 즉, 소스 상호접속 부분 226과 227은 유전체 224에 의해 서로로부터 부분적으로 절연되지만, 제3의 방향(도시되지 않음)을 따라 서로 전기적으로 접속된다. 소스 상호접속 부분 226과 227을 부분적으로 서로로부터 절연시킴으로써, 고저항 경로(저항 228에 의해 묘사됨)가 생성된다. 일 실시예에서, 소스 상호접속 부분 226과 227은 모두 금속으로 이루어진다. 다른 실시예에서, 더 높은 저항의 경로를 얻기 위해 소스 상호접속 부분 227이 폴리실리콘을 포함한다. 저항 228에 대한 다수의 다른 구현들은 이하에서 도 5 및 6을 참조하여 논의된다. 필드 산화물층 225에 의해 그 아래에 놓인 영역들로부터 절연되는 소스 상호접속 부분 227은 또한 상기 종단 영역 위의 필드 플레이트로서 기능한다.
종래의 종단 설계에서는, 고전류 사태 이벤트 중에 모든 전류가 상기 p-분리 영역을 통해 흐르기 때문에, 상기 p-분리 영역으로부터 상기 소스 상호접속부를 통 해 외부의 소스 전극에 이르는 경로에서의 저항이 최소화되도록 상기 종단 구조가 설계된다. 이는 일반적으로, 상기 P-분리 영역 내에 상기 소스 상호접속부가 상기 p-분리 영역과 접촉하는 고농도 본체 영역을 포함하고 소스 상호접속부가 p-분리 영역에 접촉하기 위한 넓은 접촉 개구를 사용함으로써 성취된다. 또한, 상기 p-분리 영역과 접촉하는 상기 소스 상호접속 부분은 상기 활성 영역 내의 소스 상호접속 부분에 직접 접속된다. 즉, 도 2에서 절연 물질 224에 의해 상기 소스 상호접속 부분 226과 227 사이에 간격이 형성된 것과 달리, 종래의 설계에서는 절연 영역 224 위에서 연장되는 소스 금속에 의해 부분 226 및 227이 서로에 직접적으로 접속된다. 상기 종단 영역에서의 저항을 감소시키기 위한 이러한 다양한 기술의 사용에도 불구하고, 종래의 설계는 상기 종단 영역의 상대적으로 작은 면적이 높은 전력 손실을 일으키는 높은 사태 전류를 처리할 수 없기 때문에 SOA 성능이 낮다는 문제를 갖는다.
종래의 설계와 직접적으로 대비하면, 본 발명의 실시예들은 상기 p-분리 영역으로부터 상기 소스 상호접속부를 지나 외부 소스 전극(도시되지 않음)에 이르는 경로의 저항을 현저하게 증가시킨다(감소시키지 않음). 일 실시예에서, 이 경로의 저항의 크기는 종래의 설계보다 자리수가 몇 개 더 붙는 크기를 갖는다. 이러한 더 높은 저항은 도 2의 저항 기호 228에 의해 상징적으로 표시된다. 저항 228은 도 2에서 전류 유동 라인 232에 의해 도시된 바와 같이 높은 사태 전류의 증가분이 상기 활성 영역으로 이동되도록 동작한다는 점에서 유리하다. 이는 충격 이온화(impact ionization) 및 사태(avalanche)가 낮은 상태로 상기 p-분리 접합을 유 지하는 것을 돕는다. 이에 따라, 전류 유동 라인 234에 의해 도시된 사태 전류의 더 작은 비율이 상기 p-분리 영역을 통해 흐르고, 이는 UIL 스위칭 이벤트 중에 상기 종단 영역 내에서 소실되는 전력을 감소시킨다. 상기 활성 영역 내로 향하는 상기 사태 전류의 비율은 실제로 정확히 제어될 수 있는 저항 228의 저항값에 따라 정해진다.
상기 저항값이 용이하게 제어될 수 있기 때문에, 저항값을 특정의 작동 조건 및 다이 크기에 맞추는 것이 가능하다. 상기 저항의 특성 및 원하는 저항값에 따라 소스 상호접속 부분 227을 위해 적절한 금속 또는 폴리실리콘(도핑되거나 또는 도핑되지 않음)이 선택될 수 있다. 일 실시예에서는, 다른 특성에 추가하여, 상기 p-분리 영역 204 위의 상기 접촉 개구의 크기 및 p-분리 영역 204 내의 상기 고농도 본체 영역 206의 도핑 농도의 모두 또는 어느 하나가 원하는 저항을 얻기 위해 조정된다. 상기 p-분리 웰이 상기 활성 영역 주위에 링을 형성하는 또 다른 실시예에서, 그 내부의 고농도 본체 영역 206은 상기 활성 영역 주위에 간헐적으로 형성된다(즉, 고농도 본체 영역 206은 하나의 연속된 링이 아님). 이러한 불연속은 상기 p-분리 웰 204 내에 저항 경로를 생성한다. 일 실시예에서, 도 3A 및 3B와 관련하여 아래에 논의되는 바와 같이 상기 종단 영역의 단위 면적당 500kΩ*μm의 저항값이 최적의 결과를 나타낸다. 그러나, 설계 목적 및 목적 분야에 따라서는 1메가-Ω*μm 내지 100kΩ*μm 범위의 저항값 또한 효과적일 수 있다.
도 3A 및 3B는 도 2와 유사한 종단 구조를 갖는 모스펫에 대한 시뮬레이션 결과를 도시한다. 도 3A 및 3B에서, 상기 종단 영역을 통해 흐르는 전류의 전류 값(곡선 304로 도시됨)과 활성 셀을 통해 흐르는 전류(곡선 302로 도시됨)가 드레인 소스간 전압 Vds에 대해 표시된다. 도 3A의 그래프는 0V 내지 40V의 Vds 범위 및 10-18A 내지 10-4A의 전류 범위에서 이러한 두 개의 전류를 도시하는 한편, 도 3B의 그래프는 35V 내지 60V의 Vds 범위 및 10-6A 내지 10-3A의 전류 범위에서 이러한 두 개의 전류를 도시한다. 상기 시뮬레이션에서는 한 덩어리의(즉, 분산되지 않은) 500kΩ*μm의 저항이 저항 228로서 사용되었다. Vds를 일정한 기울기로 상승시킴으로써 상기 트랜지스터는 처음에 전류 사태 상태에 놓이게 되고, 이어 상기 UIL 스위칭 이벤트를 모델링하기 위해 오버드라이빙(overdriving) 전류 조건에 놓이게 된다.
도 3A에서 알 수 있는 바와 같이, Vds가 일정한 기울기로 증가하는 초기동안, 종단 전류 304는 낮고 상기 활성 셀을 통해 작은 누설 전류가 흐른다. 상기 종단 영역에서 항복이 일어나는 특정의 드레인 소스간 전압(도 3A에서 실질적으로 32V)은 저항 228의 존재에 의해 큰 영향을 받지 않는다. 그러나, 상기 종단 영역에서 사태 항복(avalanche breakdown)이 일단 일어나면, 특정의 사태 전류 수준에 도달했을 때 저항 228이 전류의 흐름에 영향을 미치기 시작한다. 저항 228이 상기 전류 흐름에 영향을 미치기 시작하는 사태 전류 수준은 저항 228의 저항값에 의존한다. 도 3A의 예에서 사용된 특정의 저항값에 대해, 상기 종단 전류 곡선 304의 기울기가 감소하기 시작하는 10-6A 정도의 사태 전류 수준에서 저항 228이 상기 전류의 흐름에 영향을 미치기 시작한다. 이는 도 3A에 원 308로서 표시된다. 이러 한 높은 사태 전류 수준에서, 저항 228은 상기 종단 사태 전류의 증가분이 인접하는 활성 셀을 향하도록 동작한다.
도 3A로부터 알 수 있듯이, 사태 항복은 활성 영역에서 실질적으로 37V에서 일어나고, 상기 종단 전류 304는 실질적으로 0.13A의 드레인 전류에서 상기 활성 전류와 교차한다. 이 교차점은 도 3A 및 3B에 도면부호 306으로 표시된다. 종래의 설계에서는, 이러한 교차가 현저히 더 높은 전류 수준에서 일어난다(예를 들어, 도 3A 및 3B의 교차점 306보다 3개 또는 4개의 자리수가 더 붙는 크기임). 활성 전류 302는 하나의 활성 셀에 대해 시뮬레이션된 전류이기 때문에, 실제 다이의 활성 셀들의 어레이에 대한 전류 측정은 도 3B에 도시된 것보다 더 가파른 경사를 가질 것이다. 상기 활성 셀 전류 302가 상기 종단 전류 304보다 더 높은 수준까지 상승하는 것은, 이러한 높은 사태 전류 수준에서 상기 종단 영역과 상기 활성 셀 간에 전류를 분배하는 저항 228의 이동(shifting) 효과를 도시한다. 일반적으로, 상기 활성 영역에서 얻어지는 것과 동일한 정도의 전하 균형은 상기 종단 영역에서는 얻기 어렵기 때문에, 상기 종단 영역은 상기 활성 셀 어레이보다 더 낮은 항복 전압을 갖는 경향이 있고 따라서 사태 항복의 개시는 상기 종단 영역에서 일어난다는 점에 유의한다.
도 4A 및 4B는 각각, 도 3A 및 3B와 동일한 종단 설계를 사용하여 낮은 전류 수준 및 높은 전류 수준에서 시뮬레이션한 사태 전류 유동 라인을 도시한다. 도 4A 및 4B 모두에서, 상기 전류 유동 라인은 좌측으로부터 우측으로 전류 수준이 증가하는 것을 나타낸다(즉, 영역 402로부터 영역 404로). 도 4A는, 낮은 사태 전류 수준에서 상기 사태 전류가 완전히 상기 p-분리 웰 204를 통해 흐르는 것을 도시한다. 도 4B는, 높은 사태 전류 수준에서 저항 228이 상기 p-분리 웰 204와 트랜치 210 좌측의 상기 활성 영역 간에 상기 사태 전류를 분배하도록 동작하는 것을 도시한다.
저항 228이 없는 종래의 설계에서는, 높은 전류 수준에서도 상기 사태 전류 전체가 상기 p-분리 영역을 통해 흐른다. 그러나, UIL 스위칭 이벤트 중에, 상기 유도 부하의 에너지(1/2 I2L임. 여기서, I는 전류를, L는 인덕턴스를 나타냄)가 한정적이기 때문에, 저항 228은 상기 종단 영역과 상기 활성 셀 간에 상기 에너지를 효과적으로 분산시키고, 따라서 상기 활성 셀의 고장(즉, 래치업) 또는 상기 종단 영역의 고장(즉, 전류 집중 및 과도한 가열)이 일어날 가능성을 감소시킨다. 따라서 현저히 향상된 SOA 성능을 얻을 수 있다. 전류 이동 또는 분배의 양은, 상기 종단을 통해 외부 소스 전극에 이르는 경로 내의 다양한 구성요소 및 물리적 특성을 조정함으로써 용이하게 그리고 정확하게 조정될 수 있는 상기 저항값에 의해 설정된다.
도 5 및 6은 상기 종단 영역의 저항의 두 가지 구현예를 도시한다. 도 5는 도 1에 도시된 것과 유사한 셀 구조 및 도 2에 도시된 것과 유사한 구조의 종단 영역을 포함하는 실드 게이트 모스펫과 같은 전력 디바이스를 수용하는 다이 502의 단순화된 레이아웃이다. 다이 502는 활성 영역 위에서 연장되는 활성 상호접속부 526 및 상기 활성 영역 주변의 종단 영역 504 위에서 연장되는 종단 상호접속 링 527을 포함한다. 종단 상호접속 링 527은 종단 p-분리 웰 위의 접촉 개구를 채우고 도 2의 종단 상호접속부 227과 유사한 방식으로 상기 p-분리 웰과 접촉한다. 유전체 물질 524는 상호접속 링크 532가 존재하는 구역을 제외하고 종단 상호접속 링 527로부터 활성 상호접속부 526을 절연시킨다. 상호접속 링크 532는 상기 활성 영역 주변의 미리 지정된 위치에서 종단 상호접속 링 527을 활성 상호접속부 526에 전기적으로 접속시킨다.
일반적으로, 활성 상호접속부 526은 고도전성 물질로 이루어진다. 얇은 상호접속 링크 532를 통해 종단 상호접속 링 527을 활성 상호접속부 526에 연결함으로써, 상기 종단 영역과 상기 활성 상호접속부 526 사이에 저항이 더 큰 경로가 생성된다. 일 실시예에서, 종단 상호접속 링 527은 활성 상호접속부 526과 동일한 고도전성 물질로 이루어지고, 상호접속 링크 532는 저항성이 더 큰 도전체로 이루어짐으로써, 상기 저항성 경로의 일부를 형성한다. 다른 실시예에서는, 상기 종단 상호접속 링 527 및 상호접속 링크 532 중 하나 또는 모두가 원하는 저항값에 따라 낮은 도전성의 금속 화합물 또는 폴리실리콘(도핑되거나 또는 도핑되지 않음)과 같이 좀 더 저항성이 큰 도전체로 이루어진다.
도 6은 상기 종단 저항의 또 다른 구현을 도시한다. 도 5의 다이 502와 유사한 다이 602는 도 1에 도시된 것과 유사한 셀 구조 및 도 2에 도시된 것과 유사한 구조의 종단 영역을 포함하는 실드 게이트 모스펫과 같은 전력 디바이스를 수용한다. 점선 606은 상기 다이의 활성 영역의 윤곽을 나타내고, 종단 영역 604는 다이 602의 외주연을 따라 활성 영역 606 둘레에서 연장된다. 상호접속부의 고도전 성 시트 610은 활성 영역 606 및 종단 영역 604의 일부 위에서 연장된다. 상기 상호접속부의 시트 610 아래에 놓인 폴리실리콘 링 608(빗금쳐진 영역)은 종단 영역 604를 통해 연장되고 활성 영역 606을 둘러싼다. 폴리실리콘 링 608은 상기 p-분리 웰 204(도 2) 위의 상기 접촉 개구를 채움으로써 그 위에 놓이는 상호접속부의 시트 610을 그 아래에 놓이는 p-분리 웰에 전기적으로 접속시킨다. 따라서 폴리실리콘 링 608이 상기 p-분리 웰과 상기 상호접속부의 시트 610 사이에 저항성 경로를 형성한다. 폴리실리콘 링 608은 원하는 저항값에 따라 도핑되거나 도핑되지 않을 수 있다.
본 발명의 바람직한 실시예들이 위에서 설명되었지만, 많은 변경, 수정 및 대안들이 가능하다. 예를 들어, 본 명세서에서는 모스펫, 특히, 실드 게이트 트랜치 모스펫의 관점에서 전하 균형 구조를 설명하였다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 동일한 기술이 IGBTs 및 수평 게이트 모스펫과 같은 다른 형태의 모스펫과 전력 디바이스, 그리고, 에지 종단 영역에서 전류 수준을 제한함으로써 이익을 얻을 수 있는 임의의 전력 디바이스까지 폭넓게 적용될 수 있다는 것을 인식할 것이다. 따라서, 이러한 그리고 다른 이유로, 상기 기재에 의해 본 발명의 영역을 제한해서는 안 되고, 본 발명의 영역은 첨부된 청구범위에 의해 정의된다.

Claims (38)

  1. 전계 효과 트랜지스터에 있어서,
    활성 영역;
    상기 활성 영역 위에서 연장되는 활성 상호접속부;
    상기 활성 영역을 둘러싸는 종단 영역 - 상기 종단 영역은,
    저항 요소 - 상기 저항 요소는 그 일단(一端)에 종단 웰을 포함하고, 상기 종단 영역에서 사태 항복(avalanche breakdown)이 발생하면 사태 전류의 일부를 상기 종단 영역으로부터 상기 활성 영역으로 이동시킴 -; 및
    상기 활성 영역을 링 형태로 둘러싸고, 상기 종단 웰에 인접하는 종단 트랜치를 포함함 -;
    상기 활성 영역의 둘레에서, 상기 종단 영역 위에서 연장되는 링을 정의하는 종단 상호접속부;
    상기 활성 영역 둘레의 미리 지정된 위치에서 상기 종단 상호접속부를 상기 활성 상호접속부에 전기적으로 접속시키는 상호접속 링크들 - 상기 상호접속 링크들은 상기 저항 요소의 일부를 형성하고, 상기 종단 상호접속부의 저항 및 상기 활성 상호접속부의 저항보다 더 높은 저항을 가짐 -; 및
    상기 상호접속 링크들이 존재하는 구역을 제외하고, 상기 종단 상호접속부로부터 상기 활성 상호접속부를 절연시키는 유전체 물질
    을 포함하고,
    상기 저항 요소의 일단(一端)은 동작 중에 소스 전압으로 바이어스되는,
    전계 효과 트랜지스터.
  2. 제1항에 있어서,
    상기 종단 웰은 제1 도전성 타입을 갖고, 제2 도전성 타입의 드리프트 영역 내의 제1 깊이까지 연장되며,
    상기 활성 영역은 상기 드리프트 영역 내의 제2 깊이까지 연장되는 제1 도전성 타입의 활성 웰을 포함하고, 상기 제1 깊이는 상기 제2 깊이보다 더 깊은 전계 효과 트랜지스터.
  3. 제2항에 있어서,
    상기 저항 요소의 상기 일단은 상기 저항 요소의 제1 단부이고,
    상기 저항 요소는, 상기 저항 요소의 제2 단부가 동작 중에 접지 전위로 바이어스되게 하고,
    상기 종단 웰은 상기 저항 요소의 상기 제1 단부를 형성하는, 전계 효과 트랜지스터.
  4. 제2항에 있어서,
    상기 종단 웰은 상기 활성 영역을 둘러싸는 링을 정의하고, 상기 종단 웰은 상기 활성 영역 주위에 간헐적으로 배치되는 복수의 불연속적인 웰 접촉 영역을 포함하며, 상기 복수의 웰 접촉 영역은 제1 도전성 타입인 전계 효과 트랜지스터.
  5. 삭제
  6. 삭제
  7. 제1항에 있어서,
    상기 종단 상호접속부는 상기 종단 웰을 상기 활성 상호접속부에 전기적으로 접속시키고, 상기 활성 상호접속부보다 더 낮은 도전성을 갖고,
    상기 상호접속 링크들은 낮은 도전성의 금속 화합물 또는 폴리실리콘으로 이루어지고,
    상기 활성 상호접속부는 금속을 포함하고, 상기 종단 상호접속부는 폴리실리콘을 포함하며,
    상기 활성 영역은 적어도 하나의 전하 균형 구조를 포함하는 전계 효과 트랜지스터.
  8. 제1항에 있어서,
    상기 활성 영역은 복수의 실드 게이트 트랜치 전력 모스펫 셀을 포함하는 전계 효과 트랜지스터.
  9. 삭제
  10. 삭제
  11. 제1항에 있어서,
    상기 종단 상호접속부는 상기 종단 영역 위에서 연장되는 필드 플레이트(field plate)로서 기능하고,
    상기 저항 요소는 1kΩ*μm 내지 1메가Ω*μm 범위 내의 값을 갖는 전계 효과 트랜지스터.
  12. 제1항에 있어서,
    상기 저항 요소의 상기 일단은 상기 저항 요소의 제1 단부이고,
    상기 저항 요소는, 상기 저항 요소의 제2 단부가 접지 전위로 바이어스되게 하는 전계 효과 트랜지스터.
  13. 트랜치 게이트 전력 모스펫(trench gate power MOSFET)에 있어서,
    제1 도전성 타입의 기판 위에서 연장되는 제1 도전성 타입의 드리프트 영역;
    활성 영역 - 상기 활성 영역은,
    상기 드리프트 영역 내의 미리 정해진 깊이까지 연장되는 제2 도전성 타입의 활성 웰;
    상기 활성 웰을 통해 연장되는 게이트 트랜치; 및
    상기 게이트 트랜치의 측면에 위치한 제1 도전성 타입의 소스 영역을 포함함 -;
    상기 활성 영역 위에서 연장되는 활성 상호접속부;
    상기 활성 영역을 둘러싸는 종단 영역 - 상기 종단 영역은,
    종단 웰을 포함하는 저항 요소 - 상기 종단 웰은 제2 도전성 타입이고 상기 드리프트 영역 내로 상기 활성 웰보다 더 깊이 연장되며, 상기 소스 영역은 상기 종단 웰 내에 배치됨 -; 및
    상기 종단 웰에 인접하여 상기 드리프트 영역 내로 연장되고, 상기 활성 영역을 링 형태로 둘러싸는 종단 트랜치를 포함함 -;
    상기 활성 영역의 둘레에서, 상기 종단 영역 위에서 연장되는 링을 정의하는 종단 상호접속부;
    상기 종단 상호접속부를 상기 활성 상호접속부에 전기적으로 접속시키는 상호접속 링크들 - 상기 상호접속 링크들은 상기 저항 요소의 일부를 형성하고, 상기 활성 영역 둘레의 미리 지정된 위치에 배치되며, 상기 종단 상호접속부의 저항 및 상기 활성 상호접속부의 저항보다 더 높은 저항을 가짐 -; 및
    상기 상호접속 링크들이 상기 종단 상호접속부를 상기 활성 상호접속부에 전기적으로 접속시키는 구역을 제외하고, 상기 종단 상호접속부로부터 상기 활성 상호접속부를 절연시키는 유전체 물질
    을 포함하고,
    상기 저항 요소는, 사태 항복이 일어나고 상기 종단 영역에서 사태 전류가 미리 정해진 수준에 도달하면, 상기 사태 전류의 일부는 상기 활성 영역을 통해 흐르고 상기 사태 전류의 나머지는 상기 종단 영역을 통해 흐르도록 상기 사태 전류를 이동시키며,
    상기 저항 요소의 일단(一端)은 동작 중에 소스 전압으로 바이어스되는,
    트랜치 게이트 전력 모스펫.
  14. 제13항에 있어서,
    상기 저항 요소의 상기 일단은 상기 저항 요소의 제1 단부이고,
    상기 종단 웰은 상기 저항 요소의 상기 제1 단부를 형성하고,
    상기 저항 요소의 제2 단부는 동작 중에 접지 전위로 바이어스되는 트랜치 게이트 전력 모스펫.
  15. 제13항에 있어서,
    상기 종단 웰은 상기 활성 영역을 둘러싸는 링을 정의하고, 상기 종단 웰은 상기 활성 영역 주위에 간헐적으로 배치되는 복수의 불연속적인 웰 접촉 영역을 포함하며, 상기 복수의 웰 접촉 영역은 제1 도전성 타입인,
    트랜치 게이트 전력 모스펫.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 제13항에 있어서,
    상기 종단 상호접속부는 상기 활성 상호접속부보다 더 낮은 도전성을 갖고,
    상기 상호접속 링크들은 낮은 도전성의 금속 화합물 또는 폴리실리콘으로 이루어지고,
    상기 활성 상호접속부는 금속을 포함하고, 상기 종단 상호접속부는 폴리실리콘을 포함하며,
    상기 저항 요소는 1kΩ*μm 내지 1메가Ω*μm 범위 내의 값을 갖는 트랜치 게이트 전력 모스펫.
  21. 제13항에 있어서,
    상기 활성 상호접속부와 상기 종단 상호접속부는 동일한 도전성 물질로 이루어지고,
    상기 상호접속 링크들의 각각은 상기 활성 상호접속부 및 상기 종단 상호접속부의 상기 도전성 물질보다 더 높은 저항을 갖는 도전체로 이루어지고,
    상기 종단 상호접속부는 상기 종단 영역 위에서 연장되는 필드 플레이트로서 기능하며,
    상기 저항 요소의 상기 일단은 상기 저항 요소의 제1 단부이고,
    동작 중에, 상기 저항 요소는 제2 단부가 접지 전위로 바이어스되게 하는,
    트랜치 게이트 전력 모스펫.
  22. 삭제
  23. 제13항에 있어서,
    상기 게이트 트랜치는,
    실드 유전체에 의해 상기 드리프트 영역으로부터 절연된 실드 전극; 및
    상기 실드 전극 위에 위치하되, 인터폴리 유전체층에 의해 상기 실드 전극으로부터 절연된 게이트 전극을 포함하는, 트랜치 게이트 전력 모스펫.
  24. 제13항에 있어서,
    상기 게이트 트랜치는,
    상기 게이트 트랜치의 측벽을 덮는 게이트 유전체;
    상기 게이트 유전체보다 두껍고, 상기 게이트 트랜치의 바닥을 덮는 바닥 유전체; 및
    상기 바닥 유전체 위에 배치된 리세스(recessed) 게이트 전극을 포함하는, 트랜치 게이트 전력 모스펫.
  25. 전계 효과 트랜지스터에 있어서,
    활성 영역; 및
    상기 활성 영역을 둘러싸는 종단 영역 - 상기 종단 영역은,
    종단 웰을 포함하는 저항 요소 - 상기 저항 요소는, 상기 종단 영역에서 사태 항복 중에 사태 전류가 미리 정해진 수준에 도달하면, 상기 사태 전류의 일부를 상기 종단 영역으로부터 상기 활성 영역으로 이동시킴 -; 및
    상기 활성 영역을 링 형태로 둘러싸고, 상기 종단 웰에 인접하는 종단 트랜치를 포함함 -;
    상기 활성 영역 위에서 연장되는 활성 상호접속부;
    상기 종단 영역 위에서 연장되는 종단 상호접속부;
    상호접속 링크들; 및
    상기 상호접속 링크들이 존재하는 구역을 제외하고, 상기 종단 상호접속부로부터 상기 활성 상호접속부를 절연시키는 유전체 물질 - 상기 종단 상호접속부는 상기 저항 요소의 일부를 형성하고, 상기 종단 상호접속부는 상기 활성 영역의 둘레에서, 상기 종단 영역 위에서 연장되는 링을 정의함 -
    을 포함하고,
    상기 상호접속 링크들은 상기 활성 영역 둘레의 미리 지정된 위치에서 상기 종단 상호접속부를 상기 활성 상호접속부에 전기적으로 접속시키고, 상기 저항 요소의 일부를 형성하며, 상기 종단 상호접속부의 저항 및 상기 활성 상호접속부의 저항보다 더 높은 저항을 갖고,
    상기 저항 요소의 일단(一端)은 동작 중에 소스 전압으로 바이어스되는,
    전계 효과 트랜지스터.
  26. 제25항에 있어서,
    상기 종단 영역은 제1 도전성 타입의 종단 웰을 포함하고, 상기 종단 웰은 제2 도전성 타입의 드리프트 영역 내의 미리 정해진 깊이까지 연장되는, 전계 효과 트랜지스터.
  27. 제26항에 있어서,
    상기 저항 요소의 상기 일단은 상기 저항 요소의 제1 단부이고,
    상기 저항 요소는, 상기 저항 요소의 제2 단부가 동작 중에 접지 전위로 바이어스되게 하고,
    상기 종단 웰은 상기 저항 요소의 상기 제1 단부를 형성하는, 전계 효과 트랜지스터.
  28. 제26항에 있어서,
    상기 종단 웰은 상기 활성 영역을 둘러싸는 링을 정의하고, 상기 종단 웰은 상기 활성 영역 주위에 간헐적으로 배치되는 복수의 불연속적인 웰 접촉 영역을 포함하며, 상기 복수의 웰 접촉 영역은 제1 도전성 타입인, 전계 효과 트랜지스터.
  29. 삭제
  30. 삭제
  31. 제25항에 있어서,
    상기 저항 요소의 상기 일단은 상기 저항 요소의 제1 단부이고,
    상기 저항 요소는, 상기 저항 요소의 제2 단부가 동작 중에 접지 전위로 바이어스되게 하는, 전계 효과 트랜지스터.
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
KR1020087024541A 2006-03-31 2007-03-23 에지 종단이 향상된 전력 디바이스 KR101384938B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/396,362 US7521773B2 (en) 2006-03-31 2006-03-31 Power device with improved edge termination
US11/396,362 2006-03-31
PCT/US2007/064790 WO2007117954A2 (en) 2006-03-31 2007-03-23 Power device with improved edge termination

Publications (2)

Publication Number Publication Date
KR20090007316A KR20090007316A (ko) 2009-01-16
KR101384938B1 true KR101384938B1 (ko) 2014-04-11

Family

ID=38557578

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087024541A KR101384938B1 (ko) 2006-03-31 2007-03-23 에지 종단이 향상된 전력 디바이스

Country Status (8)

Country Link
US (3) US7521773B2 (ko)
JP (1) JP2009532880A (ko)
KR (1) KR101384938B1 (ko)
CN (1) CN101461065B (ko)
AT (1) AT505582A2 (ko)
DE (1) DE112007000802T5 (ko)
TW (1) TWI430443B (ko)
WO (1) WO2007117954A2 (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP2008546216A (ja) 2005-06-10 2008-12-18 フェアチャイルド・セミコンダクター・コーポレーション 電荷平衡電界効果トランジスタ
TWI400757B (zh) * 2005-06-29 2013-07-01 Fairchild Semiconductor 形成遮蔽閘極場效應電晶體之方法
US7521773B2 (en) * 2006-03-31 2009-04-21 Fairchild Semiconductor Corporation Power device with improved edge termination
CN101868856B (zh) 2007-09-21 2014-03-12 飞兆半导体公司 用于功率器件的超结结构及制造方法
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US20100013009A1 (en) * 2007-12-14 2010-01-21 James Pan Structure and Method for Forming Trench Gate Transistors with Low Gate Resistance
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US7800176B2 (en) * 2008-10-27 2010-09-21 Infineon Technologies Austria Ag Electronic circuit for controlling a power field effect transistor
US8304829B2 (en) 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8227855B2 (en) * 2009-02-09 2012-07-24 Fairchild Semiconductor Corporation Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same
US8148749B2 (en) * 2009-02-19 2012-04-03 Fairchild Semiconductor Corporation Trench-shielded semiconductor device
JP5422252B2 (ja) 2009-04-23 2014-02-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8299494B2 (en) 2009-06-12 2012-10-30 Alpha & Omega Semiconductor, Inc. Nanotube semiconductor devices
US7910486B2 (en) * 2009-06-12 2011-03-22 Alpha & Omega Semiconductor, Inc. Method for forming nanotube semiconductor devices
US8049276B2 (en) 2009-06-12 2011-11-01 Fairchild Semiconductor Corporation Reduced process sensitivity of electrode-semiconductor rectifiers
JP2012064849A (ja) * 2010-09-17 2012-03-29 Toshiba Corp 半導体装置
TWI455287B (zh) * 2010-11-04 2014-10-01 Sinopower Semiconductor Inc 功率半導體元件之終端結構及其製作方法
US9171917B2 (en) * 2011-05-31 2015-10-27 Alpha And Omega Semiconductor Incorporated Edge termination configurations for high voltage semiconductor power devices
US8643135B2 (en) * 2011-05-31 2014-02-04 Alpha And Omega Semiconductor Incorporated Edge termination configurations for high voltage semiconductor power devices
US8872278B2 (en) 2011-10-25 2014-10-28 Fairchild Semiconductor Corporation Integrated gate runner and field implant termination for trench devices
US9431249B2 (en) 2011-12-01 2016-08-30 Vishay-Siliconix Edge termination for super junction MOSFET devices
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9508596B2 (en) 2014-06-20 2016-11-29 Vishay-Siliconix Processes used in fabricating a metal-insulator-semiconductor field effect transistor
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
KR102098996B1 (ko) 2014-08-19 2020-04-08 비쉐이-실리코닉스 초접합 금속 산화물 반도체 전계 효과 트랜지스터
CN105895667B (zh) * 2015-12-28 2019-07-23 苏州能讯高能半导体有限公司 一种半导体器件及其制造方法
US10164091B1 (en) * 2017-08-02 2018-12-25 Semiconductor Components Industries, Llc Electronic device including a ring suppression structure
US10600897B2 (en) 2017-11-08 2020-03-24 Fuji Electric Co., Ltd. Semiconductor device
CN109037337A (zh) * 2018-06-28 2018-12-18 华为技术有限公司 一种功率半导体器件及制造方法
EP3664136A1 (en) * 2018-12-06 2020-06-10 Nexperia B.V. Semiconductor device with integrated clamp diode
US20230290773A1 (en) * 2022-03-11 2023-09-14 Infineon Technologies Ag Rc snubber with poly silicon resistor and capacitor formed from junction termination edge
CN114582965B (zh) * 2022-05-06 2022-07-19 南京微盟电子有限公司 一种低开关损耗功率器件结构及其制造方法
CN117153737B (zh) * 2023-10-27 2024-02-13 深圳安森德半导体有限公司 一种抗雪崩击穿的超级结mos终端制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09270512A (ja) * 1996-04-01 1997-10-14 Mitsubishi Electric Corp 絶縁ゲート型半導体装置およびその製造方法
US6388286B1 (en) 1998-10-26 2002-05-14 North Carolina State University Power semiconductor devices having trench-based gate electrodes and field plates
JP2003115590A (ja) * 2001-10-05 2003-04-18 Toshiba Corp 半導体装置
US20050167742A1 (en) * 2001-01-30 2005-08-04 Fairchild Semiconductor Corp. Power semiconductor devices and methods of manufacture

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3203858B2 (ja) * 1993-02-15 2001-08-27 富士電機株式会社 高耐圧ｍｉｓ電界効果トランジスタ
US5424563A (en) * 1993-12-27 1995-06-13 Harris Corporation Apparatus and method for increasing breakdown voltage ruggedness in semiconductor devices
JP3444081B2 (ja) * 1996-02-28 2003-09-08 株式会社日立製作所 ダイオード及び電力変換装置
FR2764137B1 (fr) * 1997-05-28 1999-08-13 Sgs Thomson Microelectronics Composant de protection d'un transistor mos integre contre des gradients de tension
US6204097B1 (en) * 1999-03-01 2001-03-20 Semiconductor Components Industries, Llc Semiconductor device and method of manufacture
JP4763202B2 (ja) * 1999-12-15 2011-08-31 株式会社アミノアップ化学 担子菌培養物由来の新規物質、その製造方法及び用途
US6853033B2 (en) * 2001-06-05 2005-02-08 National University Of Singapore Power MOSFET having enhanced breakdown voltage
US7221011B2 (en) * 2001-09-07 2007-05-22 Power Integrations, Inc. High-voltage vertical transistor with a multi-gradient drain doping profile
US6573558B2 (en) 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
JP4009825B2 (ja) * 2002-02-20 2007-11-21 サンケン電気株式会社 絶縁ゲート型トランジスタ
JP4202149B2 (ja) * 2003-01-28 2008-12-24 ローム株式会社 半導体装置およびその製造方法
JP4577480B2 (ja) * 2003-06-06 2010-11-10 サンケン電気株式会社 絶縁ゲート型半導体装置
US7045857B2 (en) * 2004-03-26 2006-05-16 Siliconix Incorporated Termination for trench MIS device having implanted drain-drift region
US7183610B2 (en) 2004-04-30 2007-02-27 Siliconix Incorporated Super trench MOSFET including buried source electrode and method of fabricating the same
DE102004024885B4 (de) 2004-05-19 2007-09-06 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
US7291849B1 (en) * 2005-09-28 2007-11-06 Agere Systems Inc. Calibration standard for transmission electron microscopy
US7521773B2 (en) 2006-03-31 2009-04-21 Fairchild Semiconductor Corporation Power device with improved edge termination

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09270512A (ja) * 1996-04-01 1997-10-14 Mitsubishi Electric Corp 絶縁ゲート型半導体装置およびその製造方法
US6388286B1 (en) 1998-10-26 2002-05-14 North Carolina State University Power semiconductor devices having trench-based gate electrodes and field plates
US20050167742A1 (en) * 2001-01-30 2005-08-04 Fairchild Semiconductor Corp. Power semiconductor devices and methods of manufacture
JP2003115590A (ja) * 2001-10-05 2003-04-18 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
AT505582A2 (de) 2009-02-15
WO2007117954A2 (en) 2007-10-18
DE112007000802T5 (de) 2009-01-29
JP2009532880A (ja) 2009-09-10
KR20090007316A (ko) 2009-01-16
US8063442B2 (en) 2011-11-22
CN101461065B (zh) 2013-01-23
US20090200606A1 (en) 2009-08-13
US20110089488A1 (en) 2011-04-21
TWI430443B (zh) 2014-03-11
WO2007117954A3 (en) 2008-10-30
TW200739897A (en) 2007-10-16
US20070228518A1 (en) 2007-10-04
US7863708B2 (en) 2011-01-04
CN101461065A (zh) 2009-06-17
US7521773B2 (en) 2009-04-21

Similar Documents

Publication Publication Date Title
KR101384938B1 (ko) 에지 종단이 향상된 전력 디바이스
US5674766A (en) Method of making a trench MOSFET with multi-resistivity drain to provide low on-resistance by varying dopant concentration in epitaxial layer
TWI538209B (zh) 半導體功率元件及其製備方法
TWI426596B (zh) 一種用於功率裝置擊穿保護的柵漏箝位元和靜電放電保護電路
US7446375B2 (en) Quasi-vertical LDMOS device having closed cell layout
US6008520A (en) Trench MOSFET with heavily doped delta layer to provide low on- resistance
US5688725A (en) Method of making a trench mosfet with heavily doped delta layer to provide low on-resistance
KR100652449B1 (ko) 횡형 박막 실리콘-온-절연체 ｊｆｅｔ 디바이스
US6972458B2 (en) Horizontal MOS transistor
US20150243781A1 (en) Resurf semiconductor device charge balancing
US7417282B2 (en) Vertical double-diffused metal oxide semiconductor (VDMOS) device incorporating reverse diode
US6642600B2 (en) Insulated gate semiconductor device having first trench and second trench connected to the same
US20130248982A1 (en) Semiconductor device with enhanced mobility and method
US20070132014A1 (en) Trench insulated gate field effect transistor
US6548860B1 (en) DMOS transistor structure having improved performance
US7911021B2 (en) Edge termination for semiconductor devices
US20090302379A1 (en) Semiconductor Device
JP7392613B2 (ja) 半導体装置
EP2963678A1 (en) Semiconductor device
JP2006501644A (ja) 横型絶縁ゲートバイポーラｐｍｏｓ装置
EP4123722B1 (en) Power semiconductor device
CN112864244A (zh) 超结器件
CN105448893A (zh) 一种半导体器件中的静电放电保护结构及半导体器件

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 6