DE112007000802T5 - Leistungsvorrichtung mit verbessertem Randabschluss - Google Patents

Leistungsvorrichtung mit verbessertem Randabschluss Download PDF

Info

Publication number
DE112007000802T5
DE112007000802T5 DE112007000802T DE112007000802T DE112007000802T5 DE 112007000802 T5 DE112007000802 T5 DE 112007000802T5 DE 112007000802 T DE112007000802 T DE 112007000802T DE 112007000802 T DE112007000802 T DE 112007000802T DE 112007000802 T5 DE112007000802 T5 DE 112007000802T5
Authority
DE
Germany
Prior art keywords
area
effect transistor
field effect
transistor according
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE112007000802T
Other languages
English (en)
Inventor
Hamza Saratoga Yilmaz
Daniel San Jose Calafut
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of DE112007000802T5 publication Critical patent/DE112007000802T5/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Feldeffekttransistor, umfassend:
ein aktives Gebiet;
ein Abschlussgebiet, das das aktive Gebiet umgibt; und
ein Widerstandselement, das mit dem Abschlussgebiet gekoppelt ist, wobei beim Auftreten eines Lawinendurchbruchs in dem Abschlussgebiet ein Lawinenstrom in dem Abschlussgebiet zu fließen beginnt, und das Widerstandselement ausgestaltet ist, um einen Anteil des Lawinenstroms dazu zu bringen, durch das Abschlussgebiet zu fließen, und einen übrigen Anteil des Lawinenstroms dazu zu bringen, durch das aktive Gebiet zu fließen.

Description

  • QUERVERWEISE AUF VERWANDTE ANMELDUNGEN
  • Diese Anmeldung betrifft die an den Rechtsinhaber der vorliegenden Erfindung übertragene US-Anmeldung Nr. 11/026,276, die am 29. Dezember 2004 eingereicht wurde und deren Offenbarungsgehalt hierin durch Bezugnahme vollständig mit eingeschlossen ist.
  • HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung betrifft die Leistungsvorrichtungstechnologie, und im Besonderen einen verbesserten Randabschluss für Leistungsvorrichtungen mit Ladungsgleichgewicht.
  • Das Ladungsgleichgewichtkonzept ist eine viel versprechende Entwicklung in der Leistungsvorrichtungstechnologie. Einige der definierenden Eigenschaften für das Leistungsvermögen für den Leistungsschalter sind sein Ein-Widerstand, seine Durchbruchspannung und seine Schaltgeschwindigkeit. Abhängig von den Anforderungen einer besonderen Anwendung kann eine unterschiedliche Betonung auf ein jedes dieser Kriterien für das Leistungsvermögen gelegt werden. Beispielsweise hat eine herkömmliche Vorrichtung in dem mittleren bis hohen Spannungsbereich (d. h. 60 bis 2000 Volt) Probleme hinsichtlich eines hohen spezifischen Widerstandes, da das Drift-Gebiet schwach dotiert sein muss, damit die Vorrichtung während des Sperrzustandes hohen Spannungen standhalten kann. Der hohe spezifische Widerstand des Drift-Gebiets führt zu einem höheren Source-Drain-Ein-Widerstand RDSon, der wiederum zu hohen Leistungsver lusten führt. Wegen der inversen Beziehung zwischen RDSon und der Durchbruchspannung stellt das Verbessern des Leistungsvermögens der Durchbruchspannung der Vorrichtung, während ein niedriger RDSon aufrechterhalten wird, eine Herausforderung dar.
  • Um sich dieser Herausforderung zu stellen, sind verschiedene Ladungsgleichgewichtsstrukturen in dem Vorrichtungs-Drift-Gebiet, einschließlich vergrabene Elektroden, Säulen mit entgegengesetzter Polarität und schwimmende Gebiete, mit variierenden Erfolgsgraden entwickelt worden. Die Ladungsgleichgewichtstechniken streben an, ein im Wesentlichen gleichmäßiges elektrisches Feld in dem Drift-Gebiet aufrechtzuerhalten, um die Durchbruchspannung der Vorrichtung zu erhöhen. Daher kann für die gleiche Durchbruchspannung das Drift-Gebiet höher dotiert sein, wodurch RDSon verringert wird.
  • Jedoch ist das Randabschlussgebiet ein Problem bei der Konstruktion von Ladungsgleichgewichtsvorrichtungen. Es stellt eine Herausforderung dar, ein Ladungsgleichgewicht an der Grenzfläche zwischen dem aktiven Gebiet und dem Abschlussgebiet zu erzielen, da ein entgegengesetzter Übergang zum Koppeln mit der letzten aktiven Zelle schwierig zu implementieren sein kann. Wenn bei allen aktiven Zellen außer bei dem Grenzflächengebiet zwischen dem aktiven Gebiet und dem Abschlussgebiet ein identisches Ladungsgleichgewicht vorliegt, dann wird dieses Grenzflächengebiet der begrenzende Faktor beim Erreichen einer hohen Durchbruchspannung. Der Randabschlussdurchbruch bei niedrigen Strompegeln behindert das Leistungsvermögen der Vorrichtung nicht, jedoch kann während Lawinenereignissen mit hohem Strom, wie etwa eines ungeklemmten induktiven Lastschaltens (UIL von unclamped inductive load), die begrenzte Fläche des Abschlussgebiets relativ zu dem aktiven Array nicht mit den Leistungsverlusten umgehen. Dies beeinflusst den sicheren Betriebsbereich (SOA von safe operating area) der Vorrichtung nachteilig.
  • Somit sind eine Struktur und ein Verfahren erwünscht, die eine hohe Sperrfähigkeit, einen niedrigen Ein-Widerstand und eine hohe Stromhandhabungsfähigkeit, im Besonderen die Fähigkeit, einem hohen Lawinenstrom in dem Grenzflächengebiet des aktiven Gebiets zum Abschlussgebiet standzuhalten, ermöglichen.
  • KURZZUSAMMENFASSUNG DER ERFINDUNG
  • Gemäß einer Ausführungsform der Erfindung umfasst ein Feldeffekttransistor ein aktives Gebiet und ein Abschlussgebiet, das das aktive Gebiet umgibt. Ein Widerstandselement ist mit dem Abschlussgebiet gekoppelt, wobei beim Eintreten eines Lawinendurchbruchs in dem Abschlussgebiet ein Lawinenstrom in dem Abschlussgebiet zu fließen beginnt, und das Widerstandselement ausgestaltet ist, um einen Anteil des Lawinenstroms dazu zu bringen, durch das Abschlussgebiet zu fließen, und einen übrigen Anteil des Lawinenstroms dazu zu bringen, durch das aktive Gebiet zu fließen.
  • In einer Ausführungsform umfasst das Abschlussgebiet eine Abschlusswanne von einem ersten Leitfähigkeitstyp, die sich bis zu einer ersten Tiefe in einem Drift-Gebiet von einem zweiten Leitfähigkeitstyp erstreckt, und das aktive Gebiet umfasst eine aktive Wanne von dem ersten Leitfähigkeitstyp, die sich bis zu einer zweiten Tiefe in dem Drift-Gebiet erstreckt, wobei die erste Tiefe tiefer als die zweite Tiefe ist.
  • In einer anderen Ausführungsform bildet die Abschlusswanne ein Ende des Widerstandselements, und das andere Ende des Widerstandselements ist während des Betriebs auf Massepotential vorgespannt.
  • In einer anderen Ausführungsform bildet die Abschlusswanne einen Ring, der das aktive Gebiet umgibt. Die Abschlusswanne umfasst mehrere diskontinuierliche Wannenkontaktgebiete, die intermittierend um das aktive Gebiet herum platziert sind. Die mehreren Wannenkontaktgebiete sind von dem ersten Leitfähigkeitstyp.
  • In einer anderen Ausführungsform erstreckt sich eine erste Verbindungsschicht über dem aktiven Gebiet und einem Abschnitt des Abschlussgebiets. Eine zweite Verbindungsschicht, die eine niedrigere Leitfähigkeit als die erste Verbindungsschicht aufweist, ist ausgestaltet, um die Abschlusswanne elektrisch mit der ersten Verbindungsschicht zu verbinden.
  • In noch einer anderen Ausführungsform weist eine Verbindungsschicht einen ersten Abschnitt auf, der sich über dem aktiven Gebiet erstreckt, und einen zweiten Abschnitt, der sich über dem Abschlussgebiet erstreckt. Eine Dielektrikumschicht isoliert teilweise den ersten und zweiten Abschnitt der Verbindungsschicht voneinander, wobei der zweite Abschnitt der Verbindungsschicht einen Teil des Widerstandselements bildet.
  • In noch einer anderen Ausführungsform dient der zweite Abschnitt der Verbindungsschicht als Feldplatte, die sich über dem Abschlussgebiet erstreckt.
  • In einer anderen Ausführungsform ist während des Betriebs ein Ende des Widerstandselements auf Massepotential vorgespannt.
  • Gemäß einer anderen Ausführungsform der Erfindung umfasst ein Feldeffekttransistor ein aktives Gebiet und ein Abschlussgebiet, das das aktive Gebiet umgibt. Ein Widerstandsmittel ist mit dem Abschlussgebiet gekoppelt, wobei beim Eintreten eines Lawinendurchbruchs in dem Abschlussgebiet ein Lawinenstrom in dem Abschlussgebiet zu fließen beginnt, und wenn der Lawinenstrom einen vorbestimmten Pegel erreicht, arbeitet das Widerstandsmittel, um einen Anteil des Lawinenstroms dazu zu bringen, durch das Abschlussgebiet zu fließen, und einen übrigen Teil des Lawinenstroms dazu zu bringen, durch das aktive Gebiet zu fließen.
  • Gemäß noch einer anderen Ausführungsform der Erfindung ist ein Verfahren zum Verringern eines Stromflusses in dem Abschlussgebiet eines Feldeffekttransistors während eines Lawinendurchbruchs wie folgt. Ein Widerstandselement wird zwischen das Abschlussgebiet und ein Massepotential geschaltet, wobei beim Auftreten eines Lawinendurchbruchs in dem Abschlussgebiet ein Lawinenstrom zu fließen beginnt, und das Widerstandselement arbeitet, um einen Anteil des Lawinenstroms dazu zu bringen, durch das Abschlussgebiet zu fließen, und einen übrigen Anteil des Lawinenstroms dazu zu bringen, durch ein aktives Gebiet des Feldeffekttransistors zu fließen.
  • In einer Ausführungsform wird eine Verbindungsschicht gebildet, die einen ersten Abschnitt aufweist, der sich über dem aktiven Gebiet erstreckt, und einen zweiten Abschnitt, der sich über dem Abschlussgebiet erstreckt, wobei der zweite Abschnitt der Verbindungsschicht einen Teil des Widerstandselements bildet.
  • In einer anderen Ausführungsform ist eine Abschlusswanne von einem ersten Leitfähigkeitstyp in einem Drift-Gebiet von einem zweiten Leitfähig keitstyp gebildet, wobei ein Ende des Widerstandselements mit der Abschlusswanne gekoppelt ist, und das andere Ende des Widerstandselements während des Betriebs auf Massepotential vorgespannt ist.
  • In noch einer anderen Ausführungsform bildet die Abschlusswanne einen Ring, der das aktive Gebiet umgibt, und mehrere diskontinuierliche Wannenkontaktgebiete von dem ersten Leitfähigkeitstyp sind in der Abschlusswanne gebildet, so dass die mehreren diskontinuierlichen Wannenkontaktgebiete intermittierend um das aktive Gebiet herum gebildet sind.
  • In einer anderen Ausführungsform ist eine erste Verbindungsschicht in dem Abschlussgebiet gebildet. Es ist eine zweite Verbindungsschicht gebildet, die sich über dem aktiven Gebiet und dem Abschlussgebiet erstreckt, wobei die erste Verbindungsschicht die Abschlusswanne elektrisch mit der zweiten Verbindungsschicht verbindet, und die zweite Verbindungsschicht eine höhere Leitfähigkeit als die erste Verbindungsschicht aufweist.
  • Ein weiteres Verständnis der Natur und der Vorteile der hierin offenbarten Erfindung können durch Bezugnahme auf die übrigen Abschnitte der Beschreibung und die beigefügten Zeichnungen realisiert werden.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 zeigt eine Querschnittsansicht eines Trench-MOSFET mit abgeschirmtem Gate;
  • 2 zeigt eine Querschnittsansicht eines Abschlussgebiets eines Trench-MOSFET mit abgeschirmten Gate gemäß einer beispielhaften Ausführungsform der Erfindung; und
  • 3A und 3B zeigen Simulationsergebnisse für einen MOSFET mit einer Abschlussstruktur ähnlich der von 2, wobei Stromwerte für die Ströme, die durch das Abschlussgebiet und eine aktive Zelle fließen, über die Drain-Source-Spannung Vds aufgetragen sind;
  • 4A und 4B zeigen jeweils simulierte Stromflusslinien bei niedrigeren und höheren Lawinenstrompegeln unter Verwendung der gleichen Abschlusskonstruktion wie für die 3A und 3B; und
  • 5 und 6 sind Layoutansichten, die zwei beispielhafte Implementierungen des Abschlusswiderstands gemäß Ausführungsformen der Erfindung veranschaulichen.
  • AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
  • Ausführungsformen der vorliegenden Erfindung richten sich an die obigen Probleme und andere Probleme, indem sie Strukturen und Verfahren bereitstellen, die den Strom in dem Abschlussbereich während eines UIL-Schalterereignisses begrenzen. Es wird eine Widerstands-Spannungsteilungstechnik in dem Abschlussgebiet angewandt, die den Betrag an Strom verringert, der durch das Randabschlussgebiet während eines Ereignisses mit hohem Lawinenstrom fließt, indem ein zunehmender Prozentsatz des Lawinenstroms fortschreitend von dem Randabschlussgebiet zu den aktiven Zellen verschoben wird. Diese Technik minimiert Leistungsdissi pation während eines UIL-Schaltens am Randabschlussgebiet und verbessert das SOA-Leistungsvermögen.
  • 1 zeigt eine vereinfachte Querschnittsansicht eines Trench-MOSFET mit abgeschirmtem Gate. Der Einfachheit wegen werden Ausführungsformen der Erfindung mit Bezug auf einen Trench-MOSFET mit abgeschirmtem Gate, wie etwa jenem, der in 1 gezeigt ist, besprochen. Jedoch ist die Erfindung nicht auf Trench-MOSFET mit abgeschirmtem Gate begrenzt. Verschiedene herkömmliche Leistungsvorrichtungen, einschließlich andere Sorten von mit Gräben versehenen Vorrichtungen sowie planare Vorrichtungen, können Nutzen aus der Stromaufteilungstechnik ziehen, um die Leistungsverluste in dem Abschlussgebiet zu verringern. Beispielsweise kann die Widerstandsteilertechnik der vorliegenden Erfindung mit vielen der verschiedenen Typen von Leistungsvorrichtungen (und im Besonderen mit den verschiedenen Ladungsgleichgewichtsvorrichtungen, einschließlich jenen, die in den 2A, 2B, 3A, 3B, 4A–4C, 5A, 9A–9C, 10–24, 25A–25F, 26A–26C, 27, 28A–28D, 29A–29C) der oben genannten US-Patentanmeldung Nr. 11/026,276, die am 29. Dezember 2004 eingereicht wurde, und deren Offenbarungsgehalt hierin durch Bezugnahme vollständig mit eingeschlossen ist, kombiniert werden. Wie bei all den anderen hierin beschriebenen Figuren, spiegeln die gezeigten relativen Abmessungen und Größen der Elemente nicht die tatsächlichen Abmessungen wider und dienen allein zu Darstellungszwecken.
  • In 1 erstreckt sich ein Graben 110 von einer oberen Oberfläche durch ein p-leitendes Wannen- oder Body-Gebiet 104 und endet in einem n-leitenden Drift- oder Epitaxiegebiet 102. N-leitende Source-Gebiete 108 sind innerhalb des Body-Gebiets 104 benachbart zu dem Graben 110 gebildet. Ein Drain-Anschluss (der nicht gezeigt ist) ist auf der Rückseite des Substrats gebildet und mit einem stark dotierten n-leitenden Sub stratgebiet 100 verbunden. Die in 1 gezeigte Struktur wiederholt sich auf einem gemeinsamen Substrat viele Male, um ein Array aus Transistoren zu bilden. Das Array kann in verschiedenen in dieser Technik bekannten zellulären oder streifenförmigen Architekturen ausgestaltet sein. Wenn der Transistor eingeschaltet wird, wird in dem Body-Gebiet 104 zwischen den Source-Gebieten 108 und dem Drift-Gebiet 102 entlang der Wände der Gate-Gräben 110 ein leitender Kanal gebildet.
  • Der Graben 110 umfasst eine Gate-Elektrode 122 und eine darunter liegende Abschirmelektrode 114. In einer Ausführungsform umfassen die Gate-Elektrode 122 und die Abschirmelektrode Polysilizium. Die Abschirmelektrode 114 ist von benachbarten Gebieten durch ein Abschirmdielektrikum 112 isoliert, und die Gate-Elektrode 122 ist von benachbarten Gebieten durch ein Gate-Dielektrikum 120 isoliert. Die Gate- und Abschirmelektroden sind voneinander durch eine Dielektrikumschicht 116 isoliert, die üblicherweise als Inter-Poly-Dielektrikum oder IPD bezeichnet wird. Eine Metallschicht 126 dient als Source-Kontakt, um die Source-Kontaktgebiete 108 und das Body-Gebiet 104 elektrisch über Heavy-Body-Bereiche 106 zu kontaktieren. Eine dielektrische Kuppel 124 über der Gate-Elektrode 122 isoliert das Source-Metall 126 von der Gate-Elektrode 122.
  • Die Durchbruchspannung des MOSFET wird typischerweise durch die zylindrische oder kugelförmige Form des Verarmungsgebiets begrenzt, das um den letzten Diffusionsübergang am Rand des Chips während des Sperrzustandes gebildet wird. Weil diese zylindrische oder kugelförmige Durchbruchspannung niedriger als die Durchbruchspannung in der parallelen Ebene in dem aktiven Gebiet der Vorrichtung ist, wird das aktive Gebiet derart abgeschlossen, dass eine Durchbruchspannung für die Vorrichtung erreicht wird, die nahe bei der Durchbruchspannung des aktiven Gebiets liegt. Es sind unterschiedliche Abschlusstechniken entwickelt worden, um das Feld gleichmäßiger über die Randabschlussbreite hinweg auszubreiten und somit die Durchbruchspannung in dem Abschlussgebiet auf die des aktiven Gebiets zu erhöhen. Diese umfassen Feldplatten, Feldringe, eine Übergangsabschlusserweiterung (JTE von junction termination extension) und unterschiedliche Kombinationen dieser Techniken.
  • 2 zeigt eine Querschnittsansicht eines Abschlussgebiets eines Trench-MOSFET mit abgeschirmtem Gate gemäß einer Ausführungsform der Erfindung. Ein n-leitendes Drift-Gebiet 202 (z. B. Epitaxieschicht) erstreckt sich über einem hoch dotierten n-leitenden Substrat 200. Die Abschlussstruktur umfasst eine p-Isolationswanne 204, die sich tief in das Drift-Gebiet 202 hinein erstreckt. Die p-Isolationswanne 204 bildet einen Ring um das aktive Gebiet der Vorrichtung. Die p-Isolationswanne 204 erstreckt sich tiefer als die p-Wanne 205 in dem aktiven Zellenarray und leitet einen relativ kleinen Betrag an Strom, wenn der MOSFET im Ein-Zustand ist. Dieser Strom ist geringer als der in dem aktiven Gebiet, da die tiefe p-Isolationswanne 204 die Schwellenspannung des Transistors, die am Rand der p-Isolationswanne 204 gebildet wird, erhöht. Der kleine Strom durch die p-Isolationswanne 204 verringert vorteilhaft den Ein-Widerstand des MOSFET. In einer alternativen Ausführungsform ist die p-Isolationswanne 204 nicht leitend hergestellt, indem das Source-Gebiet 208 in der p-Isolationswanne 204 beseitigt ist. Das Fehlen eines Source-Gebiets in der p-Isolationswanne 204 schützt vor potentiellem parasitärem bipolar ausgelösten Ausfällen.
  • In 2 sind der Graben 210 und seine inneren Materialschichten (d. h. Abschirmdielektrikum, Abschirmelektrode, Inter-Poly-Dielektrikum, Gate-Dielektrikum und Gate-Elektrode) strukturell ähnlich wie jene in 1.
  • Obgleich der letzte Graben 210 eine ähnliche Struktur wie jene in dem aktiven Gebiet aufweist, ist die Erfindung nicht auf eine solche Struktur begrenzt. In anderen Ausführungsformen kann der Graben 210 mit einer Polysiliziumelektrode, die in einem unteren Abschnitt vergraben ist, und einer Dielektrikumschicht in einem oberen Abschnitt gefüllt sein, oder der Graben 210 kann im Wesentlichen mit Dielektrikum ohne leitfähiges Material, das darin vergraben ist, gefüllt sein. In einer anderen Ausführungsform umgibt der Graben das aktive Gebiet in der Form eines Rings.
  • Ein Dielektrikummaterial 224 isoliert Source-Verbindungsabschnitte 226 und 227 gegenüber der Gate-Elektrode in dem Graben 210. Dielektrikummaterial 224 dient auch dazu, Source-Verbindungsabschnitte 226 und 227 voneinander teilweise zu isolieren. Das heißt die Source-Verbindungsabschnitte 226 und 227 sind zum Teil voneinander durch das Dielektrikum 224 isoliert, aber entlang einer dritten Dimension (nicht gezeigt) elektrisch miteinander verbunden. Indem die Source-Verbindungsabschnitte 226 und 227 teilweise voneinander isoliert sind, wird ein Pfad mit hohem Widerstand (der durch den Widerstand 228 gezeigt ist) geschaffen. In einer Ausführungsform bestehen beide Source-Verbindungsabschnitte 226 und 227 aus Metall. In einer anderen Ausführungsform umfasst der Source-Verbindungsabschnitt 227 Polysilizium, um einen Pfad mit höherem Widerstand zu erhalten. Eine Anzahl von weiteren Implementierungen für den Widerstand 228 wird nachstehend anhand der 5 und 6 besprochen. Der Source-Verbindungsabschnitt 227, der von den darunter liegenden Gebieten durch eine Feldoxidschicht 225 isoliert ist, dient auch als Feldplatte über dem Abschlussgebiet.
  • Bei herkömmlichen Abschlusskonstruktionen ist die, da der gesamte Strom während Lawinenereignissen mit hohem Strom durch das p-Isolationsgebiet fließt, Abschlussstruktur derart entworfen, dass der Widerstand in dem Pfad von dem p-Isolationsgebiet durch die Source-Verbindung zu der externen Source-Elektrode minimiert ist. Dies wird typischerweise durch den Einschluss eines Heavy-Body-Gebiets in dem p-Isolationsgebiet erreicht, wo die Source-Verbindung das p-Isolationsgebiet kontaktiert, und durch die Verwendung von breiten Kontaktöffnungen für den Kontakt von Source-Verbindung zu p-Isolation. Ferner ist der Source-Verbindungsabschnitt, der das p-Isolationsgebiet kontaktiert, direkt mit dem Source-Verbindungsabschnitte in dem aktiven Gebiet verbunden. Das heißt dass anders als der Spalt, der durch Isolationsmaterial 224 zwischen den Source-Verbindungsabschnitten 226 und 227 in 2 geschaffen ist, bei herkömmlichen Konstruktionen, die Abschnitte 226 und 227 direkt miteinander durch Source-Metall verbunden sind, das sich über dem Isolationsgebiet 224 erstreckt. Trotz der Verwendung dieser verschiedenen Techniken zur Verringerung des Widerstandes in dem Abschlussgebiet haben herkömmliche Konstruktionen Probleme hinsichtlich eines schlechten SOA-Leistungsvermögens, da der relativ kleine Bereich des Abschlussgebiets nicht den hohen Lawinenstrom handhaben kann, was zu hohen Leistungsverlusten führt.
  • In direktem Kontrast zu herkömmlichen Konstruktionen erhöhen Ausführungsformen der Erfindung den Widerstand in dem Pfad von dem p-Isolationsgebiet durch die Source-Verbindung zu der externen Source-Elektrode (nicht gezeigt) signifikant (statt ihn zu verringern). In einer Ausführungsform ist der Widerstand in diesem Pfad mehrere Größenordnungen höher als der bei den herkömmlichen Konstruktionen. Der höhere Widerstand ist symbolisch durch das Widerstandssymbol 228 in 2 gezeigt. Der Widerstand 228 arbeitet vorteilhafterweise, um einen erhöhten Prozentsatz des hohen Lawinenstroms zu dem aktiven Gebiet zu verschieben, wie es durch die Stromflusslinie 232 in 2 gezeigt ist. Dies hilft, den p-Isolationsübergang in einem Ionisierungs-/Lawinenmodus mit niedrigem Einfluss zu halten. Dementsprechend fließt ein kleinerer Prozentsatz des Lawinenstroms, der durch die Stromflusslinie 234 gezeigt ist, durch das p-Isolationsgebiet, was wiederum die Leistung verringert, die in dem Abschlussgebiet während UIL-Schaltereignissen dissipiert wird. Der Prozentsatz des Lawinenstroms, der in das aktive Gebiet hinein gelenkt wird, hängt von dem Widerstandswert des Widerstandes 228 ab, der in der Praxis genau gesteuert werden kann.
  • Da der Widerstandswert leicht gesteuert werden kann, ist es möglich, ihn auf besondere Betriebsbedingungen und Chipgrößen zuzuschneiden. Ein geeignetes Metall oder Polysilizium (dotiert oder nicht dotiert) können für den Source-Verbindungsabschnitt 227 gemäß den gewünschten Widerstandseigenschaften und Widerstandswerten gewählt werden. In einer Ausführungsform sind zusätzlich zu anderen Merkmalen die Größe der Kontaktöffnung über dem p-Isolationsgebiet 204 und/oder die Dotierungskonzentration in dem Heavy-Body-Gebiet 206 in dem p-Isolationsgebiet 204 eingestellt, um den gewünschten Widerstand zu erhalten. In noch einer anderen Ausführungsform, bei der die p-Isolationswanne einen Ring um das aktive Gebiet herum bildet, ist dessen inneres Heavy-Body-Gebiet 206 intermittierend um das aktive Gebiet herum gebildet (d. h. ist kein einzelner durchgehender Ring). Die Diskontinuitäten schaffen Widerstandspfade innerhalb der p-Isolationswanne 204. In einer Ausführungsform hat ein Widerstandswert von 500 kΩ·μm pro Flächeneinheit des Abschlussgebiets optimale Ergebnisse gezeigt, wie es nachstehend anhand der 3A und 3B besprochen wird. Jedoch können Widerstandswerte, die in einem Bereich von 1 Mega-Ω·μm bis 100 kΩ·μm liegen, abhängig von den Konstruktionszielen und der Zielanwendung ebenfalls effektiv sein.
  • Die 3A und 3B zeigen Simulationsergebnisse für einen MOSFET mit einer Abschlussstruktur ähnlich der von 2. In den 3A und 3B sind Stromwerte für den Strom, der durch das Abschlussgebiet fließt, (durch Kurve 304 gezeigt) und den Strom, der durch eine aktive Zelle fließt, (durch Kurve 302 gezeigt) über die Drain-Source-Spannung Vds aufgetragen. Die Kurve in 3A zeigt diese beiden Ströme bei dem Vds-Bereich von 0 V–40 V und dem Strombereich von 10–18 A–10–4 A, während die Kurve in 3B diese beiden Ströme bei dem höheren Vds-Bereich von 35 V–60 V und dem höheren Strombereich von 10–6 A–10–3 A zeigt. Ein geballter (d. h. nicht verteilter) 500 kΩ·μm-Widerstand wurde bei der Simulation als Widerstand 228 verwendet. Der Transistor wurde zunächst in einen Durchbruch versetzt, indem Vds ansteigen gelassen wurde, gefolgt von einer Bedingung eines übersteuernden Stromes, um das UIL-Schaltereignis zu modellieren.
  • Wie es in 3A zu sehen ist, ist während des anfänglichen Anstiegs von Vds der Abschlussstrom 304 niedrig und durch die aktive Zelle fließt ein kleiner Leckstrom. Die besondere Drain-Source-Spannung, bei der ein Durchbruch in dem Abschlussgebiet auftritt, (etwa 32 V in 3A) wird durch die Anwesenheit des Widerstandes 228 nicht beeinflusst. Sobald jedoch ein Lawinendurchbruch in dem Abschlussgebiet auftritt, beginnt der Widerstand 228 den Stromfluss zu beeinflussen, wenn ein besonderer Lawinenstrompegel erreicht ist. Der Lawinenstrompegel, bei dem der Widerstand 228 beginnt, den Stromfluss zu beeinflussen, hängt von dem Widerstandswert des Widerstandes 228 ab. Für den besonderen in dem Beispiel von 3A verwendeten Widerstandswert beginnt der Widerstand 228 den Stromfluss bei Lawinenstrompegeln in der Nähe von 10–6 A zu beeinflussen, wo die Steigung der Abschlussstromkurve 304 abzunehmen beginnt. Dies ist in 3A durch den Kreis 308 markiert. Bei diesen und höheren Lawinenstrompegeln arbeitet der Widerstand 228, um einen zunehmenden Prozentsatz des Abschlusslawinenstroms zu der benachbarten aktiven Zelle umzulenken.
  • Wie es in 3A zu sehen ist, tritt der Lawinendurchbruch in dem aktiven Gebiet bei etwa 37 V auf, und der Abschlussstrom 304 kreuzt den aktiven Strom bei einem Drain-Strom von etwa 0,13 A. Dieser Kreuzungspunkt ist durch Bezugszeichen 306 in den 3A und 3B markiert. Es ist anzumerken, dass bei herkömmlichen Konstruktionen diese Kreuzung bei signifikant höheren Strompegeln auftritt (z. B. 3 oder 4 Größenordnungen höher als der Kreuzungspunkt 306 in den 3A, 3B). Da der aktive Strom 302 der simulierte Strom für eine einzige aktive Zelle ist, würde die Strommessung für ein Array von aktiven Zellen in einem tatsächlichen Chip eine steilere Steigung als die in 3B gezeigte aufweisen. Der Anstieg in dem Strom der aktiven Zellen 302 auf höhere Pegel als die des Abschlussstroms 304 veranschaulicht die Verschiebungswirkung des Widerstands 228, die den Strom zwischen dem Abschlussgebiet und den aktiven Zellen bei diesen hohen Lawinenstrompegeln verteilt. Es ist anzumerken, dass deshalb, weil im Allgemeinen der gleiche Grad von Ladungsgleichgewicht, der in dem aktiven Gebiet erreicht wird, schwierig in dem Abschlussgebiet zu erhalten ist, das Abschlussgebiet dazu neigt, eine niedrige Durchbruchspannung als das aktive Zellen-Array zu besitzen und somit der Beginn des Lawinendurchbruchs in dem Abschlussgebiet auftritt.
  • Die 4A und 4B zeigen jeweils Simulationen von Lawinenstromflusslinien bei niedrigeren Strompegeln bzw. höheren Strompegeln unter Verwendung der gleichen Abschlusskonstruktion wie bei den 3A und 3B. In beiden 4A und 4B stellen die Stromflusslinien von links nach rechts (d. h. von Gebiet 402 zu Gebiet 404) zunehmende Strompegel dar. 4A zeigt, dass bei niedrigeren Lawinenstrompegeln der Lawinenstrom vollständig durch die p-Isolationswanne 204 hindurch fließt. 4B zeigt, dass bei höheren Lawinenstrompegeln der Widerstand 228 arbeitet, um den Lawinenstrom zwischen der p-Isolationswanne 204 und dem aktiven Gebiet links von dem Graben 210 zu verteilen.
  • Bei herkömmlichen Konstruktionen, bei denen der Widerstand 228 fehlt, fließt der gesamte Lawinenstrom, selbst bei hohen Strompegeln, durch das p-Isolationsgebiet. Da während eines UIL-Schaltereignisses die Energie der induktiven Last (die durch 1/2 I2L gegeben ist, wobei I für den Strom steht und L für die Induktivität steht) endlich ist, verteilt jedoch der Widerstand 228 die Energie effektiv zwischen dem Abschlussgebiet und den aktiven Zellen, wodurch die Wahrscheinlichkeit verringert wird, dass es einen Ausfall in dem aktiven Zellengebiet (d. h. ein Einrasten (latch-up) oder in dem Abschlussgebiet (d. h. eine Stromansammlung (crowding) und ein übermäßiges Erwärmen) gibt. Es wird somit ein signifikant verbessertes SOA-Leistungsvermögen erreicht. Der Betrag an Stromverschiebung oder -aufteilung ist durch den Widerstandswert festgelegt, der leicht und genau eingestellt werden kann, indem die verschiedenen Komponenten und physikalischen Merkmale in dem Pfad durch den Abschluss zu der externen Source-Elektrode modifiziert werden.
  • 5 und 6 zeigen zwei beispielhafte Implementierungen des Widerstands in dem Abschlussgebiet. 5 ist eine vereinfachte Layoutansicht eines Chips 502, der die Leistungsvorrichtung, wie etwa einen MOSFET mit abgeschirmtem Gate, mit einer Zellenstruktur ähnlich der in 1 gezeigten, und einem Abschlussgebiet mit einer Struktur ähnlich der in 2 gezeigten beherbergt. Der Chip 502 umfasst eine aktive Verbindung 526, die sich über dem aktiven Gebiet erstreckt, und einen Abschlussverbindungsring 527, der sich über dem Abschlussgebiet 504 um das aktive Gebiet herum erstreckt. Der Abschlussverbindungsring 527 füllt die Kon taktöffnung über der Abschluss-p-Isolationswanne und kontaktiert die p-Isolationswanne auf eine ähnliche Weise wie die Abschlussverbindung 227 in 2. Dielektrikumsmaterial 524 isoliert die aktive Verbindung 526 von dem Abschlussverbindungsring 527 mit Ausnahme jener Bereiche, wo Verbindungsglieder 532 vorhanden sind. Verbindungsglieder 524 verbinden den Abschlussverbindungsring 527 elektrisch mit der aktiven Verbindung 526 an vorgegebenen Stellen um das aktive Gebiet herum.
  • Im Allgemeinen ist die aktive Verbindung 526 aus hochleitfähigem Material hergestellt. Indem die Abschlussverbindungsringe 527 mit der aktiven Verbindung 526 durch dünne Verbindungsglieder 532 gekoppelt sein, wird ein Pfad mit höherem Widerstand zwischen dem Abschlussgebiet und der aktiven Verbindung 526 geschaffen. In einer Ausführungsform besteht der Abschlussverbindungsring 527 aus dem gleichen hochleitfähigen Material wie die aktive Verbindung 526, und die Verbindungsglieder 532 sind aus Leitern mit mehr Widerstand hergestellt, wodurch ein Teil des Widerstandspfades gebildet ist. In anderen Ausführungsformen sind der Abschlussring 527 und/oder die Verbindungsglieder 532 aus Leitern mit mehr Widerstand, wie etwa metallischen Verbindungen mit geringerer Leitfähigkeit oder Polysilizium (dotiert oder nicht dotiert), abhängig von dem gewünschten Widerstandswert hergestellt.
  • 6 zeigt eine andere Implementierung des Abschlusswiderstandes. Der Chip 602, ähnlich wie der Chip 502 in 5, beherbergt eine Leistungsvorrichtung, wie einen MOSFET mit abgeschirmtem Gate, mit einer Zellenstruktur ähnlich der in 1 gezeigten, und einem Abschlussgebiet mit einer Struktur ähnlich der in 2 gezeigten. Die gestrichelte Linie 606 begrenzt das aktive Gebiet des Chips, wobei sich das Abschlussgebiet 604 um das aktive Gebiet 606 herum entlang des äußeren Umfangs des Chips 602 erstreckt. Eine hochleitfähige Verbindungsbahn 610 erstreckt sich über dem aktiven Gebiet 606 und einem Abschnitt des Abschlussgebiets 604. Ein Polysiliziumring 608 (schraffierter Bereich), der unter der Verbindungsbahn 610 liegt, erstreckt sich durch das Abschlussgebiet 604 und umgibt das aktive Gebiet 606. Der Polysiliziumring 608 füllt die Kontaktöffnung über der p-Isolationswanne 204 (2), wodurch deren darüber liegende Verbindungsbahn 610 elektrisch mit deren darunter liegender p-Isolationswanne verbunden ist. Der Polysiliziumring 608 bildet somit ein Widerstandspfad zwischen der p-Isolationswanne und der Verbindungsbahn 610. Der Polysiliziumring 608 kann abhängig von dem gewünschten Widerstandswert dotiert oder nicht dotiert sein.
  • Obgleich das Obige eine vollständige Beschreibung der bevorzugten Ausführungsformen der Erfindung bereitstellt, sind viele Alternativen, Modifikationen und Äquivalente möglich. Beispielsweise die hierin im Kontext eines MOSFET und im Besonderen eines Trench-MOSFET mit abgeschirmtem Gate beschriebenen Strukturen mit Ladungsgleichgewicht. Fachleute werden feststellen, dass die gleichen Techniken für andere Typen von MOSFETs und Leistungsvorrichtungen gelten, wie etwa IGBT und MOSFET mit lateralem Gate, und breiter für jede Leistungsvorrichtung, die Nutzen aus einer Begrenzung von Strompegeln im Randabschlussgebiet ziehen kann. Aus diesen und anderen Gründen sollte daher die obige Beschreibung nicht als den Schutzumfang der Erfindung, welcher durch die beigefügten Ansprüche definiert ist, einschränkend genommen werden.
  • Zusammenfassung
  • Ein Feldeffekttransistor umfasst ein aktives Gebiet und ein Abschlussgebiet, das das aktive Gebiet umgibt. Ein Widerstandselement ist mit dem Abschlussgebiet gekoppelt, wobei beim Auftreten eines Lawinendurchbruchs in dem Abschlussgebiet ein Lawinenstrom in dem Abschlussgebiet zu fließen beginnt, und das Widerstandselement ausgestaltet ist, um einen Anteil des Lawinenstroms dazu zu bringen, durch das Abschlussgebiet zu fließen, und einen übrigen Anteil des Lawinenstroms dazu zu bringen, durch das aktive Gebiet zu fließen.

Claims (38)

  1. Feldeffekttransistor, umfassend: ein aktives Gebiet; ein Abschlussgebiet, das das aktive Gebiet umgibt; und ein Widerstandselement, das mit dem Abschlussgebiet gekoppelt ist, wobei beim Auftreten eines Lawinendurchbruchs in dem Abschlussgebiet ein Lawinenstrom in dem Abschlussgebiet zu fließen beginnt, und das Widerstandselement ausgestaltet ist, um einen Anteil des Lawinenstroms dazu zu bringen, durch das Abschlussgebiet zu fließen, und einen übrigen Anteil des Lawinenstroms dazu zu bringen, durch das aktive Gebiet zu fließen.
  2. Feldeffekttransistor nach Anspruch 1, wobei das Abschlussgebiet eine Abschlusswanne von einem ersten Leitfähigkeitstyp umfasst, der sich bis zu einer ersten Tiefe in einem Drift-Gebiet von einem zweiten Leitfähigkeitstyp erstreckt, und das aktive Gebiet eine aktive Wanne von dem ersten Leitfähigkeitstyp umfasst, das sich bis zu einer zweiten Tiefe in dem Drift-Gebiet erstreckt, wobei die erste Tiefe tiefer als die zweite Tiefe ist.
  3. Feldeffekttransistor nach Anspruch 2, wobei die Abschlusswanne ein Ende des Widerstandselements bildet, und das andere Ende des Widerstandselements während des Betriebs auf Massepotential vorgespannt ist.
  4. Feldeffekttransistor nach Anspruch 2, wobei die Abschlusswanne einen Ring bildet, der das aktive Gebiet umgibt, wobei die Abschlusswanne mehrere diskontinuierliche Wannenkontaktgebiete umfasst, die intermittierend um das aktive Gebiet herum platziert sind, wobei die mehreren Wannenkontaktgebiete von dem ersten Leitfähigkeitstyp sind.
  5. Feldeffekttransistor nach Anspruch 2, ferner umfassend: eine erste Verbindungsschicht, die sich über dem aktiven Gebiet und einem Abschnitt des Abschlussgebiets erstreckt; und eine zweite Verbindungsschicht, die ausgestaltet ist, um die Abschlusswanne elektrisch mit der ersten Verbindungsschicht zu verbinden, wobei die zweite Verbindungsschicht eine geringere Leitfähigkeit als die erste Verbindungsschicht aufweist.
  6. Feldeffekttransistor nach Anspruch 5, wobei die erste Verbindungsschicht Metall umfasst, und die zweite Verbindungsschicht Polysilizium umfasst.
  7. Feldeffekttransistor nach Anspruch 1, wobei das aktive Gebiet Strukturen mit Ladungsgleichgewicht umfasst.
  8. Feldeffekttransistor nach Anspruch 1, wobei das aktive Gebiet mehrere Trench-Leistungs-MOSFET-Zellen mit abgeschirmtem Gate umfasst.
  9. Feldeffekttransistor nach Anspruch 1, ferner umfassend: eine Verbindungsschicht mit einem ersten Abschnitt, der sich über dem aktiven Gebiet erstreckt, und einem zweiten Abschnitt, der sich über dem Abschlussgebiet erstreckt; und eine Dielektrikumschicht, die den ersten und zweiten Abschnitt der Verbindungsschicht teilweise voneinander isoliert, wobei der zweite Abschnitt der Verbindungsschicht einen Teil des Widerstandselements bildet.
  10. Feldeffekttransistor nach Anspruch 9, wobei der zweite Abschnitt der Verbindungsschicht als eine Feldplatte dient, die sich über dem Abschlussgebiet erstreckt.
  11. Feldeffekttransistor nach Anspruch 1, wobei das Widerstandselement einen Wert im Bereich von 1 kΩ·μm bis 1 Mega-Ω·μm aufweist.
  12. Feldeffekttransistor nach Anspruch 1, wobei während des Betriebs ein Ende des Widerstandselements auf Massepotential vorgespannt ist.
  13. Trench-Gate-Leistungs-MOSFET, mit: einem Drift-Gebiet von einem ersten Leitfähigkeitstyp über einem Substrat von dem ersten Leitfähigkeitstyp; einem aktiven Gebiet, umfassend: eine aktive Wanne von einem zweiten Leitfähigkeitstyp, die sich bis zu einer vorbestimmten Tiefe in dem Drift-Gebiet erstreckt; mehrere Gate-Gräben, die sich durch das Wannengebiet erstrecken; und mehrere Source-Bereiche von dem ersten Leitfähigkeitstyp, die Seiten der mehreren Gate-Gräben flankieren; einem Abschlussgebiet, das das aktive Gebiet umgibt, umfassend: eine Abschlusswanne von dem zweiten Leitfähigkeitstyp, die sich tiefer in das Drift-Gebiet als die aktive Wanne erstreckt; und ein Widerstandselement, das mit der Abschlusswanne gekoppelt ist, wobei während eines UIL-Schaltereignisses beim Auftreten eines Lawinendurchbruchs in dem Abschlussgebiet ein Lawinenstrom in dem Abschlussgebiet zu fließen beginnt, und wenn der Lawinenstrom einen vorbestimmten Pegel erreicht, das Widerstandselement einen Anteil des Lawinenstroms dazu bringt, durch das aktive Gebiet zu fließen, und einen übrigen Anteil des Lawinenstroms dazu bringt, durch das Abschlussgebiet zu fließen.
  14. Feldeffekttransistor nach Anspruch 13, wobei die Abschlusswanne ein Ende des Widerstandselements bildet, und das andere Ende des Widerstandselements während des Betriebs auf Massepotential vorgespannt ist.
  15. Feldeffekttransistor nach Anspruch 13, wobei die Abschlusswanne einen Ring bildet, der das aktive Gebiet umgibt, wobei die Abschlusswanne mehrere diskontinuierliche Wannenkontaktgebiete umfasst, die intermittierend um das aktive Gebiet herum platziert sind, wobei die mehreren Wannenkontaktgebiete von dem ersten Leitfähigkeitstyp sind.
  16. Feldeffekttransistor nach Anspruch 13, ferner umfassend: eine erste Verbindungsschicht, die sich über dem aktiven Gebiet und einem Abschnitt des Abschlussgebiets erstreckt; und eine zweite Verbindungsschicht, die ausgestaltet ist, um die Abschlusswanne elektrisch mit der ersten Verbindungsschicht zu verbinden, wobei die zweite Verbindungsschicht eine geringere Leitfähigkeit als die erste Verbindungsschicht aufweist.
  17. Feldeffekttransistor nach Anspruch 16, wobei die erste Verbindungsschicht Metall umfasst und die zweite Verbindungsschicht Polysilizium umfasst.
  18. Feldeffekttransistor nach Anspruch 13, ferner umfassend: eine Verbindungsschicht mit einem ersten Abschnitt, der sich über dem aktiven Gebiet erstreckt, und einem zweiten Abschnitt, der sich über dem Abschlussgebiet erstreckt; und eine Dielektrikumschicht, die den ersten und zweiten Abschnitt der Verbindungsschicht teilweise voneinander isoliert, wobei der zweite Abschnitt der Verbindungsschicht einen Teil des Widerstandselements bildet.
  19. Feldeffekttransistor nach Anspruch 18, wobei der zweite Abschnitt der Verbindungsschicht als Feldplatte dient, die sich über dem Abschlussgebiet erstreckt.
  20. Feldeffekttransistor nach Anspruch 13, wobei das Widerstandselement einen Wert im Bereich von 1 kΩ·μm bis 1 Mega-Ω·μm aufweist.
  21. Feldeffekttransistor nach Anspruch 13, wobei während des Betriebs ein Ende des Widerstandselements auf Massepotential vorgespannt ist.
  22. Halbleitervorrichtung nach Anspruch 13, wobei das Abschlussgebiet ferner einen Abschlussgraben umfasst, der sich in das Drift-Gebiet hinein benachbart zu der Abschlusswanne erstreckt, wobei der Abschlussgraben das aktive Gebiet in der Form eines Rings umgibt.
  23. Feldeffekttransistor nach Anspruch 13, wobei jeder Gate-Graben umfasst: eine Abschirmelektrode, die von dem Drift-Gebiet durch ein Abschirmdielektrikum isoliert ist; und eine Gate-Elektrode über aber von der Abschirmelektrode durch eine Inter-Poly-Dielektrikumschicht isoliert.
  24. Feldeffekttransistor nach Anspruch 13, wobei jeder Gate-Graben umfasst: ein Gate-Dielektrikum, das die Gate-Grabenseitenwände auskleidet; ein Bodendielektrikum, das dicker als das Gate-Dielektrikum ist und das den Gate-Grabenboden auskleidet; und eine vertiefte Gate-Elektrode über dem Bodendielektrikum.
  25. Feldeffekttransistor, umfassend: ein aktives Gebiet; ein Abschlussgebiet, das das aktive Gebiet umgibt; ein Widerstandsmittel, das mit dem Abschlussgebiet gekoppelt ist, wobei beim Auftreten eines Lawinendurchbruchs in dem Abschlussgebiet ein Lawinenstrom in dem Abschlussgebiet zu fließen beginnt, und wenn der Lawinenstrom einen vorbestimmten Pegel erreicht, das Widerstandsmittel arbeitet, um einen Anteil des Lawinenstroms dazu zu bringen, durch das Abschlussgebiet zu fließen, und einen übrigen Anteil des Lawinenstroms dazu zu bringen, durch das aktive Gebiet zu fließen.
  26. Feldeffekttransistor nach Anspruch 25, wobei das Abschlussgebiet eine Abschlusswanne von einem ersten Leitfähigkeitstyp umfasst, der sich bis zu einer ersten Tiefe in einem Drift-Gebiet von einem zweiten Leitfähigkeitstyp erstreckt.
  27. Feldeffekttransistor nach Anspruch 26, wobei die Abschlusswanne ein Ende des Widerstandsmittels bildet, und das andere Ende des Widerstandsmittels während des Betriebs auf Massepotential vorgespannt ist.
  28. Feldeffekttransistor nach Anspruch 26, wobei die Abschlusswanne einen Ring bildet, der das aktive Gebiet umgibt, wobei die Abschlusswanne mehrere diskontinuierliche Wannenkontaktgebiete umfasst, die intermittierend um das aktive Gebiet herum platziert sind, wobei die mehreren Wannenkontaktgebiete von dem ersten Leitfähigkeitstyp sind.
  29. Feldeffekttransistor nach Anspruch 25, ferner umfassend: eine erste Verbindungsschicht, die sich über dem aktiven Gebiet und einem Abschnitt des Abschlussgebiets erstreckt; und eine zweite Verbindungsschicht, die ausgestaltet ist, um die Abschlusswanne elektrisch mit der ersten Verbindungsschicht zu verbinden, wobei die zweite Verbindungsschicht eine geringere Leitfähigkeit als die erste Verbindungsschicht aufweist.
  30. Feldeffekttransistor nach Anspruch 25, ferner umfassend: eine Verbindungsschicht mit einem ersten Abschnitt, der sich über dem aktiven Gebiet erstreckt, und einem zweiten Abschnitt, der sich über dem Abschlussgebiet erstreckt; und eine Dielektrikumschicht, die den ersten und zweiten Abschnitt der Verbindungsschicht teilweise voneinander isoliert, wobei der zweite Abschnitt der Verbindungsschicht einen Teil des Widerstandsmittels bildet.
  31. Feldeffekttransistor nach Anspruch 25, wobei während des Betriebs ein Ende des Widerstandsmittels auf Massepotential vorgespannt ist.
  32. Verfahren zum Verringern eines Stromflusses in dem Abschlussgebiet eines Feldeffekttransistors während eines Lawinendurchbruchs, wobei das Abschlussgebiet ein aktives Gebiet umgibt, wobei das Verfahren umfasst, dass: ein Widerstandselement zwischen das Abschlussgebiet und ein Massepotential gekoppelt wird, wobei beim Auftreten eines Lawinendurchbruchs in dem Abschlussgebiet ein Lawinenstrom zu fließen beginnt, und das Widerstandselement arbeitet, um einen Anteil des Lawinenstroms dazu zu bringen, durch das Abschlussgebiet zu fließen, und einen übrigen Anteil des Lawinenstroms dazu zu bringen, durch das aktive Gebiet zu fließen.
  33. Verfahren nach Anspruch 32, wobei der Kopplungsschritt umfasst, dass: eine Verbindungsschicht gebildet wird, die einen ersten Abschnitt aufweist, der sich über dem aktiven Gebiet erstreckt, und einen zweiten Abschnitt, der sich über dem Abschlussgebiet erstreckt, wobei der zweite Abschnitt der Verbindungsschicht einen Teil des Widerstandselements bildet.
  34. Verfahren nach Anspruch 32, wobei das Widerstandselement einen Wert im Bereich von 1 kΩ·μm bis 1 Mega-Ω·μm aufweist.
  35. Verfahren nach Anspruch 32, das ferner umfasst, dass: eine Abschlusswanne von einem ersten Leitfähigkeitstyp gebildet wird, die sich in ein Drift-Gebiet von einem zweiten Leitfähigkeitstyp hinein erstreckt, wobei ein Ende des Widerstandselements mit der Abschlusswanne gekoppelt wird, und das andere Ende des Widerstandselements während des Betriebs auf Massepotential vorgespannt wird.
  36. Verfahren nach Anspruch 35, wobei die Abschlusswanne einen Ring bildet, der das aktive Gebiet umgibt, wobei das Verfahren ferner umfasst, dass: mehrere diskontinuierliche Wannenkontaktgebiete von dem ersten Leitfähigkeitstyp in der Abschlusswanne gebildet werden, wobei die mehreren diskontinuierlichen Wannenkontaktgebiete intermittierend um das aktive Gebiet herum gebildet werden.
  37. Verfahren nach Anspruch 35, das ferner umfasst, dass: eine erste Verbindungsschicht in dem Abschlussgebiet gebildet wird; und eine zweite Verbindungsschicht gebildet wird, die sich über dem aktiven Gebiet und dem Abschlussgebiet erstreckt, wobei die erste Verbindungsschicht die Abschlusswanne elektrisch mit der zweiten Verbindungsschicht verbindet, und die zweite Verbindungsschicht eine höhere Leitfähigkeit als die erste Verbindungsschicht aufweist.
  38. Verfahren nach Anspruch 37, wobei die erste Verbindungsschicht Metall umfasst, und die zweite Verbindungsschicht Polysilizium umfasst.
DE112007000802T 2006-03-31 2007-03-23 Leistungsvorrichtung mit verbessertem Randabschluss Ceased DE112007000802T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/396,362 US7521773B2 (en) 2006-03-31 2006-03-31 Power device with improved edge termination
US11/396,362 2006-03-31
PCT/US2007/064790 WO2007117954A2 (en) 2006-03-31 2007-03-23 Power device with improved edge termination

Publications (1)

Publication Number Publication Date
DE112007000802T5 true DE112007000802T5 (de) 2009-01-29

Family

ID=38557578

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112007000802T Ceased DE112007000802T5 (de) 2006-03-31 2007-03-23 Leistungsvorrichtung mit verbessertem Randabschluss

Country Status (8)

Country Link
US (3) US7521773B2 (de)
JP (1) JP2009532880A (de)
KR (1) KR101384938B1 (de)
CN (1) CN101461065B (de)
AT (1) AT505582A2 (de)
DE (1) DE112007000802T5 (de)
TW (1) TWI430443B (de)
WO (1) WO2007117954A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7863708B2 (en) 2006-03-31 2011-01-04 Fairchild Semiconductor Corporation Power device edge termination having a resistor with one end biased to source voltage

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7652326B2 (en) 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
CN103094348B (zh) 2005-06-10 2016-08-10 飞兆半导体公司 场效应晶体管
TWI400757B (zh) * 2005-06-29 2013-07-01 Fairchild Semiconductor 形成遮蔽閘極場效應電晶體之方法
KR101630734B1 (ko) 2007-09-21 2016-06-16 페어차일드 세미컨덕터 코포레이션 전력 소자
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US20100013009A1 (en) * 2007-12-14 2010-01-21 James Pan Structure and Method for Forming Trench Gate Transistors with Low Gate Resistance
US7772668B2 (en) * 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US7800176B2 (en) * 2008-10-27 2010-09-21 Infineon Technologies Austria Ag Electronic circuit for controlling a power field effect transistor
US8174067B2 (en) * 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8304829B2 (en) * 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8227855B2 (en) * 2009-02-09 2012-07-24 Fairchild Semiconductor Corporation Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same
US8148749B2 (en) * 2009-02-19 2012-04-03 Fairchild Semiconductor Corporation Trench-shielded semiconductor device
JP5422252B2 (ja) * 2009-04-23 2014-02-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8049276B2 (en) * 2009-06-12 2011-11-01 Fairchild Semiconductor Corporation Reduced process sensitivity of electrode-semiconductor rectifiers
US8299494B2 (en) 2009-06-12 2012-10-30 Alpha & Omega Semiconductor, Inc. Nanotube semiconductor devices
US7910486B2 (en) * 2009-06-12 2011-03-22 Alpha & Omega Semiconductor, Inc. Method for forming nanotube semiconductor devices
JP2012064849A (ja) * 2010-09-17 2012-03-29 Toshiba Corp 半導体装置
TWI455287B (zh) 2010-11-04 2014-10-01 Sinopower Semiconductor Inc 功率半導體元件之終端結構及其製作方法
US8643135B2 (en) * 2011-05-31 2014-02-04 Alpha And Omega Semiconductor Incorporated Edge termination configurations for high voltage semiconductor power devices
US9171917B2 (en) * 2011-05-31 2015-10-27 Alpha And Omega Semiconductor Incorporated Edge termination configurations for high voltage semiconductor power devices
US8872278B2 (en) 2011-10-25 2014-10-28 Fairchild Semiconductor Corporation Integrated gate runner and field implant termination for trench devices
US9431249B2 (en) 2011-12-01 2016-08-30 Vishay-Siliconix Edge termination for super junction MOSFET devices
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9842911B2 (en) * 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9508596B2 (en) 2014-06-20 2016-11-29 Vishay-Siliconix Processes used in fabricating a metal-insulator-semiconductor field effect transistor
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
EP3183754A4 (de) 2014-08-19 2018-05-02 Vishay-Siliconix Sj-mosfet
CN105895667B (zh) * 2015-12-28 2019-07-23 苏州能讯高能半导体有限公司 一种半导体器件及其制造方法
US10164091B1 (en) * 2017-08-02 2018-12-25 Semiconductor Components Industries, Llc Electronic device including a ring suppression structure
US10600897B2 (en) 2017-11-08 2020-03-24 Fuji Electric Co., Ltd. Semiconductor device
CN109037337A (zh) * 2018-06-28 2018-12-18 华为技术有限公司 一种功率半导体器件及制造方法
EP3664136A1 (de) * 2018-12-06 2020-06-10 Nexperia B.V. Halbleiterbauelement mit integrierter klemmdiode
US11289596B2 (en) * 2019-02-25 2022-03-29 Maxpower Semiconductor, Inc. Split gate power device and its method of fabrication
US20230290773A1 (en) * 2022-03-11 2023-09-14 Infineon Technologies Ag Rc snubber with poly silicon resistor and capacitor formed from junction termination edge
CN114582965B (zh) * 2022-05-06 2022-07-19 南京微盟电子有限公司 一种低开关损耗功率器件结构及其制造方法
CN117153737B (zh) * 2023-10-27 2024-02-13 深圳安森德半导体有限公司 一种抗雪崩击穿的超级结mos终端制备方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3203858B2 (ja) * 1993-02-15 2001-08-27 富士電機株式会社 高耐圧ｍｉｓ電界効果トランジスタ
US5424563A (en) * 1993-12-27 1995-06-13 Harris Corporation Apparatus and method for increasing breakdown voltage ruggedness in semiconductor devices
JP3444081B2 (ja) * 1996-02-28 2003-09-08 株式会社日立製作所 ダイオード及び電力変換装置
JP3410286B2 (ja) * 1996-04-01 2003-05-26 三菱電機株式会社 絶縁ゲート型半導体装置
FR2764137B1 (fr) * 1997-05-28 1999-08-13 Sgs Thomson Microelectronics Composant de protection d'un transistor mos integre contre des gradients de tension
US5998833A (en) * 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6204097B1 (en) * 1999-03-01 2001-03-20 Semiconductor Components Industries, Llc Semiconductor device and method of manufacture
DE60045095D1 (de) * 1999-12-15 2010-11-25 Amino Up Chemical Co Ltd Ahren zur herstellung derselben und deren anwendung
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6853033B2 (en) * 2001-06-05 2005-02-08 National University Of Singapore Power MOSFET having enhanced breakdown voltage
US6573558B2 (en) * 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
US7221011B2 (en) * 2001-09-07 2007-05-22 Power Integrations, Inc. High-voltage vertical transistor with a multi-gradient drain doping profile
JP3916206B2 (ja) * 2001-10-05 2007-05-16 株式会社東芝 半導体装置
JP4009825B2 (ja) * 2002-02-20 2007-11-21 サンケン電気株式会社 絶縁ゲート型トランジスタ
JP4202149B2 (ja) * 2003-01-28 2008-12-24 ローム株式会社 半導体装置およびその製造方法
JP4577480B2 (ja) * 2003-06-06 2010-11-10 サンケン電気株式会社 絶縁ゲート型半導体装置
US7045857B2 (en) * 2004-03-26 2006-05-16 Siliconix Incorporated Termination for trench MIS device having implanted drain-drift region
US7183610B2 (en) 2004-04-30 2007-02-27 Siliconix Incorporated Super trench MOSFET including buried source electrode and method of fabricating the same
DE102004024885B4 (de) 2004-05-19 2007-09-06 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
US7291849B1 (en) * 2005-09-28 2007-11-06 Agere Systems Inc. Calibration standard for transmission electron microscopy
US7521773B2 (en) 2006-03-31 2009-04-21 Fairchild Semiconductor Corporation Power device with improved edge termination

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7863708B2 (en) 2006-03-31 2011-01-04 Fairchild Semiconductor Corporation Power device edge termination having a resistor with one end biased to source voltage
US8063442B2 (en) 2006-03-31 2011-11-22 Fairchild Semiconductor Corporation Power device with improved edge termination

Also Published As

Publication number Publication date
US7863708B2 (en) 2011-01-04
US7521773B2 (en) 2009-04-21
TW200739897A (en) 2007-10-16
KR101384938B1 (ko) 2014-04-11
US20110089488A1 (en) 2011-04-21
CN101461065A (zh) 2009-06-17
TWI430443B (zh) 2014-03-11
US8063442B2 (en) 2011-11-22
WO2007117954A3 (en) 2008-10-30
AT505582A2 (de) 2009-02-15
CN101461065B (zh) 2013-01-23
KR20090007316A (ko) 2009-01-16
US20090200606A1 (en) 2009-08-13
US20070228518A1 (en) 2007-10-04
WO2007117954A2 (en) 2007-10-18
JP2009532880A (ja) 2009-09-10

Similar Documents

Publication Publication Date Title
DE112007000802T5 (de) Leistungsvorrichtung mit verbessertem Randabschluss
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE19611045C1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE10212149B4 (de) Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität
DE102013112009B4 (de) Superjunction-Halbleitervorrichtungen mit einem Zellengebiet und einem Randgebiet
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE102015120272A1 (de) Halbleiterbauelement mit Ladungskompensationsregion unter dem Gate-Graben
DE112013000782T5 (de) Halbleiteranordnung mit aktiver Driftzone
DE112006003451T5 (de) Grabenfeldplattenabschluss für Leistungsvorrichtungen
DE3537004A1 (de) Vdmos-baustein
DE112009004071T5 (de) Grabenbasierte leistungshalbleitervorrichtungen mit eigenschaften einer erhöhten durchbruchspannung
DE102015121497B4 (de) Halbleitervorrichtung mit einem ersten gategraben und einem zweiten gategraben
DE112007000803T5 (de) Ladungsgleichgewichtstechniken für Leistungsvorrichtungen
DE102004029435A1 (de) Feldplattentrenchtransistor
DE102013206057A1 (de) Integriertes schaltbauelement mit parallelem gleichrichterelement
DE102007024112A1 (de) Halbleitervorrichtung mit isoliertem Gate
DE102010051478A1 (de) CMOS-kompatibler lateraler MOSFET mit niedriger Gate-Charge
DE102012224291A1 (de) Halbleitervorrichtung mit lateralem bipolarem Transistor und isoliertem Gate
DE10127391B4 (de) Halbleiter-Vorrichtung
DE102020116653B4 (de) Siliziumcarbid-halbleiterbauelement
DE102004047772B4 (de) Lateraler Halbleitertransistor
DE19534154C2 (de) Durch Feldeffekt steuerbares Leistungs-Halbleiterbauelement
DE102015102136A1 (de) Ein Halbleiterbauelement und ein Verfahren zum Bilden eines Halbleiterbauelements
DE102016110645A1 (de) Halbleitervorrichtung mit einem eine erste feldplatte und eine zweite feldplatte aufweisenden transistor

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: MUELLER-BORE & PARTNER PATENTANWAELTE PARTG MB, DE

Representative=s name: MUELLER-BORE & PARTNER PATENTANWAELTE, EUROPEA, DE

R012 Request for examination validly filed

Effective date: 20140320

R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final