DE102012224291A1 - Halbleitervorrichtung mit lateralem bipolarem Transistor und isoliertem Gate - Google Patents

Halbleitervorrichtung mit lateralem bipolarem Transistor und isoliertem Gate Download PDF

Info

Publication number
DE102012224291A1
DE102012224291A1 DE102012224291A DE102012224291A DE102012224291A1 DE 102012224291 A1 DE102012224291 A1 DE 102012224291A1 DE 102012224291 A DE102012224291 A DE 102012224291A DE 102012224291 A DE102012224291 A DE 102012224291A DE 102012224291 A1 DE102012224291 A1 DE 102012224291A1
Authority
DE
Germany
Prior art keywords
layer
hole stop
semiconductor device
stop area
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102012224291A
Other languages
English (en)
Inventor
Youichi Ashida
Shigeki Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102012224291A1 publication Critical patent/DE102012224291A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Eine Halbleitervorrichtung mit wenigstens einem lateralen bipolaren Transistor mit isoliertem Gate (IGBT) enthält eine Driftschicht (2) vom ersten Leitfähigkeitstyp, einen Kollektorbereich (4) vom zweiten Leitfähigkeitstyp, der in einem Oberflächenabschnitt der Driftschicht (2) ausgebildet ist, eine Kanalschicht (6) vom zweiten Leitfähigkeitstyp, die im Oberflächenabschnitt der Driftschicht (2) ausgebildet ist, einen Emitterbereich (7) vom ersten Leitfähigkeitstyp in einem Oberflächenabschnitt der Kanalschicht (6) und einen Lochstoppbereich (14), der in der Driftschicht (2) ausgebildet ist und zwischen dem Kollektorbereich (4) und dem Emitterbereich (7) liegt. Löcher werden vom Kollektorbereich (4) in die Driftschicht (2) injiziert und fließen über einen Lochpfad in Richtung des Emitterbereichs (7). Der Lochstoppbereich (14) blockiert den Fluss der Löcher und verengt den Lochpfad, um die Löcher zu konzentrieren.

Description

  • Die vorliegende Erfindung betrifft allgemein Halbleitervorrichtungen mit einem bipolaren Transistor mit isoliertem Gate (IGBT) und betrifft insbesondere eine Halbleitervorrichtung mit einem lateralen IGBT, der unter Verwendung eines SOI-Substrats (silicon-on-insulator) gebildet ist.
  • Wenn ein IGBT eingeschaltet wird, fließt ein elektrischer Strom auf der Grundlage eines Lochstroms und einen Elektronenstroms. Der Lochstrom fließt aufgrund von Löchern, welche von einem Kollektor injiziert werden. Der Elektronenstrom fließt aufgrund von Elektronen, die von einem Emitter injiziert werden. Um eine niedrige Einschaltspannung zu erreichen, besteht die Notwendigkeit, die Menge an Löchern und Elektronen zu erhöhen. Die niedrige Einschaltspannung kann erreicht werden, indem die Menge an Löchern erhöht wird, welche vom Kollektor injiziert werden. Wenn jedoch die Menge an injizierten Löchern hoch ist, tritt ein Deaktivierungsstrom aufgrund der Löcher während des Schaltens auf, so dass ein schneller Schaltvorgang nicht erreicht werden kann. Um somit eine niedrige Einschaltspannung und ein schnelles Schalten zu erreichen, ist es sehr wichtig, die Menge an Elektronenstrom zu erhöhen, wenn der IGBT eingeschaltet wird. In einem IGBT hängt die Menge an injizierten Elektronen von der Dichte der Löcher nahe dem Emitter ab. Um somit eine niedrige Einschaltspannung und ein schnelles Schalten zu erreichen, ist es wichtig, die Lochdichte nahe dem Emitter zu erhöhen, ohne die Lochmenge wesentlich zu erhöhen, welche von dem Kollektor injiziert wird.
  • In einem IGBT nimmt jedoch die Lochdichte mit zunehmendem Abstand zum Emitter aufgrund von Diffusion und Rekombination ab. Im Ergebnis nimmt die Menge an injizierten Elektronen ab.
  • Die vorliegenden Erfinder haben bereits in Betracht gezogen, dass der obige Nachteil beseitigt werden kann, indem eine dünne Schicht vom n-Typ, welche Ladungsträgerspeicherschicht (CS-Schicht) genannt wird, in einer Emitterschicht ausgebildet wird. Weiterhin beschreibt „M. Takei et al. Proc. ISPSD’10, S. 383–386, Juni 2010", dass eine Oxidschicht in einer Driftschicht eines vertikalen IGBT ausgebildet werden kann, um einen Lochpfad derart zu verengen, dass eine Leitfähigkeitsmodulation erhöht werden kann.
  • Jedoch kann eine CS-Schicht die Durchbruchspannung verschlechtern und die Herstellungskosten erhöhen. Weiterhin ist in der beschriebenen Veröffentlichung die Struktur zur Erhöhung der Leitfähigkeitsmodulation alleine in einem vertikalen IGBT beschrieben. Es finden sich keinerlei Hinweise in Richtung eines lateralen IGBT.
  • Mit Blick auf das Obige ist es Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung mit einem lateralen IGBT zu bilden, wobei eine niedrige Einschaltspannung und ein schnelles Schaltvermögen erreicht werden sollen.
  • Gemäß einem Aspekt der vorliegenden Erfindung enthält eine Halbleitervorrichtung mit einem lateralen bipolaren Transistor mit isoliertem Gate ein Halbleitersubstrat mit einer Driftschicht vom ersten Leitfähigkeitstyp. Ein Kollektorbereich eines zweiten Leitfähigkeitstyps ist in einem Oberflächenabschnitt der Driftschicht ausgebildet. Eine Kanalschicht eines zweiten Leitfähigkeitstyps ist in dem Oberflächenabschnitt der Driftschicht ausgebildet und hat einen geradlinig ausgeformten Abschnitt oder geradlinigen Abschnitt an jeder Seite des Kollektorbereichs. Ein Emitterbereich des ersten Leitfähigkeitstyps ist in einem Oberflächenabschnitt der Kanalschicht ausgebildet und endet im Inneren der Kanalschicht. Der Emitterbereich hat einen geradlinig ausgeformten Abschnitt, der sich parallel zu einer Längsrichtung des Kollektorbereichs erstreckt. Eine Gateisolationsschicht ist in Kontakt mit einem Kanalbereich der Kanalschicht. Der Kanalbereich liegt zwischen dem Emitterbereich und der Driftschicht. An einer Oberfläche der Gateisolationsschicht ist eine Gateelektrode ausgebildet. Eine Kollektorelektrode ist in elektrischer Verbindung mit dem Kollektorbereich. Eine Emitterelektrode ist in elektrischer Verbindung mit dem Emitterbereich und der Kanalschicht. Ein Lochstoppbereich ist in der Driftschicht ausgebildet und liegt zwischen dem Kollektorbereich und dem Emitterbereich. Löcher werden von dem Kollektorbereich in die Driftschicht injiziert und fließen durch einen Lochpfad in Richtung Emitterbereich. Der Lochstoppbereich blockiert einen Fluss der Löcher und verengt den Lochpfad, um die Löcher zu konzentrieren.
  • Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.
  • Weitere Einzelheiten, Aspekte und Vorteile der vorliegenden Erfindung ergeben sich besser aus der nachfolgenden Beschreibung von Ausführungsformen anhand der Zeichnung.
  • Es zeigt:
  • 1 eine Draufsicht auf eine Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
  • 2A eine Schnittansicht entlang Linie IIA-IIA in 1 und 2B eine Schnittansicht entlang Linie IIB-IIB in 1;
  • 3 in grafischer Darstellung eine Lochdichtenverteilung in der Halbleitervorrichtung entlang Linie IIA-IIA in 1;
  • 4 eine 2A entsprechende Darstellung einer Halbleitervorrichtung gemäß einer ersten Abwandlung der ersten Ausführungsform;
  • 5 eine 2A entsprechende Darstellung einer Halbleitervorrichtung gemäß einer zweiten Abwandlung der ersten Ausführungsform;
  • 6A eine 2A entsprechende Darstellung einer Halbleitervorrichtung gemäß einer dritten Abwandlung der ersten Ausführungsform und 6B eine vergrößerte Ansicht eines Bereichs VIB in 6A;
  • 7 eine Draufsicht auf eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;
  • 8 eine Draufsicht auf eine Halbleitervorrichtung gemäß einer Abwandlung der zweiten Ausführungsform;
  • 9 eine Draufsicht auf eine Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung;
  • 10 eine Schnittansicht entlang Linie X-X in 9;
  • 11A eine Draufsicht auf eine Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung und 11B eine vergrößerte Ansicht eines Bereichs XIB in 11A;
  • 12A eine Draufsicht auf eine Halbleitervorrichtung gemäß einer Abwandlung der vierten Ausführungsform und 12B eine vergrößerte Ansicht eines Bereichs XIIB in 12A;
  • 13A eine 2A entsprechende Darstellung einer Halbleitervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung und 13B eine 2B entsprechende Darstellung der Halbleitervorrichtung gemäß der fünften Ausführungsform;
  • 14 eine 2A entsprechende Darstellung einer Halbleitervorrichtung gemäß einer Abwandlung der fünften Ausführungsform;
  • 15A und 15B jeweils Darstellungen von Herstellungsprozessen der Halbleitervorrichtung von 14;
  • 16 eine Draufsicht auf eine Halbleitervorrichtung gemäß einer sechsten Ausführungsform der vorliegenden Erfindung;
  • 17A und 17B jeweils Darstellungen von Herstellungsprozessen der Halbleitervorrichtung von 16 entlang Linie XVIIA, B-XVIIA, B in 16;
  • 18A und 18B jeweils Herstellungsprozesse der Halbleitervorrichtung von 16 entlang Linie XVIIIA, B-XVIIIA, B in 16;
  • 19A eine 2A entsprechende Darstellung einer Halbleitervorrichtung gemäß einer siebten Ausführungsform der vorliegenden Erfindung und 19B eine 2B entsprechende Darstellung der Halbleitervorrichtung gemäß der siebten Ausführungsform;
  • 20A eine 2A entsprechende Darstellung einer Halbleitervorrichtung gemäß einer achten Ausführungsform der vorliegenden Erfindung und 20B eine 2B entsprechende Darstellung der Halbleitervorrichtung gemäß der achten Ausführungsform; und
  • 21A eine 2A entsprechende Darstellung einer Halbleitervorrichtung gemäß einer neunten Ausführungsform der vorliegenden Erfindung und 21B eine 2B entsprechende Darstellung der Halbleitervorrichtung gemäß der neunten Ausführungsform.
  • <Erste Ausführungsform>
  • Eine Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung wird nachfolgend beschrieben. Die Halbleitervorrichtung weist wenigstens einen lateralen bipolaren Transistor mit isoliertem Gate (lateralen IGBT) mit einer planaren Gatestruktur auf. 1 zeigt schematisch in Draufsicht das Layout oder die Gestaltung der Halbleitervorrichtung. 2A ist eine schematische Darstellung eines Querschnitts entlang Linie IIA-IIA in 1 und 2B ist eine entsprechende Schnittdarstellung entlang Linie IIB-IIB in 1.
  • Gemäß den 2A und 2B wird gemäß der ersten Ausführungsform der laterale IGBT unter Verwendung eines SOI-Substrats 1 gebildet. Das SOI-Substrat 1 enthält ein Trägersubstrat 1a, eine vergrabene Oxidschicht (BOX = buried oxide layer) 1b auf dem Trägersubstrat 1a und eine aktive Schicht 1c auf der BOX-Schicht 1b. Das Trägersubstrat 1a und die aktive Schicht 1c sind aus Silizium. Die BOX-Schicht 1b dient als eine elektrisch isolierende Schicht. Die aktive Schicht 1c dient als Driftschicht 2 vom n–-Typ. Komponenten oder Bestandteile des lateralen IGBT sind in einem Oberflächenabschnitt der Driftschicht 2 ausgebildet.
  • Die Dicke der BOX-Schicht 1b ist nicht auf einen bestimmten Wert festgelegt. Ebenso sind Dicke und Verunreinigungskonzentration der aktiven Schicht 1c (d. h. der Driftschicht 2) nicht auf bestimmte Werte festgelegt. Die Dicke der BOX-Schicht 1b und die Dicke und die Verunreinigungskonzentration der aktiven Schicht 1c sind so gewählt, dass der laterale IGBT eine bestimmte Durchbruchspannung hat. Beispielsweise kann die Dicke der BOX-Schicht 1b 4 µm oder mehr betragen. Um eine stabile Durchbruchspannung von 600 V oder mehr zu erreichen, kann es vorteilhaft sein, die jeweiligen Werte wie folgt festzusetzen: Dicke der BOX-Schicht 1b 5 µm oder mehr; Verunreinigungskonzentration des n-Typs der aktiven Schicht 1c im Bereich von 1 × 1014 cm–3 bis 1.2 × 1015 cm–3, wenn die Dicke der aktiven Schicht 1c 15 µm oder weniger beträgt und Verunreinigungskonzentration des n-Typs der aktiven Schicht 1c im Bereich von 1 × 1014 cm–3 bis 8 × 1014 cm–3, wenn die Dicke der aktiven Schicht 1c 20 µm beträgt.
  • An einer Oberfläche der Driftschicht 2 ist eine LOCOS-Schicht 3 ausgebildet, um die Bestandteile des lateralen IGBT voneinander zu isolieren. Ein Kollektorbereich 4 vom p+-Typ ist an dem Oberflächenabschnitt der Driftschicht 2 ausgebildet und liegt außerhalb der LOCOS-Schicht 3. Der Kollektorbereich 4 hat eine Längsrichtung parallel zur Oberfläche der Driftschicht 2. Der Kollektorbereich 4 wird von einer Pufferschicht 5 des n-Typs umgeben. Die Pufferschicht 5 hat eine Verunreinigungskonzentration, die größer als diejenige der Driftschicht 2 ist.
  • Weiterhin sind eine p-Kanal Wannenschicht 6, ein Emitterbereich 7 vom n+-Typ und eine Kontaktschicht 8 vom p+-Typ in dem Oberflächenabschnitt der Driftschicht 2 um den Kollektorbereich 4 herum ausgebildet und liegen außerhalb der LOCOS-Schicht 3.
  • Ein Oberflächenabschnitt der Trog- oder Wannenschicht 6 dient als Kanalbereich. Beispielsweise kann die Dicke der Wannenschicht 6 2 µm oder weniger betragen und die Breite der Wannenschicht kann 6 µm oder weniger betragen. Wie in 1 gezeigt, ist die Wannenschicht 6 konzentrisch bezüglich des Kollektorbereichs 4 angeordnet, so dass der Kollektorbereich 4 vollständig von der Wannenschicht 6 umfasst werden kann. Das heißt, die Wannenschicht 6 hat die dargestellte Ellipsenform in Draufsicht, um den Kollektorbereich 4 zu umgeben. Insbesondere hat die Wannenschicht 6 ein Paar von geradlinig verlaufenden oder geradlinig ausgeformten Abschnitten und ein Paar von bogenförmigen Abschnitten. Die geradlinig ausgebildeten Abschnitte erstrecken sich in Längsrichtung des Kollektorbereichs 4. Ein bogenförmiger Abschnitt verbindet ein Ende eines geradlinigen Abschnitts mit einem Ende des anderen geradlinigen Abschnitts und der andere bogenförmige Abschnitt verbindet das andere Ende des einen geradlinigen Abschnitts mit dem anderen Ende des anderen geradlinigen Abschnitts.
  • Die Wannenschicht 6 hat eine Körperschicht, welche unterhalb und um die Kontaktschicht 8 herum liegt. Die Verunreinigungskonzentration vom p-Typ der Körperschicht ist so hoch, dass die Körperschicht einen Spannungsabfall verringern kann, der durch einen Hall-Strom verursacht wird, der durch die Oberfläche von einem Kollektor zu einem Emitter fließt. Die Körperschicht verringert oder verhindert den Betrieb eines parasitären npn-Transistors, der von dem Emitterbereich 7, der Wannenschicht 6 und der Driftschicht 2 gebildet wird. Somit kann die Abschaltzeit des lateralen IGBT verbessert werden.
  • Der Emitterbereich 7 ist in einem Oberflächenabschnitt der Wannenschicht 6 ausgebildet und endet innerhalb der Wannenschicht 6. Ähnlich wie die Wannenschicht 6 hat der Emitterbereich 7 eine Ellipsenform in Draufsicht, um den Kollektorbereich 4 zu umgeben. Insbesondere hat der Emitterbereich 7 ein Paar von geradlinig ausgeformten oder verlaufenden Abschnitten und ein Paar von bogenförmigen Abschnitten. Die geradlinigen Abschnitte des Emitterbereichs 7 erstrecken sich in Längsrichtung des Kollektorbereichs 4. Ein bogenförmiger Abschnitt verbindet ein Ende eines geradlinigen Abschnitts mit einem Ende des anderen geradlinigen Abschnitts und der andere bogenförmige Abschnitt verbindet das andere Ende des einen geradlinigen Abschnitts mit dem anderen Ende des anderen geradlinigen Abschnitts.
  • Die Kontaktschicht 8 wird verwendet, um die Wannenschicht 6 auf Emitterpotenzial zu klemmen. Die Kontaktschicht 8 hat eine größere Verunreinigungskonzentration als die Wannenschicht 6. Wie in 1 gezeigt, liegt die Kontaktschicht 8 konzentrisch bezüglich des Kollektorbereichs 4, so dass der Kollektorbereich 4 vollständig von der Kontaktschicht 8 umgeben ist. Das heißt, die Kontaktschicht 8 hat in Draufsicht Ellipsenform, um den Kollektorbereich 4 zu umgeben.
  • Genauer gesagt, die Kontaktschicht 8 hat ein Paar von geradlinig ausgeformten oder ausgebildeten Abschnitten und ein Paar von bogenförmigen Abschnitten. Die geradlinigen Abschnitte der Kontaktschicht 8 erstrecken sich in Längsrichtung des Kollektorbereichs 4. Ein bogenförmiger Abschnitt verbindet ein Ende eines geradlinigen Abschnitts mit einem Ende des anderen geradlinigen Abschnitts und der andere bogenförmige Abschnitt verbindet das andere Ende des einen geradlinigen Abschnitts mit dem anderen Ende des anderen geradlinigen Abschnitts.
  • Wie in 1 gezeigt, sind die Wannenschicht 6, der Emitterbereich 7 und die Kontaktschicht 8 des lateralen IGBT durch eine Grabenisolationsstruktur 9 umgeben. Die Grabenisolationsstruktur 9 hat einen mit Polysilizium gefüllten Graben und einen elektrisch isolierenden Film. Somit sind die lateralen IGBTs von einander durch die Grabenisolationsstruktur 9 elektrisch isoliert. Gemäß der ersten Ausführungsform wird ein lateraler IGBT von jeweils einer Grabenisolationsstruktur 9 umgeben oder eingefasst. Alternativ können zwei oder mehr laterale IGBTs von jeder Grabenisolationsstruktur 9 umgeben sein.
  • Auf der Oberfläche des SOI-Substrats 1 und in Kontakt mit der Oberfläche der Wannenschicht 6 ist eine Gateisolationsschicht 10 ausgebildet. Durch die Gateisolationsschicht 10 ist auf der Wannenschicht 6 eine Gateelektrode 11 angeordnet. Die Gateelektrode 11 kann beispielsweise aus dotiertem Polysilizium sein. Der Oberflächenabschnitt der Wannenschicht 6 wird der Kanalbereich, wenn eine bestimmte Gatespannung an die Gateelektrode 11 angelegt wird.
  • Auf einer Oberfläche des Kollektorbereichs 4 und in elektrischer Verbindung mit dem Kollektorbereich 4 ist eine Kollektorelektrode 12 ausgebildet. Weiterhin ist eine Emitterelektrode 13 auf Oberflächen des Emitterbereichs 7 und der Kontaktschicht 8 und in elektrischer Verbindung mit dem Emitterbereich 7 und der Kontaktschicht 8 ausgebildet. Wie in 1 gezeigt, ist der Kollektor von der Wannenschicht 6, dem Emitterbereich 7 und der Kontaktschicht 8 umgeben. Folglich ist die Kollektorelektrode 12 von der Emitterelektrode 13 umgeben.
  • Wie in 2A gezeigt, hat der laterale IGBT einen Lochstoppbereich 14. Der Lochstoppbereich 14 liegt in der Driftschicht 2 zwischen dem Kollektor und dem Emitter. Insbesondere liegt der Lochstoppbereich 14 zwischen dem Kollektorbereich 4 und dem Emitterbereich 7.
  • Wenn vom Kollektorbereich 4 injizierte Löcher sich vom Kollektor zum Emitter bewegen, blockiert der Lochstoppbereich 14 den Lochfluss, um einen Lochpfad zu verengen, durch welchen sich die Löcher in Richtung Emitterbereich 7 bewegen. Somit konzentriert gemäß 2B der Lochstoppbereich 14 die Löcher im Lochpfad. Auf diese Weise erhöht der Lochstoppbereich 14 die Lochdichte im Lochpfad, wo der Lochstoppbereich 14 nicht ausgebildet ist. Der Lochstoppbereich 14 erstreckt sich in Dickenrichtung des SOI-Substrats 1. Gemäß der ersten Ausführungsform erstreckt sich der Lochstoppbereich 14 von der Oberfläche der Driftschicht 2 zu der BOX-Schicht 1b. Das heißt, der Lochstoppbereich 14 durchdringt die Driftschicht 2.
  • Beispielsweise kann der Lochstoppbereich 14 den gleichen Aufbau wie die Grabenisolationsstruktur 9 haben, die einen Graben aufweist, der mit Polysilizium gefüllt ist, sowie einen elektrisch isolierenden Film. Durch diese Vorgehensweise können die Grabenisolationsstruktur 9 und der Lochstoppbereich 14 gleichzeitig im gleichen Herstellungsprozess gebildet werden. Gemäß der ersten Ausführungsform, wie sie in 1 gezeigt ist, ist der Kollektorbereich 4 vom Lochstoppbereich 14 umgeben. Der Lochstoppbereich 14 hat in Draufsicht eine Ellipsenform, um den Kollektorbereich 4 zu umgeben. Insbesondere hat der Lochstoppbereich 14 ein Paar von geradlinig ausgeformten oder geradlinigen ausgebildeten Abschnitten und ein Paar von bogenförmigen Abschnitten. Die geradlinigen Abschnitte des Lochstoppbereichs 14 erstrecken sich in Längsrichtung des Kollektorbereichs 4. Die bogenförmigen Abschnitte des Lochstoppbereichs 14 umgeben die Enden des Kollektorbereichs 4 in Längsrichtung des Kollektorbereichs 4 gesehen. Es sei festzuhalten, dass jeder der geradlinigen Abschnitte und jeder der bogenförmigen Abschnitte des Lochstoppbereichs 14 in eine Mehrzahl von Teilen oder Abschnitten unterteilt ist. Das heißt, der Lochstoppbereich 14 ist insgesamt in eine Mehrzahl von Teilen unterteilt. Der Lochpfad wird zwischen (je zwei) benachbarten unterteilten Teilen des Lochstoppbereichs 14 definiert. Somit ist nicht nur ein Bereich, wo ein Strom fließt, sondern auch ein Bereich, wo kein Strom fließt, zwischen Kollektor und Emitter gebildet. Im Ergebnis wird der Bereich oder die Fläche, die als Kanal dient, verringert.
  • Ein Trennabstand zwischen einander benachbarten unterteilten Teilen des Lochstoppbereichs 14 ist nicht auf einen bestimmten Wert beschränkt, und die Länge eines jeden unterteilten Teils des Lochstoppbereichs 14 ist ebenfalls nicht auf einen bestimmten Wert beschränkt. Um eine gleichförmige Stromdichte in Längsrichtung des Kollektorbereichs 4 zu erreichen, ist es bevorzugt, wenn einander benachbarte unterteilte Teile des Lochstoppbereichs 14 jeweils äquidistant zueinander sind. Gemäß der ersten Ausführungsform liegt der Lochstoppbereich 14 aus später noch zu beschreibenden Gründen so nahe als möglich am Emitter.
  • Ein dielektrischer Zwischenschichtfilm 15 ist auf der LOCOS-Schicht 3 ausgebildet. Eine spiralförmig verlaufende Feldplatte (SRFP = scroll-shaped field plate) 16 ist zwischen Kollektor und Gate in dem dielektrischen Zwischenschichtfilm 15 ausgebildet. Die SRFP 16 ist eine Widerstandsschicht aus dotiertem Polysilizium. Die SRFP 16 dient zur Aufrechterhaltung eines gleichförmigen Potenzialgradienten zwischen Kollektor und Gate. Insbesondere und wie in 1 gezeigt, ist die SRFP 16 in Spiralform um die Kollektorelektrode 12 herum gelegt. Ein erster Endabschnitt der SRFP 16 ist elektrisch mit der Kollektorelektrode 12 verbunden und ein zweiter Endabschnitt der SRFP 16 ist elektrisch mit der Gateelektrode 11 verbunden. Das Potenzial der SRFP 16 nimmt allmählich mit zunehmendem Abstand von der Kollektorelektrode 12 ab, da durch einen Innenwiderstand der SRFP 16 ein Spannungsabfall vorliegt. Das heißt, das Potenzial der SRFP 16 nimmt allmählich in einer Richtung vom ersten Endabschnitt der SRFP 16 zum zweiten Endabschnitt der SRFP 16 ab. Mit anderen Worten, das Potenzial der SRFP 16 nimmt allmählich in einer Richtung von der Kollektorelektrode 12 zu der Emitterelektrode 13 hin ab. Somit kann der Potenzialgradient in der SRFP 16 gleichförmig gehalten werden. Folglich kann der Potenzialgradient in der Driftschicht 2, welche unter der SRFP 16 im Bereich zwischen der LOCOS-Schicht 3 und dem dielektrischen Zwischenschichtfilm 15 liegt, gleichförmig gehalten werden. Damit wird eine elektrische Feldkonzentration aufgrund eines nicht gleichförmigen Potenzialgradienten verringert, so dass die Durchbruchspannung verbessert werden kann. Weiterhin wird eine Stoßionisation verringert, so dass ein Anstieg der Abschaltschaltzeit verringert werden kann. Die zweite Elektrode der SRFP 16 kann anstelle mit der Gateelektrode 11 mit der Emitterelektrode 13 elektrisch verbunden werden.
  • Nachfolgend wird die Arbeitsweise dieses lateralen IGBT beschrieben. Wenn eine Gatespannung an die Gateelektrode 11 angelegt wird, erscheint der Kanalbereich in dem Oberflächenabschnitt der Wannenschicht 6, welche unterhalb der Gateelektrode 11 zwischen Emitterbereich 7 und Driftschicht 2 liegt. Sodann werden Elektronen von der Emitterelektrode 13 und dem Emitterbereich 7 durch den Kanalbereich in die Driftschicht 2 injiziert. Folglich werden Löcher von der Kollektorelektrode 12 und dem Kollektorbereich 4 in die Driftschicht 2 injiziert. Damit tritt eine Leitfähigkeitsmodulation in der Driftschicht 2 auf, so dass zwischen Emitter und Kollektor ein hoher Strom fließen kann.
  • Wie oben beschrieben, ist bei der ersten Ausführungsform die Lochstoppbereich 14 der Driftschicht 2 zwischen Kollektorbereich 4 und Emitterbereich 7 ausgebildet. Der Lochstoppbereich 14 blockiert den Fluss der Löcher, so dass der Lochpfad verengt werden kann. Somit werden die Löcher in dem Lochpfad zwischen einander benachbarten unterteilten Teilen des Lochstoppbereichs 14 konzentriert, so dass die Lochdichte im Lochpfad erhöht werden kann. 3 zeigt eine Lochdichtenverteilung im Querschnitt entlang Linie IIA-IIA in 1. In 3 zeigt eine durchgezogene Linie die Lochdichtenverteilung, wenn der Lochstoppbereich 14 ausgebildet ist. Das heißt, die gestrichelte Linie in 3 zeigt die Lochdichtenverteilung in dem lateralen IGBT gemäß der ersten Ausführungsform. Wie durch die durchgezogene Linie in 3 gezeigt, fällt, wenn der Lochstoppbereich 14 nicht ausgebildet ist, die Lochdichte nahe dem Emitter („E“ in 3) merklich ab. Im Gegensatz kann, wie durch die gestrichelte Linie in 3 gezeigt, der Abfall der Lochdichte nahe dem Emitter wesentlich verringert werden, wenn der Lochstoppbereich 14 ausgebildet ist. Es sei festzuhalten, dass die Menge an injizierten Elektronen von der Lochdichte nahe dem Emitter abhängt. Wenn somit die Lochdichte nahe dem Emitter höher wird, kann die Menge an injizierten Elektronen höher werden. Damit wird die Strommenge, welche durch den Lochpfad fließt, erhöht.
  • Eine EIN-Spannung des lateralen IGBT hängt von einem Innenwiderstand zwischen Emitter und Kollektor ab und hängt auch von der Strommenge ab, welche zwischen Emitter und Kollektor fließt. Insbesondere wird, wenn die Strommenge, die zwischen Emitter und Kollektor fließt, zunimmt, die EIN-Spannung kleiner. Gemäß der ersten Ausführungsform wird der Lochpfad verengt, so dass die Strommenge im Lochpfad erhöht werden kann. Folglich kann die EIN-Spannung oder Einschaltspannung des lateralen IGBT verringert werden und die Schaltgeschwindigkeit des lateralen IGBT kann erhöht werden.
  • Es sei hier angenommen, dass der Lochstoppbereich 14 weit entfernt vom Emitter liegt. In diesem Fall spreizt sich der Lochpfad, der vom Lochstoppbereich 14 an einer Position entfernt vom Emitter verengt wurde, nahe dem Emitter auf. Das heißt, obgleich die Löcher durch den Lochstoppbereich 14 konzentriert worden sind, verteilen sich die konzentrierten Löcher wieder, bevor sie den Emitter erreichen. Im Ergebnis fällt die Lochdichte nahe dem Emitter ab. Um diesen Nachteil zu verhindern, ist bei der ersten Ausführungsform gemäß 2A der Lochstoppbereich 14 so nahe als möglich am Emitter angeordnet.
  • Wie oben beschrieben, ist bei der ersten Ausführungsform der Lochstoppbereich 14 zum Blockieren des Lochflusses in der Driftschicht 2 zwischen Emitter und Kollektor ausgebildet. Durch diese Vorgehensweise wird der Lochpfad vom Lochstoppbereich 14 verengt, so dass die Löcher im Lochpfad konzentriert werden können. Folglich wird die Lochdichte im Lochpfad erhöht, so dass die Menge an injizierten Elektronen im Lochpfad erhöht werden kann. Somit lassen sich sowohl eine Verringerung der EIN-Spannung als auch eine Erhöhung der Schaltgeschwindigkeit im lateralen IGBT erreichen.
  • <Abwandlung der ersten Ausführungsform>
  • Wie in 2A gezeigt, ist bei der ersten Ausführungsform der Lochstoppbereich 14 nicht in Kontakt mit der Wannenschicht 6. Alternativ und wie in den 4 und 5 gezeigt, kann er Lochstoppbereich 14 in Kontakt mit der Wannenschicht 6 sein. In 4 ist der Lochstoppbereich 14 in Kontakt mit einem Ende der Wannenschicht 6. In 5 liegt der Lochstoppbereich 14 innerhalb der Wannenschicht 6 und ist in Kontakt mit dem Emitterbereich 7. Durch diese Vorgehensweise wird die Menge an injizierten Elektronen stark erhöht, so dass eine Verringerung der Einschaltspannung und eine Erhöhung der Schaltgeschwindigkeit des lateralen IGBT mit Sicherheit erreichbar sind.
  • Wie in 1 gezeigt, sind bei der ersten Ausführungsform die unterteilten Teile des Lochstoppbereichs 14 gleichmäßig voneinander beabstandet und jeder Teilabschnitt des Lochstoppbereichs 14 hat die gleiche Länge. Alternativ können die unterteilten Teile des Lochstoppbereichs 14 ungleichförmig voneinander beabstandet sein und/oder jeder unterteilte Teil des Lochstoppbereichs 14 kann eine andere Länge haben. Beispielsweise kann gemäß den 6A und 6B der Lochstoppbereich 14 in lange und kurze Teile unterteilt werden, und die langen und kurzen Teile des Lochstoppbereichs 14 sind abwechselnd in einem gleichmäßigen Intervall angeordnet.
  • <Zweite Ausführungsform>
  • Nachfolgend wird eine zweite Ausführungsform der vorliegenden Erfindung beschrieben. Der Unterschied zwischen der ersten und der zweiten Ausführungsform liegt in der Ausgestaltung des Emitterbereichs 7 und des Lochstoppbereichs 14.
  • 7 ist eine Ansicht, die eine Draufsicht auf eine Halbleitervorrichtung gemäß der zweiten Ausführungsform zeigt. Wie in 7 gezeigt, ist bei der zweiten Ausführungsform der Emitterbereich 7 in Form einer geraden Linie ausgebildet, welche sich in Längsrichtung des Kanalbereichs 4 erstreckt. Das heißt, der Emitterbereich 7 hat nur den geradlinig ausgeformten Abschnitt ohne den bogenförmigen Abschnitt. Der Emitterbereich 7 liegt auf jeder Seite des Kollektors.
  • Wie bei der ersten Ausführungsform hat der Lochstoppbereich 14 die Ellipsenform in Draufsicht, um den Kollektor zu umgeben. Das heißt, der Lochstoppbereich 14 hat den geradlinig ausgeformten Abschnitt und den bogenförmigen Abschnitt. Der geradlinig ausgeformte Abschnitt des Lochstoppbereichs 14 ist in eine Mehrzahl von Abschnitten unterteilt. Im Gegensatz zur ersten Ausführungsform ist der bogenförmige Abschnitt des Lochstoppbereichs 14 nicht unterteilt. Mit anderen Worten, der bogenförmige Abschnitt des Lochstoppbereichs 14 ist durchgängig.
  • Wie oben beschrieben, hat bei der zweiten Ausführungsform der Emitterbereich 7 nicht den bogenförmigen Abschnitt, so dass das Ende des Kollektors nicht vom Emitterbereich 7 umfasst werden kann. Weiterhin ist der bogenförmige Abschnitt des Lochstoppbereichs 14 nicht unterteilt, so dass das Ende des Kollektors vollständig vom Lochstoppbereich 14 umfasst ist. Damit ist es möglich, zu verhindern, dass der Lochpfad von den Enden des Kollektors abstrahlt.
  • Durch diese Vorgehensweise wird die elektrische Feldkonzentration an den Enden des Kollektors verringert, so dass die Durchbruchspannung des lateralen IGBT erhöht und stabilisiert werden kann.
  • <Abwandlung der zweiten Ausführungsform>
  • In der zweiten Ausführungsform hat der Emitterbereich 7 nicht den bogenförmigen Abschnitt. Alternativ kann gemäß 8 der Emitterbereich 7 sowohl den geradlinig ausgeformten Abschnitt als auch den bogenförmigen Abschnitt haben, wobei der bogenförmige Abschnitt des Lochstoppbereichs 14 durchgängig, d. h. nicht unterteilt ist. Auch bei der Ausgestaltung gemäß 8 kann der gleiche Effekt erreicht werden, wie er im Zusammenhang mit der zweiten Ausführungsform beschrieben worden ist.
  • <Dritte Ausführungsform>
  • Eine dritte Ausführungsform der vorliegenden Erfindung wird nachfolgend anhand der 9 und 10 beschrieben. Der Unterschied zwischen der ersten Ausführungsform und der dritten Ausführungsform liegt im Aufbau des Lochstoppbereichs 14.
  • 9 zeigt in Draufsicht die Ausgestaltung einer Halbleitervorrichtung gemäß der dritten Ausführungsform und 10 zeigt vereinfacht im Schnitt eine Ansicht entlang Linie X-X in 9.
  • Wie in 10 gezeigt, erstreckt sich bei der dritten Ausführungsform der Lochstoppbereich 14 von der Oberfläche der aktiven Schicht 1c (d. h. der Driftschicht 2) bis zu einer bestimmten Tiefe der Driftschicht 2. Das heißt, der Lochstoppbereich 14 durchdringt die Driftschicht 2 nicht. Mit anderen Worten, der Lochstoppbereich 14 erreicht nicht die BOX-Schicht 1b. Wie in 9 gezeigt, hat der Lochstoppbereich 14 eine durchgängige Ellipsenform in Draufsicht, um den Kollektor zu umgeben. Sowohl der geradlinig ausgeformte Abschnitt als auch der bogenförmige Abschnitt des Lochstoppbereichs 14 sind somit durchgängig, also nicht in eine Mehrzahl von Teilen unterteilt.
  • Bei dem Aufbau gemäß den 9 und 10 wird der Fluss von Löchern an einer Position unterhalb des Lochstoppbereichs 14 konzentriert, so dass die Lochdichte an der Position unterhalb des Lochstoppbereichs 14 erhöht werden kann. Folglich wird die Menge an injizierten Elektronen erhöht. Damit kann der gleiche Effekt wie bei der ersten Ausführungsform erreicht werden.
  • <Abwandlung der dritten Ausführungsform>
  • Bei der dritten Ausführungsform erstreckt sich der Lochstoppbereich 14 von der Oberfläche der Driftschicht 2 bis zu einer bestimmten Tiefe der Driftschicht 2. Das heißt, der Lochstoppbereich 14 liegt nur auf der Oberflächenseite der Driftschicht 2. Alternativ kann sich der Lochstoppbereich 14 von einer bestimmten Tiefe der Driftschicht 2 aus in Richtung Boden der Driftschicht 2 erstrecken, so dass der Fluss der Löcher nahe dem Kanalbereich konzentriert werden kann, der im Oberflächenabschnitt der Wannenschicht 6 erscheint. In diesem Fall wird der Lochstoppbereich 14 in der aktiven Schicht 1c ausgebildet, bevor die aktive Schicht 1c über die BOX-Schicht 1b mit dem Trägersubstrat 1a verbunden wird.
  • Bei der dritten Ausführungsform haben sowohl der Emitterbereich 7 als auch der Lochstoppbereich 14 eine Ellipsenform, um den Kollektor vollständig zu umgeben. Alternativ können der Emitterbereich 7 und der Lochstoppbereich 14 die Form haben, welche unter Bezug auf die ersten und zweiten Ausführungsformen erläutert wurde (einschließlich derer Abwandlungen).
  • <Vierte Ausführungsform>
  • Eine vierte Ausführungsform der vorliegenden Erfindung wird nachfolgend unter Bezugnahme auf die 11A und 11B beschrieben. Ein Unterschied zwischen der ersten Ausführungsform und der vierte Ausführungsform liegt im Aufbau des Emitterbereichs 7.
  • 11A zeigt in Draufsicht die Ausgestaltung einer Halbleitervorrichtung gemäß der vierten Ausführungsform und 11B ist eine vergrößerte Ansicht eines Bereichs XIB in 11A. Wie in den 11A und 11B gezeigt, ist bei der vierten Ausführungsform der Emitterbereich 7 gemäß der Ausgestaltung des Lochstoppbereichs 14 unterteilt. Insbesondere ist jeder unterteilte Teil des Emitterbereichs 7 zwischen benachbarten unterteilten Teilen des Lochstoppbereichs 14 in einer Richtung vom Kollektor zum Emitter angeordnet. Das heißt, der Emitterbereich 7 überlappt den Lochstoppbereich 14 in einer Richtung vom Kollektor zum Emitter nicht.
  • In einem Aufbau gemäß den 11A und 11B verengt der Lochstoppbereich 14 den Lochpfad und konzentriert den Lochfluss. Da weiterhin der Emitterbereich 7 an einer Position entsprechend dem Lochpfad liegt, der durch den Lochstoppbereich 14 verengt worden ist, kann die Stromleistung erhöht werden. Der Aufbau der vierten Ausführungsform kann mit irgendeinem der Aufbauten kombiniert werden, wie er in den voranstehenden Ausführungsformen (und deren Abwandlungen) erläutert wurde.
  • <Abwandlung der vierten Ausführungsform)
  • In der vierten Ausführungsform ist der Emitterbereich 7 gemäß dem Layout des Lochstoppbereichs 14 derart unterteilt, dass der Emitterbereich 7 den Lochstoppbereich 14 in einer Richtung vom Kollektor zum Emitter nicht überlappt. Alternativ kann der Emitterbereich 7 auch beispielsweise unterteilt werden, wie in den 12A und 12B gezeigt. 12A zeigt in Draufsicht das Layout einer Halbleitervorrichtung gemäß einer Abwandlung der vierten Ausführungsform und 12B ist eine vergrößerte Ansicht des Bereichs XIIB in 12A. Wie in den 12A und 12B gezeigt, kann der Emitterbereich 7 auf gleiche Weise wie der Lochstoppbereich 14 unterteilt werden, so dass der Emitterbereich 7 den Lochstoppbereich 14 in einer Richtung vom Kollektor zum Emitter überlappen kann.
  • Bei einem Aufbau gemäß den 12A und 12B werden, da der vom Lochstoppbereich 14 verengte Lochpfad direkt zu der Kontaktschicht 8 weist, die Löcher problemlos zum Zeitpunkt des Schaltvorgangs zur Kontaktschicht 8 gezogen, so dass die Schaltgeschwindigkeit verbessert werden kann.
  • <Fünfte Ausführungsform>
  • Eine fünfte Ausführungsform der vorliegenden Erfindung wird nachfolgend anhand der 13A und 13B beschrieben. Der Unterschied zwischen der ersten Ausführungsform und der fünften Ausführungsform liegt im Aufbau des lateralen IGBT.
  • 13A ist eine 2A entsprechende Darstellung und zeigt eine Schnittansicht einer Halbleitervorrichtung gemäß der fünften Ausführungsform. 13B ist eine 2B entsprechende Darstellung und zeigt eine Schnittdarstellung der Halbleitervorrichtung gemäß der fünften Ausführungsform. Eine Draufsicht auf die Halbleitervorrichtung gemäß der fünften Ausführungsform ist gleich derjenigen der Halbleitervorrichtung gemäß der ersten Ausführungsform und ist in 1 gezeigt.
  • Bei der fünften Ausführungsform hat der laterale IGBT eine Grabengatestruktur anstelle einer planaren Gatestruktur. Insbesondere und wie in den 13A und 13B gezeigt, ist ein Graben 17 im Oberflächenabschnitt der Driftschicht 2 ausgebildet und die Gateelektrode 11 ist im Graben 17 durch die Gateisolationsschicht 10 ausgebildet. Die Seitenwand des Grabens 17 ist in Kontakt mit der Wannenschicht 6 und dem Emitterbereich 7. Der Kanalbereich erscheint in einem Seitenabschnitt der Wannenschicht 6, so dass der laterale IGBT arbeiten kann. Der Seitenabschnitt der Wannenschicht 6 ist in Kontakt mit der Seitenwand des Grabens 17 und liegt zwischen dem Emitterbereich 7 und der Driftschicht 2.
  • Wie oben beschrieben, hat bei der fünften Ausführungsform der laterale IGBT eine Grabengatestruktur und der Lochstoppbereich 14 ist gemäß 13A in der Driftschicht 2 ausgebildet. Somit kann der gleiche Effekt erreicht werden, wie er unter Bezug auf die erste Ausführungsform beschrieben wurde. Der Aufbau der fünften Ausführungsform kann mit irgendeinem Aufbau gemäß den voranstehenden Ausführungsformen (einschließlich derer Abwandlungen) kombiniert werden.
  • <Abwandlung der fünften Ausführungsform>
  • In der fünften Ausführungsform erstreckt sich der Lochstoppbereich 14 von der Oberfläche der Driftschicht 2 zu der BOX-Schicht 1b, wobei die Driftschicht 2 durchtreten wird. Alternativ und wie bei der dritten Ausführungsform kann sich der Lochstoppbereich 14 von der Oberfläche der Driftschicht 2 bis zu einer bestimmten Tiefe der Driftschicht 2 erstrecken, ohne die BOX-Schicht 1b zu erreichen. Beispielsweise kann gemäß 14 der Lochstoppbereich 14 den gleichen Aufbau wie die Grabengatestruktur haben. Das heißt, der Lochstoppbereich 14 kann gebildet werden, indem ein Graben mit einem elektrisch isolierenden Film und Polysilizium gefüllt wird. Durch diese Vorgehensweise können die Grabengatestruktur und der Lochstoppbereich 14 gleichzeitig im gleichen Herstellungsprozess ausgebildet werden. Ein zusätzlicher Prozess zur Ausbildung des Lochstoppbereichs 14 wird damit unnötig.
  • Insbesondere und wie in 15A gezeigt, ist die Grabenisolationsstruktur 9 in der aktiven Schicht 1c (d. h. der Driftschicht 2) des SOI-Substrats 1 durch Ausbilden eines Grabens, Oxidation einer Innenwand des Grabens und durch Abscheiden von Polysilizium im Graben gebildet. Nicht nur der Graben 17 für die Grabengatestruktur, sondern auch der Graben 40 für den Lochstoppbereich 14 wird dann in der Driftschicht 2 gebildet. Sodann wird ein Oxidationsprozess durchgeführt, so dass die Gateisolationsschicht 10 an der Innenwand des Grabens 17 gebildet werden kann und dass eine elektrisch isolierende Schicht 41 an einer Innenwand des Grabens 40 gebildet werden kann. Dann wird eine dotierte Polysiliziumschicht über die Oberfläche der Driftschicht gebildet, so dass die Gräben 17 und 40 mit der dotierten Polysiliziumschicht gefüllt werden können. Dann wird die dotierte Polysiliziumschicht zurückgeätzt, so dass die Gateelektrode 11 im Graben 17 gebildet werden kann und eine Polysiliziumschicht 42 im Graben 40 gebildet werden kann. Auf diese Weise kann der Lochstoppbereich 14 mit dem gleichen Aufbau wie die Grabengatestruktur gebildet werden. Nachdem der Lochstoppbereich 14 und die Gateisolationsstruktur gebildet worden sind, werden Prozesse, beispielsweise eine LOCOS-Oxidation und eine Ionenimplantation, die zur Herstellung des lateralen IGBT notwendig sind, auf gleiche Weise durchgeführt, wie in den voranstehenden Ausführungsformen beschrieben. Somit kann gemäß 15B der laterale IGBT mit dem Lochstoppbereich 14 mit gleichem Aufbau wie die Grabengatestruktur hergestellt werden.
  • <Sechste Ausführungsform>
  • Eine sechste Ausführungsform der vorliegenden Erfindung wird nachfolgend unter Bezugnahme auf die 16, 17A, 17B, 18A und 18B beschrieben. Der Unterschied zwischen der ersten Ausführungsform und der sechsten Ausführungsform liegt im Wesentlichen in dem Verfahren zur Ausbildung des Lochstoppbereichs 14. Insbesondere werden bei der sechsten Ausführungsform der Lochstoppbereich 14 und die Grabenisolationsstruktur 9 gleichzeitig gebildet.
  • 16 zeigt schematisch eine Draufsicht auf eine Halbleitervorrichtung gemäß der sechsten Ausführungsform. Die 17A und 17B sind jeweils Darstellungen des Herstellungsprozesses für die Halbleitervorrichtung von 16, gesehen entlang der Linie XVIIA, B-XVIIA, B in 16. Die 18A und 18B sind jeweils Darstellungen des Herstellungsprozesses der Halbleitervorrichtung von 16, gesehen entlang der Linie XVIIIA, B-XVIIIA, B in 16.
  • Gemäß 16 ist jeder laterale IGBT von der Grabenisolationsstruktur 9 umgeben. Somit sind die lateralen IGBTs voneinander durch die Grabenisolationsstruktur 9 isoliert. Die Halbleitervorrichtung gemäß 16 wird wie folgt hergestellt: Zunächst werden gemäß den 17A und 18A nach Bereitstellung des SOI-Substrats 1 die Grabenisolationsstruktur 9 und der Lochstoppbereich 14 gleichzeitig in der aktiven Schicht 1c (d. h. der Driftschicht 2) des SOI-Substrats 1 durch Ausbilden eines Grabens, Oxidation einer Innenwand des Grabens und durch Abscheiden von Polysilizium im Graben gebildet. Dann werden die Prozesse, beispielsweise die LOCOS-Oxidation und Ionenimplantation, die zur Herstellung des lateralen IGBT notwendig sind, auf gleiche Weise durchgeführt, wie in den voranstehenden Ausführungsformen beschrieben. Somit kann gemäß den 17B und 18B der laterale IGBT mit dem Lochstoppbereich 14 mit gleichem Aufbau wie die Grabenisolationsstruktur 9 hergestellt werden.
  • Wie oben beschrieben, werden bei der sechsten Ausführungsform die Grabenisolationsstruktur 9 und der Lochstoppbereich 14 gleichzeitig im gleichen Herstellungsprozess ausgebildet. Durch diese Vorgehensweise ist ein zusätzlicher Prozessschritt zur Ausbildung des Lochstoppbereichs 14 unnötig.
  • <Siebte Ausführungsform>
  • Eine siebte Ausführungsform der vorliegenden Erfindung wird nachfolgend anhand der 19A und 19B beschrieben. Der Unterschied zwischen der ersten Ausführungsform und der siebten Ausführungsform liegt darin, dass das SOI-Substrat 1 nicht verwendet wird.
  • 19A ist eine Darstellung entsprechend 2A und zeigt einen Schnitt durch eine Halbleitervorrichtung gemäß der siebten Ausführungsform. 19B ist eine 2B entsprechende Darstellung und zeigt im Schnitt die Halbleitervorrichtung gemäß der siebten Ausführungsform. Eine Draufsicht auf die Halbleitervorrichtung gemäß der siebten Ausführungsform entspricht derjenigen der Halbleitervorrichtung gemäß der ersten Ausführungsform und ist in 1 gezeigt.
  • Gemäß den 19A und 19B ist bei der siebten Ausführungsform der laterale IGBT gebildet, indem anstelle des SOI-Substrats 1 ein Halbleitersubstrat 20 verwendet wird. Das Halbleitersubstrat 20 enthält ein Siliziumsubstrat 21 vom p–-Typ und eine Schicht 22 vom n–-Typ auf dem Siliziumsubstrat 21. Die Schicht 22 vom n–-Typ dient als Driftschicht 2. Der laterale IGBT wird von einer tiefen Grabenisolationsstruktur 9 umgeben. Die tiefe Grabenisolationsstruktur 9 erstreckt sich von der Oberfläche der Schicht 22 vom n–-Typ zum Siliziumsubstrat 21, wobei die Schicht 22 vom n–-Typ durchdrungen wird. Beispielsweise hat die tiefe Grabenisolationsstruktur 9 einen mit Polysilizium gefüllten Graben und einen elektrisch isolierenden Film. Somit sind die lateralen IGBTs elektrisch voneinander durch die tiefe Grabenisolationsstruktur 9 isoliert.
  • Wie in 19A gezeigt, hat der laterale IGBT den Lochstoppbereich 14. Der Lochstoppbereich 14 kann beispielsweise den gleichen Aufbau wie die tiefe Grabenisolationsstruktur 9 haben. Das heißt, der Lochstoppbereich 14 kann gebildet werden, indem ein Graben mit einem elektrisch isolierenden Film und Polysilizium gefüllt wird. Durch diese Vorgehensweise können die tiefe Grabenisolationsstruktur 9 und der Lochstoppbereich 14 gleichzeitig im gleichen Herstellungsprozess ausgebildet werden. Ein zusätzlicher Prozessschritt zur Ausbildung des Lochstoppbereichs 14 ist unnötig.
  • Der Aufbau der siebten Ausführungsform kann mit einem der Aufbauten gemäß den voranstehenden Ausführungsformen (einschließlich derer Abwandlungen) kombiniert werden.
  • <Achte Ausführungsform>
  • Eine achte Ausführungsform der vorliegenden Erfindung wird nachfolgend anhand der 20A und 20B beschrieben. Der Unterschied zwischen der ersten Ausführungsform und der achten Ausführungsform liegt darin, dass das SOI-Substrat 1 nicht verwendet wird.
  • 20A ist eine 2A entsprechende Darstellung und zeigt im Schnitt eine Halbleitervorrichtung gemäß der achten Ausführungsform. 20B ist eine 2B entsprechende Darstellung und zeigt im Schnitt die Halbleitervorrichtung gemäß der achten Ausführungsform. Eine Draufsicht auf die Halbleitervorrichtung der achten Ausführungsform ist gleich derjenigen der Halbleitervorrichtung gemäß der ersten Ausführungsform von 1.
  • Wie in den 20A und 20B gezeigt, wird bei der achten Ausführungsform der laterale IGBT gebildet, indem anstelle des SOI-Substrats 1 ein Halbleitersubstrat 30 verwendet wird. Das Halbleitersubstrat 30 enthält ein Siliziumsubstrat 31 vom p–-Typ und eine Schicht 32 vom n–-Typ, die auf dem Siliziumsubstrat 31 ausgebildet ist. Die Schicht 32 vom n–-Typ dient als Driftschicht 2. Der laterale IGBT ist von einem Isolationsbereich 33 vom p–-Typ umfasst. Der Isolationsbereich 33 vom p–-Typ erstreckt sich von der Oberfläche der Schicht 32 vom n–-Typ zu dem Siliziumsubstrat 31, wobei die Schicht 32 vom n–-Typ durchtreten wird. Somit bilden der Isolationsbereich 33 vom p–-Typ und die Schicht 32 vom n–-Typ eine PN-Übergangsisolationsstruktur. Insbesondere ist der Isolationsbereich 33 vom p–-Typ elektrisch mit der Emitterelektrode 13 verbunden, so dass das Siliziumsubstrat 31 vom p–-Typ und der Isolationsbereich 33 vom p–-Typ auf das Emitterpotenzial geklemmt werden können. Somit sind die lateralen IGBTs elektrisch voneinander durch die PN-Übergangsisolationsstruktur isoliert.
  • Der Aufbau der achten Ausführungsform kann mit einem beliebigen Aufbau gemäß den voranstehenden Ausführungsformen (einschließlich derer Abwandlungen) kombiniert werden.
  • <Neunte Ausführungsform>
  • Eine neunte Ausführungsform der vorliegenden Erfindung wird nachfolgend anhand der 21A und 21B beschrieben. Der Unterschied zwischen der ersten Ausführungsform und der neunten Ausführungsform liegt in der Kontaktstruktur zwischen der Kollektorelektrode 12 und dem Kollektorbereich 4.
  • 21A ist eine 2A entsprechende Darstellung und zeigt eine Schnittansicht der Halbleitervorrichtung gemäß der neunten Ausführungsform. 21B ist eine 2B entsprechende Darstellung und zeigt im Schnitt die Halbleitervorrichtung gemäß der neunten Ausführungsform. Eine Draufsicht auf die Halbleitervorrichtung gemäß der neunten Ausführungsform ist gleich derjenigen der Halbleitervorrichtung gemäß der ersten Ausführungsform und von 1.
  • Wie in den 21A und 21B gezeigt, enthält der Kollektorbereich 4 eine Schicht 4a vom p+-Typ und eine Schicht 4b vom p-Typ. Eine Verunreinigungskonzentration der Schicht 4a vom p+-Typ ist größer als eine Verunreinigungskonzentration der Schicht 4b vom p-Typ. Bei der neunten Ausführungsform ist die Schicht 4a vom p+-Typ von der Schicht 4b vom p-Typ umgeben. Die Kollektorelektrode 12 ist elektrisch sowohl mit der Schicht 4a vom p+-Typ als auch der Schicht 4b vom p-Typ verbunden. Insbesondere bildet die Kollektorelektrode 12 einen ohmschen Kontakt mit der Schicht 4a vom p+-Typ und bildet einen Schottky-Kontakt mit der Schicht 4b vom p-Typ über ein Barrierenmetall 12a. Da die Schicht 4a vom p+-Typ von der Schicht 4b vom p-Typ umgeben ist, liegt die Schicht 4b vom p-Typ näher am Emitter als die Schicht 4a vom p+-Typ.
  • Wie in der ersten Ausführungsform beschrieben, kann der Lochstoppbereich 14 die Lochdichte nahe dem Emitterbereich 7 erhöhen. Da jedoch die Löcher zum Zeitpunkt des Abschaltens des lateralen IGBT in den Emitter fließen, besteht die Wahrscheinlichkeit, dass ein parasitärer bipolarer Transistor eingeschaltet wird, der die Durchbruchspannung beeinflusst.
  • Bei der neunten Ausführungsform bildet die Kollektorelektrode 12 mit der Schicht 4b vom p-Typ einen Schottky-Kontakt. Der Schottky-Kontakt verringert die vom Kollektor injizierten Löcher, so dass die Menge an gesammelten Ladungsträgern verringert werden kann. Damit ist es weniger wahrscheinlich, dass der parasitäre bipolare Transistor einschaltet. Damit kann die Durchbruchspannung beibehalten werden, während eine niedrige Einschaltspannung und ein schnelles Schaltvermögen erhalten werden.
  • Der Aufbau der neunten Ausführungsform kann mit einem beliebigen Aufbau der voranstehenden Ausführungsformen (einschließlich derer Abwandlungen) kombiniert werden.
  • <Abwandlungen>
  • Die vorliegende Erfindung wurde unter Bezugnahme auf bevorzugte Ausführungsformen hiervon beschrieben; es versteht sich, dass der Gegenstand der vorliegenden Erfindung nicht auf diese Ausführungsformen und deren Abwandlungen beschränkt ist. Vielmehr kann die vorliegende Erfindung auch auf verschiedene andere Arten abgewandelt und/oder äquivalent aufgebaut werden. Beispielsweise kann die vorliegende Erfindung auch bei einem lateralen IGBT vom p-Kanaltyp angewendet werden, indem die Leitfähigkeitstypen in den jeweiligen Ausführungsformen entsprechend ausgetauscht werden.
  • Insoweit zusammenfassend enthält somit eine Halbleitervorrichtung mit wenigstens einem lateralen bipolaren Transistor mit isoliertem Gate (IGBT) eine Driftschicht vom ersten Leitfähigkeitstyp, einen Kollektorbereich vom zweiten Leitfähigkeitstyp, der in einem Oberflächenabschnitt der Driftschicht ausgebildet ist, eine Kanalschicht vom zweiten Leitfähigkeitstyp, die im Oberflächenabschnitt der Driftschicht ausgebildet ist, einen Emitterbereich vom ersten Leitfähigkeitstyp in einem Oberflächenabschnitt der Kanalschicht und einen Lochstoppbereich, der in der Driftschicht ausgebildet ist und zwischen dem Kollektorbereich und dem Emitterbereich liegt. Löcher werden vom Kollektorbereich in die Driftschicht injiziert und fließen über einen Lochpfad in Richtung des Emitterbereichs. Der Lochstoppbereich blockiert den Fluss der Löcher und verengt den Lochpfad, um die Löcher zu konzentrieren.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • „M. Takei et al. Proc. ISPSD’10, S. 383–386, Juni 2010“ [0004]

Claims (16)

  1. Eine Halbleitervorrichtung mit wenigstens einem lateralen bipolaren Transistor mit isoliertem Gate, wobei die Halbleitervorrichtung aufweist: ein Halbleitersubstrat (1, 20, 30) mit einer Driftschicht (2) des ersten Leitfähigkeitstyps; einen Kollektorbereich (4) des zweiten Leitfähigkeitstyps, der in einem Oberflächenabschnitt der Driftschicht (2) ausgebildet ist und eine Längsausrichtung hat; eine Kanalschicht (6) des zweiten Leitfähigkeitstyps, die im Oberflächenabschnitt der Driftschicht (2) ausgebildet ist und einen geradlinig ausgeformten Abschnitt hat, der auf jeder Seite des Kollektorbereichs (4) liegt; einen Emitterbereich (7) des ersten Leitfähigkeitstyps, der in einem Oberflächenabschnitt der Kanalschicht (6) ausgebildet ist und im Inneren der Kanalschicht (6) endet, wobei der Emitterbereich (7) einen geradlinig ausgeformten Abschnitt hat, der sich parallel zu der Längserstreckung erstreckt; eine Gateisolationsschicht (10) in Kontakt mit einem Kanalbereich der Kanalschicht (6), wobei der Kanalbereich zwischen dem Emitterbereich (7) und der Driftschicht (2) liegt; eine Gateelektrode (11), die auf einer Oberfläche der Gateisolationsschicht (10) ausgebildet ist; eine Kollektorelektrode (12), die elektrisch mit dem Kollektorbereich (4) verbunden ist; eine Emitterelektrode (13), die elektrisch mit dem Emitterbereich (7) und der Kanalschicht (6) verbunden ist; und einen Lochstoppbereich (14), der in der Driftschicht (2) ausgebildet ist und zwischen dem Kollektorbereich (4) und dem Emitterbereich (7) liegt, wobei Löcher von dem Kollektorbereich (4) in die Driftschicht (2) injiziert werden und über einen Lochpfad in Richtung Emitterbereich (7) fließen, und der Lochstoppbereich (14) den Fluss der Löcher blockiert und den Lochpfad verengt, um die Löcher zu konzentrieren.
  2. Die Halbleitervorrichtung nach Anspruch 1, wobei der Lochstoppbereich (14) den Kollektorbereich (4) umgibt, der Lochstoppbereich (14) einen geradlinig ausgeformten Abschnitt und einen bogenförmigen Abschnitt hat, der geradlinig ausgeformte Abschnitt des Lochstoppbereichs (14) sich parallel zu der Längserstreckung erstreckt, die bogenförmigen Abschnitte des Lochstoppbereichs (14) ein Ende des Kollektorbereichs (4) in der Längserstreckung umgeben, der geradlinig ausgeformte Abschnitt des Lochstoppbereichs (14) unterteilt ist, und der Lochpfad zwischen einander benachbarten unterteilten geradlinig ausgeformten Abschnitten des Lochstoppbereichs (14) verengt wird.
  3. Die Halbleitervorrichtung nach Anspruch 2, wobei der Emitterbereich (7) einen bogenförmigen Abschnitt hat, der bogenförmige Abschnitt des Emitterbereichs (7) das Ende des Kollektorbereichs (4) umgibt, und der bogenförmige Abschnitt des Lochstoppbereichs (14) unterteilt ist.
  4. Die Halbleitervorrichtung nach Anspruch 2, wobei der Emitterbereich (7) einen bogenförmigen Abschnitt hat, der bogenförmige Abschnitt des Emitterbereichs (7) das Ende des Kollektorbereichs (4) umgibt, und der bogenförmige Abschnitt des Lochstoppbereichs (14) durchgehend ist.
  5. Die Halbleitervorrichtung nach Anspruch 3 oder 4, wobei jeder der unterteilten geradlinig ausgeformten Abschnitte des Lochstoppbereichs (14) die gleiche Länge hat, die unterteilten geradlinig ausgeformten Abschnitte des Lochstoppbereichs (14) gleichmäßig voneinander beabstandet sind, jeder der unterteilten bogenförmigen Abschnitte des Lochstoppbereichs (14) die gleiche Länge hat, und die unterteilten bogenförmigen Abschnitte des Lochstoppbereichs (14) gleichmäßig voneinander beabstandet sind.
  6. Die Halbleitervorrichtung nach Anspruch 3 oder 4, wobei wenigstens einer aus den unterteilten geradlinig ausgeformten Abschnitten eine unterschiedliche Länge hat, und wenigstens einer aus den unterteilten bogenförmigen Abschnitten eine unterschiedliche Länge hat.
  7. Die Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei das Halbleitersubstrat ein SOI-Substrat (1) ist mit einem Trägersubstrat (1a), einer vergrabenen Isolationsschicht (1b) auf dem Trägersubstrat (1a) und einer aktiven Schicht (1c) auf der vergrabenen Isolationsschicht (1b), die aktive Schicht (1c) als die Driftschicht (2) dient, und der Lochstoppbereich (14) sich von einer Oberfläche der Driftschicht (2) zu der vergrabenen Isolationsschicht (1b) erstreckt.
  8. Die Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei das Halbleitersubstrat ein Substrat (21, 31) eines zweiten Leitfähigkeitstyps und eine Schicht (22, 32) eines ersten Leitfähigkeitstyps auf dem Substrat (21, 31) des zweiten Leitfähigkeitstyps enthält, die Schicht (22, 32) des ersten Leitfähigkeitstyps als die Driftschicht dient, und der Lochstoppbereich (14) sich von einer Oberfläche der Schicht (22, 32) des ersten Leitfähigkeitstyps zu dem Substrat (21, 31) des zweiten Leitfähigkeitstyps erstreckt.
  9. Die Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, weiterhin aufweisend: eine Grabenisolationsstruktur (9), die so angeordnet ist, dass sie den lateralen bipolaren Transistor mit isoliertem Gate umgibt, wobei der Lochstoppbereich (14) und die Grabenisolationsstruktur (9) die gleiche Struktur haben.
  10. Die Halbleitervorrichtung nach Anspruch 8, weiterhin aufweisend: einen Isolationsbereich (33) eines zweiten Leitfähigkeitstyps, der in der Driftschicht (2) angeordnet ist und sich zu dem Substrat (31) des zweiten Leitfähigkeitstyps erstreckt, wobei der Isolationsbereich (33) und das Substrat (31) des zweiten Leitfähigkeitstyps elektrisch mit der Emitterelektrode (13) verbunden und auf ein Potenzial der Emitterelektrode (13) geklemmt sind, und der laterale bipolare Transistor mit isoliertem Gate von dem Isolationsbereich (33) umgeben ist.
  11. Die Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei das Halbleitersubstrat ein SOI-Substrat (1) mit einem Trägersubstrat (1a), einer vergrabenen Isolationsschicht (1b) auf dem Trägersubstrat (1a) und einer aktiven Schicht (1c) auf der vergrabenen Isolationsschicht (1b) ist, die aktive Schicht (1c) als die Driftschicht (2) dient, und der Lochstoppbereich (14) sich von einer Oberfläche der aktiven Schicht (1c) bis zu einer bestimmten Tiefe der aktiven Schicht (1c) erstreckt, ohne die vergrabene Isolationsschicht (1b) zu erreichen.
  12. Die Halbleitervorrichtung nach Anspruch 1, wobei das Halbleitersubstrat ein SOI-Substrat (1) mit einem Trägersubstrat (1a), einer vergrabenen Isolationsschicht (1b) auf dem Trägersubstrat (1a) und einer aktiven Schicht (1c) auf der vergrabenen Isolationsschicht (1b) ist, der Lochstoppbereich (14) den Kollektorbereich (4) umgibt, der Lochstoppbereich (14) einen geradlinig ausgeformten Abschnitt und einen bogenförmigen Abschnitt hat, der geradlinig ausgeformte Abschnitt des Lochstoppbereichs (14) sich parallel zu der Längserstreckung erstreckt, die bogenförmigen Abschnitte des Lochstoppbereichs (14) ein Ende des Kollektorbereichs (4) in der Längserstreckung umgeben, die aktive Schicht (1c) als die Driftschicht (2) dient, und der Lochstoppbereich (14) sich von einer Oberfläche der aktiven Schicht (1c) zu einer bestimmten Tiefe der aktiven Schicht (1c) erstreckt, ohne die vergrabene Isolationsschicht (1b) zu erreichen.
  13. Die Halbleitervorrichtung nach einem der Ansprüche 1 bis 12, wobei der laterale bipolare Transistor mit isoliertem Gate eine planare Gatestruktur hat, und die Gateisolationsschicht (10) und die Gateelektrode (11) auf einer Oberfläche der Kanalschicht (6) an einer Oberfläche des Halbleitersubstrats (1, 20, 30) liegen.
  14. Die Halbleitervorrichtung nach einem der Ansprüche 1 bis 12, wobei der laterale bipolare Transistor mit isoliertem Gate eine Grabengatestruktur mit einem Graben (15) hat, die Gateisolationsschicht (10) und die Gateelektrode (11) in dem Graben (15) liegen, und der Kanalbereich der Kanalschicht (6) in Kontakt mit einer Seitenwand des Grabens (15) ist.
  15. Die Halbleitervorrichtung nach einem der Ansprüche 1 bis 13, wobei der Lochstoppbereich (14) in Kontakt mit der Kanalschicht (6) ist.
  16. Die Halbleitervorrichtung nach einem der Ansprüche 1 bis 13, wobei der Lochstoppbereich (14) in Kontakt mit dem Emitterbereich (7) ist.
DE102012224291A 2011-12-28 2012-12-21 Halbleitervorrichtung mit lateralem bipolarem Transistor und isoliertem Gate Withdrawn DE102012224291A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011-288244 2011-12-28
JP2011288244 2011-12-28
JP2012204594A JP5729364B2 (ja) 2011-12-28 2012-09-18 横型の絶縁ゲート型バイポーラトランジスタを備えた半導体装置
JP2012-204594 2012-09-18

Publications (1)

Publication Number Publication Date
DE102012224291A1 true DE102012224291A1 (de) 2013-07-04

Family

ID=48608134

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012224291A Withdrawn DE102012224291A1 (de) 2011-12-28 2012-12-21 Halbleitervorrichtung mit lateralem bipolarem Transistor und isoliertem Gate

Country Status (4)

Country Link
US (1) US8791500B2 (de)
JP (1) JP5729364B2 (de)
CN (1) CN103187440A (de)
DE (1) DE102012224291A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6479533B2 (ja) * 2015-03-31 2019-03-06 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
US9818861B2 (en) * 2015-04-24 2017-11-14 Vanguard International Semiconductor Corporation Semiconductor device and method for forming the same
JP6910907B2 (ja) * 2017-09-25 2021-07-28 ルネサスエレクトロニクス株式会社 半導体装置
US10867891B2 (en) * 2018-10-24 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Ion through-substrate via
CN111524961B (zh) 2019-02-28 2021-02-02 长江存储科技有限责任公司 具有增大的击穿电压的高电压半导体器件及其制造方法
KR102153550B1 (ko) * 2019-05-08 2020-09-08 현대오트론 주식회사 전력 반도체 소자
JP7310356B2 (ja) * 2019-06-27 2023-07-19 富士電機株式会社 半導体装置
US11876093B2 (en) * 2020-03-24 2024-01-16 Richtek Technology Corporation Power device including lateral insulated gate bipolar transistor (LIGBT) and manufacturing method thereof
US20220037316A1 (en) * 2020-08-03 2022-02-03 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
CN114639737B (zh) * 2022-05-17 2022-08-30 广州粤芯半导体技术有限公司 Ldmos器件及其制作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3367747B2 (ja) * 1993-09-17 2003-01-20 株式会社東芝 絶縁ゲート型半導体素子
EP1469524A3 (de) 1991-08-08 2005-07-06 Kabushiki Kaisha Toshiba Bipolartransistor mit isoliertem Graben-Gate
US5448083A (en) 1991-08-08 1995-09-05 Kabushiki Kaisha Toshiba Insulated-gate semiconductor device
JP4130643B2 (ja) * 1991-08-08 2008-08-06 株式会社東芝 半導体素子
DE69528944T2 (de) 1994-09-16 2003-09-04 Toshiba Kawasaki Kk Halbleiteranordnung mit hoher Durchbruchspannung und mit einer vergrabenen MOS-Gatestruktur
JPH0888357A (ja) * 1994-09-16 1996-04-02 Toshiba Corp 横型ｉｇｂｔ
JPH08330601A (ja) * 1995-03-30 1996-12-13 Toshiba Corp 半導体装置およびその製造方法
US5828101A (en) * 1995-03-30 1998-10-27 Kabushiki Kaisha Toshiba Three-terminal semiconductor device and related semiconductor devices
JPH10223883A (ja) * 1997-02-03 1998-08-21 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタおよびその製造方法
JPH1140807A (ja) * 1997-07-18 1999-02-12 Mitsubishi Electric Corp Ｉｇｂｔ及びその製造方法
JPH1154748A (ja) 1997-08-04 1999-02-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP5050329B2 (ja) * 2005-08-26 2012-10-17 サンケン電気株式会社 トレンチ構造半導体装置及びその製造方法
JP2008305998A (ja) * 2007-06-07 2008-12-18 Fuji Electric Device Technology Co Ltd 半導体装置
DE102009005914B4 (de) * 2008-01-28 2014-02-13 Denso Corporation Halbleitervorrichtung mit Halbleiterelement mit isoliertem Gate und bipolarer Transistor mit isoliertem Gate
JP5515248B2 (ja) * 2008-03-26 2014-06-11 富士電機株式会社 半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"M. Takei et al. Proc. ISPSD'10, S. 383-386, Juni 2010"

Also Published As

Publication number Publication date
US20130168730A1 (en) 2013-07-04
JP5729364B2 (ja) 2015-06-03
CN103187440A (zh) 2013-07-03
US8791500B2 (en) 2014-07-29
JP2013153128A (ja) 2013-08-08

Similar Documents

Publication Publication Date Title
DE102012224291A1 (de) Halbleitervorrichtung mit lateralem bipolarem Transistor und isoliertem Gate
DE112015005000B4 (de) Halbleitervorrichtung
DE112012002956B4 (de) Bipolarer Transistor mit isoliertem Gate
DE102016116564B4 (de) Halbleitervorrichtung
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE112010005271B4 (de) Bipolare Halbleitervorrichtungen
DE102010000531B4 (de) Halbleiterbauelement, elektronische Komponente und Verfahren zur Herstellung eines Halbleiterbauelements
DE102005018378B4 (de) Halbleitervorrichtung der Bauart mit dielektrischer Isolierung
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
DE102012204420A1 (de) Halbleitervorrichtung
DE112012000755T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE102015104504B4 (de) Grabentransistorbauelement
DE102007029121B3 (de) Verfahren zur Herstellung eines Halbleiterbauelements, sowie Halbleiterbauelement
DE112015002028T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE102012211544A1 (de) Halbleitervorrichtung
DE102008052422A1 (de) Halbleitervorrichtung mit reduzierter Kapazität
DE102014114100B4 (de) Igbt mit reduzierter rückwirkungskapazität
DE112006003714T5 (de) Ladungsgleichgewichts-Isolierschicht-Bipolartransistor
DE102011077841A1 (de) Leistungshalbleitervorrichtung
DE112013002352T5 (de) Halbleitervorrichtung
DE112013004146T5 (de) Halbleitervorrichtung
WO2006015822A2 (de) Hochvolt-nmos-transistor und herstellungsverfahren
DE10127391B4 (de) Halbleiter-Vorrichtung
DE112013001287T5 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür
DE19722441C2 (de) IGBT mit Grabengatestruktur und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee