DE112013001287T5 - Halbleitervorrichtung und Herstellungsverfahren hierfür - Google Patents

Halbleitervorrichtung und Herstellungsverfahren hierfür Download PDF

Info

Publication number
DE112013001287T5
DE112013001287T5 DE201311001287 DE112013001287T DE112013001287T5 DE 112013001287 T5 DE112013001287 T5 DE 112013001287T5 DE 201311001287 DE201311001287 DE 201311001287 DE 112013001287 T DE112013001287 T DE 112013001287T DE 112013001287 T5 DE112013001287 T5 DE 112013001287T5
Authority
DE
Germany
Prior art keywords
trench
layer
semiconductor device
base layer
drift layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE201311001287
Other languages
English (en)
Inventor
c/o DENSO CORPORATION Arakawa Kazuki
c/o DENSO CORPORATION Matsui Masaki
c/o DENSO CORPORATION Higuchi Yasushi
c/o DENSO CORPORATION Sumitomo Masakiyo
c/o DENSO CORPORATION Oyama Kazuhiro
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE112013001287T5 publication Critical patent/DE112013001287T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Abstract

In einer Halbleitervorrichtung enthält ein Graben (5) einen ersten Graben (5a), der einen Öffnungsabschnitt an einer Oberfläche einer Basisschicht (4) hat, und einen zweiten Graben (5b), der mit dem ersten Graben (5a) in Verbindung steht und bei dem ein Abstand zwischen gegenüberliegenden Seitenwänden größer als der von gegenüberliegenden Seitenwänden des ersten Grabens (5a) ist, sowie einen Bodenabschnitt, der in einer Driftschicht (3) liegt. Eine Wandoberfläche eines Verbindungsabschnitts (5c) des zweiten Grabens (5b) in Verbindung mit dem ersten Graben (5a) ist gerundet. Damit kann das Auftreten einer hohen elektrischen Feldkonzentration nahe dem Verbindungsabschnitt (5c) zwischen dem ersten Graben (5a) und dem zweiten Graben (5b) unterdrückt werden. Weiterhin ist es, wenn Elektronen von einem Kanalbereich zur Driftschicht (3) geliefert werden, weniger wahrscheinlich, dass eine Flussrichtung der Elektronen sich in der Nähe des Verbindungsabschnitts (5c) abrupt ändert. Damit kann ein Einschaltwiderstand verringert werden.

Description

  • QUERVERWEIS AUF ZUGEHÖRIGE ANMELDUNGEN
  • Diese Anmeldung basiert auf den japanischen Patentanmeldungen Nr. 2012-48006 , eingereicht am 05. März 2012, und 2012-126006 , eingereicht am 01. Juni 2012; auf die dortigen Offenbarungsgehalte wird vollinhaltlich Bezug genommen.
  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung mit einem bipolaren Transistor mit isoliertem Gate (nachfolgend als IGBT bezeichnet) vom Trenchgate-Typ sowie ein Herstellungsverfahren für die Halbleitervorrichtung.
  • STAND DER TECHNIK
  • Es wurde bereits eine Struktur vorgeschlagen, um zu versuchen, den Einschaltwiderstand einer Halbleitervorrichtung eines IGBT vom Trenchgate-Typ zu verringern, wie beispielsweise in Patentliteratur 1 beschrieben.
  • Genauer gesagt, auf einem Halbleitersubstrat vom P+-Typ wird eine Driftschicht vom N–-Typ ausgebildet, um eine Kollektorschicht zu bilden. Weiterhin wird eine Basisschicht vom P-Typ in einem Oberflächenschichtabschnitt der Driftschicht ausgebildet und eine Emitterschicht vom N+-Typ wird in einem Oberflächenschichtabschnitt der Basisschicht ausgebildet. Weiterhin wird eine Mehrzahl von Gräben, welche durch die Basisschicht und die Emitterschicht verlaufen und die Driftschicht erreichen, gebildet.
  • Der Graben wird von einer Oberfläche der Basisschicht aus bis zu einer Position ausgebildet, welche die Driftschicht erreicht. Der Graben hat einen Bodenabschnitt, der innerhalb der Driftschicht in einer Richtung verläuft, die parallel zu einer Ebenenrichtung der Driftschicht ist. Das heißt, der Graben hat einen ersten Graben, der in der Basisschicht liegt, und einen zweiten Graben (Bodenabschnitt), in welchem ein Abstand zwischen gegenüberliegenden Seitenwänden des zweiten Grabens größer als der von gegenüberliegenden Seitenwänden des ersten Grabens ist. Daher ist zwischen den benachbarten Gräben ein Abstand zwischen den benachbarten zweiten Gräben kleiner als ein Abstand zwischen benachbarten ersten Gräben.
  • An einer Wandoberfläche eines jeden der Gräben werden ein Gateisolationsfilm und eine Gateelektrode aufeinanderfolgend ausgebildet. Eine Emitterelektrode wird auf der Basisschicht und der Emitterschicht durch einen Isolationszwischenschichtfilm gebildet. Die Emitterelektrode ist über Kontaktlöcher, die in dem Isolationszwischenschichtfilm ausgebildet sind, elektrisch mit der Basisschicht und der Emitterschicht verbunden. Eine Kollektorelektrode wird auf einer rückwärtigen Oberfläche der Kollektorschicht ausgebildet und ist elektrisch in Verbindung mit der Kollektorschicht.
  • Wenn bei einer solchen Halbleitervorrichtung eine bestimmte Spannung an die Gateelektrode angelegt wird, werden Elektronen von der Emitterschicht an die Driftschicht geliefert und Löcher werden von der Kollektorschicht an die Driftschicht geliefert. Ein Widerstandswert der Driftschicht ist aufgrund der Leitfähigkeitsmodulation verringert, was zu einem Ein-Zustand führt. Da in diesem Fall der Abstand zwischen den benachbarten zweiten Gräben kleiner als der Abstand zwischen den benachbarten ersten Gräben ist, können an die Driftschicht gelieferte Löcher weniger wahrscheinlich durch die Basisschicht im Vergleich zu einem Fall austreten, bei dem ein Abstand zwischen den benachbarten Gräben konstant dem Abstand der benachbarten ersten Gräben entspricht. Daher kann sich eine Menge an Löchern in der Driftschicht sammeln und somit nimmt die Gesamtzahl an die Driftschicht gelieferten Elektronen zu. Folglich kann der Einschaltwiderstand verringert werden.
  • LITERATUR BETREFFEND STAND DER TECHNIK
  • PATENTLITERATUR
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Bei der Halbleitervorrichtung der oben genannten Patentliteratur 1 ist jedoch ein Winkel, der an einem Verbindungsabschnitt zwischen dem ersten Graben und dem zweiten Graben definiert ist, ein rechter Winkel. Wenn die Halbleitervorrichtung eingeschaltet wird, besteht die Möglichkeit, dass eine große elektrische Feldkonzentration nahe dem Verbindungsabschnitt auftritt und somit die Halbleitervorrichtung durchbricht. Weiterhin fließen von der Emitterregion an die Driftschicht gelieferte Elektronen entlang der Seitenwände des Grabens. Wenn daher der Verbindungsabschnitt zwischen dem ersten Graben und dem zweiten Graben den rechten Winkel hat, ändert sich die Flussrichtung der Elektronen nahe dem Verbindungsabschnitt abrupt. Im Ergebnis nimmt der Einschaltwiderstand zu.
  • Die vorliegende Erfindung wurde mit Blick auf die vorstehenden Sachverhalte gemacht, und es Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung zu schaffen, die in der Lage ist, das Auftreten einer großen elektrischen Feldkonzentration nahe einem Verbindungsabschnitt zwischen einem ersten Graben und einem zweiten Graben beim Einschalten zu unterdrücken und einen Einschaltwiderstand zu unterdrücken, sowie ein Herstellungsverfahren der Halbleitervorrichtung.
  • Gemäß einem Aspekt der vorliegenden Erfindung weist eine Halbleitervorrichtung auf: eine Driftschicht eines ersten Leitfähigkeitstyps, eine Basisschicht eines zweiten Leitfähigkeitstyps, die benachbart einer vorderen Oberfläche der Driftschicht angeordnet ist, eine Mehrzahl von Gräben, die sich durch die Basisschicht zu der Driftschicht erstreckt und in einer bestimmten Richtung geführt ist, einen Gateisolationsfilm, der an einer Wandoberfläche eines jeden der Gräben angeordnet ist, eine Gateelektrode, die auf dem Gateisolationsfilm angeordnet ist, eine Emitterschicht eines ersten Leitfähigkeitstyps, die in einem Oberflächenschichtabschnitt der Basisschicht und an einem Seitenabschnitt des Grabens angeordnet ist, eine Kollektorschicht eines zweiten Leitfähigkeitstyps, die durch die Driftschicht separat von der Emitterschicht angeordnet ist, eine Emitterelektrode, die elektrisch mit der Basisschicht und der Emitterschicht verbunden ist, und eine Kollektorelektrode, die elektrisch mit der Kollektorschicht verbunden ist.
  • Weiterhin hat in der Halbleitervorrichtung der Graben einen ersten Graben und einen zweiten Graben. Der erste Graben hat einen Öffnungsabschnitt an einer vorderen Oberfläche der Basisschicht. Der zweite Graben steht in Verbindung mit dem ersten Graben. Ein Abstand zwischen gegenüberliegenden Seitenwänden des zweiten Grabens ist größer als ein Abstand zwischen gegenüberliegenden Seitenwänden des ersten Grabens. Ein Bodenabschnitt des zweiten Grabens liegt in der Driftschicht. Eine Wandoberfläche eines Verbindungsabschnitts des zweiten Grabens, der die Verbindung mit dem ersten Graben macht, ist (ab)gerundet.
  • Da die Wandoberfläche des Verbindungsabschnitts des zweiten Grabens eine (ab)gerundete Form hat, kann das Auftreten einer großen elektrischen Feldkonzentration nahe dem Verbindungsabschnitts unterdrückt werden. Mit anderen Worten, ein elektrisches Feld nahe dem Verbindungsabschnitt kann verringert werden. Wenn weiterhin Elektronen von der Emitterschicht an die Driftschicht geliefert werden, kann eine abrupte Änderung einer Flussrichtung der Elektronen nahe dem Verbindungsabschnitt unterdrückt werden. Damit kann ein Einschaltwiderstand verringert werden.
  • Eine derartige Halbleitervorrichtung wird durch ein nachfolgend zu beschreibendes Herstellungsverfahren hergestellt.
  • Bei dem Herstellungsverfahren werden ein Schritt des Ausbildens der Basisschicht benachbart der vorderen Oberfläche der Driftschicht, ein Schritt des Ausbildens des ersten Grabens in der Basisschicht durch anisotropes Ätzen, ein Schritt des Ausbildens eines Schutzfilms an einer Innenwandfläche des ersten Grabens, ein Schritt des Entfernens des Schutzfilms, der an einer Bodenoberfläche des ersten Grabens liegt, und ein Schritt des isotropen Ätzens durchgeführt. Das Herstellungsverfahren ist gekennzeichnet durch die Durchführung eines Schritts des Ausbildens des zweiten Grabens, der in Verbindung mit dem ersten Graben ist, wobei die Wandoberfläche des Verbindungsabschnitts in Verbindung mit dem ersten Graben (ab)gerundet ist, eines Schritts des Ausbildens des Gateisolationsfilms an der Innenwandfläche des Grabens und eines Schritts des Ausbildens der Gateelektrode an dem Gateisolationsfilm.
  • Da bei obigem Verfahren der zweite Graben durch das isotrope Ätzen gebildet wird, kann die Wandoberfläche des Verbindungsabschnitts des zweiten Grabens (ab)gerundet werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNG
  • Die obigen und weitere Einzelheiten, Merkmale und Vorteile der vorliegenden Erfindung ergeben sich besser aus der folgenden detaillierten Beschreibung unter Bezugnahme auf die beigefügte Zeichnung, in der:
  • 1 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung ist;
  • 2(a) bis (d) von 2 Querschnittsansichten sind, die einen Herstellungsprozess der Halbleitervorrichtung von 1 zeigen;
  • 3(a) bis (d) von 3 Querschnittsansichten sind, die einen Herstellungsprozess der Halbleitervorrichtung nach (a) bis (d) von 2 zeigen;
  • 4 eine Darstellung ist, die einen Stromkonzentrationsbereich und einen elektrischen Feldkonzentrationsbereich in der Halbleitervorrichtung von Fig. zeigt;
  • 5 eine Schnittansicht einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung ist;
  • 6(a) bis (c) von 6 Querschnittsansichten sind, die einen Herstellungsprozess der Halbleitervorrichtung von 5 zeigen;
  • 7 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung ist;
  • 8(a) bis (d) von 8 Querschnittsansichten sind, die einen Herstellungsprozess der Halbleitervorrichtung von 7 zeigen;
  • 9(a) bis (d) von 9 Querschnittsansichten sind, die einen Herstellungsprozess der Halbleitervorrichtung nach (a) bis (d) von 7 zeigen;
  • 10 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung ist; und
  • 11 eine Draufsicht auf eine Halbleitervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung ist.
  • AUSFÜHRUNGSFORMEN ZUR DURCHFÜHRUNG DER ERFINDUNG
  • Nachfolgend werden Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die Zeichnung beschrieben. Es sei festzuhalten, dass in der nachfolgenden Beschreibung der Ausführungsformen gleiche oder äquivalente Teile mit gleichen Bezugszeichen versehen sind.
  • (Erste Ausführungsform)
  • Eine erste Ausführungsform der vorliegenden Erfindung wird unter Bezugnahme auf die Zeichnung beschrieben. Wie in 1 gezeigt, wird eine Pufferschicht 2 vom N+-Typ auf einer Hauptoberfläche eines Halbleitersubstrats ausgebildet, welches eine Kollektorschicht 1 vom P+-Typ bildet. Die Pufferschicht 2 ist nicht immer notwendig, ist jedoch vorgesehen, um die Ausdehnung einer Verarmungsschicht zu begrenzen, um die Stehspannung und das stationäre Verlustverhalten zu verbessern.
  • Eine Driftschicht 3 vom N–-Typ ist auf der Pufferschicht 2 ausgebildet und eine Basisschicht 4 vom P-Typ wird benachbart einer vorderen Oberfläche (Oberflächenschichtabschnitt) der Driftschicht 3 ausgebildet. Eine Mehrzahl von Gräben 5 wird in einer Richtung senkrecht zur Hauptoberfläche des Halbleitersubstrats (nachfolgend als Hauptoberfläche der Kollektorschicht 1 bezeichnet) ausgebildet, welches die Kollektorschicht 1 bildet. Die Gräben 5 verlaufen durch die Basisschicht 4 und erreichen die Driftschicht 3. Die Gräben 5 erstrecken sich in einem Streifenmuster in einer bestimmten Richtung (einer Richtung senkrecht zu einer Oberflächenebene von 1).
  • Jeder der Gräben 5 ist gebildet aus einem ersten Graben 5a, der in der Basisschicht 4 ausgebildet ist, und einem zweiten Graben 5b, der in Verbindung mit dem ersten Graben 5a ist und sich vom Nahbereich der Grenze zwischen der Basisschicht 4 und der Driftschicht 3 aus zu der Driftschicht 3 erstreckt. Das heißt, der zweite Graben 5b der vorliegenden Ausführungsform ist von der Basisschicht 4 zu der Driftschicht 3 ausgebildet und ein Verbindungsabschnitt 5c des zweiten Grabens 5b in Verbindung mit dem ersten Graben 5a liegt in der Basisschicht 4.
  • Ein Abschnitt des zweiten Grabens 5b, der tiefer als der Verbindungsabschnitt 5c liegt, hat im Querschnitt von 1 eine ovale Form mit einem Abschnitt, in welchem ein Abstand zwischen gegenüberliegenden Seitenwänden (die Länge in einer Richtung von links nach rechts in 1) größer als ein Abstand zwischen gegenüberliegenden Seitenwänden (die Länge in der Richtung von links nach rechts in 1) des ersten Grabens 5a ist. Das heißt, der zweite Graben 5b hat eine Form, in welcher ein Bodenabschnitt (Bodenwand) und die Seitenwände (ab)gerundet sind (eine Form mit einer Krümmung oder eine einer Krümmung folgende Form). Mit anderen Worten, der Graben 5 hat im Querschnitt von 1 eine topfähnliche Form.
  • Daher ist bei benachbarten Gräben 5 ein kürzester Abstand (A in 1) zwischen den benachbarten zweiten Gräben 5b kleiner als ein Abstand (B in 1) der benachbarten ersten Gräben 5a. Obgleich nicht konkret hierauf beschränkt, kann der kürzeste Abstand (A in 1) zwischen den benachbarten zweiten Gräben 5b beispielsweise annähernd 0.5 μm betragen und der Abstand (B in 1) zwischen benachbarten ersten Gräben 5a kann beispielsweise annähernd 1.5 μm betragen.
  • In jedem der Gräben 5 hat die Wandoberfläche des Verbindungsabschnitts 5c des zweiten Grabens 5b in Verbindung mit dem ersten Graben 5a eine (ab)gerundete Form (eine Form mit einer Krümmung). Das heißt, ein oberer Endabschnitt der Seitenwand des zweiten Grabens 5b (ein Abschnitt in Verbindung mit dem unteren Ende des ersten Grabens 5a) hat eine gekrümmte Form. Beispielsweise ist die gekrümmte Form eine nach außen konvex verlaufende Form des zweiten Grabens 5b.
  • An der Seitenwand eines jeden der Gräben 5 ist ein Gateisolationsfilm 6 ausgebildet. Der Gateisolationsfilm 6 ist aus einem thermischen Oxidfilm oder dergleichen. Eine Gateelektrode 7 ist auf dem Gateisolationsfilm 6 gebildet. Die Gateelektrode 7 ist aus einem leitfähigen Material, beispielsweise dotiertem Poly-Si.
  • Eine Emitterschicht 8 vom N+-Typ ist an einem Seitenabschnitt des ersten Grabens 5a in einem Oberflächenschichtabschnitt der Basisschicht 4 ausgebildet. Eine Kontaktschicht 9 vom P+-Typ, welche eine höhere Konzentration als die Basisschicht 4 hat, ist in dem Oberflächenschichtabschnitt der Basisschicht 4 und an einem Abschnitt ausgebildet, der zwischen den benachbarten ersten Gräben 5a liegt, und zwar dem jeweiligen ersten Graben 5a mit der Emitterschicht 8 dazwischen gegenüberliegend und gegenüberliegend der Driftschicht 3, die zwischen den benachbarten zweiten Gräben 5b liegt. Mit anderen Worten, die Kontaktschicht 9 ist direkt auf der Driftschicht 3 zwischen den zweiten Gräben 5b in dem Oberflächenschichtabschnitt der Basisschicht 4 ausgebildet.
  • Bei der vorliegenden Ausführungsform ist die Kontaktschicht 9 an einer Position ausgebildet, die tiefer als die Emitterschicht 8 liegt. Wie in 1 durch C gezeigt, ist eine Länge der Kontaktschicht 9 (nachfolgend einfach als Breite bezeichnet) in einer Richtung senkrecht zur Erstreckungsrichtung des Grabens 5 und parallel zur Hauptoberfläche der Kollektorschicht 1 größer als der kürzeste Abstand (A in 1) der benachbarten zweiten Gräben 5b. Die Breite der Kontaktschicht 9 beträgt beispielsweise annähernd 0.8 μm.
  • Eine Emitterelektrode 11 ist auf der Oberfläche der Emitterschicht 8, der Oberfläche der Kontaktschicht 9 und der Oberfläche der Gateelektrode 7 über einen Isolationszwischenschichtfilm 10 ausgebildet. Die Emitterelektrode 11 ist elektrisch mit der Emitterschicht 8 und der Kontaktschicht 9 über eine Kontaktöffnung 10a in dem Isolationszwischenschichtfilm 10 verbunden. An einer rückwärtigen Oberflächenseite der Kollektorschicht 1 ist eine Kollektorelektrode 12 in elektrischer Verbindung mit der Kollektorschicht 1 ausgebildet.
  • Die Halbleitervorrichtung der vorliegenden Ausführungsform hat den oben beschriebenen Aufbau. Es sei festzuhalten, dass in der vorliegenden Ausführungsform der N+-Typ und der N–-Typ einem ersten Leitfähigkeitstyp entsprechen und der P-Typ und der P+-Typ einem zweiten Leitfähigkeitstyp entsprechen.
  • Nachfolgend wird ein Herstellungsverfahren der oben beschriebenen Halbleitervorrichtung anhand der 2 und 3 beschrieben.
  • Zuerst wird gemäß (a) von 2 ein Substrat, in welchem die Pufferschicht 2, die Driftschicht 3 und die Basisschicht 4 aufeinanderfolgend auf dem die Kollektorschicht 1 bildenden Halbleitersubstrat ausgebildet sind, bereitgestellt. Beispielsweise wird die Basisschicht 4 gebildet durch eine Ionenimplantation mit einer Verunreinigung auf der oberen Oberfläche der Driftschicht 3. Danach wird eine Ätzmaske 13, die aus einem Siliziumoxidfilm oder dergleichen ist, auf der Basisschicht 4 durch chemische Dampfabscheidung (nachfolgend als CVD bezeichnet) oder dergleichen ausgebildet und dann wird diese Ätzmaske 13 gemustert, um Öffnungen in Bereichen zu bilden, wo die ersten Gräben 5a auszubilden sind
  • Nachfolgend wird gemäß (b) von 2 ein anisotropes Ätzen, beispielsweise ein reaktives Ionenätzen (nachfolgend als RIE bezeichnet) durchgeführt, wobei die Ätzmaske 13 verwendet wird, um die ersten Gräben 5a zu bilden. Da bei der vorliegenden Ausführungsform der erste Graben 5a einen Aufbau hat, bei welchem der erste Graben 5a innerhalb der Basisschicht 4 endet (ein Ende entgegengesetzt zum Öffnungsabschnitt des ersten Grabens 5a liegt innerhalb der Basisschicht 4), ist der erste Graben 5a an einer Position nahe der Grenze zwischen Basisschicht 4 und Driftschicht 3 ausgebildet. Danach wird bei Bedarf ein Schritt der Schadensbeseitigung an der Wandoberfläche des ersten Grabens 5a durch ein chemisches Trockenätzen (CDE) oder dergleichen durchgeführt.
  • Nachfolgend wird gemäß (c) von 2 eine Ätzmaske 14, beispielsweise ein SiN-Film, an der Wandoberfläche des ersten Grabens 5a durch die CDV-Technik oder dergleichen gebildet. Es sei festzuhalten, dass, obgleich die Ätzmaske 13 in diesem Schritt unverändert beibehalten wird, die Ätzmaske 14 gebildet werden kann, nachdem die Ätzmaske 13 entfernt wurde.
  • Nachfolgend wird gemäß (d) von 2 durch Durchführen des anisotropen Ätzens, beispielsweise durch RIE, die Ätzmaske 14 an der Bodenoberfläche des ersten Grabens 5a selektiv entfernt, während die Ätzmaske 14, die sich an der Seitenwand des ersten Grabens 5a befindet, beibehalten wird. Bei der vorliegenden Ausführungsform entspricht die Ätzmaske 14 einem Schutzfilm.
  • Danach wird gemäß (a) von 3 das isotrope Ätzen an der Bodenoberfläche des ersten Grabens 5a unter Verwendung der Ätzmaske 14 durchgeführt, um den zweiten Graben 5b zu bilden, bei dem der Abstand zwischen gegenüberliegenden Seitenwänden als der Abstand zwischen gegenüberliegenden Seitenwänden des ersten Grabens 5a ist. Damit wird der Graben 5 mit der topfähnlichen Form gebildet.
  • Da der zweite Graben 5b durch das isotrope Ätzen gebildet wird, haben die Wandoberfläche des Verbindungsabschnitts 5c des zweiten Grabens 5b, der Bodenabschnitt des zweiten Grabens 5b und die Seitenwand des zweiten Grabens 5b die (ab)gerundete Form und bilden den kreisförmigen Querschnitt.
  • Nachfolgend werden gemäß (b) von 3 die Ätzmasken 13 und 14 entfernt. Dann wird gemäß (c) von 3 der Gateisolationsfilm 6 an der Wandoberfläche des Grabens 5 gebildet. Der Gateisolationsfilm 6 wird beispielsweise durch eine CVD-Technik oder durch thermische Oxidation gebildet.
  • Nachfolgend wird gemäß (d) von 3 ein dotiertes Poly-Si in Filmform auf dem Gateisolationsfilm 6 ausgebildet, um die Gateelektrode 7 zu bilden.
  • Nachfolgend wird ein üblicher allgemeiner Herstellungsprozess für eine Halbleitervorrichtung durchgeführt. Nachdem der Isolationsfilm, der in Filmform auf der Basisschicht gebildet wurde, und das dotierte Poly-Si entfernt worden sind, werden die Emitterschicht 8, die Kontaktschicht 9, der Isolationszwischenschichtfilm 10, die Emitterelektrode 11, die Kollektorelektrode 12 etc. gebildet. Damit ist die oben beschriebene Halbleitervorrichtung gemäß 1 hergestellt.
  • Beispielsweise in einem Fall, bei dem die Emitterschicht 8 und die Kontaktschicht 9 durch Ionenimplantation gebildet werden, ist eine Beschleunigungsspannung beim Ionenimplantieren einer Verunreinigung zur Ausbildung der Kontaktschicht 9 größer als eine Beschleunigungsspannung beim Ionenimplantieren einer Verunreinigung zur Ausbildung der Emitterschicht 8. Somit kann die Kontaktschicht 9 an einer tieferen Position als die Emitterschicht 8 gebildet werden.
  • Nachfolgend wird eine Arbeitsweise einer derartigen Halbleitervorrichtung beschrieben.
  • Zunächst wird ein Ein-Zustand beschrieben. Wenn bei der oben beschriebenen Halbleitervorrichtung eine bestimmte Spannung (zum Beispiel 15 V) an eine Gateelektrode 7 angelegt wird, wird ein Abschnitt der Basisschicht 4 in Kontakt mit dem Graben 5 zum N-Typ und somit wird eine Sperrschicht gebildet. Weiterhin werden Elektronen von der Emitterschicht 8 zu der Driftschicht 3 über die Sperrschicht geliefert und Löcher werden von der Kollektorschicht 1 an die Driftschicht 3 geliefert. Im Ergebnis wird ein Widerstandswert der Driftschicht 3 aufgrund der Leitfähigkeitsmodulation verringert, was zu dem Ein-Zustand führt.
  • In diesem Fall ist der minimale Abstand (A in 1) zwischen den benachbarten zweiten Gräben 5b kleiner als der Abstand (B in 1) zwischen den benachbarten ersten Gräben 5a. Daher wird es schwierig, dass die Löcher, die zu der Driftschicht 3 geliefert werden, über die Basisschicht 4 ausweichen, im Vergleich zu einem Fall, in dem der Abstand zwischen den benachbarten Gräben 5 konstant zu dem Abstand (B in 1) zwischen den benachbarten ersten Gräben 5a ist. Somit kann eine große Menge an Löchern in der Driftschicht 3 gesammelt werden. Damit wird die Gesamtmenge an Elektronen, die zur Driftschicht 3 geliefert werden, erhöht. Somit kann der Einschaltwiderstand verringert werden.
  • Die Wandoberfläche des Verbindungsabschnitts 5c hat eine (ab)gerundete Form. Daher ist es weniger wahrscheinlich, dass eine hohe elektrische Feldkonzentration nahe dem Verbindungsabschnitt 5c auftritt. Mit anderen Worten, das elektrische Feld in der Nähe des Verbindungsabschnitts 5c kann verringert werden.
  • Die Elektronen werden von der Emitterschicht 8 entlang der Wandoberfläche des Grabens 5 zur Driftschicht 3 geliefert. Da die Wandoberfläche des Verbindungsabschnitts 5c (ab)gerundet ist, ist es weniger wahrscheinlich, dass die Flussrichtung der Elektronen sich nahe dem Verbindungsabschnitt 5c abrupt ändert. Folglich kann der Einschaltwiderstand verringert werden.
  • Nachfolgend wird ein Aus-Zustand beschrieben. Wenn eine bestimmte Spannung (zum Beispiel 0 V) an die Gateelektrode 7 angelegt wird, verschwindet die in der Basisschicht 4 ausgebildete Sperrschicht. Die Zufuhr von Elektronen von der Emitterschicht 8 wird beendet und die Zufuhr von Löchern von der Kollektorschicht 1 wird beendet. Die in der Driftschicht 3 angesammelten Löcher treten über die Basisschicht 4 aus der Emitterelektrode 11 aus.
  • Bei der vorliegenden Ausführungsform ist die Kontaktschicht 9 genau oberhalb der Driftschicht 3 zwischen den benachbarten zweiten Gräben 5b in dem Oberflächenschichtabschnitt der Basisschicht 4 ausgebildet. Weiterhin ist die Kontaktschicht 9 tiefer als die Emitterschicht 8 ausgebildet und die Breite (C in 1) der Kontaktschicht 9 ist größer als der minimale Abstand (A in 1) zwischen den benachbarten zweiten Gräben 5b. Daher können die Löcher problemlos von der Emitterelektrode 11 über die Kontaktschicht 9 im Vergleich zu einem Fall austreten, bei dem die Kontaktschicht 9 schmäler als die Emitterschicht 8 ist oder die Breite der Kontaktschicht 9 kleiner als der minimale Abstand (A in 1) der benachbarten zweiten Gräben 5b ist. Somit kann das Auftreten von Latch-up unterdrücket werden.
  • Wie oben beschrieben, hat bei der vorliegenden Ausführungsform die Wandoberfläche des Verbindungsabschnitts 5c die (ab)gerundete Form. Somit kann das Auftreten einer starken elektrischen Feldkonzentration im Nahbereich des Verbindungsabschnitts 5c unterdrückt werden. Mit anderen Worten, das elektrische Feld im Nahbereich des Verbindungsabschnitts 5c kann verringert werden.
  • Die Elektronen werden von der Emitterschicht 8 entlang der Wandoberfläche des Grabens 5 zur Driftschicht 3 geliefert. Da die Wandoberfläche des Verbindungsabschnitts 5c die (ab)gerundete Form hat, ist es weniger wahrscheinlich, dass die Fließrichtung der Elektronen sich im Nahbereich des Verbindungsabschnitts 5c abrupt ändert. Damit kann der Einschaltwiderstand verringert werden. Weiterhin ist es weniger wahrscheinlich, dass heiße Ladungsträger in den Gateisolationsfilm 6 injiziert werden. Damit kann die Zuverlässigkeit des Gateisolationsfilms 6 verbessert werden.
  • In dem zweiten Graben 5b haben der Bodenabschnitt und die Seitenwand die runde Form oder den gerundeten Verlauf. Damit kann das Auftreten einer hohen elektrischen Feldkonzentration im Nahbereich des Bodenabschnitts oder der Seitenwand des zweiten Grabens 5b unterdrückt werden. Somit lässt sich die Gate-Stehspannung der Halbleitervorrichtung weiter verbessern.
  • Da bei der oben beschriebenen Halbleitervorrichtung der zweite Graben 5b die runde Formgebung hat, besteht die Möglichkeit, dass sich das elektrische Feld einfach in einem Bereich in der Nähe des Verbindungsabschnitts 5c und in einem Bereich in der Nähe des Bodenabschnitts des zweiten Grabens 5b konzentriert, wie in 4 gezeigt. Andererseits wird ein Stromkonzentrationsbereich in der Nähe des Abschnitts des zweiten Grabens 5b gebildet, der den Abschnitt bildet, wo der Abstand zwischen den benachbarten zweiten Gräben 5b am geringsten ist, und zwar in der Driftschicht 3. Mit anderen Worten, der Stromkonzentrationsbereich wird im Nahbereich des Bereichs gebildet, der den Abschnitt zwischen dem Verbindungsabschnitt 5c und dem Bodenabschnitt des zweiten Grabens 5b in der Driftschicht 3 kontaktiert. In der oben beschriebenen Halbleitervorrichtung wird daher, da der Bereich der Konzentration des elektrischen Felds und der Bereich der Stromkonzentration unterschiedlich sind, die maximale elektrische Leistung verringert und der Widerstand kann verbessert werden.
  • Da der Verbindungsabschnitt 5c (zum Beispiel wenigstens der obere Endabschnitt des Verbindungsabschnitts 5c) in der Basisschicht 4 liegt, kann das Auftreten eines Leckstroms unterdrückt werden. Wenn der Gateisolationsfilm 6 gebildet wird, konzentriert sich eine Belastung im Verbindungsabschnitt 5c. Daher kann ohne Weiteres ein Defekt in einem Bereich nahe dem Verbindungsabschnitt 5c erzeugt werden. Wenn der Verbindungsabschnitt 5c innerhalb der Driftschicht 3 liegt, besteht die Möglichkeit, dass ein Defekt in einem Bereich nahe dem Verbindungsabschnitt 5c innerhalb der Driftschicht 3 erzeugt wird. In diesem Fall besteht die Möglichkeit, dass eine Verarmungsschicht eines PN-Übergangs, gebildet durch die Driftschicht 3 und die Basisschicht 4, den Defekt zum Zeitpunkt des Einschaltens erreicht. Wenn die Verarmungsschicht zum Zeitpunkt des Einschaltens den Defekt erreicht, werden die Elektronen und die Löcher kombiniert oder voneinander getrennt, was zu einem Auftreten eines Leckstroms führt.
  • Demgegenüber liegt bei der vorliegenden Ausführungsform der Verbindungsabschnitt 5c in der Basisschicht 4. Selbst wenn daher der Defekt erzeugt wird, ist es weniger wahrscheinlich, dass die Verarmungsschicht zum Zeitpunkt des Einschaltens den Defekt erreichen wird. Somit kann das Auftreten des Leckstroms unterdrückt werden.
  • Die Kontaktschicht 9 ist tiefer als die Emitterschicht 8 und die Breite (C in 1) der Kontaktschicht 9 ist größer als der minimale Abstand (A in 1) zwischen den benachbarten zweiten Gräben 5b. Somit können Löcher problemlos von der Emitterelektrode 11 durch die Kontaktschicht 9 zum Zeitpunkt des Abschaltens im Vergleich zu einem Fall austreten, in dem die Kontaktschicht 9 flacher als die Emitterschicht 8 ist oder die Breite der Kontaktschicht 9 kleiner als der minimale Abstand (A in 1) zwischen den benachbarten zweiten Gräben 5b ist. Somit kann das Auftreten von Latch-up unterdrückt werden.
  • (Zweite Ausführungsform)
  • Eine zweite Ausführungsform der vorliegenden Erfindung wird beschrieben. In der vorliegenden Ausführungsform ist die Form des zweiten Grabens 5b gegenüber derjenigen der ersten Ausführungsform modifiziert. Der verbleibende Aufbau ist ähnlich zur ersten Ausführungsform und somit erfolgt eine erneute Beschreibung nicht.
  • Wie in 5 gezeigt, hat bei der Halbleitervorrichtung der vorliegenden Ausführungsform ein Abschnitt der Seitenwand des zweiten Grabens 5b keine runde Form oder gekrümmten Verlauf. Mit anderen Worten, der Abschnitt der Seitenwand des zweiten Grabens 5b hat eine Form ohne eine Krümmung und erstreckt sich in einer Richtung parallel zu einer Richtung, die senkrecht zur Hauptoberfläche der Kollektorschicht 1 ist.
  • Auf ähnliche Weise hat ein Abschnitt des Bodenabschnitts des zweiten Grabens 5b keine runde Form oder gekrümmten Verlauf. Mit anderen Worten, der Abschnitt des Bodenabschnitts des zweiten Grabens 5b hat eine Form ohne eine Krümmung und erstreckt sich in einer Richtung parallel zur Hauptoberfläche der Kollektorschicht 1.
  • Der minimale Abstand (A in 5) zwischen den benachbarten zweiten Gräben 5b ist gleich wie bei der ersten Ausführungsform. Jedoch ist die Länge des zweiten Grabens 5b in einer Richtung senkrecht zur Hauptoberfläche der Kollektorschicht 1 (die Länge von oben nach unten in 5) größer als beim zweiten Graben 5b der ersten Ausführungsform.
  • Eine derartige Halbleitervorrichtung wird wie folgt hergestellt.
  • Wie in (a) von 6 gezeigt, wird der erste Graben 5a durch Durchführen von Schritten ähnlich zu (a) bis (c) von 2 gebildet. Danach wird die Ätzmaske 14, die aus dem SiN-Film oder dergleichen ist, an der Wandoberfläche des ersten Grabens 5a durch die CVD-Technik oder dergleichen gebildet.
  • Danach wird (b) von 6 das anisotrope Ätzen, beispielsweise die RIE-Technik, wieder an der Bodenoberfläche des ersten Grabens 5a durchgeführt, um die Ätzmaske 14 zu entfernen, die an der Bodenoberfläche des ersten Grabens 5a angeordnet ist, und um einen dritten Graben 5d zu bilden, der die Driftschicht 3 erreicht. Da der dritte Graben 5d durch das anisotrope Ätzen gebildet wird, ist ein Abstand zwischen gegenüberliegenden Seitenwänden konstant.
  • Nachfolgend wird gemäß (c) von 6 der dritte Graben 5d isotrop geätzt, so dass die gegenüberliegenden Seitenwände des dritten Grabens 5d zurücktreten, und so der zweite Graben 5b gebildet wird.
  • Der zweite Graben 5b wird durch Durchführen des isotropen Ätzens am dritten Graben 3d gebildet und die Abschnitte der Seitenwände und des Bodenabschnitts treten isotrop zurück. Daher werden die Abschnitte der Seitenwände und der Bodenabschnitts in einer Form ohne Rundung gebildet. In einem Fall, bei dem das isotrope Ätzen so durchgeführt wird, dass der minimale Abstand (A in 5) zwischen benachbarten zweiten Gräben 5b gleich wie bei der ersten Ausführungsform ist, ist bei der vorliegenden Ausführungsform, da das isotrope Ätzen am dritten Graben 5d durchgeführt wird, die Länge des zweiten Grabens 5b in einer Richtung senkrecht zur Hauptoberfläche der Kollektorschicht 1 größer als beim zweiten Graben 5b der ersten Ausführungsform.
  • Danach werden ähnlich wie bei der oben beschriebenen ersten Ausführungsform die Ätzmaske 13, 14 entfernt. Dann werden der Gateisolationsfilm 6 und die Gateelektrode 7 gebildet, und die Emitterschicht 8, die Kontaktschicht 9, der Isolationszwischenschichtfilm 10, die Emitterelektrode 11 und die Kollektorelektrode 12 werden gebildet. So wird die oben beschriebene Halbleitervorrichtung gemäß 5 hergestellt.
  • In diesem Fall ist die Länge des zweiten Grabens 5b in einer Richtung senkrecht zur Hauptoberfläche der Kollektorschicht 1 verlängert. Daher ist der Bereich der Driftschicht 3, der zwischen den benachbarten zweiten Gräben 5b liegt, vergrößert und somit können Löcher, die in der Driftschicht 3 gesammelt haben, nur schwer durch die Basisschicht 4 austreten. Damit kann der Einschaltwiderstand weiter verringert werden und die Effekte ähnlich wie bei der oben beschriebenen ersten Ausführungsform können erhalten werden.
  • (Dritte Ausführungsform)
  • Eine dritte Ausführungsform der vorliegenden Erfindung wird beschrieben. In der vorliegenden Ausführungsform wird der Gateisolationsfilm 6, der im zweiten Graben 5b der zweiten Ausführungsform gebildet wird, durch eine thermische Oxidation gebildet, so dass die Dicke des Gateisolationsfilms 6 im zweiten Graben 5b größer als die Dicke des Gateisolationsfilms 6 im ersten Graben 5a ist. Der verbleibende Aufbau ist gleich wie bei der ersten Ausführungsform und daher erfolgt keine erneute Beschreibung.
  • Wie in 7 gezeigt, wird bei der Halbleitervorrichtung der vorliegenden Ausführungsform der im zweiten Graben 5b ausgebildete Gateisolationsfilm 6 durch die thermische Oxidation geschaffen und die Dicke des Gateisolationsfilms 6 im zweiten Graben 5b ist größer als die Dicke des Gateisolationsfilms 6, der im ersten Graben 5a gebildet wird. Weiterhin ist die Dicke des Gateisolationsfilms 6, der im Nahbereich des Verbindungsabschnitts 5c des zweiten Grabens 5b in Verbindung zum ersten Graben 5a gebildet ist, im Wesentlichen gleich der Dicke des Gateisolationsfilms 6, der im zweiten Graben 5b gebildet ist, und ist größer als die Dicke des Gateisolationsfilms 6, der im ersten Graben 5a gebildet ist. In einem Abschnitt der Driftschicht 3 in Kontakt mit dem zweiten Graben 5b wird eine Anhäufungsschicht 15 durch Abgrenzen einer Verunreinigung vom N-Typ gebildet.
  • Nachfolgend wird ein Herstellungsverfahren einer solchen Halbleitervorrichtung anhand der 8 und 9 beschrieben.
  • Zunächst wird gemäß (a) und (b) von 8 der erste Graben 5a durch Durchführen der Schritte ähnlich zu (a) und (b) von 2 gebildet.
  • Nachfolgend wird gemäß (c) von 8 ein Isolationsfilm 6a zur Ausbildung des Gateisolationsfilms 6 durch thermische Oxidation im ersten Graben 5a gebildet. In der vorliegenden Ausführungsform wird der Isolationsfilm 6a durch thermische Oxidation als ein thermischer Oxidfilm gebildet. Alternativ kann der Isolationsfilm 6a ein thermischer Oxidfilm sein, der durch eine CVD-Technik oder dergleichen gebildet wird.
  • Danach wird gemäß (d) von 8 ein Sauerstoffundurchlässigkeitsfilm 16 gebildet, der die thermische Oxidation des ersten Grabens 5a im Schritt (c) von 9 gemäß nachfolgender Beschreibung einschränkt. In der vorliegenden Ausführungsform wird durch die CVD-Technik ein SiN-Film oder dergleichen ausgebildet, um den ersten Graben 5a zu bedecken. Das heißt, nach Abschluss des Schritts (d) von 8 werden der Isolationsfilm 6a und der Sauerstoffundurchlässigkeitsfilm 16 sequenziell aufeinandergesetzt.
  • Nachfolgend werden gemäß (a) von 9 der Sauerstoffundurchlässigkeitsfilm 16 und der Isolationsfilm 6a an der Bodenoberfläche des ersten Grabens 5a entfernt, und der dritte Graben 5d, der zur Driftschicht 3 reicht, wird durch einen ähnlichen Schritt wie (b) von 6 gebildet.
  • Nachfolgend wird gemäß (b) von 9 der dritte Graben 5d durch einen Schritt ähnlich wie (c) von 6 isotrop geätzt, so dass die gegenüberliegenden Seitenwände des dritten Grabens 5d zurücktreten. Damit wird der zweite Graben 5b gebildet.
  • Danach wird gemäß (c) von 9 der thermische Oxidfilm 6b im zweiten Graben 5b zur Ausbildung des Gateisolationsfilms 6 ausgeformt, der dicker als der Isolationsfilm 6a im ersten Graben 5a ist. Genauer gesagt, der Sauerstoffundurchlässigkeitsfilm 16 wird im ersten Graben 5a angeordnet und der thermische Oxidfilm wird nicht im ersten Graben 5a ausgebildet. Daher wird der thermische Oxidfilm 6b, der dicker als der Isolationsfilm 6a ist, durch eine Nassoxidation, beispielsweise bei 1150°C, über eine geeignet eingestellte Erhitzungszeit hinweg ausgeformt. Der thermische Oxidfilm 6b bei diesem Schritt kann durch Trockenoxidation gebildet werden.
  • Durch diesen Schritt wird die Verunreinigung des n-Typs in der Driftschicht 3 angehäuft (abgeschieden) und somit wird die Anhäufungsschicht 15 an dem Abschnitt gebildet, der den zweiten Graben 5b in der Driftschicht 3 kontaktiert.
  • Nachfolgend werden gemäß (d) von 9 der Sauerstoffundurchlässigkeitsfilm 16 und die Ätzmaske 13 entfernt. Im Ergebnis ist der Graben 5 in einem Zustand, in welchem der Gateisolationsfilm 6 im Graben 5 gebildet ist. Danach werden die Gateelektrode 7, die Emitterschicht 8, die Kontaktschicht 9, der Isolationszwischenschichtfilm 10, die Emitterelektrode 11 und die Kollektorelektrode 12 auf ähnliche Weise wie bei der obigen zweiten Ausführungsform ausgebildet. Damit ist die oben beschriebene Halbleitervorrichtung von 7 hergestellt.
  • Da in diesem Fall die Anhäufungsschicht 15 an dem Abschnitt der Driftschicht 3 in Kontakt mit dem zweiten Graben 5b gebildet ist, können sich in der Driftschicht 3 angesammelte Löcher noch schlechter aufgrund der Anhäufungsschicht 15 durch die Basisschicht 4 austreten. Somit kann eine größere Menge an Löchern in der Driftschicht 3 gesammelt werden und der Einschaltwiderstand kann weiter verringert werden.
  • (Vierte Ausführungsform)
  • Eine vierte Ausführungsform der vorliegenden Erfindung wird beschrieben. Bei der vorliegenden Ausführungsform wird die Tiefe des Grabens 5 gegenüber derjenigen des Grabens 5 der ersten Ausführungsform abgewandelt. Der verbleibende Aufbau ist gleich wie bei der ersten Ausführungsform und wird nicht nochmals beschrieben.
  • Wie in 10 gezeigt, ist bei der Halbleitervorrichtung der vorliegenden Ausführungsform die Tiefe der Gräben 5 unterschiedlich. Genauer gesagt, unter den benachbarten Gräben 5 ist einer tiefer als der andere. Im tieferen Graben 5 liegt der Verbindungsabschnitt 5c des zweiten Grabens 5b zur Verbindung mit dem ersten Graben 5a in der Driftschicht 3.
  • Da bei einer solchen Halbleitervorrichtung die benachbarten Gräben 5 unterschiedliche Tiefen haben, ist es weniger wahrscheinlich, dass benachbarte zweite Gräben 5b einander kontaktieren (in Verbindung treten), wenn die zweiten Gräben 5b gebildet werden.
  • (Fünfte Ausführungsform)
  • Eine fünfte Ausführungsform der vorliegenden Erfindung wird beschrieben. Bei der vorliegenden Ausführungsform sind die Gräben 5 gegenüber der ersten Ausführungsform in einer Gitterform. Der verbleibende Aufbau ist ähnlich wie bei der ersten Ausführungsform und wird nicht nochmals beschrieben.
  • Wie in 11 gezeigt, werden zusätzlich zu den Gräben 5, die sich in die bestimmte Richtung erstrecken, Gräben 5 senkrecht zu der bestimmten Richtung ausgebildet. Das heißt, die Gräben 5 sind in Gitterform ausgebildet. In 11 ist die Darstellung der Emitterschicht 8, der Kontaktschicht 9, des Isolationszwischenschichtfilms 10 und der Emitterelektrode 11 weggelassen.
  • In diesem Fall können Löcher, die sich in der Driftschicht 3 gesammelt haben, noch schlechter durch die Basisschicht 4 austreten. Somit kann eine größere Menge an Löchern in der Driftschicht 3 gesammelt werden und der Einschaltwiderstand kann weiter verringert werden.
  • (Andere Ausführungsformen)
  • In jeder der obigen Ausführungsformen ist es beispielhaft beschrieben, dass der erste Leitfähigkeitstyp der N-Typ ist und dass der zweite Leitfähigkeitstyp der P-Typ ist. Jedoch kann der erste Leitfähigkeitstyp der P-Typ sein und der zweite Leitfähigkeitstyp der N-Typ.
  • In jeder der oben beschriebenen Ausführungsformen kann der zweite Graben 5b nur in der Driftschicht 3 liegen. Das heißt, der erste Graben 5a kann ausgebildet werden, um die Driftschicht 3 zu erreichen, und der Verbindungsabschnitt 5c kann in der Driftschicht 3 liegen. Auch bei einer solchen Halbleitervorrichtung kann, da der Verbindungsabschnitt 5c zwischen dem ersten Graben 5a und dem zweiten Graben 5b die runde Form hat, das Auftreten einer starken elektrischen Feldkonzentration im Nahbereich des Verbindungsabschnitts 5c unterdrückt werden und der Einschaltwiderstand kann verringert werden.
  • In jeder der oben beschriebenen Ausführungsformen können der Gateisolationsfilm 6 und die Gateelektrode 7 im Graben 5 gebildet werden, nachdem Emitterschicht 8 und die Kontaktschicht 9 ausgebildet worden sind.
  • In jeder der oben beschriebenen Ausführungsformen wurde eine Halbleitervorrichtung beschrieben, welche die Kontaktschicht 9 hat. Jedoch ist die Kontaktschicht 9 nicht immer notwendig. Auch ist es nicht notwendig, dass die Kontaktschicht 9 tiefer als die Emitterschicht 8 ausgebildet wird. Die Breite (C in den 1 und 4) kann geringer sein als der minimale Abstand (A in den 1 und 4) zwischen benachbarten Seitengräben 5b. Auch bei einer solchen Halbleitervorrichtung kann das Auftreten einer starken elektrischen Feldkonzentration nahe dem Verbindungsabschnitt 5c unterdrückt werden und der Einschaltwiderstand kann verringert werden.
  • In jeder der oben beschriebenen Ausführungsformen wurde ein Beispiel beschrieben, bei dem die Kontaktschicht 9 an einer Position tiefer als die Emitterschicht 8 durch Ändern der Beschleunigungsspannung ausgebildet wird. Beispielsweise kann die Kontaktschicht 9 wie folgt gebildet werden. Genauer gesagt, wenn sehr kleine Gräben an einer Oberfläche gebildet werden, wo die Kontaktschicht 9 auszubilden ist, kann, auch wenn die Kontaktschicht 9 mit einer relativ niedrigen Beschleunigungsspannung ionenimplantiert wird, die Kontaktschicht 9 in einer Position tiefer als die Emitterschicht 8 gebildet werden.
  • In jeder der oben beschriebenen Ausführungsformen wurde ein Herstellungsverfahren für eine Halbleitervorrichtung beschrieben, welches das Halbleitersubstrat zur Ausbildung des Halbleitersubstrats verwendet. Beispielsweise kann das Herstellungsverfahren wie folgt durchgeführt werden. Genauer gesagt, das Halbleitersubstrat, welches die Driftschicht 3 bildet, wird zuerst bereitgestellt, und die Basisschicht 4 wird auf der Hauptoberfläche des Halbleitersubstrats gebildet. Dann wird von der rückwärtigen Oberfläche des Halbleitersubstrats her eine Verunreinigung ionenimplantiert, und es wird eine thermische Behandlung durchgeführt, um die Kollektorschicht 1 zu bilden. In einem solchen Herstellungsverfahren kann die Kollektorschicht 1 gebildet werden, nachdem das Halbleitersubstrat durch Schleifen oder dergleichen zu einem Dünnfilm gemacht worden ist.
  • In jeder der oben beschriebenen Ausführungsformen wurde eine Halbleitervorrichtung vom Vertikaltyp beschrieben, bei der der elektrische Strom in Dickenrichtung der Driftschicht 3 fließt. Alternativ kann die Halbleitervorrichtung vom Lateraltyp sein, bei der der elektrische Strom in der Ebenenrichtung der Driftschicht 3 fließt. Genauer gesagt, die Kollektorschicht 1 kann an einer Position getrennt von der Basisschicht 4 in dem Oberflächenschichtabschnitt der Driftschicht 3 gebildet werden.
  • Die Halbleitervorrichtung kann gebildet werden, indem jede der oben beschriebenen Ausführungsformen kombiniert wird. Beispielsweise kann eine Halbleitervorrichtung, bei der die Anhäufungsschicht 15 ausgebildet ist, gebildet werden, indem die erste oder zweite Ausführungsform mit der dritten Ausführungsform kombiniert wird. Auch kann eine Halbleitervorrichtung mit den Gräben 5 unterschiedlicher Tiefe gebildet werden, indem die zweite oder dritte Ausführungsform mit der vierten Ausführungsform verwendet wird. Weiterhin kann eine Halbleitervorrichtung mit den Gräben 5 in Gitterform durch Kombination der zweiten, dritten oder vierten Ausführungsform mit der fünften Ausführungsform gebildet werden.
  • Obgleich die vorliegende Erfindung unter Bezugnahme auf Ausführungsformen hiervon beschrieben wurde, versteht sich, dass die Erfindung nicht auf die Ausführungsformen und Aufbauten beschränkt ist. Die vorliegende Erfindung soll verschiedene Abwandlung und äquivalente Anordnungen abdecken. Weiterhin sind oder ist, obgleich es verschiedene Kombinationen und Ausgestaltungen gibt, auch andere Kombinationen und Ausgestaltungen einschließlich mehrerer, weniger oder nur eines einzelnen Elements im Rahmen und Umfang der vorliegenden Erfindung.

Claims (7)

  1. Eine Halbleitervorrichtung, aufweisend: eine Driftschicht (3) eines ersten Leitfähigkeitstyps; eine Basisschicht (4) eines zweiten Leitfähigkeitstyps, welche benachbart einer vorderen Oberfläche der Driftschicht (3) angeordnet ist; eine Mehrzahl von Gräben (5), welche durch die Basisschicht (4) verlaufen, um die Driftschicht (3) zu erreichen, und die in einer bestimmten Richtung geführt sind; einen Gateisolationsfilm (6), der an einer Wandoberfläche eines jeden der Gräben (5) ausgebildet ist; eine Gateelektrode (7), die auf dem Gateisolationsfilm angeordnet ist; eine Emitterschicht (8) eines ersten Leitfähigkeitstyps, die an einem Seitenabschnitt des Grabens (5) in einem Oberflächenschichtabschnitt der Basisschicht (4) angeordnet ist; eine Kollektorschicht (1) eines zweiten Leitfähigkeitstyps, welche durch die Driftschicht (3) von der Emitterschicht (8) getrennt angeordnet ist; eine Emitterelektrode (11), welche elektrisch mit der Basisschicht (4) und der Emitterschicht (8) verbunden ist; und eine Kollektorelektrode (12), die mit der Kollektorschicht (1) elektrisch verbunden ist, dadurch gekennzeichnet, dass der Graben (5) einen ersten Graben (5a), der einen Öffnungsabschnitt an einer Oberfläche der Basisschicht (4) hat, und einen zweiten Graben (5b) enthält, der mit dem ersten Graben (5a) in Verbindung steht, wobei ein Abstand zwischen gegenüberliegenden Seitenwänden des zweiten Grabens (5b) größer als ein Abstand zwischen gegenüberliegenden Seitenwänden des ersten Grabens (5a) ist und ein Bodenabschnitt des zweiten Grabens (5b) in der Driftschicht (3) liegt, und eine Wandoberfläche eines Verbindungsabschnitts (5c) des zweiten Grabens (5b) in Verbindung mit dem ersten Graben (5a) gerundet ist.
  2. Die Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass der Bodenabschnitt des zweiten Grabens (5b) gerundet ist.
  3. Die Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass eine Seitenwand des zweiten Grabens (5b) zwischen dem Verbindungsabschnitt (5c) und dem Bodenabschnitt gerundet ist.
  4. Die Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Graben (5) so angeordnet ist, dass sich der zweite Graben (5b) von der Basisschicht (4) zu der Driftschicht (3) erstreckt und der Verbindungsabschnitt (5c) in der Basisschicht (4) liegt.
  5. Die Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass ein Abschnitt der Driftschicht (3), der den zweiten Graben (5b) kontaktiert, mit einer Anhäufungsschicht (15) versehen ist.
  6. Ein Herstellungsverfahren für eine Halbleitervorrichtung, wobei die Halbleitervorrichtung aufweist: eine Driftschicht (3) eines ersten Leitfähigkeitstyps; eine Basisschicht (4) eines zweiten Leitfähigkeitstyps, welche benachbart einer vorderen Oberfläche der Driftschicht (3) angeordnet ist; eine Mehrzahl von Gräben (5), welche durch die Basisschicht (4) verlaufen, um die Driftschicht (3) zu erreichen, und die in einer bestimmten Richtung geführt sind; einen Gateisolationsfilm (6), der an einer Wandoberfläche eines jeden der Gräben (5) ausgebildet ist; eine Gateelektrode (7), die auf dem Gateisolationsfilm angeordnet ist; eine Emitterschicht (8) eines ersten Leitfähigkeitstyps, die an einem Seitenabschnitt des Grabens (5) in einem Oberflächenschichtabschnitt der Basisschicht (4) angeordnet ist; eine Kollektorschicht (1) eines zweiten Leitfähigkeitstyps, welche durch die Driftschicht (3) von der Emitterschicht (8) getrennt angeordnet ist; eine Emitterelektrode (11), welche elektrisch mit der Basisschicht (4) und der Emitterschicht (8) verbunden ist; und eine Kollektorelektrode (12), die mit der Kollektorschicht (1) elektrisch verbunden ist, wobei der Graben (5) einen ersten Graben (5a), der einen Öffnungsabschnitt an einer Oberfläche der Basisschicht (4) hat, und einen zweiten Graben (5b) enthält, der mit dem ersten Graben (5a) in Verbindung steht, wobei ein Abstand zwischen gegenüberliegenden Seitenwänden des zweiten Grabens (5b) größer als ein Abstand zwischen gegenüberliegenden Seitenwänden des ersten Grabens (5a) ist und ein Bodenabschnitt des zweiten Grabens (5b) in der Driftschicht (3) liegt, und eine Wandoberfläche eines Verbindungsabschnitts (5c) des zweiten Grabens (5b) in Verbindung mit dem ersten Graben (5a) gerundet ist, wobei das Herstellungsverfahren gekennzeichnet ist durch Durchführen der folgenden Schritte: Ausbilden der Basisschicht (4) benachbart der vorderen Oberfläche der Driftschicht (3); Ausbilden des ersten Grabens in der Basisschicht (4) durch anisotropes Ätzen; Ausbilden eines Schutzfilms (14) an einer Innenwandfläche des ersten Grabens (5a); Entfernen des Schutzfilms (14), der an einer Bodenoberfläche des ersten Grabens (5a) angeordnet ist; Ausbilden des zweiten Grabens (5b), der mit dem ersten Graben (5a) in Verbindung steht und bei dem die Wandoberfläche des Verbindungsabschnitts (5c) gerundet ist, durch Durchführen eines Schritts, der isotropes Ätzen beinhaltet, um damit den Graben (5) zu bilden; Ausbilden des Gateisolationsfilms (6) an der Innenwandfläche des Grabens (5); und Ausbilden der Gateelektrode (7) auf dem Gateisolationsfilm (6).
  7. Das Herstellungsverfahren der Halbleitervorrichtung nach Anspruch 6, dadurch gekennzeichnet, dass im Schritt des Ausbildens des zweiten Grabens (5b) ein Schritt des Ausbildens eines dritten Grabens (5d), der mit dem ersten Graben (5a) in Verbindung steht, durch Durchführen eines anisotropen Ätzens, und ein Schritt des Ausbildens eines zweiten Grabens (5b) durchgeführt werden, indem ein Abstand zwischen gegenüberliegenden Seitenwänden des dritten Grabens durch Durchführen eines isotropen Ätzens am dritten Graben vergrößert wird.
DE201311001287 2012-03-05 2013-03-04 Halbleitervorrichtung und Herstellungsverfahren hierfür Withdrawn DE112013001287T5 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012048006 2012-03-05
JP2012-048006 2012-03-05
JP2012-126006 2012-06-01
JP2012126006A JP5825201B2 (ja) 2012-03-05 2012-06-01 半導体装置およびその製造方法
PCT/JP2013/001332 WO2013132825A1 (ja) 2012-03-05 2013-03-04 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
DE112013001287T5 true DE112013001287T5 (de) 2014-12-24

Family

ID=49116321

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201311001287 Withdrawn DE112013001287T5 (de) 2012-03-05 2013-03-04 Halbleitervorrichtung und Herstellungsverfahren hierfür

Country Status (5)

Country Link
US (1) US20150115314A1 (de)
JP (1) JP5825201B2 (de)
CN (1) CN104160512B (de)
DE (1) DE112013001287T5 (de)
WO (1) WO2013132825A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5609939B2 (ja) 2011-09-27 2014-10-22 株式会社デンソー 半導体装置
WO2016042955A1 (ja) * 2014-09-17 2016-03-24 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6582762B2 (ja) * 2015-09-03 2019-10-02 株式会社デンソー 半導体装置
CN106960786A (zh) * 2016-01-08 2017-07-18 常州中明半导体技术有限公司 一种增大沟槽的底部和顶部曲率半径的工艺
JP6737193B2 (ja) * 2017-01-25 2020-08-05 株式会社デンソー 半導体装置の製造方法
US10522620B2 (en) * 2018-02-02 2019-12-31 Kabushiki Kaisha Toshiba Semiconductor device having a varying length conductive portion between semiconductor regions
US11114528B2 (en) * 2018-03-29 2021-09-07 Infineon Technologies Austria Ag Power transistor with dV/dt controllability and tapered mesas
JP7099191B2 (ja) * 2018-08-30 2022-07-12 株式会社デンソー 半導体装置の製造方法
JP6996461B2 (ja) * 2018-09-11 2022-01-17 株式会社デンソー 半導体装置
WO2021261397A1 (ja) * 2020-06-26 2021-12-30 ローム株式会社 半導体装置
JP7393593B1 (ja) 2022-02-24 2023-12-06 ヌヴォトンテクノロジージャパン株式会社 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0702411B1 (de) * 1994-09-16 2002-11-27 Kabushiki Kaisha Toshiba Halbleiteranordnung mit hoher Durchbruchspannung und mit einer vergrabenen MOS-Gatestruktur
JP3307785B2 (ja) * 1994-12-13 2002-07-24 三菱電機株式会社 絶縁ゲート型半導体装置
JPH11195784A (ja) * 1997-12-26 1999-07-21 Toyota Central Res & Dev Lab Inc 絶縁ゲート形半導体素子
JP4200626B2 (ja) * 2000-02-28 2008-12-24 株式会社デンソー 絶縁ゲート型パワー素子の製造方法
JP4363736B2 (ja) * 2000-03-01 2009-11-11 新電元工業株式会社 トランジスタ及びその製造方法
JP3953280B2 (ja) * 2001-02-09 2007-08-08 三洋電機株式会社 絶縁ゲート型半導体装置の製造方法
JP2006324488A (ja) * 2005-05-19 2006-11-30 Nec Electronics Corp 半導体装置及びその製造方法
JP4979309B2 (ja) * 2006-08-29 2012-07-18 三菱電機株式会社 電力用半導体装置
DE102007003812B4 (de) * 2007-01-25 2011-11-17 Infineon Technologies Ag Halbleiterbauelement mit Trench-Gate und Verfahren zur Herstellung
JP5588121B2 (ja) * 2009-04-27 2014-09-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
CN104160512A (zh) 2014-11-19
US20150115314A1 (en) 2015-04-30
JP2013214696A (ja) 2013-10-17
WO2013132825A1 (ja) 2013-09-12
JP5825201B2 (ja) 2015-12-02
CN104160512B (zh) 2017-08-11

Similar Documents

Publication Publication Date Title
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112013001287T5 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE112012002956B4 (de) Bipolarer Transistor mit isoliertem Gate
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
DE112014006031B4 (de) Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung
DE112012002823B4 (de) Bipolartransistor mit isoliertem Gate und Verfahren zur Herstellung eines solchen Bipolartransistors
DE102017124872B4 (de) Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit
DE102007029121B3 (de) Verfahren zur Herstellung eines Halbleiterbauelements, sowie Halbleiterbauelement
DE102017210665A1 (de) Siliziumkarbid-halbleiterbauelement und verfahren zur herstellung des siliziumkarbid-halbleiterbauelements
DE102012211544A1 (de) Halbleitervorrichtung
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE112015001756B4 (de) Halbleitervorrichtung mit isoliertem Gate und Verfahren zur Herstellung der Halbleitervorrichtung mit isoliertem Gate
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102011087845A1 (de) Laterales transistorbauelement und verfahren zu dessen herstellung
DE102007028798A1 (de) Leistungshalbleitervorrichtung
DE102013112608B4 (de) Halbleitervorrichtung mit Trenches und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112011100533T5 (de) Halbleitervorrichtung
DE112010005271T5 (de) Halbleitervorrichtungen
DE102008023349A1 (de) Halbleitervorrichtung
DE102011080351A1 (de) Halbleitereinrichtung mit einer lateralen Diode
DE112014003489T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102018203693A1 (de) Halbleitervorrichtung
DE102012224291A1 (de) Halbleitervorrichtung mit lateralem bipolarem Transistor und isoliertem Gate
DE112016006380T5 (de) Halbleiterbauelement

Legal Events

Date Code Title Description
R083 Amendment of/additions to inventor(s)
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee