JP7393593B1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7393593B1
JP7393593B1 JP2023544601A JP2023544601A JP7393593B1 JP 7393593 B1 JP7393593 B1 JP 7393593B1 JP 2023544601 A JP2023544601 A JP 2023544601A JP 2023544601 A JP2023544601 A JP 2023544601A JP 7393593 B1 JP7393593 B1 JP 7393593B1
Authority
JP
Japan
Prior art keywords
gate
gate trench
low concentration
impurity layer
concentration impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023544601A
Other languages
English (en)
Other versions
JPWO2023162735A1 (ja
JPWO2023162735A5 (ja
Inventor
浩尚 中村
亮介 大河
英司 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Nuvoton Technology Corp Japan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp Japan filed Critical Nuvoton Technology Corp Japan
Publication of JPWO2023162735A1 publication Critical patent/JPWO2023162735A1/ja
Application granted granted Critical
Publication of JP7393593B1 publication Critical patent/JP7393593B1/ja
Publication of JPWO2023162735A5 publication Critical patent/JPWO2023162735A5/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

半導体装置（１）は、第１の方向に延在する第１のゲートトレンチ（１７）および第１のゲートトレンチ（１７）よりも深く形成された第２のゲートトレンチ（２７）と、第１のゲートトレンチ（１７）の内部に形成された第１のゲート絶縁膜（１６）および第１のゲート導体（１５）と、第２のゲートトレンチ（２７）の内部に形成された第２のゲート絶縁膜（２６）および第２のゲート導体（２５）と、を有する縦型電界効果トランジスタ（１０）であって、第１のゲート導体（１５）と第２のゲート導体（２５）とは同電位であって、第１のゲートトレンチ（１７）の本数をｎとすると、第２のゲートトレンチ（２７）の本数は２以上ｎ＋１以下であり、低濃度不純物層（３３）の上面と平行で第１の方向に直交する第２の方向において、第１のゲートトレンチ（１７）と第２のゲートトレンチ（２７）とが設置される領域の最端は前記第２のゲートトレンチ（２７）が設置される。

Description

本開示は、半導体装置に関し、特には、チップサイズパッケージ型の半導体装置に関する。
ゲートトレンチを備える縦型電界効果トランジスタでは、耐圧とオン抵抗にトレードオフの関係があることが知られている。
特開２０１６－２１９７７４号公報 特許第６５０９６７４号公報
ゲートトレンチを備える縦型電界効果トランジスタにおいて、耐圧を維持しながらオン抵抗を低減すると共に、ドレイン－ソース間に電圧を印加する際にゲートトレンチの先端付近に生じる電界強度を低減して、信頼性の低下に対する耐性を高めることが求められている。
特許文献１および特許文献２には、縦型電界効果トランジスタの構造が開示されており、トレードオフの関係にある特性を良化する構造が示されている。
上記の課題を解決するために、本開示に係る半導体装置は、フェイスダウン実装が可能なチップサイズパッケージ型の半導体装置であって、第１導電型の不純物を含む前記第１導電型の半導体基板と、前記半導体基板上に接して形成され、前記半導体基板の前記第１導電型の不純物の濃度より低い濃度の前記第１導電型の不純物を含む前記第１導電型の低濃度不純物層と、前記低濃度不純物層に形成された前記第１導電型と異なる第２導電型のボディ領域と、前記ボディ領域に形成された前記第１導電型のソース領域と、前記ボディ領域および前記ソース領域と電気的に接続されたソース電極と、前記低濃度不純物層上面から、前記ボディ領域を貫通して前記低濃度不純物層の一部までの深さに形成され、前記ソース領域と接触する部分を有し、前記低濃度不純物層の上面と平行な第１の方向に延在する第１のゲートトレンチと、前記低濃度不純物層上面から、前記ボディ領域を貫通して前記第１のゲートトレンチよりも深く形成され、前記ソース領域と接触する部分を有し、前記第１の方向に延在する第２のゲートトレンチと、前記第１のゲートトレンチの内部に形成された第１のゲート絶縁膜と、前記第１のゲート絶縁膜上に形成された第１のゲート導体と、前記第２のゲートトレンチの内部に形成された第２のゲート絶縁膜と、前記第２のゲート絶縁膜上に形成された第２のゲート導体と、を有する縦型電界効果トランジスタであり、前記第１のゲート導体と前記第２のゲート導体とは同電位であって、前記第１のゲートトレンチの本数をｎ（ｎは１以上の整数）とすると、前記第２のゲートトレンチの本数は２以上ｎ＋１以下であり、前記低濃度不純物層の上面と平行で前記第１の方向に直交する第２の方向において、前記第１のゲートトレンチと前記第２のゲートトレンチとが設置される領域の最端は前記第２のゲートトレンチが設置される半導体装置であることを特徴とする。
この構成によれば、オン抵抗を低減すると共に、ドレイン－ソース間に電圧を印加する際に、信頼性低下の要因となる電界強度に対しての耐性を高めることができる。
本開示は、耐圧を維持しながらオン抵抗を低減すると共に、信頼性向上を実現できる半導体装置を提供することを目的とする。
図１は、実施形態１に係る半導体装置の構造の一例を示す断面模式図である。 図２Ａは、実施形態１に係る半導体装置の構造の一例を示す平面模式図である。 図２Ｂは、実施形態１に係る半導体装置に流れる主電流を示す断面模式図である。 図３Ａは、実施形態１に係る第１のトランジスタの略単位構成の平面模式図である。 図３Ｂは、実施形態１に係る第１のトランジスタの略単位構成の斜視模式図である。 図４は、実施形態１に係る半導体装置の構造の一例を示す平面模式図である。 図５Ａは、実施形態１における比較例１に係る第１のトランジスタの構造の一例を示す断面模式図である。 図５Ｂは、図５Ａに示す半導体装置の構造で、ドレイン－ソース間に定格電圧を印加した時に生じる電位の分布をシミュレーションした断面模式図である。 図５Ｃは、図５Ａに示す半導体装置の構造で、ドレイン－ソース間に定格電圧を印加した時に生じる電界強度をシミュレーションした断面模式図である。 図６Ａは、実施形態１における比較例２に係る第１のトランジスタの構造の一例を示す断面模式図である。 図６Ｂは、図６Ａに示す半導体装置の構造で、ドレイン－ソース間に定格電圧を印加した時に生じる電位の分布をシミュレーションした断面模式図である。 図６Ｃは、図６Ａに示す半導体装置の構造で、ドレイン－ソース間に定格電圧を印加した時に生じる電界強度をシミュレーションした断面模式図である。 図７Ａは、実施形態１に係る第１のトランジスタの構造の一例を示す断面模式図である。 図７Ｂは、図７Ａに示す半導体装置の構造で、ドレイン－ソース間に定格電圧を印加した時に生じる電位分布をシミュレーションした断面模式図である。 図７Ｃは、図７Ａに示す半導体装置の構造で、ドレイン－ソース間に定格電圧を印加した時に生じる電界強度をシミュレーションした断面模式図である。 図８は、実施形態１に係る第１のトランジスタの構造の一例を示す断面模式図である。 図９は、実施形態１に係る第１のトランジスタの、ゲートトレンチの深さ差Δとドレイン耐圧ＶＤＳの関係をプロットしたグラフである。 図１０Ａは、実施形態１に係る第１のトランジスタの構造の一例を示す断面模式図である。 図１０Ｂは、図１０Ａに示す半導体装置の構造で、ドレイン－ソース間に定格電圧を印加した時に生じる電位の分布をシミュレーションした断面模式図である。 図１０Ｃは、図１０Ａに示す半導体装置の構造で、ドレイン－ソース間に定格電圧を印加した時に生じる電界強度をシミュレーションした断面模式図である。 図１１Ａは、実施形態１に係る第１のトランジスタの構造の一例を示す断面模式図である。 図１１Ｂは、図１１Ａに示す半導体装置の構造で、ドレイン－ソース間に定格電圧を印加した時に生じる電位の分布をシミュレーションした断面模式図である。 図１１Ｃは、図１１Ａに示す半導体装置の構造で、ドレイン－ソース間に定格電圧を印加した時に生じる電界強度をシミュレーションした断面模式図である。 図１２Ａは、実施形態１に係る半導体装置の製造過程を示す断面模式図である。 図１２Ｂは、実施形態１に係る半導体装置の製造過程を示す断面模式図である。 図１２Ｃは、実施形態１に係る半導体装置の製造過程を示す断面模式図である。 図１２Ｄは、実施形態１に係る半導体装置の製造過程を示す断面模式図である。 図１２Ｅは、実施形態１に係る半導体装置の製造過程を示す断面模式図である。 図１２Ｆは、実施形態１に係る半導体装置の製造過程を示す断面模式図である。 図１２Ｇは、実施形態１に係る半導体装置の製造過程を示す断面模式図である。 図１３は、実施形態２に係る第１のトランジスタの構造の一例を示す断面模式図である。 図１４は、実施形態３に係る第１のトランジスタの構造の一例を示す断面模式図である。
以下、本開示の一態様に係る半導体装置の具体例について、図面を参照しながら説明する。ここで示す実施形態は、いずれも本開示の一具体例を示すものである。従って、以下の実施形態で示される数値、形状、構成要素、構成要素の配置および接続形態、ならびに、ステップ（工程）およびステップの順序等は、一例であって本開示を限定する趣旨ではない。また、各図は、模式図であり、必ずしも厳密に図示されたものではない。各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略または簡略化する。
（実施形態１）
［１．半導体装置の構造］
以下では、本開示における縦型電界効果トランジスタの構造についてデュアル構成を例にとって説明する。デュアル構成であることは必須ではなく、シングル構成の縦型電界効果トランジスタであってもよく、トリプル以上の構成の縦型電界効果トランジスタであってもよい。
図１は半導体装置の構造の一例を示す断面図である。図２Ａはその平面図であり、半導体装置の大きさや形状、電極パッドの配置は一例である。図２Ｂは、半導体装置に流れる主電流を模式的に示す断面図である。図１および図２Ｂは、図２ＡのＩ－Ｉにおける切断面である。
図１および図２Ａに示すように、半導体装置１は、半導体層４０と、金属層３０と、半導体層４０内の第１の領域Ａ１に形成された第１の縦型電界効果トランジスタ１０（以下、「トランジスタ１０」とも称する。）と、半導体層４０内の第２の領域Ａ２に形成された第２の縦型電界効果トランジスタ２０（以下、「トランジスタ２０」とも称する。）と、を有する。ここで、図２Ａに示すように、第１の領域Ａ１と第２の領域Ａ２とは、半導体層４０の平面視において互いに隣接する。図２Ａでは第１の領域Ａ１と第２の領域Ａ２の仮想的な境界線９０を破線で示している。
半導体層４０は、半導体基板３２と低濃度不純物層３３とが積層されて構成される。半導体基板３２は、半導体層４０の裏面側に配置され、第１導電型の不純物を含む第１導電型のシリコンからなる。低濃度不純物層３３は、半導体層４０の表面側に配置され、半導体基板３２に接触して形成され、半導体基板３２の第１導電型の不純物の濃度より低い濃度の第１導電型の不純物を含んで、第１導電型である。
低濃度不純物層３３は、例えば、エピタキシャル成長により半導体基板３２上に形成されてもよい。なお、低濃度不純物層３３はトランジスタ１０およびトランジスタ２０に共通するドリフト層でもあり、本明細書中ではドリフト層とよぶこともある。
金属層３０は、半導体層４０の裏面側に接触して形成され、銀（Ａｇ）もしくは銅（Ｃｕ）からなる。なお、金属層３０には、金属材料の製造工程において不純物として混入する金属以外の元素が微量に含まれていてもよい。また、金属層３０は半導体層４０の裏面側の全面に形成されていてもいなくてもどちらでもよい。
図１および図２Ａに示すように、低濃度不純物層３３の第１の領域Ａ１には、第１導電型と異なる第２導電型の不純物を含む第２導電型の第１のボディ領域１８が形成されている。第１のボディ領域１８には、第１導電型の不純物を含む第１導電型の第１のソース領域１４、第１のゲート導体１５、および第１のゲート絶縁膜１６が形成されている。第１のゲート絶縁膜１６は、半導体層４０の上面から第１のソース領域１４および第１のボディ領域１８を貫通して低濃度不純物層３３の一部までの深さに形成された複数の第１のゲートトレンチ１７の内部に形成され、第１のゲート導体１５は第１のゲートトレンチ１７の内部で、第１のゲート絶縁膜１６上に形成されている。
第１のソース電極１１は部分１２と部分１３とからなり、部分１２は、部分１３を介して第１のソース領域１４および第１のボディ領域１８に接続されている。第１のゲート導体１５は半導体層４０の内部に埋め込まれた、埋め込みゲート電極であり、第１のゲート電極パッド１１９に電気的に接続される。
第１のソース電極１１の部分１２は、フェイスダウン実装におけるリフロー時にはんだと接合される層であり、限定されない一例として、ニッケル、チタン、タングステン、パラジウムのうちのいずれか１つ以上を含む金属材料で構成されてもよい。部分１２の表面には、金などのめっきが施されてもよい。
第１のソース電極１１の部分１３は、部分１２と半導体層４０とを接続する層であり、限定されない一例として、アルミニウム、銅、金、銀のうちのいずれか１つ以上を含む金属材料で構成されてもよい。
低濃度不純物層３３の第２の領域Ａ２には、第２導電型の不純物を含む第２導電型の第２のボディ領域２８が形成されている。第２のボディ領域２８には、第１導電型の不純物を含む第１導電型の第２のソース領域２４、第２のゲート導体２５、および第２のゲート絶縁膜２６が形成されている。第２のゲート絶縁膜２６は、半導体層４０の上面から第２のソース領域２４および第２のボディ領域２８を貫通して低濃度不純物層３３の一部までの深さに形成された複数の第２のゲートトレンチ２７の内部に形成され、第２のゲート導体２５は第２のゲートトレンチ２７の内部で、第２のゲート絶縁膜２６上に形成されている。
第２のソース電極２１は部分２２と部分２３とからなり、部分２２は、部分２３を介して第２のソース領域２４および第２のボディ領域２８に接続されている。第２のゲート導体２５は半導体層４０の内部に埋め込まれた、埋め込みゲート電極であり、第２のゲート電極パッド１２９に電気的に接続される。
第２のソース電極２１の部分２２は、フェイスダウン実装におけるリフロー時にはんだと接合される層であり、限定されない一例として、ニッケル、チタン、タングステン、パラジウムのうちのいずれか１つ以上を含む金属材料で構成されてもよい。部分２２の表面には、金などのめっきが施されてもよい。
第２のソース電極２１の部分２３は、部分２２と半導体層４０とを接続する層であり、限定されない一例として、アルミニウム、銅、金、銀のうちのいずれか１つ以上を含む金属材料で構成されてもよい。
トランジスタ１０およびトランジスタ２０の上記構成により、半導体基板３２は、トランジスタ１０の第１のドレイン領域およびトランジスタ２０の第２のドレイン領域が共通化された、共通ドレイン領域として機能する。低濃度不純物層３３の、半導体基板３２に接する側の一部も、共通ドレイン領域として機能する場合がある。また金属層３０はトランジスタ１０のドレイン電極およびトランジスタ２０のドレイン電極が共通化された、共通ドレイン電極として機能する。
図１に示すように、第１のボディ領域１８は、開口を有する層間絶縁層３４で覆われ、層間絶縁層３４の開口を通して、第１のソース領域１４に接続される第１のソース電極１１の部分１３が設けられている。層間絶縁層３４および第１のソース電極１１の部分１３は、開口を有するパッシベーション層３５で覆われ、パッシベーション層３５の開口を通して第１のソース電極１１の部分１３に接続される部分１２が設けられている。
第２のボディ領域２８は、開口を有する層間絶縁層３４で覆われ、層間絶縁層３４の開口を通して、第２のソース領域２４に接続される第２のソース電極２１の部分２３が設けられている。層間絶縁層３４および第２のソース電極２１の部分２３は、開口を有するパッシベーション層３５で覆われ、パッシベーション層３５の開口を通して第２のソース電極２１の部分２３に接続される部分２２が設けられている。
したがって複数の第１のソース電極パッド１１６および複数の第２のソース電極パッド１２６は、それぞれ第１のソース電極１１および第２のソース電極２１が半導体装置１の表面に部分的に露出した領域、いわゆる端子の部分を指す。同様に、１以上の第１のゲート電極パッド１１９および１以上の第２のゲート電極パッド１２９は、それぞれ第１のゲート電極１９（図１、図２Ａ、図２Ｂには図示せず。）および第２のゲート電極２９（図１、図２Ａ、図２Ｂには図示せず。）が半導体装置１の表面に部分的に露出した領域、いわゆる端子の部分を指す。
半導体装置１において、例えば、第１導電型をＮ型、第２導電型をＰ型として、第１のソース領域１４、第２のソース領域２４、半導体基板３２、および、低濃度不純物層３３はＮ型半導体であり、かつ、第１のボディ領域１８および第２のボディ領域２８はＰ型半導体であってもよい。
また、半導体装置１において、例えば、第１導電型をＰ型、第２導電型をＮ型として、第１のソース領域１４、第２のソース領域２４、半導体基板３２、および、低濃度不純物層３３はＰ型半導体であり、かつ、第１のボディ領域１８および第２のボディ領域２８はＮ型半導体であってもよい。
以下の説明では、トランジスタ１０とトランジスタ２０とが、第１導電型をＮ型、第２導電型をＰ型とした、いわゆるＮチャネル型トランジスタの場合として、半導体装置１の導通動作について説明する。
なお、ここではトランジスタ１０とトランジスタ２０については、機能、特性、構造等に何ら差異のない、対称性が備わることを前提に説明した。図１、図２Ａ、図２Ｂも対称性を前提に描画しているが、本開示におけるチップサイズパッケージ型の、デュアル構成の縦型電界効果トランジスタにおいては、対称性は必ずしも必要な条件ではない。
［２．縦型電界効果トランジスタの動作］
図３Ａおよび図３Ｂは、それぞれ、半導体装置１のＸ方向およびＹ方向に繰り返し形成される、トランジスタ１０（またはトランジスタ２０）の略単位構成の、平面図および斜視図である。図３Ａおよび図３Ｂでは、分かりやすくするために半導体基板３２、第１のソース電極１１（または第２のソース電極２１）は図示していない。
なおＹ方向とは、半導体層４０の上面と平行し、第１のゲートトレンチ１７および第２のゲートトレンチ２７が延在する方向である。またＸ方向とは、半導体層４０の上面と平行し、Ｙ方向に直交する方向のことをいう。Ｚ方向とはＸ方向にもＹ方向にも直交し、半導体装置の高さ方向を示す方向のことをいう。本開示ではＹ方向のことを第１の方向、Ｘ方向のことを第２の方向、Ｚ方向のことを第３の方向と表すこともある。
図３Ａおよび図３Ｂに示すように、トランジスタ１０には、第１のボディ領域１８と第１のソース電極１１とを電気的に接続する第１の接続部１８Ａが備わる。第１の接続部１８Ａは、第１のボディ領域１８のうち、第１のソース領域１４が形成されていない領域であり、第１のボディ領域１８と同じ第２導電型の不純物を含む。第１のソース領域１４と第１の接続部１８Ａとは、Ｙ方向に沿って交互に、かつ周期的に繰り返し配置される。トランジスタ２０についても同様である。
半導体装置１において、第１のソース電極１１に高電圧および第２のソース電極２１に低電圧を印加し、第２のソース電極２１を基準として第２のゲート電極２９（第２のゲート導体２５）にしきい値以上の電圧を印加すると、第２のボディ領域２８中の第２のゲート絶縁膜２６の近傍に導通チャネルが形成される。その結果、第１のソース電極１１－第１の接続部１８Ａ－第１のボディ領域１８－低濃度不純物層３３－半導体基板３２－金属層３０－半導体基板３２－低濃度不純物層３３－第２のボディ領域２８に形成された導通チャネル－第２のソース領域２４－第２のソース電極２１という経路で主電流が流れて半導体装置１が導通状態となる。なお、この導通経路における、第２のボディ領域２８と低濃度不純物層３３との接触面にはＰＮジャンクションがあり、ボディダイオードとして機能している。また、この主電流は金属層３０を流れるため、金属層３０を厚くすることで、主電流経路の断面積が拡大し、半導体装置１のオン抵抗は低減できる。
同様に、半導体装置１において、第２のソース電極２１に高電圧および第１のソース電極１１に低電圧を印加し、第１のソース電極１１を基準として第１のゲート電極１９（第１のゲート導体１５）にしきい値以上の電圧を印加すると、第１のボディ領域１８中の第１のゲート絶縁膜１６の近傍に導通チャネルが形成される。その結果、第２のソース電極２１－第２の接続部２８Ａ－第２のボディ領域２８－低濃度不純物層３３－半導体基板３２－金属層３０－半導体基板３２－低濃度不純物層３３－第１のボディ領域１８に形成された導通チャネル－第１のソース領域１４－第１のソース電極１１という経路で主電流が流れて半導体装置１が導通状態となる。なお、この導通経路における、第１のボディ領域１８と低濃度不純物層３３との接触面にはＰＮジャンクションがあり、ボディダイオードとして機能している。
図４は、半導体装置１の構成要素のうち、第１のボディ領域１８と第２のボディ領域２８と、第１の活性領域１１２と第２の活性領域１２２との、半導体層４０（低濃度不純物層３３）の平面視における形状の一例を示す平面図である。図４では図示していないが、第１のゲートトレンチ１７も第２のゲートトレンチ２７も、Ｙ方向に延在している。
第１の活性領域１１２とは、トランジスタ１０の第１のゲート電極１９（第１のゲート導体１５）にしきい値以上の電圧を印加したときに導通チャネルが形成される部分すべてを内包する最小範囲を指す。導通チャネルが形成される部分とは、複数の第１のゲートトレンチ１７の各々が、第１のソース領域１４と隣接する部分である。半導体層４０の平面視で、第１の活性領域１１２は第１のボディ領域１８に内包される。
第２の活性領域１２２とはトランジスタ２０の第２のゲート電極２９（第２のゲート導体２５）にしきい値以上の電圧を印加したときに導通チャネルが形成される部分すべてを内包する最小範囲を指す。導通チャネルが形成される部分とは、複数の第２のゲートトレンチ２７の各々が、第２のソース領域２４と隣接する部分である。半導体層４０の平面視で、第２の活性領域１２２は第２のボディ領域２８に内包される。
第１の領域Ａ１のうち第１の活性領域１１２を取り囲む領域を第１の外周領域とよび、第２の領域Ａ２のうち第２の活性領域１２２を取り囲む領域を第２の外周領域とよぶ。
シングル構成の縦型電界効果トランジスタについては、概ねデュアル構成の縦型電界効果トランジスタの片側（トランジスタ１０）のみで形成されるものと認識してよい。ただしチップサイズパッケージ型では、ソース電極パッド１１６、ゲート電極パッド１１９を備える半導体層４０の表面側に、さらにドレイン電極パッドを設けることがある。この場合、半導体層４０の裏面側に備わる半導体基板３２と電気的に接続するドレイン引き出し構造を、半導体層４０の表面側から形成しておく必要がある。
［３．ゲートトレンチの深さとトランジスタの特性］
（３－１．ドレイン耐圧）
以降の説明では、半導体装置１について、特に断らない限りトランジスタ１０についての構成要素のみを記載することとする。符号も、必要がない限り、トランジスタ１０の構成要素に付与されたものを代表して使用する。
半導体装置１において、第１のソース電極１１と第２のソース電極２１との電位差を、ソース－ソース間電圧（ＶＳＳ［Ｖ］）とする。半導体装置１の製品仕様書では、用途に応じて、ソース－ソース間仕様最大電圧（ＢＶＳＳＳ［Ｖ］）が設定される。ソース－ソース間仕様最大電圧（ＢＶＳＳＳ［Ｖ］）のことを本開示では単に耐圧、またはドレイン耐圧ということがある。あるいは定格電圧ともいう。
第１のボディ領域１８と低濃度不純物層３３の境界にはＰＮジャンクションが備わっており、ＰＮジャンクションを挟んで空乏層が形成される。ドレイン耐圧を高めるには、トランジスタ１０のオフ時における空乏層が十分に拡がることのできる構造が必要であり、低濃度不純物層３３のキャリア濃度（抵抗率）や厚さを適切に設計されねばならない。
空乏層が十分に拡がるためには、低濃度不純物層３３はキャリア濃度を低く（抵抗率を高く）、厚さを厚くする必要がある。第１のゲートトレンチ１７の先端から見て低濃度不純物層３３の厚さを相対的に厚くすることができるので、ドレイン耐圧を向上する目的においては第１のゲートトレンチ１７は浅い方が好ましい。
ところで本実施形態における説明は、デュアル構成の縦型電界効果トランジスタに基づいたためＶＳＳ、ＢＶＳＳＳとして述べたが、シングル構成の縦型電界効果トランジスタである場合はそれぞれ、ドレイン－ソース間電圧（ＶＤＳ［Ｖ］）、ドレイン－ソース間仕様最大電圧（ＢＶＤＳＳ［Ｖ］）を用いればよい。
以降はデュアル構成の縦型電界効果トランジスタであっても、ソース－ソース間のことを便宜的にドレイン－ソース間とよび、ＶＤＳ、ＢＶＤＳＳを用いて説明する。
（３－２．オン抵抗）
第１のゲートトレンチ１７は、半導体層４０の上面から、第１のソース領域１４に接触し、第１のボディ領域１８を貫通して低濃度不純物層３３の一部までの深さに形成される。第１のソース電極１１から共通ドレインである半導体基板３２へ向かって流れる電流は、第１のボディ領域１８を通過した後、第１のゲートトレンチ１７の先端までは第１のゲートトレンチ１７に沿って、低濃度不純物層３３を流れることになる。
第１のゲートトレンチ１７の先端に沿って流れる電流は、第１のゲート導体１５に印加される電圧の影響で、低濃度不純物層３３であっても導通抵抗が比較的軽減されて流れることになる。しかし第１のゲートトレンチ１７の先端を過ぎると、電流は低濃度不純物層３３における抵抗率に応じた抵抗を受けて流れることになる。
このため第１のゲートトレンチ１７が相対的に浅い場合は、電流は、半導体基板３２まで低濃度不純物層３３の内部を相対的に長い距離で流れることになる。逆に第１のゲートトレンチ１７が相対的に深い場合は、電流は、半導体基板３２まで低濃度不純物層３３の内部を相対的に短い距離で流れることになる。したがって低濃度不純物層３３を流れる電流の抵抗を低減する目的では、第１のゲートトレンチ１７は深い方が好ましい。
（３－３．電界強度と信頼性）
半導体装置１でＶＤＳを大きくしていくと低濃度不純物層３３には電位の分布に変化が生じる。第１のゲートトレンチ１７は先端が低濃度不純物層３３の一部までの深さに形成された溝であるため、その幅や間隔、深さに応じて、低濃度不純物層３３における電位の分布の仕方が変わる。
図５Ａは本実施形態１における比較例１であり、ある深さＤａ［ｎｍ］で全ての第１のゲートトレンチ１７が一様に形成された構造である。図５Ａにおいて、第１のゲート導体１５への印加電圧がゼロの状態のまま、ＶＤＳ＝ＢＶＤＳＳ（ここでは２２Ｖ）となるまで電圧を印加したときの電位［Ｖ］の分布をシミュレーションした結果を図５Ｂに示す。
また図６Ａは本実施形態１における比較例２であり、ある深さＤｂ［ｎｍ］（Ｄａ＜Ｄｂ）で全ての第１のゲートトレンチ１７が一様に形成された構造である。図６Ａにおいて、第１のゲート導体１５への印加電圧がゼロの状態のまま、ＶＤＳ＝ＢＶＤＳＳ（ここでは２２Ｖ）となるまで電圧を印加したときの電位［Ｖ］の分布をシミュレーションした結果を図６Ｂに示す。
比較例１（図５Ａ、図５Ｂ）と、比較例２（図６Ａ、図６Ｂ）とでは第１のゲートトレンチ１７の深さだけを変化させ、ＰＮジャンクションの位置は変わらないものとしている。
比較例１（図５Ａ、図５Ｂ）で示すのは比較例２（図６Ａ、図６Ｂ）と比べると、第１のゲートトレンチ１７が一様に、相対的に浅い場合の結果である。その逆に、比較例２（図６Ａ、図６Ｂ）で示すのは比較例１（図５Ａ、図５Ｂ）と比べると、第１のゲートトレンチ１７が一様に、相対的に深い場合の結果である。比較例１（図５Ａ、図５Ｂ）に示す第１のゲートトレンチ１７と、比較例２（図６Ａ、図６Ｂ）に示す第１のゲートトレンチ１７とでは、第１のゲートトレンチ１７の深さの差異は１００ｎｍである。
図５Ｂでは、第１のゲートトレンチ１７の先端からみると、図６Ｂと比べて低濃度不純物層３３は相対的に厚いため、厚い幅の中にＶＤＳ＝ＢＶＤＳＳの電位が分布することになり、第１のゲートトレンチ１７の先端付近の等電位線の間隔は広くなる。これは低濃度不純物層３３内における電界強度が相対的には弱いことを意味している。
これに対して図６Ｂでは、第１のゲートトレンチ１７の先端からみると、図５Ｂと比べて低濃度不純物層３３は相対的に薄いため、薄い幅の中にＶＤＳ＝ＢＶＤＳＳの電位が分布することになり、第１のゲートトレンチ１７の先端付近の等電位線の間隔は狭くなる。これは低濃度不純物層３３内における電界強度が相対的には強いことを意味している。
図５Ｃ、図６Ｃはそれぞれ、電位の分布が図５Ｂ、図６Ｂとなるときの電界強度［Ｖ／ｃｍ］の分布をシミュレーションした結果を濃淡で表したものである。図５Ｃ、図６Ｃによれば構造的に最も電界強度が大きくなるのは第１のゲートトレンチ１７の先端の中央部分になり、この位置における電界強度の差を比較例１（図５Ｃ）と比較例２（図６Ｃ）で比べると０．０２ＭＶ／ｃｍである。
第１のゲートトレンチ１７の近傍における電界強度が一定以上になると、第１のゲート絶縁膜１６の付近にキャリアが蓄積され、いわゆるホットエレクトロンとなる。ホットエレクトロンが生じると、第１のゲート導体１５へゲート電圧を印加しなくても反転層ができて導通チャネルが形成されるため、トランジスタ１０の信頼性が低下する要因となる。
図５Ｃ、図６Ｃによれば電界強度は第１のゲートトレンチ１７が深いほど大きくなるため、信頼性低下を防止する観点では第１のゲートトレンチ１７は浅い方が好ましい。
［４．浅いゲートトレンチと深いゲートトレンチの混在］
トランジスタ１０の特性と第１のゲートトレンチ１７の深さは、上記のように密接に関係している。特性によってはトレードオフの関係にあり、すべての特性を良化することは難しく、重視する用途に応じて適切に第１のゲートトレンチ１７の深さを設計する必要があった。
そこで本発明者らは鋭意検討を重ねた結果、複数の第１のゲートトレンチ１７に深さを変えたものを混在させることで、比較例１および比較例２のように、すべての第１のゲートトレンチ１７の深さが統一されている場合に比べて、トランジスタ１０の特性を向上できることを見出した。以下では第１のゲートトレンチ１７において、半導体層４０の上面からの深さが異なるものが混在することが、トランジスタ１０の特性に及ぼす影響について説明する。
本開示で対象とする、第１のゲートトレンチ１７の深さが異なるというのは、製造上どうしても回避できないばらつきではなく、ねらい値を設けて意図的に現わした設計による差異のことである。
まず一例として、図７Ａを用いて、複数の第１のゲートトレンチ１７で、深さＤａ［ｎｍ］のものと深さＤｂ［ｎｍ］のものと、２つの深さのものが混在する（Ｄａ＜Ｄｂ）場合を説明する。便宜的に、以降は第１のゲートトレンチ１７であれ第２のゲートトレンチ２７であれ、深さＤａのものを第３のゲートトレンチ１７１とよび、深さＤｂのものを第４のゲートトレンチ１７２と称する。第３のゲートトレンチ１７１が相対的に浅いゲートトレンチとなり、第４のゲートトレンチ１７２が相対的に深いゲートトレンチとなる。
第３のゲートトレンチ１７１に備わるゲート導体とゲート絶縁膜を、それぞれ第３のゲート導体１５１、第３のゲート絶縁膜１６１とする。第４のゲートトレンチ１７２に備わるゲート導体とゲート絶縁膜を、それぞれ第４のゲート導体１５２、第４のゲート絶縁膜１６２とする。
図７Ａはトランジスタ１０の一部をＸＺ平面で断面視したときの模式図であり、第１のソース電極１１など、層間絶縁層３４より上部の構成物と、半導体基板３２を含む下部の構成物については図示を省略している。図７Ａの構造では、第３のゲートトレンチ１７１と第４のゲートトレンチ１７２とが同じ幅で、さらに第３のゲートトレンチ１７１と第４のゲートトレンチ１７２とが１本ずつ交互に等間隔で設置されている。
図７Ａの構造において、第３のゲート導体１５１および第４のゲート導体１５２への印加電圧がゼロの状態のまま、ＶＤＳ＝ＢＶＤＳＳ（ここでは２２Ｖ）となるまで電圧を印加したときの電位［Ｖ］の分布をシミュレーションした結果を図７Ｂに、そのときの電界強度［Ｖ／ｃｍ］のシミュレーション結果を図７Ｃに示す。
図７Ｂから分かるように、ドリフト層３３内の電位は、第４のゲートトレンチ１７２があるために全体的に下方へ押し下げられており、相対的に第３のゲートトレンチ１７１付近の等電位線の間隔は広くなっている。この結果、第３のゲートトレンチ１７１の先端中央の電界強度は低減される。
図７Ａにおける第３のゲートトレンチ１７１の深さＤａは、図５Ａ（比較例１）の第１のゲートトレンチ１７の深さＤａと同じであるが、すべての第１のゲートトレンチ１７が同じ深さに統一されている場合の図５Ａと比べると、第３のゲートトレンチ１７１の先端の中央部分における電界強度が低減していることが分かる。同じ深さＤａであるにもかかわらず第３のゲートトレンチ１７１の先端中央の電界強度が低減するのは、第４のゲートトレンチ１７２が電位を低濃度不純物層３３の方へ押し下げるためであり、第３のゲートトレンチ１７１よりも深い第４のゲートトレンチ１７２が、第３のゲートトレンチ１７１の付近に存在するためである。つまり、すべての第１のゲートトレンチ１７の深さが統一されている従来の構造では、この効果は得られない。
一方、第４のゲートトレンチ１７２の先端中央の電界強度は増大する。図６Ａ（比較例２）における第１のゲートトレンチ１７の深さは、図７Ａにおける第４のゲートトレンチ１７２の深さと同じＤｂであるが、図６Ａではすべての第１のゲートトレンチ１７の深さが統一されている。対応する図６Ｃと図７Ｃを用いて電界強度を比較すると、図６Ｃにおける第１のゲートトレンチ１７の先端中央の電界強度よりも、図７Ｃにおける第４のゲートトレンチ１７２の先端中央の電界強度の方が強いことが分かる。
これはすべての第１のゲートトレンチ１７が同じ深さに統一されている場合は、すべての第１のゲートトレンチ１７が電位を一様に変化させるのに対して、図７Ｂのように一部の第４のゲートトレンチ１７２だけが電位を押し下げる場合は、局所的にその近傍だけ急峻に電位を変化させるためである。
第１のゲートトレンチ１７の先端で電界強度が増大すると、第１のゲート絶縁膜１６の近傍にホットエレクトロンが生じて信頼性を低下させる恐れが高まるため好ましくない。しかしながら本開示の一実施形態である図７Ｃにおいては、先端中央の電界強度が増大する第４のゲートトレンチ１７２の本数は、図６Ｃに比べて減少（およそ半減）している。つまり信頼性の低下に対しての耐性は構造的に向上しており、従来よりも増大した電界強度が生じても直ちに信頼性の低下に影響を及ぼすことのない構造となっている。
本開示の効果を享受するための本質は、従来構造と異なり、すべての第１のゲートトレンチ１７が同じ深さに統一されないことであり、相対的に深い第４のゲートトレンチ１７２が、相対的に浅い第３のゲートトレンチ１７１に対して適切な本数と距離、および周期で設置されることである。このような構造であれば、第３のゲートトレンチ１７１の先端中央の電界強度が低減されながら、さらに信頼性低下につながる電界強度の上限を向上して耐性を高めることができる。
上記では第３のゲートトレンチ１７１と第４のゲートトレンチ１７２とが１本ずつ交互に設置される実施例を述べた。第４のゲートトレンチ１７２は第３のゲートトレンチ１７１の先端中央の電界強度を低減するように、第３のゲートトレンチ１７１をＸ方向において挟みこむように両側に配置されることが好ましく、最も効果的な配置は、Ｘ方向において第３のゲートトレンチ１７１と第４のゲートトレンチ１７２が１本ずつ交互に配置される構造である。
本開示の効果を得られる配置はこれに限らず、最隣接して対を成す第４のゲートトレンチ１７２が、Ｘ方向において、間に挟む第３のゲートトレンチ１７１の本数は複数でもよい。図８にその一例を示す。トランジスタ１０に設置される第３のゲートトレンチ１７１の本数をｎ（ｎは１以上の整数）本とすると、トランジスタ１０に設置される第４のゲートトレンチ１７２の本数は２本以上（ｎ＋１）本以下であることが好ましい。
トランジスタ１０の第１の活性領域１１２に設置される第１のゲートトレンチ１７のうち、Ｘ方向において両最端にあるものを第４のゲートトレンチ１７２とし、残りを第３のゲートトレンチ１７１とすることが好ましい。このような配置にすることで第１の活性領域１１２に備わる第３のゲートトレンチ１７１の先端中央の電界強度を抑制することができる。
またトランジスタ１０の第１の活性領域１１２に設置される第１のゲートトレンチ１７は、Ｘ方向において、最隣接して対を成す第４のゲートトレンチ１７２が、その間に１以上の第３のゲートトレンチ１７１を挟む構造を単位構造として、Ｘ方向にて当該単位構造が周期的に設置されて成り、当該単位構造の最端に設置される第４のゲートトレンチ１７２は、隣接する当該単位構造同士で共有されていることが望ましい。
すなわちトランジスタ１０の第１の活性領域１１２に設置される第１のゲートトレンチ１７は、Ｘ方向において、第３のゲートトレンチ１７１の並びの中に、一定の間隔で、周期的に、第４のゲートトレンチ１７２が設置されることが望ましい。第３のゲートトレンチ１７１と第４のゲートトレンチ１７２とを、このように配置することで、第１の活性領域１１２に備わる第３のゲートトレンチ１７１の先端中央の電界強度を抑制することができる。
特に、第１のゲートトレンチ１７が、ｎ本の第３のゲートトレンチ１７１と、ｎ＋１本の第４のゲートトレンチ１７２とから成る場合は、トランジスタ１０（第１の活性領域１１２）に設置される第１のゲートトレンチ１７のうち、Ｘ方向において両最端にあるものを第４のゲートトレンチ１７２としながら、第３のゲートトレンチ１７１と第４のゲートトレンチ１７２とを、各々１本ずつ交互に設置することができる。このときすべての第３のゲートトレンチ１７１の先端中央の電界強度を抑制することができるため好ましい。
第３のゲートトレンチ１７１同士の間隔Ｌａａ［μｍ］は一定であることが好ましい。また第４のゲートトレンチ１７２同士の間隔Ｌｂｂ［μｍ］は一定であることが好ましい。
さらに第３のゲートトレンチ１７１と第４のゲートトレンチ１７２とを１本ずつ交互に設置するならば、Ｌａａ＝Ｌｂｂであることが望ましいし、第３のゲートトレンチ１７１と第４のゲートトレンチ１７２との間隔Ｌａｂ［μｍ］についても、Ｌａｂ＝Ｌａａ／２＝Ｌｂｂ／２が成立することが好ましい。この場合、第３のゲートトレンチ１７１も第４のゲートトレンチ１７２も導通チャネルとしては同じ密度で配置させることができるため、オン抵抗を低減するのに有効である。
尚、あらためて述べておくが、本開示で対象としているゲートトレンチ（第１のゲートトレンチ１７もしくは第２のゲートトレンチ２７、あるいは第３のゲートトレンチ１７１もしくは第４のゲートトレンチ１７２）とは、すべて導通チャネルの形成に寄与するものであり、ゲート導体（第１のゲート導体１５もしくは第２のゲート導体２５、あるいは第３のゲート導体１５１もしくは第４のゲート導体１５２）を内包する。
第３のゲート導体１５１と第４のゲート導体１５２は、トランジスタ１０の駆動においては同電位であり、第１のゲート電極１９に印加された電圧は、第３のゲート導体１５１にも第４のゲート導体１５２にも同等に印加される。
形状としてはトレンチであっても、第１の活性領域１１２を囲んで半導体装置１の第１の外周領域に備わるものは除外する。また第１の活性領域１１２に備わっていたとしても導通チャネルの形成に寄与しないものも除外する。したがって本開示でいう第１のゲートトレンチ１７（第３のゲートトレンチ１７１および第４のゲートトレンチ１７２）は、すべて、上部で第１のソース領域１４に接する部分を有し、下部で第１のボディ領域１８に接する部分を有する。
ここからは、トランジスタ１０で、第３のゲートトレンチ１７１の深さＤａと第４のゲートトレンチ１７２の深さＤｂとの差Δ（＝Ｄｂ－Ｄａ）［ｎｍ］と、トランジスタ１０のドレイン耐圧ＶＤＳおよびオン抵抗との関係について述べる。
トランジスタ１０における、Δ（＝Ｄｂ－Ｄａ）［ｎｍ］とドレイン耐圧ＶＤＳの関係についてシミュレーションをおこなった結果を表１に示す。シミュレーションでは、内部幅が等しい第３のゲートトレンチ１７１と第４のゲートトレンチ１７２が、１本ずつ交互に配置され、Ｌａｂ＝Ｌａａ／２＝Ｌｂｂ／２＝０．４０μｍであるとした。また第３のゲートトレンチ１７１の深さＤａ＝１０４０ｎｍはすべての水準１～８で統一されている。
Figure 0007393593000001
表１に示した耐圧は２種類の条件で算出したものである。低濃度不純物層３３の抵抗率および厚さをそれぞれの水準で変化させることなく統一した条件Ａと、水準２の形状を基準として、第４のゲートトレンチ１７２の深さＤｂの増大に応じて、低濃度不純物層３３の厚さも増大した条件Ｂである。尚、水準１は図５Ａ、図５Ｂ、図５Ｃに対応しており、水準２は図７Ａ、図７Ｂ、図７Ｃに対応している。また条件Ｂは水準３～７についてのみシミュレーションを実施している。
表１の結果を条件Ａ（○）と条件Ｂ（◇）で同時にプロットしたものが図９である。図９によれば、条件Ａ（○）では、Δの増大に応じてＶＤＳが低減する中で、Δ＝１６０ｎｍ付近でＶＤＳの低減の割合がいったん緩やかになる様子が見られる。また条件Ｂ（◇）では、Δ＝１６０ｎｍを起点としてΔが増大すると共にＶＤＳが増大する様子が現れる。
留意すべきはΔ＝１６０ｎｍを境として耐圧の傾向が変化するところである。特に、条件Ｂ（◇）においてΔ≧１６０ｎｍとなる範囲では、ＶＤＳが低減もしくは収束することなく増大するところは注目すべきである。
図１０Ｂ、図１０Ｃに、表１の水準５で示した、Ｄｂ＝１２００ｎｍ（Δ＝１６０ｎｍ）における電位［Ｖ］の分布および電界強度［Ｖ／ｃｍ］の様子をシミュレーションした結果を示す。また図１１Ｂ、図１１Ｃに、表１の水準７で示した、Ｄｂ＝１４００ｎｍ（Δ＝３６０ｎｍ）における電位［Ｖ］の分布および電界強度［Ｖ／ｃｍ］の様子をシミュレーションした結果を示す。図１０Ｂ、図１０Ｃは、図１０Ａに示す構造において、第３のゲート導体１５１および第４のゲート導体１５２への印加電圧がゼロの状態のまま、ＶＤＳ＝ＢＶＤＳＳ（ここでは２２Ｖ）となるまで電圧を印加したときのシミュレーション結果である。また図１１Ｂ、図１１Ｃは、図１１Ａに示す構造において、第３のゲート導体１５１および第４のゲート導体１５２への印加電圧がゼロの状態のまま、ＶＤＳ＝ＢＶＤＳＳ（ここでは２２Ｖ）となるまで電圧を印加したときのシミュレーション結果である。尚、Ｄｂ＝１１４０ｎｍ（Δ＝１００ｎｍ）のときのシミュレーション結果は図７Ｂ、図７Ｃである。
図７Ｂ，図１０Ｂ、図１１Ｂおよび図７Ｃ、図１０Ｃ、図１１Ｃを比較すると、第４のゲートトレンチ１７２の深さが増大するに伴って、第３のゲートトレンチ１７１の先端中央における電界強度が低減し、ちょうどΔ＝１６０ｎｍ付近（図１０Ｃ）で収束することが分かる。これは第３のゲートトレンチ１７１の両側に備わる第４のゲートトレンチ１７２が、第３のゲートトレンチ１７１の先端から１６０ｎｍまで電位を押し下げることによって、第３のゲートトレンチ１７１の先端中央で電界強度を増大させるような電位の分布が消失するためである。
したがって相対的に浅い方の、第３のゲートトレンチ１７１の先端中央の電界強度がこれ以上顕著には低減しなくなる状態に至っていることが、図９に現れる留意すべき現象の要因であるといえる。このような現象は、従来のように第１のゲートトレンチ１７がすべて同じ深さで形成されている構造では得られない効果である。
したがって第３のゲートトレンチ１７１と第４のゲートトレンチ１７２が１本ずつ、等間隔で交互に配置される場合、Δ≧１６０ｎｍへ調整することが好ましい。すなわち、第３のゲートトレンチ１７１の深さと第４のゲートトレンチ１７２の深さとの差は１６０ｎｍ以上であることが望ましい。Δ≧１６０ｎｍとすれば、低濃度不純物層３３の厚さを調整することで、表１もしくは図９に示すように耐圧を向上させることができる。また耐圧のマージンを増大させる必要性が低ければ、耐圧が向上する分を、低濃度不純物層３３の抵抗率や厚さを調節して、オン抵抗を低減することに転化させることもできる。Δ＜１６０ｎｍであっても一定の効果を得ることはできるが、十分な耐圧のマージンを確保しつつ、低濃度不純物層３３の導通抵抗を低減するには、Δ≧１６０ｎｍとなるように調整することが望ましい。
［５．ゲートトレンチの深さを個別に制御する製法］
本実施形態１におけるトランジスタ１０の製造方法の一例を説明する。第３のゲートトレンチ１７１と第４のゲートトレンチ１７２を交互に形成する場合を例にして説明する。
図１２Ａに示すように、半導体層４０（半導体基板３２と低濃度不純物層３３）の上面に酸化物等から成る、マスク層３６を製膜する。
次に図１２Ｂに示すように、マスク層３６上に塗布したレジストをパターニングし、Ｘ方向において、一定の間隔で開口部を設ける。このときＸ方向におけるレジストの開口部の幅は、最終的には第４のゲートトレンチ１７２の内部幅となる。さらに第３のゲートトレンチ１７１と第４のゲートトレンチ１７２の内部幅および間隔が等しくなるようにトランジスタ１０を形成する場合、図１２Ｂにおいてはレジストで被覆されているＸ方向の非開口部の幅は、レジストが除去されているＸ方向の開口部の幅の、およそ３倍と同等となるようにパターニングをおこなう。
次に図１２Ｃに示すように、レジストの開口部にエッチングを施し、マスク層３６を除去する。マスク層３６はすべて除去せずに半導体層４０上に一定の厚さで残留してもよいが、図１２Ｃに示すように、すべて除去されることが望ましい。
次に図１２Ｄに示すように、残留しているレジストに再度パターニングをおこない、新たにマスク層３６が露出する箇所をＸ方向において周期的に設ける。Ｘ方向における、レジストに新たに設けた開口部の幅は、最終的には第３のゲートトレンチ１７１の内部幅となる。
次に図１２Ｅに示すように、図１２Ｄの工程でマスク層３６が新たに露出した箇所にエッチングを施し、マスク層３６を、半導体層４０上に一定の厚さを残して除去する。
次に図１２Ｆに示すように、レジストを除去する。
次に図１２Ｇに示すように、部分的に残ったマスク層３６をマスクとして、マスク層３６および半導体層４０をエッチングする。図１２Ｇを開始する時点でマスク層３６は、後に第３のゲートトレンチ１７１となる箇所にだけ選択的に、薄く設置されている。図１２Ｇに示す工程のエッチングをおこなうと、マスク層３６がもともと除去されていた箇所では、始めから半導体層４０のエッチングが進行する。マスク層３６が薄く残されていた箇所は、まずマスク層３６が完全に除去され、その後、直下の半導体層４０がエッチングされ始めるが、その時点で既に、マスク層３６がもともと除去されていた箇所では半導体層４０のエッチングが進行しているため、半導体層４０には交互に深さの異なるトレンチが形成されることになる。
マスク層３６の厚さ、エッチングの条件、図１２Ｅに示す工程で半導体層４０上面に残すマスク層３６の残し厚さ等を操作することで、第３のゲートトレンチ１７１と第４のゲートトレンチ１７２の深さの差を制御することができる。
また第３のゲートトレンチ１７１の内部幅と第４のゲートトレンチ１７２の内部幅、あるいは第３のゲートトレンチ１７１同士の間隔、第４のゲートトレンチ１７２同士の間隔、第３のゲートトレンチ１７１と第４のゲートトレンチ１７２との間隔等は、レジストをパターニングする寸法を制御することで自由に設計することができる。
（実施形態２）
以下、実施形態１に係る半導体装置１におけるトランジスタ１０から、一部の構成が変更されて構成される実施形態２に係る半導体装置１のトランジスタ１０Ａについて説明する。
トランジスタ１０は、第１のゲートトレンチ１７が、第３のゲートトレンチ１７１と第４のゲートトレンチ１７２とから成り、第３のゲートトレンチ１７１に備わる第３のゲート導体１５１と第３のゲート絶縁膜１６１と、および第４のゲートトレンチ１７２に備わる第４のゲート導体１５２と第４のゲート絶縁膜１６２と、を有する構成の例であった。
これに対して、実施形態２に係るトランジスタ１０Ａは、実施形態２に係るトランジスタ１０Ａにおいて、第１のゲートトレンチ１７が、第３のゲートトレンチ１７１と第４のゲートトレンチ１７２とから成り、第３のゲートトレンチ１７１に備わる第３のゲート導体１５１Ａと第３のゲート絶縁膜１６１Ａと、および第４のゲートトレンチ１７２に備わる第４のゲート導体１５２Ａと第４のゲート絶縁膜１６２Ａと、を有する構成の例となっている。
ここでは、実施形態２に係るトランジスタ１０Ａについて、トランジスタ１０と同様の構成要素については、既に説明済みであるとして同じ符号を振ってその詳細な説明を省略し、トランジスタ１０との相違点を中心に説明する。
図１３に本実施形態２におけるトランジスタ１０Ａの形状の模式図を示す。図１３はトランジスタ１０Ａの一部をＸＺ平面で断面視したときの模式図であり、第１のソース電極１１など、層間絶縁層３４より上部の構成物と、半導体基板３２を含む下部の構成物については図示を省略している。
本実施形態２における実施形態１との違いは、第３のゲート絶縁膜１６１Ａと第４のゲート絶縁膜１６２Ａの形状に差異があるところである。特に第４のゲート絶縁膜１６２Ａは、第４のゲートトレンチ１７２の底部側が、当該第４のゲートトレンチ１７２の上部側の第４のゲート絶縁膜１６２Ａに比べて厚くなっている。
実施形態１でも説明したように、第４のゲートトレンチ１７２は相対的に深いトレンチであるため、先端中央の電界強度が増大する。仮に第４のゲート絶縁膜１６２Ａが極端に薄いと、増大する電界強度に構造が耐え切れず、ドレイン－ゲート間で電流がリークする箇所を生じてしまう恐れがある。このため特に電界強度が増大する箇所である第４のゲートトレンチ１７２の先端を広く覆うように、第４のゲート絶縁膜１６２Ａを、第４のゲートトレンチ１７２の底部側だけ厚く設置しておくと好ましい。
図１３では、第４のゲート絶縁膜１６２Ａが、第４のゲートトレンチ１７２の底部側で一様に厚い構成を例示しているが、本実施形態２の効果を得るのは、図１３の形状に限るものではない。第４のゲート絶縁膜１６２Ａは、第４のゲートトレンチ１７２の形状に沿って一部の側面と底部側だけ厚くなるように設置されていてもよく、また厚くなっている部分は異なる材料の絶縁膜の多層構成になっていてもよい。
また第３のゲート絶縁膜１６１Ａは図１３に示すとおり、実施形態１における第３のゲート絶縁膜１６１と同様、厚さが第３のゲートトレンチ１７１の側面でも底部でも変わらず一定でもよい。これは第３のゲートトレンチ１７１の先端に生じる電界強度は過度に増大しないので、第３のゲート絶縁膜１６１Ａを厚くして備える必要がないためである。したがって、相対的に増大する電界強度への耐性を高める必要のある第４のゲート絶縁膜１６２Ａでは、第３のゲート絶縁膜１６１Ａに比べて厚い部分を有することが望ましい。特に、第４のゲートトレンチの底部側で、第４のゲート絶縁膜１６２Ａが厚く設置されることが望ましい。
しかし第３のゲートトレンチ１７１と第４のゲートトレンチ１７２の深さの差や、間隔、設置数の相対的な関係によっては、第３のゲートトレンチ１７１の先端における電界強度がある程度増大する場合もある。そのような場合には、第４のゲート絶縁膜１６２Ａと同様に、第３のゲート絶縁膜１６１Ａにおいても底部側が厚膜化されていてもよい。このとき、第３のゲート絶縁膜１６１Ａと第４のゲート絶縁膜１６２Ａは同等の厚さが設置されていてもよいし、第４のゲート絶縁膜１６２Ａの方が相対的に厚くなるように設置されていてもよい。
（実施形態３）
以下、実施形態１に係る半導体装置１におけるトランジスタ１０から、一部の構成が変更されて構成される実施形態３に係る半導体装置１のトランジスタ１０Ｂについて説明する。
トランジスタ１０は、低濃度不純物層３３が１層で構成される例であった。これに対して、実施形態３に係るトランジスタ１０Ｂは、実施形態３に係るトランジスタ１０Ｂにおいて、２層構成の低濃度不純物層３３Ｂを有する構成の例となっている。
ここでは、実施形態３に係るトランジスタ１０Ｂについて、トランジスタ１０と同様の構成要素については、既に説明済みであるとして同じ符号を振ってその詳細な説明を省略し、トランジスタ１０との相違点を中心に説明する。
図１４に本実施形態３におけるトランジスタ１０Ｂの形状の模式図を示す。図１４はトランジスタ１０Ｂの一部をＸＺ平面で断面視したときの模式図であり、第１のソース電極１１など、層間絶縁層３４より上部の構成物と、半導体基板３２を含む下部の構成物については図示を省略している。
図１４に示すように、トランジスタ１０Ｂの低濃度不純物層３３Ｂは２層構成である。低濃度不純物層３３Ｂは、不図示の半導体基板３２上に、まず第２の低濃度不純物層３３２が積層され、さらにその上部に第１の低濃度不純物層３３１が積層されて成る。
第１の低濃度不純物層３３１は、第２の低濃度不純物層３３２に比べて低い抵抗率を示す層であり、第２の低濃度不純物層３３２は、第１の低濃度不純物層３３１に比べて高い抵抗率を示す層である。例えば低濃度不純物層３３Ｂ内部で不純物濃度を比較した場合、第１の低濃度不純物層３３１における第１導電型の不純物の濃度の方が、第２の低濃度不純物層３３２における第１導電型の不純物の濃度に比べて高い。
また本実施形態３では、第３のゲートトレンチ１７１の先端が、第１の低濃度不純物層３３１の内部に到達するように形成されている。さらに第３のゲートトレンチ１７１の先端は、第１の低濃度不純物層３３１を貫通して第２の低濃度不純物層３３２に到達するようには形成されていない。また第４のゲートトレンチ１７２の先端が、第２の低濃度不純物層３３２の内部に到達するように形成されている。さらに第４のゲートトレンチ１７２の先端は、第２の低濃度不純物層３３２を貫通して半導体基板３２に到達するようには形成されていない。
上記のように第３のゲートトレンチ１７１の先端が第１の低濃度不純物層３３１の内部におさまるように設置すると、第３のゲートトレンチ１７１によって形成される導通チャネルを経由する主電流は、半導体基板３２へ至るのに、第３のゲートトレンチ１７１の直下にある第１の低濃度不純物層３３１と第２の低濃度不純物層３３２を経由する。第１の低濃度不純物層３３１は相対的に低い抵抗率であるので、低濃度不純物層３３を流れる主電流の抵抗を低減することができる。
一方、第１の低濃度不純物層３３１が相対的に低い抵抗率であると、第３のゲートトレンチ１７１の先端付近に生じる電界強度は増大することになる。しかし、本開示の構造によれば第４のゲートトレンチ１７２が備わることで、第３のゲートトレンチ１７１の先端付近の電界強度はもともと低減されている。このため電界強度の増大は一定程度相殺することができる。第３のゲートトレンチ１７１の先端付近の電界強度の増減への影響と、第１の低濃度不純物層３３１を流れる電流の抵抗への影響とを共に加味して第１の低濃度不純物層３３１の抵抗率または厚さは適切に選択することができる。
第４のゲートトレンチ１７２の先端を第２の低濃度不純物層３３２の内部におさまるように設置すると、第２の低濃度不純物層３３２が相対的に高い抵抗率であるため、第４のゲートトレンチ１７２の先端付近に生じる電界強度を低減することができる。この効果は、本開示の構造が第３のゲートトレンチ１７１の先端付近の電界強度を低減するのに対して、第４のゲートトレンチ１７２の先端付近の電界強度がもともと増大する副作用を軽減するのに都合がよい。
一方、第４のゲートトレンチ１７２によって形成される導通チャネルを経由する主電流は、半導体基板３２へ至るのに、第４のゲートトレンチ１７２の直下にある第２の低濃度不純物層３３２を経由する。第２の低濃度不純物層３３２は相対的に高い抵抗率であるので、低濃度不純物層３３を流れる主電流の抵抗は増大するものの、本開示の構造では第４のゲートトレンチ１７２は相対的に深く形成されるので、主電流が第２の低濃度不純物層３３２を流れる距離は過度に大きくせずに済ませられる。
上記のように、本実施形態３では低濃度不純物層３３Ｂを適切に２段構成にすることで、本開示において生じる第３のゲートトレンチ１７１と第４のゲートトレンチ１７２に関する、それぞれの副作用を軽減することができる。
（補足）
以上、本開示の一態様に係る半導体装置について、実施形態に基づいて説明したが、本開示は、これらの実施形態に限定されるものではない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形をこれらの実施形態に施したものや、異なる変形例における構成要素を組み合わせて構築される形態も、本開示の１つまたは複数の態様の範囲内に含まれてもよい。
また本開示では縦型電界効果トランジスタの構造について、まずデュアル構成を例にとって説明し、第１のトランジスタのゲートトレンチを第１のゲートトレンチとし、第２のトランジスタのゲートトレンチを第２のゲートトレンチとした。混乱を避けるため本開示においては一貫して、相対的に浅いゲートトレンチのことを第３のゲートトレンチとし、相対的に深いゲートトレンチのことを第４のゲートトレンチとして説明したが、本開示の効果を得られる縦型電界効果トランジスタの構造はデュアル構成に限らない。したがって第１のトランジスタと第２のトランジスタを必ずしも区別する必要はなく、第３のゲートトレンチを第１のゲートトレンチと言い換え、第４のゲートトレンチを第２のゲートトレンチと言い換えても差し支えない。
本願発明に係る縦型電界効果トランジスタを備える半導体装置は、電流経路の導通状態を制御する装置として広く利用できる。
１ 半導体装置
１０、１０Ａ、１０Ｂ トランジスタ（第１の縦型電界効果トランジスタ）
１１ 第１のソース電極
１２、１３、２２、２３ 部分
１４ 第１のソース領域
１５ 第１のゲート導体
１６ 第１のゲート絶縁膜
１７ 第１のゲートトレンチ
１８ 第１のボディ領域
１８Ａ 第１の接続部
１９ 第１のゲート電極
２０ トランジスタ（第２の縦型電界効果トランジスタ）
２１ 第２のソース電極
２４ 第２のソース領域
２５ 第２のゲート導体
２６ 第２のゲート絶縁膜
２７ 第２のゲートトレンチ
２８ 第２のボディ領域
２８Ａ 第２の接続部
２９ 第２のゲート電極
３０ 金属層
３２ 半導体基板
３３、３３Ｂ 低濃度不純物層（ドリフト層）
３４ 層間絶縁層
３５ パッシベーション層
３６ マスク層
４０ 半導体層
９０ 境界線
１１２ 第１の活性領域
１１６ 第１のソース電極パッド
１１９ 第１のゲート電極パッド
１２２ 第２の活性領域
１２６ 第２のソース電極パッド
１２９ 第２のゲート電極パッド
１５１、１５１Ａ 第３のゲート導体
１５２、１５２Ａ 第４のゲート導体
１６１、１６１Ａ 第３のゲート絶縁膜
１６２、１６２Ａ 第４のゲート絶縁膜
１７１ 第３のゲートトレンチ
１７２ 第４のゲートトレンチ
３３１ 第１の低濃度不純物層
３３２ 第２の低濃度不純物層

Claims (5)

  1. フェイスダウン実装が可能なチップサイズパッケージ型の半導体装置であって、
    第１導電型の不純物を含む前記第１導電型の半導体基板と、
    前記半導体基板上に接して形成され、前記半導体基板の前記第１導電型の不純物の濃度より低い濃度の前記第１導電型の不純物を含む前記第１導電型の低濃度不純物層と、
    前記低濃度不純物層に形成された前記第１導電型と異なる第２導電型のボディ領域と、
    前記ボディ領域に形成された前記第１導電型のソース領域と、
    前記ボディ領域および前記ソース領域と電気的に接続されたソース電極と、
    前記低濃度不純物層上面から、前記ボディ領域を貫通して前記低濃度不純物層の一部までの深さに形成され、前記ソース領域と接触する部分を有し、前記低濃度不純物層の上面と平行な第１の方向に延在する第１のゲートトレンチと、
    前記低濃度不純物層上面から、前記ボディ領域を貫通して前記第１のゲートトレンチよりも深く形成され、前記ソース領域と接触する部分を有し、前記第１の方向に延在する第２のゲートトレンチと、
    前記第１のゲートトレンチの内部に形成された第１のゲート絶縁膜と、前記第１のゲート絶縁膜上に形成された第１のゲート導体と、
    前記第２のゲートトレンチの内部に形成された第２のゲート絶縁膜と、前記第２のゲート絶縁膜上に形成された第２のゲート導体と、を有する縦型電界効果トランジスタであり、
    前記第１のゲート導体と前記第２のゲート導体とは同電位であって、
    前記第１のゲートトレンチの本数をｎ（ｎは１以上の整数）とすると、前記第２のゲートトレンチの本数は２以上ｎ＋１以下であり、
    前記低濃度不純物層の上面と平行で前記第１の方向に直交する第２の方向において、前記第１のゲートトレンチと前記第２のゲートトレンチとが設置される領域の最端は前記第２のゲートトレンチが設置され、
    前記第２の方向において、前記第１のゲートトレンチと前記第２のゲートトレンチとが設置される領域は、最隣接して対を成す前記第２のゲートトレンチが、その間に１以上の前記第１のゲートトレンチを挟む構造を単位構造として、前記単位構造が周期的に設置されて成り、
    前記単位構造の最端に設置される前記第２のゲートトレンチは、隣接する前記単位構造同士で共有されており、
    前記第１のゲートトレンチと前記第２のゲートトレンチとは、前記第２の方向において、各々１つずつ交互に設置され、
    前記第２の方向における前記第１のゲートトレンチと前記第２のゲートトレンチとの間隔は一定であり、
    前記第１のゲートトレンチの深さと前記第２のゲートトレンチの深さとの差は１６０ｎｍ以上である
    半導体装置。
  2. フェイスダウン実装が可能なチップサイズパッケージ型の半導体装置であって、
    第１導電型の不純物を含む前記第１導電型の半導体基板と、
    前記半導体基板上に接して形成され、前記半導体基板の前記第１導電型の不純物の濃度より低い濃度の前記第１導電型の不純物を含む前記第１導電型の低濃度不純物層と、
    前記低濃度不純物層に形成された前記第１導電型と異なる第２導電型のボディ領域と、
    前記ボディ領域に形成された前記第１導電型のソース領域と、
    前記ボディ領域および前記ソース領域と電気的に接続されたソース電極と、
    前記低濃度不純物層上面から、前記ボディ領域を貫通して前記低濃度不純物層の一部までの深さに形成され、前記ソース領域と接触する部分を有し、前記低濃度不純物層の上面と平行な第１の方向に延在する第１のゲートトレンチと、
    前記低濃度不純物層上面から、前記ボディ領域を貫通して前記第１のゲートトレンチよりも深く形成され、前記ソース領域と接触する部分を有し、前記第１の方向に延在する第２のゲートトレンチと、
    前記第１のゲートトレンチの内部に形成された第１のゲート絶縁膜と、前記第１のゲート絶縁膜上に形成された第１のゲート導体と、
    前記第２のゲートトレンチの内部に形成された第２のゲート絶縁膜と、前記第２のゲート絶縁膜上に形成された第２のゲート導体と、を有する縦型電界効果トランジスタであり、
    前記第１のゲート導体と前記第２のゲート導体とは同電位であって、
    前記第１のゲートトレンチの本数をｎ（ｎは１以上の整数）とすると、前記第２のゲートトレンチの本数は２以上ｎ＋１以下であり、
    前記低濃度不純物層の上面と平行で前記第１の方向に直交する第２の方向において、前記第１のゲートトレンチと前記第２のゲートトレンチとが設置される領域の最端は前記第２のゲートトレンチが設置され、
    前記第２の方向において、前記第１のゲートトレンチと前記第２のゲートトレンチとが設置される領域は、最隣接して対を成す前記第２のゲートトレンチが、その間に１以上の前記第１のゲートトレンチを挟む構造を単位構造として、前記単位構造が周期的に設置されて成り、
    前記単位構造の最端に設置される前記第２のゲートトレンチは、隣接する前記単位構造同士で共有されており、
    前記第２のゲート絶縁膜は、前記第１のゲート絶縁膜よりも、厚い部分を有する
    半導体装置。
  3. 前記第２のゲートトレンチの下部における前記第２のゲート絶縁膜の厚さは、当該第２のゲートトレンチの上部における前記第２のゲート絶縁膜の厚さよりも厚い部分がある
    請求項２に記載の半導体装置。
  4. フェイスダウン実装が可能なチップサイズパッケージ型の半導体装置であって、
    第１導電型の不純物を含む前記第１導電型の半導体基板と、
    前記半導体基板上に接して形成され、前記半導体基板の前記第１導電型の不純物の濃度より低い濃度の前記第１導電型の不純物を含む前記第１導電型の低濃度不純物層と、
    前記低濃度不純物層に形成された前記第１導電型と異なる第２導電型のボディ領域と、
    前記ボディ領域に形成された前記第１導電型のソース領域と、
    前記ボディ領域および前記ソース領域と電気的に接続されたソース電極と、
    前記低濃度不純物層上面から、前記ボディ領域を貫通して前記低濃度不純物層の一部までの深さに形成され、前記ソース領域と接触する部分を有し、前記低濃度不純物層の上面と平行な第１の方向に延在する第１のゲートトレンチと、
    前記低濃度不純物層上面から、前記ボディ領域を貫通して前記第１のゲートトレンチよりも深く形成され、前記ソース領域と接触する部分を有し、前記第１の方向に延在する第２のゲートトレンチと、
    前記第１のゲートトレンチの内部に形成された第１のゲート絶縁膜と、前記第１のゲート絶縁膜上に形成された第１のゲート導体と、
    前記第２のゲートトレンチの内部に形成された第２のゲート絶縁膜と、前記第２のゲート絶縁膜上に形成された第２のゲート導体と、を有する縦型電界効果トランジスタであり、
    前記第１のゲート導体と前記第２のゲート導体とは同電位であって、
    前記第１のゲートトレンチの本数をｎ（ｎは１以上の整数）とすると、前記第２のゲートトレンチの本数は２以上ｎ＋１以下であり、
    前記低濃度不純物層の上面と平行で前記第１の方向に直交する第２の方向において、前記第１のゲートトレンチと前記第２のゲートトレンチとが設置される領域の最端は前記第２のゲートトレンチが設置され、
    前記第２の方向において、前記第１のゲートトレンチと前記第２のゲートトレンチとが設置される領域は、最隣接して対を成す前記第２のゲートトレンチが、その間に１以上の前記第１のゲートトレンチを挟む構造を単位構造として、前記単位構造が周期的に設置されて成り、
    前記単位構造の最端に設置される前記第２のゲートトレンチは、隣接する前記単位構造同士で共有されており、
    前記低濃度不純物層は、上面側から、前記第１導電型の不純物濃度が相対的に低い第１の低濃度不純物層と、前記第１導電型の不純物濃度が相対的に高い第２の低濃度不純物層とが積層されて成り、
    前記第１のゲートトレンチの先端は前記第１の低濃度不純物層の内部にあり、
    前記第２のゲートトレンチの先端は前記第２の低濃度不純物層の内部にある
    半導体装置。
  5. 前記第１のゲートトレンチと前記第２のゲートトレンチとは、前記第２の方向において、各々１つずつ交互に設置され、
    前記第２の方向における前記第１のゲートトレンチと前記第２のゲートトレンチとの間隔は一定である
    請求項２から請求項４のいずれか１項に記載の半導体装置。
JP2023544601A 2022-02-24 2023-02-10 半導体装置 Active JP7393593B1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202263313320P 2022-02-24 2022-02-24
US63/313,320 2022-02-24
PCT/JP2023/004664 WO2023162735A1 (ja) 2022-02-24 2023-02-10 半導体装置

Publications (3)

Publication Number Publication Date
JPWO2023162735A1 JPWO2023162735A1 (ja) 2023-08-31
JP7393593B1 true JP7393593B1 (ja) 2023-12-06
JPWO2023162735A5 JPWO2023162735A5 (ja) 2024-01-31

Family

ID=87765761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023544601A Active JP7393593B1 (ja) 2022-02-24 2023-02-10 半導体装置

Country Status (5)

Country Link
US (1) US20240332416A1 (ja)
JP (1) JP7393593B1 (ja)
CN (1) CN118056281A (ja)
TW (1) TWI838119B (ja)
WO (1) WO2023162735A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012059943A (ja) * 2010-09-09 2012-03-22 Toshiba Corp 半導体装置
JP2013214696A (ja) * 2012-03-05 2013-10-17 Denso Corp 半導体装置およびその製造方法
US20140264432A1 (en) * 2013-03-12 2014-09-18 Infineon Technologies Ag Semiconductor Device
WO2018123799A1 (ja) * 2016-12-27 2018-07-05 パナソニックＩｐマネジメント株式会社 半導体装置
JP2018182240A (ja) * 2017-04-21 2018-11-15 三菱電機株式会社 半導体スイッチング素子及びその製造方法
JP2019186318A (ja) * 2018-04-05 2019-10-24 三菱電機株式会社 半導体装置および電力変換装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220352145A1 (en) * 2019-08-02 2022-11-03 Rohm Co., Ltd. Semiconductor device
JP7330092B2 (ja) * 2019-12-25 2023-08-21 三菱電機株式会社 半導体装置
US10910478B1 (en) * 2020-03-04 2021-02-02 Shuming Xu Metal-oxide-semiconductor field-effect transistor having enhanced high-frequency performance
US11222892B2 (en) * 2020-06-15 2022-01-11 Taiwan Semiconductor Manufacturing Co., Ltd. Backside power rail and methods of forming the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012059943A (ja) * 2010-09-09 2012-03-22 Toshiba Corp 半導体装置
JP2013214696A (ja) * 2012-03-05 2013-10-17 Denso Corp 半導体装置およびその製造方法
US20140264432A1 (en) * 2013-03-12 2014-09-18 Infineon Technologies Ag Semiconductor Device
WO2018123799A1 (ja) * 2016-12-27 2018-07-05 パナソニックＩｐマネジメント株式会社 半導体装置
JP2018182240A (ja) * 2017-04-21 2018-11-15 三菱電機株式会社 半導体スイッチング素子及びその製造方法
JP2019186318A (ja) * 2018-04-05 2019-10-24 三菱電機株式会社 半導体装置および電力変換装置

Also Published As

Publication number Publication date
TWI838119B (zh) 2024-04-01
WO2023162735A1 (ja) 2023-08-31
CN118056281A (zh) 2024-05-17
US20240332416A1 (en) 2024-10-03
TW202349707A (zh) 2023-12-16
JPWO2023162735A1 (ja) 2023-08-31

Similar Documents

Publication Publication Date Title
US12080707B2 (en) Semiconductor device
US10573732B2 (en) Semiconductor device
CN107996003B (zh) 绝缘栅开关器件及其制造方法
US9589952B2 (en) Reverse conducting IGBT
US8624347B2 (en) Schottky barrier diode
US9960165B2 (en) Semiconductor device having adjacent IGBT and diode regions with a shifted boundary plane between a collector region and a cathode region
US10636786B2 (en) Semiconductor device
US11888057B2 (en) Semiconductor device
US9437727B2 (en) Semiconductor element including active region, low resistance layer and vertical drift portion
US20200295150A1 (en) Semiconductor device
JP2002134748A (ja) 超接合半導体素子
US20120068258A1 (en) Semiconductor device and method for manufacturing same
JP2019087611A (ja) スイッチング素子とその製造方法
US11404411B2 (en) Semiconductor device having alternately arranged IGBT regions and diode regions
TWI741185B (zh) 半導體裝置及半導體裝置之製造方法
US20220416064A1 (en) Semiconductor device
JP2019096794A (ja) 半導体装置
US11276771B2 (en) Semiconductor device
JP7393593B1 (ja) 半導体装置
KR102434890B1 (ko) 반도체 장치
JP7486399B2 (ja) 半導体装置および半導体装置の製造方法
JP2005150348A (ja) 半導体装置
JP5023423B2 (ja) 縦型絶縁ゲート型電界効果トランジスタおよびその製造方法
JP2022184484A (ja) 半導体装置
JP2022182508A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230724

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230724

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20230724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231124

R150 Certificate of patent or registration of utility model

Ref document number: 7393593

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150