JP2013214696A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2013214696A JP2013214696A JP2012126006A JP2012126006A JP2013214696A JP 2013214696 A JP2013214696 A JP 2013214696A JP 2012126006 A JP2012126006 A JP 2012126006A JP 2012126006 A JP2012126006 A JP 2012126006A JP 2013214696 A JP2013214696 A JP 2013214696A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- layer
- base layer
- drift layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 230000008878 coupling Effects 0.000 claims description 35
- 238000010168 coupling process Methods 0.000 claims description 35
- 238000005859 coupling reaction Methods 0.000 claims description 35
- 238000005530 etching Methods 0.000 claims description 33
- 230000001681 protective effect Effects 0.000 claims description 4
- 230000005684 electric field Effects 0.000 abstract description 17
- 230000008859 change Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 214
- 238000000034 method Methods 0.000 description 10
- 239000000758 substrate Substances 0.000 description 10
- 239000002344 surface layer Substances 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
Abstract
【解決手段】トレンチ5を、ベース層4の表面に開口部を有する第1トレンチ5aと、第1トレンチ5aと連通し、対向する側壁の間隔が第1トレンチ5aの対向する側壁の間隔より長くされていると共に底部がドリフト層3に位置する第2トレンチ5bとにより構成する。そして、第1トレンチ5aと第2トレンチ5bとの結合部5cに丸みを設ける。これによれば、第1トレンチ5aと第2トレンチ5bとの結合部5cの近傍に大きな電界集中が発生することを抑制することができる。また、電子がチャネル領域からドリフト層3に供給される際、電子の流れ方向が結合部5cの近傍で急峻に変化することを抑制することができる。このため、オン抵抗の低減を図ることができる。
【選択図】図1
Description
本発明の第1実施形態について図面を参照しつつ説明する。図1に示されるように、P+型のコレクタ層1を形成する半導体基板の主表面上には、N+型のバッファ層2が形成されている。このバッファ層2は、必ずしも必要なものではないが、空乏層の広がりを防ぐことで耐圧と定常損失の性能向上を図るために備えられている。
本発明の第2実施形態について説明する。本実施形態は、第1実施形態に対して第2トレンチ5bの形状を変更したものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。
本発明の第3実施形態について説明する。本実施形態は、第2実施形態に対して第2トレンチ5bに形成されるゲート絶縁膜6を熱酸化により形成して第1トレンチ5aに形成されるゲート絶縁膜6より厚くしたものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。
本発明の第4実施形態について説明する。本実施形態は、第1実施形態に対してトレンチ5の深さを異ならせたものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。
本発明の第5実施形態について説明する。本実施形態は、第1実施形態に対してトレンチ5を格子状に形成したものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。
上記各実施形態では、第1導電型をN型とし、第2導電型をP型とした例について説明したが、第1導電型をP型とし、第2導電型をN型とすることもできる。
3 ドリフト層
4 ベース層
5 トレンチ
5a 第1トレンチ
5b 第2トレンチ
6 ゲート絶縁膜
7 ゲート電極
8 エミッタ層
11 エミッタ電極
12 コレクタ電極
Claims (7)
- 第1導電型のドリフト層(3)と、
前記ドリフト層の表面側に形成された第2導電型のベース層(4)と、
前記ベース層を貫通して前記ドリフト層に達し、所定方向に延設された複数のトレンチ(5)と、
前記複数のトレンチの壁面にそれぞれ形成されたゲート絶縁膜(6)と、
前記ゲート絶縁膜上にそれぞれ形成されたゲート電極(7)と、
前記ベース層の表層部であって、前記トレンチの側部に形成された第1導電型のエミッタ層(8)と、
前記ドリフト層を挟んで前記エミッタ層と離間して配置された第2導電型のコレクタ層(1)と、
前記ベース層および前記エミッタ層と電気的に接続されるエミッタ電極(11)と、
前記コレクタ層と電気的に接続されるコレクタ電極(12)と、を備え、
前記トレンチは、前記ベース層の表面に開口部を有する第1トレンチ(5a)と、前記第1トレンチと連通し、対向する側壁の間隔が前記第1トレンチの対向する側壁の間隔より長くされていると共に底部が前記ドリフト層に位置する第2トレンチ(5b)とを有し、前記第1トレンチと前記第2トレンチとの結合部(5c)は丸みを帯びていることを特徴とする半導体装置。 - 前記第2トレンチは、前記底部が丸みを帯びていることを特徴とする請求項1に記載の半導体装置。
- 前記第2トレンチは、前記結合部と前記底部との間の側壁が丸みを帯びていることを特徴とする請求項1または2に記載の半導体装置。
- 前記トレンチは、前記第2トレンチが前記ベース層から前記ドリフト層に渡って形成され、前記結合部が前記ベース層内に位置していることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置。
- 前記ドリフト層のうち前記第2トレンチと接する部分には、パイルアップ層(15)が形成されていることを特徴とする請求項1ないし4のいずれか1つに記載の半導体装置。
- 第1導電型のドリフト層(3)と、
前記ドリフト層の表面側に形成された第2導電型のベース層(4)と、
前記ベース層を貫通して前記ドリフト層に達し、所定方向に延設された複数のトレンチ(5)と、
前記複数のトレンチの壁面にそれぞれ形成されたゲート絶縁膜(6)と、
前記ゲート絶縁膜上にそれぞれ形成されたゲート電極(7)と、
前記ベース層の表層部であって、前記トレンチの側部に形成された第1導電型のエミッタ層(8)と、
前記ドリフト層を挟んで前記エミッタ層と離間して配置された第2導電型のコレクタ層(1)と、
前記ベース層および前記エミッタ層と電気的に接続されるエミッタ電極(11)と、
前記コレクタ層と電気的に接続されるコレクタ電極(12)と、を備え、
前記トレンチは、前記ベース層の表面に開口部を有する第1トレンチ(5a)と、前記第1トレンチと連通し、対向する側壁の間隔が前記第1トレンチの対向する側壁の間隔より長くされていると共に底部が前記ドリフト層に位置する第2トレンチ(5b)とを有し、前記第1トレンチと前記第2トレンチとの結合部(5c)は丸みを帯びている半導体装置の製造方法であって、
前記ドリフト層の表面側に前記ベース層を形成する工程と、
異方性エッチングにより前記ベース層に前記第1トレンチを形成する工程と、
前記第1トレンチの内壁表面に保護膜(14)を形成する工程と、
前記第1トレンチの底面に配置された前記保護膜を除去する工程と、
等方性エッチングを含む工程を行い、前記第1トレンチと連通し、前記結合部が丸みを帯びている前記第2トレンチを形成することにより、前記トレンチを形成する工程と、
前記トレンチの内壁表面に前記ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に前記ゲート電極を形成する工程と、を行うことを特徴とする半導体装置の製造方法。 - 前記第2トレンチを形成する工程では、異方性エッチングを行って前記第1トレンチと連通する第3トレンチ(5d)を形成する工程と、前記第3トレンチに対して等方性エッチングを行って対向する側壁の間隔を長くして前記第2トレンチを形成する工程と、を行うことを特徴とする請求項6に記載の半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012126006A JP5825201B2 (ja) | 2012-03-05 | 2012-06-01 | 半導体装置およびその製造方法 |
DE201311001287 DE112013001287T5 (de) | 2012-03-05 | 2013-03-04 | Halbleitervorrichtung und Herstellungsverfahren hierfür |
US14/381,238 US20150115314A1 (en) | 2012-03-05 | 2013-03-04 | Semiconductor device and manufacturing method of the same |
PCT/JP2013/001332 WO2013132825A1 (ja) | 2012-03-05 | 2013-03-04 | 半導体装置およびその製造方法 |
CN201380012757.6A CN104160512B (zh) | 2012-03-05 | 2013-03-04 | 半导体装置及其制造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012048006 | 2012-03-05 | ||
JP2012048006 | 2012-03-05 | ||
JP2012126006A JP5825201B2 (ja) | 2012-03-05 | 2012-06-01 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013214696A true JP2013214696A (ja) | 2013-10-17 |
JP5825201B2 JP5825201B2 (ja) | 2015-12-02 |
Family
ID=49116321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012126006A Expired - Fee Related JP5825201B2 (ja) | 2012-03-05 | 2012-06-01 | 半導体装置およびその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20150115314A1 (ja) |
JP (1) | JP5825201B2 (ja) |
CN (1) | CN104160512B (ja) |
DE (1) | DE112013001287T5 (ja) |
WO (1) | WO2013132825A1 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9178050B2 (en) | 2011-09-27 | 2015-11-03 | Denso Corporation | Load-short-circuit-tolerant semiconductor device having trench gates |
WO2016042955A1 (ja) * | 2014-09-17 | 2016-03-24 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
WO2017038296A1 (ja) * | 2015-09-03 | 2017-03-09 | 株式会社デンソー | 半導体装置 |
JP2020035912A (ja) * | 2018-08-30 | 2020-03-05 | トヨタ自動車株式会社 | 半導体装置 |
WO2021261397A1 (ja) * | 2020-06-26 | 2021-12-30 | ローム株式会社 | 半導体装置 |
WO2023162735A1 (ja) * | 2022-02-24 | 2023-08-31 | ヌヴォトンテクノロジージャパン株式会社 | 半導体装置 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106960786A (zh) * | 2016-01-08 | 2017-07-18 | 常州中明半导体技术有限公司 | 一种增大沟槽的底部和顶部曲率半径的工艺 |
JP6737193B2 (ja) * | 2017-01-25 | 2020-08-05 | 株式会社デンソー | 半導体装置の製造方法 |
US10522620B2 (en) * | 2018-02-02 | 2019-12-31 | Kabushiki Kaisha Toshiba | Semiconductor device having a varying length conductive portion between semiconductor regions |
US11114528B2 (en) * | 2018-03-29 | 2021-09-07 | Infineon Technologies Austria Ag | Power transistor with dV/dt controllability and tapered mesas |
JP6996461B2 (ja) * | 2018-09-11 | 2022-01-17 | 株式会社デンソー | 半導体装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11195784A (ja) * | 1997-12-26 | 1999-07-21 | Toyota Central Res & Dev Lab Inc | 絶縁ゲート形半導体素子 |
JP2001244325A (ja) * | 2000-02-28 | 2001-09-07 | Denso Corp | 半導体装置の製造方法及び絶縁ゲート型パワー素子 |
JP2002237593A (ja) * | 2001-02-09 | 2002-08-23 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置の製造方法 |
JP2006324488A (ja) * | 2005-05-19 | 2006-11-30 | Nec Electronics Corp | 半導体装置及びその製造方法 |
JP2008060138A (ja) * | 2006-08-29 | 2008-03-13 | Mitsubishi Electric Corp | 電力用半導体装置およびその製造方法 |
JP2010258252A (ja) * | 2009-04-27 | 2010-11-11 | Renesas Electronics Corp | 半導体装置の製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1179853A1 (en) * | 1994-09-16 | 2002-02-13 | Kabushiki Kaisha Toshiba | High breakdown voltage semiconductor device |
JP3307785B2 (ja) * | 1994-12-13 | 2002-07-24 | 三菱電機株式会社 | 絶縁ゲート型半導体装置 |
JP4363736B2 (ja) * | 2000-03-01 | 2009-11-11 | 新電元工業株式会社 | トランジスタ及びその製造方法 |
DE102007003812B4 (de) * | 2007-01-25 | 2011-11-17 | Infineon Technologies Ag | Halbleiterbauelement mit Trench-Gate und Verfahren zur Herstellung |
-
2012
- 2012-06-01 JP JP2012126006A patent/JP5825201B2/ja not_active Expired - Fee Related
-
2013
- 2013-03-04 DE DE201311001287 patent/DE112013001287T5/de not_active Withdrawn
- 2013-03-04 US US14/381,238 patent/US20150115314A1/en not_active Abandoned
- 2013-03-04 WO PCT/JP2013/001332 patent/WO2013132825A1/ja active Application Filing
- 2013-03-04 CN CN201380012757.6A patent/CN104160512B/zh not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11195784A (ja) * | 1997-12-26 | 1999-07-21 | Toyota Central Res & Dev Lab Inc | 絶縁ゲート形半導体素子 |
JP2001244325A (ja) * | 2000-02-28 | 2001-09-07 | Denso Corp | 半導体装置の製造方法及び絶縁ゲート型パワー素子 |
JP2002237593A (ja) * | 2001-02-09 | 2002-08-23 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置の製造方法 |
JP2006324488A (ja) * | 2005-05-19 | 2006-11-30 | Nec Electronics Corp | 半導体装置及びその製造方法 |
JP2008060138A (ja) * | 2006-08-29 | 2008-03-13 | Mitsubishi Electric Corp | 電力用半導体装置およびその製造方法 |
JP2010258252A (ja) * | 2009-04-27 | 2010-11-11 | Renesas Electronics Corp | 半導体装置の製造方法 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9178050B2 (en) | 2011-09-27 | 2015-11-03 | Denso Corporation | Load-short-circuit-tolerant semiconductor device having trench gates |
WO2016042955A1 (ja) * | 2014-09-17 | 2016-03-24 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JPWO2016042955A1 (ja) * | 2014-09-17 | 2017-04-27 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
US9941397B2 (en) | 2014-09-17 | 2018-04-10 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
WO2017038296A1 (ja) * | 2015-09-03 | 2017-03-09 | 株式会社デンソー | 半導体装置 |
JP2017050471A (ja) * | 2015-09-03 | 2017-03-09 | 株式会社デンソー | 半導体装置 |
JP2020035912A (ja) * | 2018-08-30 | 2020-03-05 | トヨタ自動車株式会社 | 半導体装置 |
JP7099191B2 (ja) | 2018-08-30 | 2022-07-12 | 株式会社デンソー | 半導体装置の製造方法 |
WO2021261397A1 (ja) * | 2020-06-26 | 2021-12-30 | ローム株式会社 | 半導体装置 |
WO2023162735A1 (ja) * | 2022-02-24 | 2023-08-31 | ヌヴォトンテクノロジージャパン株式会社 | 半導体装置 |
JP7393593B1 (ja) | 2022-02-24 | 2023-12-06 | ヌヴォトンテクノロジージャパン株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20150115314A1 (en) | 2015-04-30 |
JP5825201B2 (ja) | 2015-12-02 |
CN104160512A (zh) | 2014-11-19 |
DE112013001287T5 (de) | 2014-12-24 |
CN104160512B (zh) | 2017-08-11 |
WO2013132825A1 (ja) | 2013-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5825201B2 (ja) | 半導体装置およびその製造方法 | |
JP6048317B2 (ja) | 炭化珪素半導体装置 | |
JP5732790B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP5246302B2 (ja) | 半導体装置 | |
JP6354525B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP5884617B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2017162909A (ja) | 半導体装置 | |
JP6617657B2 (ja) | 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法 | |
US20190035883A1 (en) | Method for manufacturing compound semiconductor device and compound semiconductor device | |
JP2012043890A (ja) | 半導体装置 | |
JP5767857B2 (ja) | トレンチ型mosfet及びその製造方法 | |
JP2012169386A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2012054532A (ja) | 横型ダイオードを有する半導体装置 | |
WO2013179589A1 (ja) | 半導体装置 | |
JP6028807B2 (ja) | 半導体装置及びその製造方法 | |
JP2013058575A (ja) | 半導体装置及びその製造方法 | |
JP2015079894A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2011204935A (ja) | 半導体装置とその製造方法 | |
JP2013182935A (ja) | 半導体装置およびその製造方法 | |
JP2011176027A (ja) | 半導体素子および半導体素子の製造方法 | |
WO2016027721A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2017162969A (ja) | 半導体装置 | |
JP2012160601A (ja) | 半導体装置の製造方法 | |
JP6368105B2 (ja) | トレンチ型mosfet半導体装置 | |
TW201523892A (zh) | 溝渠式金氧半p-n接面二極體結構 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140603 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150915 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150928 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5825201 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |