JP2018182240A - 半導体スイッチング素子及びその製造方法 - Google Patents
半導体スイッチング素子及びその製造方法 Download PDFInfo
- Publication number
- JP2018182240A JP2018182240A JP2017084205A JP2017084205A JP2018182240A JP 2018182240 A JP2018182240 A JP 2018182240A JP 2017084205 A JP2017084205 A JP 2017084205A JP 2017084205 A JP2017084205 A JP 2017084205A JP 2018182240 A JP2018182240 A JP 2018182240A
- Authority
- JP
- Japan
- Prior art keywords
- region
- trench
- charge storage
- semiconductor switching
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 125
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 239000012535 impurity Substances 0.000 description 10
- 230000007423 decrease Effects 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 230000005684 electric field Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】半導体スイッチング素子は、第1ゲート電極と第2ゲート電極とを備える。第1ゲート電極は、エミッタ領域の上面から半導体層に達し、エミッタ領域、ベース領域及び電荷蓄積層と交差する第1トレンチ内に第1ゲート絶縁膜を介して配設される。第2ゲート電極は、エミッタ領域及び導電領域の上面から半導体層に達し、エミッタ領域、ベース領域、電荷蓄積層及び導電領域と隣接する第2トレンチ内に第2ゲート絶縁膜を介して配設される。第2トレンチの深さが第1トレンチの深さよりも浅く、かつ、第2トレンチの幅が第1トレンチの幅よりも狭い。
【選択図】図2
Description
まず、本発明の実施の形態1に係る半導体スイッチング素子について説明する前に、これと関連する第1及び第2半導体スイッチング素子(以下、「第1及び第2関連スイッチング素子」と記す)について説明する。
図1は、本発明の実施の形態1に係る半導体スイッチング素子の構成を示す平面図である。図2及び図3は、図1のA−A’線及びB−B’線のそれぞれにおける断面図である。なお、図1では、図2及び図3に図示された構成要素のうちいくつかの構成要素の図示が省略されている。
本実施の形態1に係る半導体スイッチング素子の動作について説明する。図2及び図3において、エミッタ電極9とコレクタ電極12との間に所定の正のコレクタ電圧VCEを印加した状態で、エミッタ電極9と第1ゲート電極6aとの間、及び、エミッタ電極9と第2ゲート電極6bとの間のそれぞれに所定の正のゲート電圧VGEを印加してゲートをオン状態にしたとする。このときベース領域2aのチャネル領域がP型からN型に反転してチャネルが形成され、このチャネルを通じて電子がエミッタ電極9から半導体層1に注入される。この注入された電子によりコレクタ領域11と半導体層1との間が順バイアス状態となり、正孔(ホール)がコレクタ領域11から半導体層1に注入される。これにより、半導体層1の抵抗が大幅に下がり、半導体スイッチング素子のオン抵抗が大幅に下がることによって、電流容量は増大する。さらに電荷蓄積層4により、コレクタ領域11から供給された正孔が電荷蓄積層4直下に貯まるため、半導体スイッチング素子のオン抵抗をさらに下げる効果を得ることができる。
図4〜図14は、本実施の形態1に係る半導体スイッチング素子の製造方法の一例を示す図であり、具体的には、製造工程の各段階における半導体スイッチング素子の状態を示す断面図である。なお、図4(a)〜図14(a)は、図1のA−A’線における断面状態を示し、図4(b)〜図14(b)は、図1のB−B’線における断面状態を示す。
以上のような本実施の形態1に係る半導体スイッチング素子によれば、図23の第2関連スイッチング素子から第1ゲート電極6aを部分的に間引いた構成であっても、オフ状態時の耐圧の低下を抑制することができる。さらに第2トレンチ5bの深さは、第1トレンチ5aの深さよりも浅いので、半導体層1とベース領域2aとからなるPN接合部と、第2トレンチ5bの底部とが近くなる。これにより、電界のバランスが取りやすくなるので、この箇所で耐圧が低下することを抑制することができる。また、導電領域2b内にゲート電極を設けないことにより、素子の寄生容量を低減することができる。この結果、ゲートを駆動する電流の増大抑制、及び、スイッチング速度の低減抑制が可能となる。
図15は、実施の形態1の変形例に係る半導体スイッチング素子の構成を示すA−A’線における断面図である。図15に示すように、二つの導電領域2bの間における、ベース領域2a、エミッタ領域3、第1トレンチ5a、第1ゲート電極6a、及び、第1ゲート酸化膜7aの数を、実施の形態1のこれらの数よりも増やしてもよい。このような構成であっても、実施の形態1と同様に耐圧の低下を抑制することができる。
本発明の実施の形態2に係る半導体スイッチング素子の平面構成は、実施の形態1に係る半導体スイッチング素子の平面構成(図1)と同じである。図17及び図18は、図1のA−A’線及びB−B’線のそれぞれにおける断面図である。以下、本実施の形態2で説明する構成要素のうち、上述の構成要素と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。
本実施の形態2に係る半導体スイッチング素子の動作について説明する。なお、本実施の形態2に係る半導体スイッチング素子のうちの電荷蓄積型絶縁ゲートバイポーラトランジスターの動作は、実施の形態1で説明した動作と同じである。以下では、本実施の形態2に係る半導体スイッチング素子のうちの還流ダイオードの動作について説明する。
図19〜図21は、本実施の形態2に係る半導体スイッチング素子の製造方法の一例を示す図であり、具体的には、一部の製造工程の各段階における半導体スイッチング素子の状態を示す断面図である。なお、図19(a)〜図21(a)は、図1のA−A’線における断面状態を示し、図19(b)〜図21(b)は、図1のB−B’線における断面状態を示す。
以上のような本実施の形態2に係る半導体スイッチング素子によれば、実施の形態1と同様に耐圧が低下することを抑制したり、素子の寄生容量を低減したりすることができる。また、カソード領域14が、電荷蓄積層4がない導電領域2b下方、かつ半導体層1下方に配設されている。このため、カソード領域14から供給された電子が電荷蓄積層4によって妨げられることがないことから、より低い順方向電圧(VF)を得ることができる。
Claims (6)
- 第1導電型を有する半導体層と、
前記半導体層の上面のうちの第1面上に配設された電荷蓄積層と、
前記電荷蓄積層上に配設された、第2導電型を有するベース領域と、
前記ベース領域上に配設された、第1導電型を有するエミッタ領域と、
前記半導体層の上面のうちの第2面上に配設された、第2導電型を有する導電領域と、
前記エミッタ領域の上面から前記半導体層に達し、前記エミッタ領域、前記ベース領域及び前記電荷蓄積層と交差する第1トレンチ内に第1ゲート絶縁膜を介して配設された第1ゲート電極と、
前記エミッタ領域及び前記導電領域の上面から前記半導体層に達し、前記エミッタ領域、前記ベース領域、前記電荷蓄積層及び前記導電領域と隣接する第2トレンチ内に第2ゲート絶縁膜を介して配設された第2ゲート電極と
を備え、
前記第2トレンチの深さが前記第1トレンチの深さよりも浅く、かつ、前記第2トレンチの幅が前記第1トレンチの幅よりも狭い、半導体スイッチング素子。 - 請求項1に記載の半導体スイッチング素子であって、
前記エミッタ領域の平面視でのパターンと、前記電荷蓄積層の平面視でのパターンとが同じである、半導体スイッチング素子。 - 請求項1または請求項2に記載の半導体スイッチング素子であって、
前記導電領域下方、かつ前記半導体層下方に配設された、第1導電型を有するカソード領域をさらに備える、半導体スイッチング素子。 - (a)第1導電型を有する半導体層の上面のうちの第1面上に配設される電荷蓄積層と、
前記電荷蓄積層上に配設され、第2導電型を有するベース領域と、
前記ベース領域上に配設され、第1導電型を有するエミッタ領域と、
前記半導体層の上面のうちの第2面上に配設され、第2導電型を有する導電領域とを形成する工程と、
(b)前記エミッタ領域の上面から前記半導体層に達し、前記エミッタ領域、前記ベース領域及び前記電荷蓄積層と交差する第1トレンチを形成し、かつ、前記エミッタ領域及び前記導電領域の上面から前記半導体層に達し、前記エミッタ領域、前記ベース領域、前記電荷蓄積層及び前記導電領域と隣接する第2トレンチを形成する工程と、
(c)前記第1トレンチ内に第1ゲート絶縁膜を介して第1ゲート電極を形成し、かつ、前記第2トレンチ内に第2ゲート絶縁膜を介して第2ゲート電極を形成する工程と
を備え、
前記第2トレンチの深さが前記第1トレンチの深さよりも浅く、かつ、前記第2トレンチの幅が前記第1トレンチの幅よりも狭い、半導体スイッチング素子の製造方法。 - 請求項4に記載の半導体スイッチング素子の製造方法であって、
前記エミッタ領域の平面視でのパターンと、前記電荷蓄積層の平面視でのパターンとが同じである、半導体スイッチング素子の製造方法。 - 請求項4または請求項5に記載の半導体スイッチング素子の製造方法であって、
(d)前記導電領域下方、かつ前記半導体層下方に、第1導電型を有するカソード領域を形成する工程をさらに備える、半導体スイッチング素子の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017084205A JP6869791B2 (ja) | 2017-04-21 | 2017-04-21 | 半導体スイッチング素子及びその製造方法 |
US15/844,659 US10205013B2 (en) | 2017-04-21 | 2017-12-18 | Semiconductor switching element and method of manufacturing the same |
DE102018200916.3A DE102018200916A1 (de) | 2017-04-21 | 2018-01-22 | Halbleiterschaltelement und Verfahren zum Herstellen desselben |
CN201810359822.7A CN108735808A (zh) | 2017-04-21 | 2018-04-20 | 半导体开关元件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017084205A JP6869791B2 (ja) | 2017-04-21 | 2017-04-21 | 半導体スイッチング素子及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021028074A Division JP7016437B2 (ja) | 2021-02-25 | 2021-02-25 | 半導体スイッチング素子及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018182240A true JP2018182240A (ja) | 2018-11-15 |
JP6869791B2 JP6869791B2 (ja) | 2021-05-12 |
Family
ID=63714390
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017084205A Active JP6869791B2 (ja) | 2017-04-21 | 2017-04-21 | 半導体スイッチング素子及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10205013B2 (ja) |
JP (1) | JP6869791B2 (ja) |
CN (1) | CN108735808A (ja) |
DE (1) | DE102018200916A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113437140A (zh) * | 2020-03-23 | 2021-09-24 | 株式会社东芝 | 半导体装置 |
WO2023162735A1 (ja) * | 2022-02-24 | 2023-08-31 | ヌヴォトンテクノロジージャパン株式会社 | 半導体装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20230032610A1 (en) * | 2021-07-28 | 2023-02-02 | Pakal Technologies, Llc | Vertical insulated gate power switch with isolated base contact regions |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001308327A (ja) * | 2000-04-26 | 2001-11-02 | Fuji Electric Co Ltd | 絶縁ゲート型半導体装置 |
JP2003174166A (ja) * | 2001-09-25 | 2003-06-20 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
WO2014087986A1 (ja) * | 2012-12-05 | 2014-06-12 | 株式会社 日立パワーデバイス | 半導体装置およびそれを用いた電力変換装置 |
JP2016143786A (ja) * | 2015-02-03 | 2016-08-08 | 株式会社東芝 | 半導体装置 |
WO2017010393A1 (ja) * | 2015-07-16 | 2017-01-19 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
WO2017047276A1 (ja) * | 2015-09-16 | 2017-03-23 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2837033B2 (ja) * | 1992-07-21 | 1998-12-14 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JP5135666B2 (ja) | 2005-04-14 | 2013-02-06 | 株式会社日立製作所 | 電力変換装置 |
EP2109892A4 (en) * | 2007-01-09 | 2011-03-23 | Maxpower Semiconductor Inc | SEMICONDUCTOR DEVICE |
JP5383009B2 (ja) * | 2007-07-17 | 2014-01-08 | 三菱電機株式会社 | 半導体装置の設計方法 |
JP4688901B2 (ja) * | 2008-05-13 | 2011-05-25 | 三菱電機株式会社 | 半導体装置 |
JP5013436B2 (ja) * | 2009-06-04 | 2012-08-29 | 三菱電機株式会社 | 電力用半導体装置 |
JP5216801B2 (ja) | 2010-03-24 | 2013-06-19 | 株式会社東芝 | 半導体装置 |
US9595602B2 (en) * | 2012-09-07 | 2017-03-14 | Hitachi, Ltd. | Switching device for power conversion and power conversion device |
JP6127421B2 (ja) | 2012-09-24 | 2017-05-17 | 株式会社デンソー | 半導体装置 |
US9306048B2 (en) | 2012-10-01 | 2016-04-05 | Pakal Technologies Llc | Dual depth trench-gated mos-controlled thyristor with well-defined turn-on characteristics |
US9929260B2 (en) | 2015-05-15 | 2018-03-27 | Fuji Electric Co., Ltd. | IGBT semiconductor device |
JP6531589B2 (ja) * | 2015-09-17 | 2019-06-19 | 株式会社デンソー | 半導体装置 |
US10636877B2 (en) * | 2016-10-17 | 2020-04-28 | Fuji Electric Co., Ltd. | Semiconductor device |
-
2017
- 2017-04-21 JP JP2017084205A patent/JP6869791B2/ja active Active
- 2017-12-18 US US15/844,659 patent/US10205013B2/en active Active
-
2018
- 2018-01-22 DE DE102018200916.3A patent/DE102018200916A1/de active Pending
- 2018-04-20 CN CN201810359822.7A patent/CN108735808A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001308327A (ja) * | 2000-04-26 | 2001-11-02 | Fuji Electric Co Ltd | 絶縁ゲート型半導体装置 |
JP2003174166A (ja) * | 2001-09-25 | 2003-06-20 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
WO2014087986A1 (ja) * | 2012-12-05 | 2014-06-12 | 株式会社 日立パワーデバイス | 半導体装置およびそれを用いた電力変換装置 |
JP2016143786A (ja) * | 2015-02-03 | 2016-08-08 | 株式会社東芝 | 半導体装置 |
WO2017010393A1 (ja) * | 2015-07-16 | 2017-01-19 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
WO2017047276A1 (ja) * | 2015-09-16 | 2017-03-23 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113437140A (zh) * | 2020-03-23 | 2021-09-24 | 株式会社东芝 | 半导体装置 |
JP2021150565A (ja) * | 2020-03-23 | 2021-09-27 | 株式会社東芝 | 半導体装置 |
JP7335190B2 (ja) | 2020-03-23 | 2023-08-29 | 株式会社東芝 | 半導体装置 |
WO2023162735A1 (ja) * | 2022-02-24 | 2023-08-31 | ヌヴォトンテクノロジージャパン株式会社 | 半導体装置 |
JP7393593B1 (ja) | 2022-02-24 | 2023-12-06 | ヌヴォトンテクノロジージャパン株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20180308963A1 (en) | 2018-10-25 |
CN108735808A (zh) | 2018-11-02 |
JP6869791B2 (ja) | 2021-05-12 |
DE102018200916A1 (de) | 2018-10-25 |
US10205013B2 (en) | 2019-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5605073B2 (ja) | 半導体装置 | |
JP5787853B2 (ja) | 電力用半導体装置 | |
JP6119577B2 (ja) | 半導体装置 | |
US8975690B2 (en) | Semiconductor device | |
JP6728953B2 (ja) | 半導体装置及びその製造方法 | |
US20180197977A1 (en) | Semiconductor device | |
JP5480084B2 (ja) | 半導体装置 | |
JP2012043890A (ja) | 半導体装置 | |
US20150187877A1 (en) | Power semiconductor device | |
JP5687582B2 (ja) | 半導体素子およびその製造方法 | |
JP2018137324A (ja) | 半導体装置 | |
JP2011204711A (ja) | 半導体装置およびその製造方法 | |
JP6869791B2 (ja) | 半導体スイッチング素子及びその製造方法 | |
WO2020054447A1 (ja) | 半導体装置 | |
JP2008235590A (ja) | 半導体装置 | |
JP2014154739A (ja) | 半導体装置 | |
JP2008060152A (ja) | 半導体装置及びその製造方法 | |
JP6173987B2 (ja) | 半導体装置 | |
JP2012059931A (ja) | 半導体装置 | |
US20180108774A1 (en) | Semiconductor Device and Method for Manufacturing Same | |
JP7016437B2 (ja) | 半導体スイッチング素子及びその製造方法 | |
JP2013069871A (ja) | 半導体装置 | |
WO2016001182A2 (en) | Semiconductor device | |
US20150364585A1 (en) | Power semiconductor device | |
JP3193413U (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190524 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200331 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200707 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20200713 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200827 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210225 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20210225 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20210305 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20210309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210413 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210414 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6869791 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |