DE102018200916A1 - Halbleiterschaltelement und Verfahren zum Herstellen desselben - Google Patents

Halbleiterschaltelement und Verfahren zum Herstellen desselben Download PDF

Info

Publication number
DE102018200916A1
DE102018200916A1 DE102018200916.3A DE102018200916A DE102018200916A1 DE 102018200916 A1 DE102018200916 A1 DE 102018200916A1 DE 102018200916 A DE102018200916 A DE 102018200916A DE 102018200916 A1 DE102018200916 A1 DE 102018200916A1
Authority
DE
Germany
Prior art keywords
region
trench
switching element
charge storage
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018200916.3A
Other languages
English (en)
Inventor
Mitsuru Kaneda
Tetsuo Takahashi
Kenji Suzuki
Ryu KAMIBABA
Mariko Umeyama
Koichi Nishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102018200916A1 publication Critical patent/DE102018200916A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Ein Halbleiterschaltelement umfasst eine erste Gate-Elektrode und eine zweite Gate-Elektrode. Die erste Gate-Elektrode ist über eine erste Gate-Isolierschicht innerhalb eines ersten Grabens angeordnet, der sich von einer Oberseite eines Emitter-Bereichs erstreckt, um eine Halbleiterschicht zu erreichen, und den Emitter-Bereich, einen Basis-Bereich und eine Ladungsspeicherschicht kreuzt. Die zweite Gate-Elektrode ist über eine zweite Gate-Isolierschicht innerhalb eines zweiten Grabens angeordnet, der sich von der Oberseite des Emitter-Bereichs und einer Oberseite eines leitfähigen Bereichs erstreckt, um die Halbleiterschicht zu erreichen, und benachbart zu dem Emitter-Bereich, dem Basis-Bereich, der Ladungsspeicherschicht und dem leitfähigen Bereich ist. Der zweite Graben hat eine geringere Tiefe als der erste Graben, und der zweite Graben hat eine geringere Breite als der erste Graben.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Halbleiterschaltelement und ein Verfahren zum Herstellen desselben.
  • Beschreibung des technologischen Hintergrunds
  • In vergangenen Jahren sind Inverterschaltungen in Anbetracht einer Energieeinsparung weit verbreitet zum Steuern und/oder Regeln von Heimgeräten, industriellen elektrischen Leistungsvorrichtungen und dergleichen verwendet worden. In einer Inverterschaltung schaltet eine Leistungshalbleiteranordnung, die ein Halbleiterschaltelement aufweist, wiederholt eine Spannung oder einen Strom EIN und AUS, wodurch eine Leistungssteuerung und/oder - regelung ausgeübt wird. Bei einer Nennspannung von 300 V oder mehr wird ein Bipolartransistor mit isoliertem Gate (nachfolgend abgekürzt als der „IGBT“) wegen seiner Eigenschaften vornehmlich als ein Halbleiterschaltelement eingesetzt.
  • Derweil kann im Verhältnis zu dem IGBT bei einer Struktur, in der Emitter-Bereiche und grabenartige Gate-Elektroden gleichmäßig vorhanden sind, das Bauteil aufgrund irgendeiner Fehlfunktion kurzgeschlossen werden. In diesem Fall fließt eine enorme Strommenge und beeinflusst das Bauteil. Demzufolge zeigen beispielsweise die japanischen Patentanmeldungsoffenlegungen Nrn. 2011-204803 und 2014-063961 jeweils eine Struktur, bei der Emitter-Bereiche und grabenartige Gate-Elektroden teilweise weggelassen sind, um einen Strom bei dem Vorkommen eines Kurzschließens des Bauteils zu unterdrücken.
  • Wie oben beschrieben, hat es jedoch ein Problem gegeben, dass bei der Struktur, bei der eine Ladungsspeicherschicht zum Reduzieren eines EIN-Widerstands an einer gesamten Struktur, bei der eine grabenartige Gate-Elektrode nicht an einem Abschnitt ohne Emitter-Bereich gegeben ist, vorhanden ist, wenn das Bauteil ausgeschaltet wird und eine Spannung angelegt wird, die Ladungsspeicherschicht versagt, verarmt zu werden, und eine Durchschlagspannung reduziert sich.
  • ZUSAMMENFASSUNG
  • Die vorliegende Erfindung wurde hinsichtlich des oben beschriebenen Problems gemacht und eine Aufgabe davon ist es, eine Technik bereitzustellen, die zum Unterdrücken einer Reduzierung der Durchschlagspannung geeignet ist.
  • Die Lösung dieser Aufgabe erfolgt durch die Merkmale der Ansprüche 1 und 4. Die Unteransprüche offenbaren bevorzugte Weiterbildungen der Erfindung.
  • Die vorliegende Erfindung stellt ein Halbleiterschaltelement bereit, aufweisend eine Halbleiterschicht, eine Ladungsspeicherschicht, einen Basis-Bereich, einen leitfähigen Bereich, eine erste Gate-Elektrode und eine zweite Gate-Elektrode. Die Halbleiterschicht hat einen ersten Leitfähigkeitstyp. Die Ladungsspeicherschicht ist an einer ersten Ebene an einer Oberseite der Halbleiterschicht angeordnet. Der Basis-Bereich hat einen zweiten Leitfähigkeitstyp und ist an der Ladungsspeicherschicht angeordnet. Der Emitter-Bereich hat den ersten Leitfähigkeitstyp und ist an dem Basis-Bereich angeordnet. Der leitfähige Bereich hat den zweiten Leitfähigkeitstyp und ist an einer zweiten Ebene an der Oberseite der Halbleiterschicht angeordnet. Die erste Gate-Elektrode ist über eine erste Gate-Isolierschicht innerhalb eines ersten Grabens angeordnet, der sich von einer Oberseite des Emitter-Bereichs erstreckt, um die Halbleiterschicht zu erreichen, und den Emitter-Bereich, den Basis-Bereich und die Ladungsspeicherschicht kreuzt. Die zweite Gate-Elektrode ist über eine zweite Gate-Isolierschicht innerhalb eines zweiten Grabens angeordnet, der sich von der Oberseite des Emitter-Bereichs und einer Oberseite des leitfähigen Bereichs erstreckt, um die Halbleiterschicht zu erreichen, und benachbart zu dem Emitter-Bereich, dem Basis-Bereich, der Ladungsspeicherschicht und dem leitfähigen Bereich ist. Der zweite Graben hat eine geringere Tiefe als der erste Graben, und der zweite Graben hat eine geringere Breite als der erste Graben.
  • Eine Reduzierung der Durchschlagspannung kann unterdrückt werden.
  • Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden deutlicher aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung im Zusammenhang mit den anliegenden Zeichnungen.
  • Figurenliste
    • 1 ist eine Draufsicht, die den Aufbau eines Halbleiterschaltelements gemäß einem ersten bevorzugten Ausführungsbeispiel zeigt;
    • 2 ist eine Schnittdarstellung genommen entlang Linie A-A', die den Aufbau eines Halbleiterschaltelements gemäß dem ersten bevorzugten Ausführungsbeispiel zeigt;
    • 3 ist eine Schnittdarstellung genommen entlang Linie B-B', die den Aufbau des Halbleiterschaltelements gemäß dem ersten bevorzugten Ausführungsbeispiel zeigt;
    • 4A bis 14B sind jeweils eine Schnittdarstellung, die ein Verfahren zum Herstellen des Halbleiterschaltelements gemäß dem ersten bevorzugten Ausführungsbeispiel zeigen;
    • 15 ist eine Schnittdarstellung genommen entlang Linie A-A', die den Aufbau eines Halbleiterschaltelements gemäß einer Abwandlung des ersten bevorzugten Ausführungsbeispiels zeigt;
    • 16 ist eine Schnittdarstellung genommen entlang Linie A-A', die den Aufbau eines Halbleiterschaltelements gemäß einer anderen Abwandlung des ersten bevorzugten Ausführungsbeispiels zeigt;
    • 17 ist eine Schnittdarstellung genommen entlang Linie A-A', die den Aufbau eines Halbleiterschaltelements gemäß einem zweiten bevorzugten Ausführungsbeispiel zeigt;
    • 18 ist eine Schnittdarstellung genommen entlang Linie B-B', die den Aufbau des Halbleiterschaltelements gemäß dem zweiten bevorzugten Ausführungsbeispiel zeigt;
    • 19A bis 21B sind jeweils eine Schnittdarstellung, die ein Verfahren zum Herstellen des Halbleiterschaltelements gemäß dem zweiten bevorzugten Ausführungsbeispiel zeigen;
    • 22 ist eine Schnittdarstellung, die den Aufbau eines ersten verwandten Schaltelements zeigt; und
    • 23 ist eine Schnittdarstellung, die den Aufbau eines zweiten verwandten Halbleiterschaltelements zeigt.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
  • Nachfolgend wird mit Bezug auf die Zeichnungen eine Beschreibung von bevorzugten Ausführungsbeispielen gegeben. Es sei angemerkt, dass die Zeichnungen schematisch gezeigt sind. Die wechselseitige Beziehung in Größe und Position zwischen in verschiedenen Zeichnungen vorkommenden Komponenten ist nicht notwendigerweise im strengen Sinn und kann angemessen geändert werden.
  • <Erstes und zweites verwandtes Halbleiterschaltelement>
  • Zuerst wird vor der Beschreibung eines Halbleiterschaltelements gemäß einem ersten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung eine Beschreibung eines damit verwandten ersten und zweiten Halbleiterschaltelements gegeben (nachfolgend als „erstes und zweites verwandtes Halbleiterschaltelement“ bezeichnet).
  • 22 ist eine Schnittdarstellung, die den Aufbau des ersten verwandten Schaltelements zeigt. Das erste verwandte Schaltelement ist ein Trägerspeicher-Bipolartransistor mit isoliertem Gate. Obwohl nachfolgend die Beschreibung basierend darauf gegeben wird, dass der erste Leitfähigkeitstyp ein N-Typ und der zweite Leitfähigkeitstyp ein P-Typ ist, kann der erste Leitfähigkeitstyp ein P-Typ und der zweite Leitfähigkeitstyp ein N-Typ sein. Es sei angemerkt, dass der N-Typ einen N--Typ und einen N+-Typ aufweist und der P-Typ einen P--Typ und einen P+-Typ aufweist.
  • Das erste verwandte Schaltelement umfasst eine Halbleiterschicht 1 vom N--Typ, Basis-Bereiche 2a vom P-Typ, Emitter-Bereiche 3 vom N+-Typ, eine Ladungsspeicherschicht 4, erste Gräben 5a, erste Gate-Elektroden 6a, erste Gate-Oxidschichten 7a, die jeweils eine erste Gate-Isolierschicht sind, Isolierschichten 8, eine Emitter-Elektrode 9, einen Pufferbereich 10 vom N-Typ, einen Kollektor-Bereich 11 vom P-Typ, eine Kollektor-Elektrode 12 und einen Hochkonzentrationsbereich 13 vom P+-Typ.
  • An dem Zellbereich an der Oberseite der Halbleiterschicht 1 ist die Ladungsspeicherschicht 4 angeordnet. Die Ladungsspeicherschicht 4 ist beispielsweise eine Fremdstoffschicht vom N-Typ, die eine höhere Fremdstoffdichte als die Halbleiterschicht 1 aufweist, und ist eine Schicht zum Reduzieren eines EIN-Widerstands.
  • An der Ladungsspeicherschicht 4 sind die Basis-Bereiche 2a angeordnet, die durch einen diffundierten Fremdstoff vom P-Typ gebildet sind. An dem Basis-Bereich 2a sind die Emitter-Bereiche 3 angeordnet, die durch einen selektiv diffundierten hochkonzentrierten Fremdstoff vom N-Typ gebildet sind. Des Weiteren sind an den Basis-Bereichen 2a die Hochkonzentrationsbereiche 13 benachbart zu den Emitter-Bereichen 3 angeordnet, die durch einen selektiv diffundierten hochkonzentrierten Fremdstoff vom P-Typ gebildet sind.
  • Jeder der ersten Gräben 5a, die sich von der Oberseite des Emitter-Bereichs erstrecken, um die Halbleiterschicht 1 zu erreichen, ist vorhanden, um den Emitter-Bereich 3, den Basis-Bereich 2a und die Ladungsspeicherschicht 4 zu kreuzen. Hierbei sind eine Vielzahl von ersten Gräben 5a in regelmäßigen Abständen in der horizontalen Richtung vorhanden, und die ersten Gräben 5a sind vorhanden, um senkrecht zu dem Emitter-Bereichen 3 zu sein.
  • Die erste Gate-Elektrode 6a ist über die erste Gate-Oxidschicht 7a innerhalb jedes ersten Grabens 5a angeordnet. Hierbei ist die erste Gate-Elektrode 6a in dem ersten Graben 5a eingebettet. In jedem Basis-Bereich 2a, der zwischen dem Emitter-Bereich 3 und der Halbleiterschicht 1 angeordnet ist, dient der Randteil der ersten Gate-Elektrode 6a als ein Kanalbereich.
  • Jede der Isolierschichten 8 deckt die Oberseite der ersten Gate-Elektrode 6a und den oberen Teil um die erste Gate-Elektrode 6a ab. Die Emitter-Elektrode 9 deckt den Abschnitt, der außerhalb der Isolierschicht 8 an dem Hochkonzentrationsbereich 13 freiliegt, und die Isolierschicht 8 ab.
  • An der Rückseite der Halbleiterschicht 1 ist die Pufferschicht 10 angeordnet, die durch einen Fremdstoff vom N-Typ gebildet ist. An der Unterseite des Pufferbereichs 10 ist der Kollektor-Bereich 11 angeordnet, der durch einen Fremdstoff vom P-Typ gebildet ist. Des Weiteren ist an der gesamten Unterseite des Kollektor-Bereichs 11 die Kollektor-Elektrode 12 angeordnet.
  • Als Nächstes wird mit Bezug auf 22 eine Beschreibung eines EIN-Betriebs des ersten verwandten Schaltelements gegeben. Es wird angenommen, dass in dem Zustand, in dem eine vorgegebene positive Kollektor-Spannung VCE über der Emitter-Elektrode 9 und der Kollektor-Elektrode 12 anliegt, das Gate mit einer vorgegebenen positiven Gate-Spannung VGE, die über die Emitter-Elektrode 9 und die erste Gate-Elektrode 6a angelegt wird, eingeschaltet wird. Hierbei wird der Kanalbereich von jedem Basis-Bereich 2a vom P-Typ in den N-Typ invertiert, um einen Kanal zu bilden. Durch diesen Kanal werden Elektronen von der Emitter-Elektrode 9 in die Halbleiterschicht 1 injiziert. Durch das Injizieren von Elektronen tritt der Bereich zwischen dem Kollektor-Bereich 11 und der Halbleiterschicht 1 in den vorwärts vorgespannten Zustand ein, und positive Löcher (Löcher) werden von dem Kollektor-Bereich 11 in die Halbleiterschicht 1 injiziert. Dies reduziert stark den Widerstand der Halbleiterschicht 1. Aufgrund einer starken Reduzierung des EIN-Widerstands des ersten verwandten Schaltelements erhöht sich die Stromtragfähigkeit. Aufgrund dessen, dass die Ladungsspeicherschicht 4 die von dem Kollektor-Bereich 11 zugeführten positiven Löcher unmittelbar unter der Ladungsspeicherschicht 4 anreichert, wird des Weiteren der Effekt der Reduzierung des EIN-Widerstands des ersten verwandten Schaltelements weiter intensiviert.
  • Jedoch kann bei der in 22 gezeigten Struktur, bei der der Emitter-Bereich 3 an jedem ersten Graben 5a angeordnet ist, das Bauteil aufgrund irgendeiner Fehlfunktion kurzgeschlossen werden. In diesem Fall fließt eine enorme Strommenge, und das Bauteil wird beschädigt.
  • 23 ist eine Schnittdarstellung, die den Aufbau eines zweiten verwandten Schaltelements zum Lösen des Problems zeigt. Der Aufbau gemäß dem zweiten verwandten Halbleiterschaltelement entspricht dem ersten verwandten Schaltelement, von dem manche der Emitter-Bereiche 3 weggelassen sind. Durch teilweises Weglassen der Emitter-Bereiche 3 innerhalb eines Bereichs mit einem minimalen Anwachsen der EIN-Spannung kann der Strom, der nach dem Kurzschließen des Bauteils fließt, unterdrückt werden.
  • Jedoch wird bei einer solchen Struktur die erste Gate-Elektrode 6a an dem Abschnitt ohne Emitter-Bereiche 3 die parasitäre Kapazität des Bauteils. Entsprechend einem Anwachsen der Eingangskapazität des Bauteils, was auf die parasitäre Kapazität zurückzuführen ist, können sich nachteiliger Weise die Gate-Treiberladungen erhöhen oder die Schaltgeschwindigkeit kann sich reduzieren.
  • Entsprechend offenbart jede der japanischen Patentanmeldungsoffenlegungen Nrn. 2011-204803 und 2014-063961 die Technik zum teilweisen Weglassen auch der ersten Gate-Elektrode 6a. Jedoch bei einer Struktur, die durch Hinzufügen einer Ladungsspeicherschicht, die zum Reduzieren des EIN-Widerstands geeignet ist, zu einer solchen Struktur insgesamt erhalten wird, hat es ein Problem gegeben, dass, wenn das Element abgeschaltet wird und eine Spannung angelegt wird, die Ladungsspeicherschicht versagt, verarmt zu werden, und die Durchschlagspannung reduziert sich. Ein Halbleiterschaltelement gemäß einem ersten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung ist zum Lösen dieses Problems geeignet.
  • <Erstes bevorzugtes Ausführungsbeispiel>
  • 1 ist eine Draufsicht des Aufbaus, die den Aufbau eines Halbleiterschaltelements gemäß einem ersten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung zeigt. 2 und 3 sind jeweils Schnittdarstellungen genommen entlang Linie A-A' und Linie B-B' aus 1. Es sei angemerkt, dass manche der in den 2 und 3 gezeigten Bestandteile in 1 weggelassen sind.
  • Das Halbleiterschaltelement gemäß dem ersten bevorzugten Ausführungsbeispiel ist ein Trägerspeicher-Bipolartransistor mit isoliertem Gate, ähnlich zu dem ersten und dem zweiten verwandten Halbleiterschaltelement. Nachfolgend werden die Bestandteile des ersten bevorzugten Ausführungsbeispiels, die identisch oder ähnlich zu den oben beschriebenen Bestandteilen sind, durch dieselben Bezugszeichen gekennzeichnet, und die Beschreibung wird hauptsächlich zu unterscheidenden Bestandteilen gegeben.
  • Das Halbleiterschaltelement gemäß dem ersten bevorzugten Ausführungsbeispiel umfasst zusätzlich zu der Struktur des ersten verwandten Schaltelements leitfähige Bereichs 2b vom P-Typ, zweite Gräben 5b, zweite Gate-Elektroden 6b und zweite Gate-Oxidschichten 7b, die jeweils die zweite Gate-Isolierschicht sind.
  • Wie in 2 gezeigt, sind an einem Zellbereich, der eine erste Ebene an der Oberseite der Halbleiterschicht 1 ist, ähnlich zu dem ersten verwandten Schaltelement, die Ladungsspeicherschicht 4, der Basis-Bereich 2a und der Emitter-Bereich 3 in dieser Reihenfolge angeordnet. Es sei angemerkt, dass, obwohl die Position des Emitter-Bereichs 3 und die Position der Ladungsspeicherschicht 4 in der Tiefenrichtung verschieden sind, die Struktur des Emitter-Bereichs 3 in einer Draufsicht aus 1 und die Struktur der Ladungsspeicherschicht 4 in einer Draufsicht aus 1 dieselben sind.
  • An einer zweiten Ebene an der Oberseite der Halbleiterschicht 1 ist der leitfähige Bereich 2b angeordnet. Innerhalb des leitfähigen Bereichs 2b sind kein erster und zweiter Graben 5a, 5b vorhanden.
  • Wie in 1 gezeigt, sind bei dem ersten bevorzugten Ausführungsbeispiel eine Vielzahl von leitfähigen Bereichen 2b, eine Vielzahl von ersten Gräben 5a und eine Vielzahl von zweiten Gräben 5b in der horizontalen Richtung aus 2 angeordnet. Des Weiteren sind eine Vielzahl von Emitter-Bereichen 3 in der vertikalen Richtung aus 1 angeordnet, in der sich die ersten und zweiten Gräben 5a, 5b erstrecken, und durch die Basis-Bereiche 2a und die Hochkonzentrationsbereiche 13 voneinander getrennt. Es sei angemerkt, dass die Hochkonzentrationsbereiche 13 jeweils an den Basis-Bereichen 2a angeordnet sind, wie in 3 gezeigt.
  • Wie in 2 gezeigt, ist jeder der ersten Gräben 5a, die sich von der Oberseite des Emitter-Bereichs 3 erstrecken, um die Halbleiterschicht 1 zu erreichen, vorhanden, um senkrecht zu, das heißt kreuzend zu dem Emitter-Bereich 3, dem Basis-Bereich 2a und der Ladungsspeicherschicht 4 zu sein.
  • Hierbei ist das Halbleiterschaltelement gemäß dem ersten bevorzugten Ausführungsbeispiel mit den zweiten Gräben 5a versehen. Jeder der zweiten Gräben 5b erstreckt sich von der Oberseite des Emitter-Bereichs 3 und derjenigen des leitfähigen Bereichs 2b, um die Halbleiterschicht 1 zu erreichen. Die zweiten Gräben 5b sind jeweils benachbart zu dem Emitter-Bereich 3, dem Basis-Bereich 2a, der Ladungsträgerschicht 4 und dem leitfähigen Bereich 2b. Jeder zweite Graben 5b hat eine geringere Tiefe als jeder erste Graben 5a, und jeder zweite Graben 5b hat einen geringere Breite als jeder erste Graben 5a.
  • Die erste Gate-Elektrode 6a ist über die erste Gate-Isolierschicht 7a in jedem ersten Graben 5a angeordnet. Entsprechend ist die zweite Gate-Elektrode 6b über die zweite Gate-Isolierschicht 7b in jedem der zweiten Gräben 5b angeordnet. Es sei angemerkt, dass die zweite Gate-Elektrode 6b eine geringere Tiefe aufweist als die erste Gate-Elektrode 6a. In jedem Basis-Bereich 2a, der zwischen dem Emitter-Bereich 3 und der Halbleiterschicht 1 angeordnet ist, dienen der Randteil von jeder der ersten und der zweiten Gate-Elektrode 6a, 6b als ein Kanalbereich.
  • <Betrieb>
  • Eine Beschreibung eines Betriebs des Halbleiterschaltelements gemäß dem ersten bevorzugten Ausführungsbeispiel wird gegeben. In den 2 und 3 wird angenommen, dass der Zustand, in dem eine vorgegebene positive Kollektor-Spannung VCE über die Emitter-Elektrode 9 und die Kollektor-Elektrode 12 angelegt wird, das Gate mit einer vorgegebenen positiven Gate-Spannung VGE eingeschaltet wird, die über die Emitter-Elektrode 9 und die ersten Gate-Elektroden 6a und über die Emitter-Elektrode 9 und die zweiten Gate-Elektroden 6b angelegt wird. Hierbei wird der Kanalbereich von jedem Basis-Bereich 2b von dem P-Typ in den N-Typ invertiert, um einen Kanal zu bilden. Durch diesen Kanal werden Elektronen von der Emitter-Elektrode 9 in die Halbleiterschicht 1 injiziert. Durch das Injizieren von Elektronen tritt der Bereich zwischen dem Kollektor-Bereich 11 und der Halbleiterschicht 1 in den vorwärts vorgespannten Zustand ein, und positive Löcher (Löcher) werden vom Kollektor-Bereich 11 in die Halbleiterschicht 1 injiziert. Dies reduziert stark den Widerstand der Halbleiterschicht 1. Aufgrund einer starken Reduzierung des EIN-Widerstands des Halbleiterschaltelements erhöht sich die Stromtragfähigkeit. Aufgrund dessen, dass die Ladungsspeicherschicht 4 die von dem Kollektor-Bereich 11 zugeführten positiven Löcher unmittelbar unter der Ladungsspeicherschicht 4 anreichert, wird zudem der Effekt der Reduzierung des EIN-Widerstands des Halbleiterschaltelements weiter intensiviert.
  • Als Nächstes wird eine Beschreibung des Betriebs gegeben, wenn das Halbleiterschaltelement gemäß dem ersten bevorzugten Ausführungsbeispiel von einem EIN-Zustand in einen AUS-Zustand geschaltet wird. Mit Bezug auf die 1 und 2 wird die Gate-Spannung VGE, die über die Emitter-Elektrode 9 und die ersten Gate-Elektroden 6a und über die Emitter-Elektrode 9 und die zweiten Gate-Elektroden 6b angelegt wird, von positiv auf Null oder negativ (Rückwärtsvorspannung) geschaltet. Dadurch gelangt der Kanalbereich, der in den N-Typ invertiert worden ist, wieder in den P-Typ, und das Injizieren von Elektronen von der Emitter-Elektrode 9 in die Halbleiterschicht 1 endet. Aufgrund des Endes der Elektroneninjektion endet auch die Injektion von positiven Löchern von dem Kollektor-Bereich 11 in die Halbleiterschicht 1. Danach werden die Elektronen, die in der Halbleiterschicht 1 angereichert worden sind, durch die Kollektor-Elektrode 11 eingesammelt, und die positiven Löcher, die in der Halbleiterschicht 1 angereichert sind, werden durch die Emitter-Elektrode 9 eingesammelt. Alternativ werden sie miteinander rekombiniert und ausgelöscht.
  • Da die vorgegebene positive Kollektor-Spannung VCE über die Emitter-Elektrode 9 und die Kollektor-Elektrode 12 angelegt wird, wird hierbei das maximale elektrische Feld an den PN-Verbindungsteil, der durch die Halbleiterschicht 1 und die Basis-Bereiche 2a gebildet ist, und den Bodenteil der zweiten Gräben 5b angelegt. Hierbei ist jede Ladungsspeicherschicht 4 zwischen den Gräben angeordnet, die in einem Abstand einer vorgegebenen Strecke oder kleiner vorhanden sind, und die Ladungsspeicherschichten 4 sind nicht unter den leitfähigen Bereichen 2b vorhanden, und daher werden die Ladungsspeicherschichten 4 in dem AUS-Zustand verarmt. Demzufolge wird die Durchschlagspannung des Bauteils nicht reduziert, wenn die Kollektor-Spannung VCE an das Element angelegt wird.
  • Da jeder zweite Graben 5b eine geringere Tiefe als jeder erste Graben 5a aufweist, nähern sich des Weiteren der PN-Verbindungsteil, der durch die Halbleiterschicht 1 und die Basis-Bereiche 2a gebildet ist, und der Bodenteil der zweiten Gräben 5b einander an. Das heißt, die Abschnitte, an die das maximale elektrische Feld angelegt wird, nähern sich einander an. Dies macht es einfacher, das elektrische Feld im Gleichgewicht zu halten, und dadurch wird eine Reduzierung der Durchschlagspannung an solchen Abschnitten unterdrückt.
  • <Herstellungsverfahren>
  • 4A bis 14B sind Darstellungen, die ein beispielhaftes Verfahren zum Herstellen des Halbleiterschaltelements gemäß dem ersten bevorzugten Ausführungsbeispiel zeigen, und sind insbesondere Schnittdarstellungen, die den Zustand des Halbleiterschaltelements bei entsprechenden Stufen des Herstellungsverfahrens zeigen. Es sei angemerkt, dass die 4A, 5A, 6A, 7A, 8A, 9A, 10A, 11A, 12A, 13A und 14A den Schnittzustand genommen entlang Linie A-A' aus 1 zeigen und die 4B, 5B, 6B, 7B, 8B, 9B, 10B, 11B, 12B, 13B und 14B den Schnittzustand genommen entlang Linie B-B' aus 1 zeigen.
  • In dem in den 4A und 4B gezeigten Schritt wird ein Substrat 31 vom N--Typ bereitgestellt, das Silicium enthält. Es sei angemerkt, dass das Substrat 31 ein Substrat sein kann, das einen Halbleiter mit breiter Bandlücke enthalten kann, wie beispielsweise Galliumnitrid und Siliciumcarbid.
  • Als Nächstes wird in dem in den 5A und 5B gezeigten Schritt durch Diffundieren eines Fremdstoffs vom P-Typ in dem oberen Teil des Substrats 31 ein Bereich 2 vom P-Typ ausgebildet. Der Bereich 2 vom P-Typ wird letztendlich im Wesentlichen die Basis-Bereiche 2a und die leitfähigen Bereichs 2b werden. Der andere Abschnitt des Substrats 31 als der Bereich 2 vom P-Typ wird letztendlich im Wesentlichen die Halbleiterschicht 1 werden. Demzufolge wird nachfolgend der andere Abschnitt des Substrats 31 als der Bereich 2 vom P-Typ als die Halbleiterschicht 1 bezeichnet.
  • Dann werden in dem in den 6A und 6B gezeigten Schritt die Emitter-Bereiche 3 an einem Teil des oberen Teils des Bereichs 2 vom P-Typ ausgebildet, und die Ladungsspeicherschichten 4 werden an einem Teil des Abschnitts zwischen der Halbleiterschicht 1 und dem Bereich 2 vom P-Typ ausgebildet. Zu diesem Zeitpunkt können, da die Struktur der Emitter-Bereiche 3 in einer Draufsicht und die Struktur der Ladungsspeicherschichten 4 in einer Draufsicht dieselben sind, der Emitter-Bereich 3 und die Ladungsspeicherschicht 4 annähernd gleichzeitig lediglich durch Ändern der Beschleunigungsspannung beim Injizieren eines Fremdstoffs unter Verwendung derselben Fotomaske ausgebildet werden.
  • In dem in den 7A und 7B gezeigten Schritt werden die Hochkonzentrationsbereiche 13 an einem anderen Teil des oberen Teils des Bereichs 2 vom P-Typ ausgebildet.
  • Als Nächstes werden in dem in den 8A und 8B gezeigten Schritt die ersten Gräben 5a, die den Emitter-Bereich 3, den Bereich 2 vom P-Typ und die Ladungsspeicherschicht 4 durchdringen, ausgebildet, und die zweiten Gräben 5b, die benachbart zu dem Ende der jeweiligen entsprechenden Emitter-Bereiche 3 sind und den Bereich 2 vom P-Typ durchdringen, werden ausgebildet. Zu diesem Zeitpunkt können durch Festlegen, dass jeder zweite Graben 5b eine geringere Breiter als jeder erste Graben 5a aufweist, die ersten und die zweiten Gräben 5a, 5b, die sich in ihren Tiefen unterscheiden, gleichzeitig durch denselben Ätzschritt durch den Mikroladeeffekt ausgebildet werden. Als ein Ergebnis der Ausbildung der zweiten Gräben 5b wird der Bereich 2 vom P-Typ in die Basis-Bereiche 2a und die leitfähigen Bereiche 2b geteilt. Es sei angemerkt, dass, obwohl die Basis-Bereiche 2a, die leitfähigen Bereiche 2b, die Emitter-Bereiche 3 und die Ladungsspeicherschichten 4 durch die oben beschriebenen Schritte ausgebildet worden sind, die Reihenfolge der Ausbildungsschritte nicht auf das Vorhergehende eingeschränkt ist.
  • Dann wird in dem in den 9A und 9B gezeigten Schritt die erste Gate-Oxidschicht 7a in jedem der ersten Gräben 5a ausgebildet, und die zweite Gate-Oxidschicht 7b wird in jedem der zweiten Gräben 5b ausgebildet. Dann wird die erste Gate-Elektrode 6a über die erste Gate-Oxidschicht 7a in jeden ersten Graben 5a eingebettet, und die zweite Gate-Elektrode 6b wird über die zweite Gate-Oxidschicht 7b in jeden der zweiten Gräben 5b eingebettet. Dann werden die Isolierschichten 8, die die Oberseite der ersten und der zweiten Gate-Elektrode 6a, 6b und den oberen Teil um die erste und die zweite Gate-Elektrode 6a, 6b herum abdecken, ausgebildet.
  • In dem in den 10A und 10B gezeigten Schritt wird die Emitter-Elektrode 9 ausgebildet, die den Abschnitt, der außerhalb der Isolierschicht 8 an den leitfähigen Bereichen 2b freiliegt, die Emitter-Bereiche 3, die Hochkonzentrationsbereiche 13 und die Isolierschicht 8 abdeckt.
  • In dem in den 11A und 11B gezeigten Schritt wird die Rückseite der Halbleiterschicht 1 poliert, so dass die Dicke der Halbleiterschicht 1 auf eine vorgegebene Dicke eingestellt wird. Als Nächstes wird in dem in den 12A und 12B gezeigten Schritt der Pufferbereich 10 bis zu einer vorgegebenen Tiefe von der Rückseite der Halbleiterschicht 1 aus ausgebildet. Dann wird in dem in den 13A und 13B gezeigten Schritt der Kollektor-Bereich 11 an der Unterseite des Pufferbereichs 10 ausgebildet. Zuletzt wird in dem in den 14A und 14B gezeigten Schritt die Kollektor-Elektrode 12 an der Unterseite des Kollektor-Bereichs 11 ausgebildet. Durch die vorhergehenden Schritte wird das in den 2 und 3 gezeigte Halbleiterschaltelement gemäß dem ersten bevorzugten Ausführungsbeispiel erhalten.
  • <Ergebnis des ersten bevorzugten Ausführungsbeispiels>
  • Das Halbleiterschaltelement gemäß dem ersten bevorzugten Ausführungsbeispiel, das den oben beschriebenen Aufbau aufweist, ist zum Unterdrücken einer Reduzierung der Durchschlagspannung in einem AUS-Zustand geeignet, trotz seines dem in 23 gezeigten zweiten verwandten Halbleiterschaltelement entsprechenden Aufbaus, von dem die ersten Gate-Elektroden 6a teilweise weggelassen sind. Da die zweiten Gräben 5b eine geringere Tiefe aufweisen als die ersten Gräben 5a, nähern sich der PN-Verbindungsteil, der durch die Halbleiterschicht 1 und die Basis-Bereiche 2a gebildet ist, und der Bodenteil der zweiten Gräben 5b einander an. Dies macht es einfacher, das elektrische Feld im Gleichgewicht zu halten, und dadurch wird die Reduzierung der Durchschlagspannung an solchen Abschnitten unterdrückt. Aufgrund des Weglassens der Gate-Elektroden in den leitfähigen Bereichen 2b kann zudem die parasitäre Kapazität des Bauteils reduziert werden. Als ein Ergebnis ist es möglich, ein Anwachsen eines Stroms zu unterdrücken, der durch das Gate fließt, und eine Reduzierung der Schaltgeschwindigkeit zu unterdrücken.
  • Abwandlung des ersten bevorzugten Ausführungsbeispiels
  • 15 ist eine Schnittdarstellung genommen entlang A-A', die den Aufbau eines Halbleiterschaltelements gemäß einer Abwandlung des ersten bevorzugten Ausführungsbeispiels zeigt. Wie in 15 gezeigt, kann die Anzahl der Basis-Bereiche 2a, der Emitter-Bereiche 3, der ersten Gräben 5a, der ersten Gate-Elektroden 6a und der ersten Gate-Oxidschichten 7a zwischen den beiden leitfähigen Bereichen 2b größer sein als diejenige des ersten bevorzugten Ausführungsbeispiels. Dieser Aufbau ist zudem zum Unterdrücken einer Reduzierung der Durchschlagspannung ähnlich zu dem ersten bevorzugten Ausführungsbeispiel geeignet.
  • 16 ist eine Schnittdarstellung genommen entlang Linie A-A', die den Aufbau eines Halbleiterschaltelements gemäß einer anderen Abwandlung des ersten bevorzugten Ausführungsbeispiels zeigt. Wie in 16 gezeigt, kann jeder leitfähigen Bereich 2b eine größere Breite als jeder leitfähige Bereich 2b gemäß dem ersten bevorzugten Ausführungsbeispiel aufweisen. Dieser Aufbau ist auch zum Unterdrücken einer Reduzierung der Durchschlagspannung ähnlich zu dem ersten bevorzugten Ausführungsbeispiel geeignet.
  • Es sei angemerkt, dass die oben beschriebenen Abwandlungen auch auf das zweite bevorzugte Ausführungsbeispiel anwendbar sind, das unten beschrieben wird.
  • <Zweites bevorzugten Ausführungsbeispiel>
  • Der ebene Aufbau eines Halbleiterschaltelements gemäß einem zweiten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung ist ähnlich zu dem ebenen Aufbau des Halbleiterschaltelements gemäß dem ersten bevorzugten Ausführungsbeispiel (1). 17 und 18 sind jeweils Schnittdarstellungen genommen entlang Linie A-A' und Linie B-B' aus 1. Nachfolgend werden die Bestandteile des zweiten bevorzugten Ausführungsbeispiels, die identisch oder ähnlich zu den oben beschriebenen Bestandteilen sind, durch dieselben Bezugszeichen gekennzeichnet, und die Beschreibung wird hauptsächlich von unterscheidenden Bestandteilen gegeben.
  • Wie in den 17 und 18 gezeigt, umfasst das Halbleiterschaltelement gemäß dem zweiten bevorzugten Ausführungsbeispiel zusätzlich zu den Bestandteilen des Halbleiterschaltelements gemäß dem ersten bevorzugten Ausführungsbeispiel einen Kathoden-Bereich 14 vom N-Typ. Der Kathoden-Bereich 14 ist ein Bereich, der durch einen Fremdstoff vom N-Typ gebildet ist, und ist unterhalb des leitfähigen Bereichs 2b und der Halbleiterschicht 1 vorhanden.
  • Bei dem zweiten bevorzugten Ausführungsbeispiel ist der Kathoden-Bereich 14 unmittelbar unterhalb des leitfähigen Bereichs 2b und an der Unterseite des Pufferbereichs 10 angeordnet. Die Seitenabschnitte des Kathoden-Bereichs 14 sind jeweils benachbart zu den Kollektor-Bereichen 11. Es sei angemerkt, dass der Kathoden-Bereich 14 nicht unterhalb jedes leitfähigen Bereichs 2b vorhanden sein kann und unterhalb wenigstens einem leitfähigen Bereich 2b vorhanden sein kann. Das Halbleiterschaltelement gemäß dem zweiten bevorzugten Ausführungsbeispiel, das einen solchen Aufbau aufweist, dient als ein rückwärtsleitender Transistor mit isoliertem Gate. Wie hierin verwendet, weist der rückwärtsleitende Transistor mit isoliertem Gate den in dem ersten bevorzugten Ausführungsbeispiel beschriebenen Trägerspeicher-Bipolartransistor mit isoliertem Gate und eine Freilaufdiode auf. Des Weiteren weist die Freilaufdiode hierbei den Kathoden-Bereich 14 und den leitfähigen Bereich 2b oberhalb dieses Kathoden-Bereichs 14 auf.
  • <Betrieb>
  • Eine Beschreibung eines Betriebs des Halbleiterschaltelements gemäß dem zweiten bevorzugten Ausführungsbeispiel wird gegeben. Es sei angemerkt, dass der Betrieb des Trägerspeicher-Bipolartransistors mit isoliertem Gate des Halbleiterschaltelements gemäß dem zweiten bevorzugten Ausführungsbeispiel derselbe ist wie der in dem ersten bevorzugten Ausführungsbeispiel beschriebene Betrieb. Im Folgenden wird eine Beschreibung des Betriebs der Freilaufdiode des Halbleiterschaltelements gemäß dem zweiten bevorzugten Ausführungsbeispiel gegeben.
  • Bei dem Aufbau aus den 17 und 18 werden, wenn eine Vorwärtsvorspannung (Anoden-Spannung VAK), die einen vorgegebenen Grenzwert überschreitet, über die Emitter-Elektrode 9 und die Kollektor-Elektrode 12 angelegt wird, positive Löcher von dem leitfähigen Bereich 2b in die Halbleiterschicht 1 injiziert. Des Weiteren werden Elektronen von dem Kathoden-Bereich 14 in die Halbleiterschicht 1 injiziert. Somit reduziert sich die Vorwärtsvorspannung (VF) stark. Als ein Ergebnis fließt ein Strom zwischen der Emitter-Elektrode 9 und der Kollektor-Elektrode 12. Hierbei sind bei dem Halbleiterschaltelement gemäß dem zweiten bevorzugten Ausführungsbeispiel die Ladungsspeicherschichten 4 nicht unmittelbar über dem Kathoden-Bereich 14 angeordnet. Demzufolge wird eine noch geringere Vorwärtsvorspannung erhalten, da die von dem Kathoden-Bereich 14 zugeführten Elektronen nicht durch die Ladungsspeicherschichten 4 blockiert werden.
  • <Herstellungsverfahren>
  • 19A bis 21B sind Darstellungen, die ein beispielhaftes Verfahren zum Herstellen des Halbleiterschaltelements gemäß dem zweiten bevorzugten Ausführungsbeispiel zeigen, und sind insbesondere Schnittdarstellungen, die den Zustand des Halbleiterschaltelements bei entsprechenden Stufen in einem Teil des Herstellungsverfahrens zeigen. Es sei angemerkt, dass die 19A, 20A und 21A den Schnittzustand genommen entlang Linie A-A' aus 1 zeigen und die 19B, 20B und 21B den Schnittzustand genommen entlang Linie B-B' aus 1 zeigen.
  • Zuerst werden die mit Bezug auf die 4A und 4B bis 12A und 12B in dem ersten bevorzugten Ausführungsbeispiel beschriebenen Schritte durchgeführt.
  • Als Nächstes werden in dem in den 19A und 19B gezeigten Schritt die Kollektor-Bereiche 11 an der Unterseite des Pufferbereichs 10 unter Meidung des Bereichs unmittelbar unterhalb des leitfähigen Bereichs 2b ausgebildet. Dann wird in dem in den 20A und 20B gezeigten Schritt der Kathoden-Bereich 14 unmittelbar unterhalb des leitfähigen Bereichs 2b und an der Unterseite des Pufferbereichs 10 ausgebildet. Zuletzt wird in dem in den 21A und 21b gezeigten Schritt die Kollektor-Elektrode 12 an der Unterseite des Kollektor-Bereichs 11 und des Kathoden-Bereichs 14 ausgebildet. Durch die vorhergehenden Schritte wird das in den 17 und 18 gezeigte Halbleiterschaltelement gemäß dem zweiten bevorzugten Ausführungsbeispiel erhalten.
  • <Ergebnis des zweiten bevorzugten Ausführungsbeispiels>
  • Ähnlich zu dem ersten bevorzugten Ausführungsbeispiel kann das Halbleiterschaltelement gemäß dem zweiten bevorzugten Ausführungsbeispiel, das den oben beschriebenen Aufbau aufweist, eine Reduzierung der Durchschlagspannung unterdrücken und die parasitäre Kapazität des Bauteils reduzieren. Des Weiteren ist der Kathoden-Bereich 14 an dem Bereich unmittelbar unterhalb des leitfähigen Bereichs 2b, wo die Ladungsspeicherschichten 4 nicht vorhanden sind, und unterhalb der Halbleiterschicht 1 vorhanden. Demzufolge wird einen noch geringere Vorwärtsvorspannung (VF) erhalten, da die von dem Kathoden-Bereich 14 zugeführten Elektronen nicht durch die Ladungsspeicherschichten 4 blockiert werden.
  • Es sei angemerkt, dass die bevorzugten Ausführungsbeispiele der vorliegenden Erfindung innerhalb des Rahmens der vorliegenden Erfindung frei kombiniert, abgewandelt oder weggelassen werden können.
  • Während die Erfindung im Detail gezeigt und beschrieben worden ist, ist die vorhergehende Beschreibung in allen Aspekten beispielhaft und nicht beschränkend. Es sei daher verstanden, dass vielfältige Abwandlungen und Variationen erdacht werden können, ohne von dem Rahmen der Erfindung abzuweichen.
  • Bezugszeichenliste
    • 1
    Halbleiterschicht
    2a
    Basis-Bereich
    2b
    leitfähiger Bereich
    3
    Emitter-Bereich
    4
    Ladungsspeicherschicht
    5a
    erster Graben
    5b
    zweiter Graben
    6a
    erste Gate-Elektrode
    6b
    zweite Gate-Elektrode
    7a
    erste Gate-Oxidschicht
    7b
    zweite Gate-Oxidschicht
    8
    Isolierschicht
    9
    Emitter-Elektrode
    10
    Pufferbereich
    11
    Kollektor-Bereich
    12
    Kollektor-Elektrode
    13
    Hochkonzentrationsbereich
    14
    Kathoden-Bereich
    31
    Substrat
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2011204803 [0003]
    • JP 2014063961 [0003]

Claims (6)

  1. Halbleiterschaltelement, aufweisend: • eine Halbleiterschicht (1) eines ersten Leitfähigkeitstyps; • eine Ladungsspeicherschicht (4), die an einer ersten Ebene an einer Oberseite der Halbleiterschicht angeordnet ist; • einen Basis-Bereich (2a) eines zweiten Leitfähigkeitstyps, der an der Ladungsspeicherschicht angeordnet ist; • einen Emitter-Bereich (3) des ersten Leitfähigkeitstyps, der an dem Basis-Bereich angeordnet ist; • einen leitfähigen Bereich (2b) des zweiten Leitfähigkeitstyps, der an einer zweiten Ebene an der Oberseite der Halbleiterschicht angeordnet ist; • eine erste Gate-Elektrode (6a), die über eine erste Gate-Isolierschicht (7b) innerhalb eines ersten Grabens (5a) angeordnet ist, der sich von einer Oberseite des Emitter-Bereichs erstreckt, um die Halbleiterschicht zu erreichen, und den Emitter-Bereich, den Basis-Bereich und die Ladungsspeicherschicht kreuzt; und • eine zweite Gate-Elektrode (6b), die über eine zweite Gate-Isolierschicht (7b) innerhalb eines zweiten Grabens (5b) angeordnet ist, der sich von der Oberseite des Emitter-Bereichs und einer Oberseite des leitfähigen Bereichs erstreckt, um die Halbleiterschicht zu erreichen, und benachbart zu dem Emitter-Bereich, dem Basis-Bereich, der Ladungsspeicherschicht und dem leitfähigen Bereich ist, wobei • der zweite Graben eine geringere Tiefe als der erste Graben aufweist und der zweite Graben eine geringere Breite als der erste Graben aufweist.
  2. Halbleiterschaltelement nach Anspruch 1, wobei der Emitter-Bereich (3) und die Ladungsspeicherschicht (4) in einer Draufsicht in einer Struktur identisch zueinander sind.
  3. Halbleiterschaltelement nach Anspruch 1 oder 2, weiter aufweisend einen Kathoden-Bereich (14) des ersten Leitfähigkeitstyps, der unterhalb des leitfähigen Bereichs (2b) und der Halbleiterschicht (1) angeordnet ist.
  4. Verfahren zum Herstellen eines Halbleiterschaltelements, aufweisend: (a) Ausbilden einer Ladungsspeicherschicht (4), die an einer ersten Ebene an einer Oberseite einer Halbleiterschicht eines ersten Leitfähigkeitstyps angeordnet ist, eines Basis-Bereichs (2a) eines zweiten Leitfähigkeitstyps, der an der Ladungsspeicherschicht ausgebildet ist, eines Emitter-Bereichs (3) des ersten Leitfähigkeitstyps, der an dem Basis-Bereich angeordnet ist, und eines leitfähigen Bereichs (2b) des zweiten Leitfähigkeitstyps, der an einer zweiten Ebene an einer Oberseite der Halbleiterschicht angeordnet ist, (b) Ausbilden eines ersten Grabens (5a), der sich von einer Oberseite des Emitter-Bereichs erstreckt, um die Halbleiterschicht zu erreichen, und den Emitter-Bereich, den Basis-Bereich und den Ladungsspeicherbereich kreuzt, und eines zweiten Grabens (5b), der sich von der Oberseite des Emitter-Bereichs und einer Oberseite des leitfähigen Bereichs erstreckt, um die Halbleiterschicht zu erreichen, und benachbart zu dem Emitter-Bereich, dem Basis-Bereich, der Ladungsspeicherschicht und dem leitfähigen Bereich ist, (c) Ausbilden einer ersten Gate-Elektrode (7a) über eine erste Gate-Isolierschicht (6a) innerhalb des ersten Grabens und einer zweiten Gate-Elektrode (7b) über eine zweite Gate-Isolierschicht (6b) innerhalb des zweiten Grabens, wobei der zweite Graben eine geringere Tiefe aufweist als der erste Graben und der zweite Graben eine geringere Breite als der erste Graben aufweist.
  5. Verfahren zum Herstellen eines Halbleiterschaltelements nach Anspruch 4, wobei der Emitter-Bereich (3) und die Ladungsspeicherschicht (4) in einer Draufsicht in einer Struktur identisch zueinander sind.
  6. Verfahren zum Herstellen eines Halbleiterschaltelements nach Anspruch 4 oder 5, weiter aufweisend (d) Ausbilden eines Kathoden-Bereichs (14) des ersten Leitfähigkeitstyps unterhalb des leitfähigen Bereichs (2b) und der Halbleiterschicht (1).
DE102018200916.3A 2017-04-21 2018-01-22 Halbleiterschaltelement und Verfahren zum Herstellen desselben Pending DE102018200916A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-084205 2017-04-21
JP2017084205A JP6869791B2 (ja) 2017-04-21 2017-04-21 半導体スイッチング素子及びその製造方法

Publications (1)

Publication Number Publication Date
DE102018200916A1 true DE102018200916A1 (de) 2018-10-25

Family

ID=63714390

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018200916.3A Pending DE102018200916A1 (de) 2017-04-21 2018-01-22 Halbleiterschaltelement und Verfahren zum Herstellen desselben

Country Status (4)

Country Link
US (1) US10205013B2 (de)
JP (1) JP6869791B2 (de)
CN (1) CN108735808A (de)
DE (1) DE102018200916A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7335190B2 (ja) * 2020-03-23 2023-08-29 株式会社東芝 半導体装置
US20230032610A1 (en) * 2021-07-28 2023-02-02 Pakal Technologies, Llc Vertical insulated gate power switch with isolated base contact regions
WO2023162735A1 (ja) * 2022-02-24 2023-08-31 ヌヴォトンテクノロジージャパン株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011204803A (ja) 2010-03-24 2011-10-13 Toshiba Corp 半導体装置
JP2014063961A (ja) 2012-09-24 2014-04-10 Denso Corp 半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2837033B2 (ja) * 1992-07-21 1998-12-14 三菱電機株式会社 半導体装置及びその製造方法
JP4581179B2 (ja) * 2000-04-26 2010-11-17 富士電機システムズ株式会社 絶縁ゲート型半導体装置
JP4171268B2 (ja) * 2001-09-25 2008-10-22 三洋電機株式会社 半導体装置およびその製造方法
JP5135666B2 (ja) 2005-04-14 2013-02-06 株式会社日立製作所 電力変換装置
US8058682B2 (en) * 2007-01-09 2011-11-15 Maxpower Semiconductor Inc. Semiconductor device
JP5383009B2 (ja) * 2007-07-17 2014-01-08 三菱電機株式会社 半導体装置の設計方法
JP4688901B2 (ja) * 2008-05-13 2011-05-25 三菱電機株式会社 半導体装置
JP5013436B2 (ja) * 2009-06-04 2012-08-29 三菱電機株式会社 電力用半導体装置
WO2014038064A1 (ja) * 2012-09-07 2014-03-13 株式会社日立製作所 電力変換用スイッチング素子および電力変換装置
US9306048B2 (en) 2012-10-01 2016-04-05 Pakal Technologies Llc Dual depth trench-gated mos-controlled thyristor with well-defined turn-on characteristics
JP5932623B2 (ja) * 2012-12-05 2016-06-08 株式会社 日立パワーデバイス 半導体装置およびそれを用いた電力変換装置
JP2016143786A (ja) * 2015-02-03 2016-08-08 株式会社東芝 半導体装置
US9929260B2 (en) 2015-05-15 2018-03-27 Fuji Electric Co., Ltd. IGBT semiconductor device
WO2017010393A1 (ja) * 2015-07-16 2017-01-19 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6428945B2 (ja) * 2015-09-16 2018-11-28 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6531589B2 (ja) * 2015-09-17 2019-06-19 株式会社デンソー 半導体装置
US10636877B2 (en) * 2016-10-17 2020-04-28 Fuji Electric Co., Ltd. Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011204803A (ja) 2010-03-24 2011-10-13 Toshiba Corp 半導体装置
JP2014063961A (ja) 2012-09-24 2014-04-10 Denso Corp 半導体装置

Also Published As

Publication number Publication date
CN108735808A (zh) 2018-11-02
US20180308963A1 (en) 2018-10-25
JP6869791B2 (ja) 2021-05-12
US10205013B2 (en) 2019-02-12
JP2018182240A (ja) 2018-11-15

Similar Documents

Publication Publication Date Title
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112013000677B4 (de) Halbleitervorrichtung
DE102015221466B4 (de) Leistungshalbleitervorrichtung
DE112010005443B4 (de) Halbleitervorrichtung mit einem Halbleitersubstrat mit einem Diodenbereich und einem IGBT-Bereich sowie Verfahren zu dessen Herstellung
DE112014006289B4 (de) Leistungshalbleitervorrichtung
DE112013007363B4 (de) Halbleitervorrichtung
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE102012219645B4 (de) Halbleitervorrichtungen und Verfahren zu ihrer Herstellung
DE102018203693A1 (de) Halbleitervorrichtung
DE102004022455B4 (de) Bipolartransistor mit isolierter Steuerelektrode
DE112014006296T5 (de) Leistungshalbleitervorrichtung
DE102008000660A1 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE102006050338A1 (de) Halbleiterbauelement mit verbessertem Speicherladung zu Dioden-Softness Trade-off
DE102016116564A1 (de) Halbleitervorrichtung
DE102008032547A1 (de) Grabenisoliertes Gate-MOS-Halbleiterbauelement
DE102016103243A1 (de) Halbleitereinrichtung und verfahren zum herstellten derselben
DE112017003667B4 (de) Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit
DE112013004146T5 (de) Halbleitervorrichtung
DE102011056956A1 (de) Halbleitervorrichtung mit Diode
DE102019202117A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015105335A1 (de) Halbleitervorrichtung mit halbleitermesa einschliesslich einer verengung
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE102021108386A1 (de) Isolationsstruktur für igbt-vorrichtungen mit einer integrierten diode

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R084 Declaration of willingness to licence
R016 Response to examination communication