DE112015001756B4 - Halbleitervorrichtung mit isoliertem Gate und Verfahren zur Herstellung der Halbleitervorrichtung mit isoliertem Gate - Google Patents

Halbleitervorrichtung mit isoliertem Gate und Verfahren zur Herstellung der Halbleitervorrichtung mit isoliertem Gate Download PDF

Info

Publication number
DE112015001756B4
DE112015001756B4 DE112015001756.9T DE112015001756T DE112015001756B4 DE 112015001756 B4 DE112015001756 B4 DE 112015001756B4 DE 112015001756 T DE112015001756 T DE 112015001756T DE 112015001756 B4 DE112015001756 B4 DE 112015001756B4
Authority
DE
Germany
Prior art keywords
regions
region
trenches
conductivity type
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112015001756.9T
Other languages
English (en)
Other versions
DE112015001756T5 (de
Inventor
Jun Saito
Tomoharu IKEDA
Tomoyuki Shoji
Toshimasa Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE112015001756T5 publication Critical patent/DE112015001756T5/de
Application granted granted Critical
Publication of DE112015001756B4 publication Critical patent/DE112015001756B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Halbleitervorrichtung mit isoliertem Gate (10) umfassend:ein Halbleitersubstrat (12);eine Vorderseitenelektrode (14) auf einer vorderen Oberfläche des Halbleitersubstrats (12); undeine Rückseitenelektrode (18) auf einer Rückseitenoberfläche des Halbleitersubstrats (12),wobeidie Halbleitervorrichtung mit isoliertem Gate (10) konfiguriert ist, um einen leitenden Pfad zwischen der Vorderseitenelektrode (14) und der Rückseitenelektrode (18) zu schalten, unddas Halbleitersubstrat (12) umfasst:ein erstes Gebiet (22) ersten Leitfähigkeitstyps in Kontakt mit der Vorderseitenelektrode (14);ein zweites Gebiet (23) zweiten Leitfähigkeitstyps in Kontakt mit der Vorderseitenelektrode (14) und dem ersten Gebiet (22);ein drittes Gebiet (28) ersten Leitfähigkeitstyps, das durch das zweite Gebiet (23) von dem ersten Gebiet (22) getrennt ist;eine Vielzahl an Gate-Gräben (34) in der Vorderseitenoberfläche, die das zweite Gebiet (23) durchdringen, um das dritte Gebiet (28) zu erreichen;eine Vielzahl vierter Gebiete (32) zweiten Leitfähigkeitstyps, die auf der Bodenoberfläche des entsprechenden Gate-Grabens (34) freiliegen;eine Vielzahl an ersten umlaufenden Gräben (54a) und eine Vielzahl an zweiten umlaufenden Gräben (54b), die in der vorderen Oberfläche in einem Bereich ausserhalb des zweiten Gebietes (23) angeordnet sind, wobei die ersten umlaufenden Gräben (54a) und die zweiten umlaufenden Gräben (54b) sich wiederholend und abwechselnd in dem Bereich außerhalb des zweiten Gebiets (23) angeordnet sind, und die zweiten umlaufenden Gräben (54b) eine Tiefe aufweisen, die größer ist als die Tiefe der ersten umlaufenden Gräben (54a);fünfte Gebiete (56a) zweiten Leitfähigkeitstyps, die alle auf einer Bodenoberfläche des entsprechenden ersten umlaufenden Grabens (54a) freiliegen;sechste Gebiete (56b) zweiten Leitfähigkeitstyps, die alle auf einer Bodenoberfläche des entsprechenden zweiten umlaufenden Grabens (54b) freiliegen, Vorderseitenendabschnitte der sechsten Gebiete (56b), die in Bezug auf Rückseitenendabschnitte der fünften Gebiete (56a) auf einer Rückseite angeordnet sind; undein siebtes Gebiet (28) ersten Leitfähigkeitstyps, das mit dem dritten Gebiet (28) verbunden ist und die fünften Gebiete (56a) von den sechsten Gebieten (56b) trennt.

Description

  • Technisches Gebiet
  • Die vorliegenden Lehren beziehen sich auf eine Halbleitervorrichtung mit isoliertem Gate und ein Verfahren zur Herstellung der Halbleitervorrichtung mit isoliertem Gate.
  • Stand der Technik
  • Die japanische Patentanmeldungsveröffentlichung JP 2008-135 522 A (im Folgenden als Patentliteratur 1 bezeichnet) offenbart eine Halbleitervorrichtung mit isoliertem Gate mit einem Elementgebiet mit einer darin angeordneten MOS-Struktur und einem außenumlaufenden Gebiet um das Elementgebiet herum. Das Elementgebiet weist eine Vielzahl an Gate-Gräben darin auf, und eine Gate-Isolationsschicht und eine Gate-Elektrode sind jeweils in den Gate-Gräben angeordnet. In einem freiliegenden Gebiet auf einer Bodenoberfläche des Gate-Grabens ist ein p-Typ-bodenoberflächenumlaufendes Gebiet (im Folgenden als ein Elementabschnittsbodenoberflächenumlaufendes Gebiet bezeichnet) bereitgestellt. In dem außenumlaufenden Gebiet sind eine Vielzahl an Gräben bereitgestellt um das Elementgebiet zu umlaufen, und jeder der Gräben ist mit einer Isolationsschicht gefüllt. In einem freiliegenden Gebiet auf der Bodenoberfläche in dem außenumlaufenden Gebiet eines jeden Grabens, ist ein p-Typ-bodenoberflächenumlaufendes Gebiet (im Folgenden als ein außenumlaufender Abschnitt bodenoberflächenumlaufendes Gebiet bezeichnet) bereitgestellt. Wenn ein MOSFET ausgeschaltet ist, bereitet sich eine Verarmungsschicht in das Elementgebiet aus, und zwar von dem Elementabschnittsbodenoberflächenumlaufenden Gebiet in ein Drift-Gebiet hinein. Dies fördert die Verarmung des Drift-Gebiets in dem Elementgebiet. Demgemäß wird die Spannungsfestigkeit der isolierten Gate-Halbleitervorrichtung verbessert.
  • US 2012/0 043 602 A1 offenbart verbesserte MOSFET-Strukturen und -Prozesse, bei denen mehrere eingebettete Polysiliziumbereiche in den n + -Source-Kontaktbereich eingebracht werden. Eine obere Poly-Feldplatte wird verwendet, um das elektrische Feld vor dem Eindringen in den Kanal abzuschirmen, so dass ein sehr kurzer Kanal verwendet werden kann, ohne den Drain-Source-Leckstrom der Vorrichtung zu gefährden. Eine untere Poly-Feldplatte wird verwendet, um die elektrische Feldverteilung in der Driftregion so zu modulieren, dass eine gleichmäßigere Feldverteilung erhalten werden kann.
  • US 2008/0 087 951 A1 offenbart eine Halbleitervorrichtung mit einem Gate-Graben und einem in dem Zellenbereich ausgebildeten p-Floating-Bereich und mit einem Anschlussgraben und einem p-Floating-Bereich, die in dem Anschlussbereich ausgebildet sind. Außerdem hat ein Anschlussgraben aus drei Anschlussgräben eine ähnliche Struktur wie der Gate-Graben, und die anderen Anschlussgräben weisen eine Struktur auf, in die eine Isoliersubstanz wie etwa Oxid-Silizium gefüllt ist. Auch ist der p-Floating-Bereich 51 ein Bereich, der durch Implantieren von Verunreinigungen von der Bodenfläche des Gate-Grabens gebildet wird, und der p-Floating-Bereich ist ein Bereich, der durch Implantieren von Verunreinigungen von der Bodenfläche des Anschlussgrabens gebildet wird.
  • Zusammenfassung der Erfindung
  • Technisches Problem
  • Bei der isolierten Gate-Halbleitervorrichtung aus Patentliteratur 1 breitet sich die Verarmungsschicht in dem Elementgebiet nahezu zur gleichen Zeit von den Elementabschnittsbodenoberflächenumlaufenden Gebieten entsprechend aus. In einem Abschnitt des Drift-Gebiets zwischen den beiden Elementabschnittsbodenoberflächenumlaufenden Gebieten, kommt die Verarmung von beiden Seiten und daher wird der Abschnitt des Drift-Gebiets leicht verarmt. Wenn sich im Gegensatz dazu in dem außenumlaufenden Gebiet eine Verarmungsschicht, die sich von dem Elementgebiet ausbreitet, das erste außenumlaufenden Abschnitt bodenoberflächenumlaufendes Gebiet in dem außenumlaufenden Gebiet erreicht (das zu dem Elementgebiet nahest gelegene außenumlaufenden Abschnitt bodenoberflächenumlaufende Gebiet), erstreckt sich die Verarmungsschicht zu dem zweiten außenumlaufenden Abschnitt bodenoberflächenumlaufenden Gebiet von dem ersten außenumlaufenden Abschnitt bodenoberflächenumlaufenden Gebiet (das zweite außenumlaufenden Abschnitt bodenoberflächenumlaufende Gebiet des Elementgebiets). Wenn die Verarmungsschicht das zweite außenumlaufende Abschnitt bodenoberflächenumlaufendes Gebiet erreicht, erstreckt sich die Verarmungsschicht von dem zweiten außenumlaufenden Abschnitt bodenoberflächenumlaufenden Gebiet hin zu dem dritten außenumlaufenden Abschnitt bodenoberflächenumlaufenden Gebiet. Die Verarmungsschicht weitet sich daher nacheinander durch jedes der außenumlaufenden Abschnitt bodenoberflächenumlaufenden Gebiete aus. In einem Abschnitt des Drift-Gebiets, der zwischen zwei außenumlaufenden Abschnitt bodenoberflächenumlaufenden Gebieten angeordnet ist, breitet sich die Verarmung daher nur von einer Seite aus. Um das außenumlaufende Gebiet daher ausreichend zu verarmen ist es daher wünschenswert den Abstand zwischen dem außenumlaufenden Abschnitt bodenoberflächenumlaufenden Gebieten enger zu machen. Falls jedoch der Abstand zwischen den außenumlaufenden Abschnitt bodenoberflächenumlaufenden Gebiete enger gemacht wird, kann der Fall eintreten, bei dem die außenumlaufenden Abschnitt bodenoberflächenumlaufenden Gebiete wegen Fehlern im Herstellungsprozess gegenseitig verbunden sind, und daher ein Problem wegen dem Nicht-Erreichen der notwendigen Sperrspannung auftritt.
  • Lösung zu dem technischen Problem
  • Eine hier offenbarte Halbleitervorrichtung mit isoliertem Gate umfasst: ein Halbleitersubstrat; eine Vorderseitenelektrode auf einer vorderen Oberfläche des Halbleitersubstrats; und eine Rückseitenelektrode auf einer hinteren Oberfläche des Halbleitersubstrats. Die Halbleitervorrichtung mit isoliertem Gate ist konfiguriert um einen Leitungspfad zwischen der Vorderseitenelektrode und der Rückseitenelektrode zu schalten. Das Halbleitersubstrat umfasst: ein erstes Gebiet eines ersten Leitfähigkeitstyps in Kontakt mit der Vorderseitenelektrode; ein zweites Gebiet eines zweiten Leitfähigkeitstyps in Kontakt mit der Vorderseitenelektrode und dem ersten Gebiet; ein drittes Gebiet des ersten Leitfähigkeitstyps das von dem ersten Gebiet durch das zweite Gebiet getrennt ist; eine Vielzahl an Gate-Gräben in der vorderen Oberfläche die das zweite Gebiet durchdringen um das dritte Gebiet zu erreichen; eine Vielzahl an vierten Gebieten zweiten Leitfähigkeitstyps die auf der Bodenoberfläche des entsprechenden Gate-Grabens freiliegen; ein erster umlaufender Graben angeordnet in der vorderen Oberfläche in einem Bereich außerhalb des zweiten Gebiets; ein zweiter umlaufender Graben in der vorderen Oberfläche in einem Bereich außerhalb des zweiten Gebiets und mit einer größeren Tiefe als der Tiefe des ersten umlaufenden Grabens; ein fünftes Gebiet zweiten Leitfähigkeitstyps das auf einer Bodenoberfläche des ersten umlaufenden Grabens freiliegt; ein sechstes Gebiet zweiten Leitfähigkeitstyps das auf einer Bodenoberfläche des zweiten umlaufenden Grabens freiliegt, ein Vorderseitenendabschnitt des sechsten Gebiets ist in Bezug auf einen Rückseitenendabschnitt des fünften Gebiets auf einer Rückseite angeordnet; und ein siebtes Gebiet ersten Leitfähigkeitstyps das mit dem dritten Gebiet verbunden ist und das fünfte Gebiet von dem sechsten Gebiet trennt.
  • Insbesondere kann der zweite umlaufende Graben auf einer außenumlaufenden Seite des ersten umlaufenden Grabens angeordnet sein (eine Seite die weiter von dem zweiten Gebiet entfernt ist), oder kann auch auf einer inneren umlaufenden Seite des ersten umlaufenden Grabens angeordnet sein (einer Seite die näher an dem zweiten Gebiet liegt). Der erste Leitfähigkeitstyp kann einer eines n-Typs und p-Typs sein, und der zweite Leitfähigkeitstyp ist der andere des n-Typs und p-Typs.
  • In dieser isolierten Gate-Halbleitervorrichtung wird die Ausbreitung der Verarmungsschicht in dem Bereich außerhalb des zweiten Gebiets durch das fünfte Gebiet das auf der Bodenoberfläche des ersten umlaufenden Grabens freiliegt und des sechsten Gebiets das auf der Bodenoberfläche des zweiten umlaufenden Grabens freiliegt gefördert. In dieser isolierten Gate-Halbleitervorrichtung ist der Vorderseitenendabschnitt des sechsten Gebiets in Bezug auf den Rückseitenendabschnitt des fünften Gebiets auf der Rückseite angeordnet. Mit anderen Worten unterscheiden sich die fünften und sechsten Gebiete bezüglich ihrer Positionen in einer Tiefenrichtung (z.B. einer Dickenrichtung des Halbleitersubstrats). Falls daher Herstellungsfehler eine Fehlanordnung der relativen Positionen der fünften und sechsten Gebiete in einer Ebenenrichtung des Halbleitersubstrats verursachen (z.B. in eine Richtung entlang der vorderen Oberfläche des Halbleitersubstrats), kann die Verbindung der fünften und sechsten Gebiete miteinander verhindert werden.
  • Figurenliste
    • 1 zeigt eine Draufsicht einer Halbleitervorrichtung 10;
    • 2 zeigt eine vertikale Querschnittsansicht entlang einer Linie II-II in 1;
    • 3 zeigt ein Erklärungsdiagramm eines Herstellungsschrittes einer Halbleitervorrichtung 10;
    • 4 zeigt ein Erklärungsdiagramm eines Halbleiterschrittes einer Halbleitervorrichtung 10;
    • 5 zeigt ein Erklärungsdiagramm eines Herstellungsschrittes einer Halbleitervorrichtung 10;
    • 6 zeigt ein Erklärungsdiagramm eines Herstellungsschrittes einer Halbleitervorrichtung 10;
    • 7 zeigt ein Erklärungsdiagramm eines Halbleiterschrittes der Halbleitervorrichtung 10;
    • 8 zeigt eine vertikale Querschnittsansicht entsprechend 2 für den Fall bei dem ein zweiter außenumlaufender Graben 54b relativ zu einem ersten außenumlaufenden Graben 54a fehlangeordnet ist;
    • 9 zeigt eine vertikale Querschnittsansicht entsprechend 2 einer Halbleitervorrichtung in einer ersten Variante; und
    • 10 ist eine vertikale Querschnittsansicht entsprechend 2 einer Halbleitervorrichtung in einer zweiten Variante.
  • Beschreibung der Ausführungsformen
  • Zum Anfang werden einige Eigenschaften der isolierten Gate-Halbleitervorrichtung in unten beschriebenen Ausführungsformen aufgeführt. Insbesondere hat jede unten genannte Eigenschaft einen unabhängigen Zweck.
  • (Eigenschaft 1) Das fünfte Gebiet ist konfiguriert um teilweise das sechste Gebiet in einer Draufsicht des Halbleitersubstrats von einer Vorderseite mit dem sechsten Gebiet teilweise zu überlappen. Durch das Anordnen der fünften und sechsten Gebiete als solche ist es möglich diese enger zusammen anzuordnen. Dies ermöglicht die Sperrspannung der isolierten Gate-Halbleitervorrichtung weiter zu verbessern. Vielmehr sind die Herstellungsfehler in Positionen der fünften und sechsten Gebiete in Tiefenrichtung kleiner als die Herstellungsfehler in der Flächenrichtung. Selbst falls die fünften und sechsten Gebiete daher wie oben beschrieben angeordnet werden, kann eine Verbindung aufgrund von Herstellungsfehlern vermieden werden.
  • (Eigenschaft 2) Die Dicke des sechsten Gebiets ist dicker als die Dicke des fünften Gebiets. Gemäß dieser Konfiguration ist die Kurve einer Schnittstelle des sechsten Gebiets sanfter als die Kurve einer Schnittstelle des fünften Gebiets. Das sechste Gebiet erstreckt sich in Bezug auf das fünfte Gebiet zur Rückseite, und daher tritt leicht eine elektrische Feldkonzentration auf. Dadurch dass jedoch die Kurve der Schnittstelle des sechsten Gebiets sanft ausgebildet ist, kann die elektrische Feldkonzentration auf dem sechsten Gebiet abgeschwächt werden.
  • (Eigenschaft 3) Eine erste Art der zweiten Leitfähigkeitstypdotierstoffe sind in dem fünften Gebiet enthalten. Eine zweite Art der zweiten Leitfähigkeitstypdotierstoffe sind in dem sechsten Gebiet enthalten. Die zweite Art der zweiten Leitfähigkeitstypdotierstoffe hat einen Diffusionskoeffizienten in dem Halbleitersubstrat der größer ist als ein Diffusionskoeffizient der ersten Art der zweiten Leitfähigkeitstypdotierstoffe in dem Halbleitersubstrat. Gemäß dieser Konfiguration kann die Kurve der Schnittstelle des sechsten Gebiets sanft ausgebildet werden.
  • (Eigenschaft 4) Das Halbleitersubstrat wird aus SiC gebildet. Kohlenstoff und Bor sind in dem fünften und dem sechsten Gebiet enthalten. Die Kohlenstoffkonzentration in dem fünften Gebiet ist höher als die Kohlenstoffkonzentration in dem sechsten Gebiet. Gemäß dieser Konfiguration ist die Kurve der Schnittstelle des sechsten Gebiets sanft.
  • (Eigenschaft 5) Eine Vielzahl an ersten umlaufenden Gräben und eine Vielzahl an zweiten umlaufenden Gräben sind wiederholt und abwechselnd in dem Gebiet außerhalb des zweiten Gebiets bereitgestellt.
  • (Eigenschaft 6) Die Halbleitervorrichtung mit isoliertem Gate kann nach dem folgenden Verfahren hergestellt werden. Das Verfahren umfasst die Schritte: Ausbilden des ersten umlaufenden Grabens; Ausbilden des fünften Gebiets durch Implantieren der Dotierstoffe zweiten Leitfähigkeitstyps in die Bodenoberfläche des ersten umlaufenden Grabens; Ausbilden des zweiten umlaufenden Grabens; und Ausbilden des sechsten Gebiets durch Implantieren von Dotierstoffen zweiten Leitfähigkeitstyps in die Bodenoberfläche des zweiten umlaufenden Grabens.
  • (Eigenschaft 7) Einer der ersten und zweiten umlaufenden Gräben wird anfangs ausgebildet. Eines der fünften und sechsten Gebiete, die auf einer Bodenoberfläche des einen Grabens freiliegen, wird nach dem Bilden des einen Grabens ausgebildet. Nach dem Ausbilden des einen Gebiets, das auf der Bodenoberfläche des einen Grabens freiliegt, wird eine Isolationsschicht ausgebildet. Der andere der ersten und zweiten umlaufenden Gräben wird nach der Ausbildung der Isolationsschicht gebildet. Das andere der fünften und sechsten Gebiete die auf einer Bodenoberfläche des anderen Grabens freiliegen wird nach der Ausbildung des anderen Grabens gebildet. In dem anderen Graben wird nach dem Ausbilden des anderen Gebiets das auf der Bodenoberfläche des anderen Grabens freiliegt eine Isolationsschicht gebildet. Durch das Ausbilden des anderen Grabens nach der Ausbildung der Isolationsschicht in dem einen Graben ist es daher möglich Risse oder Ähnliches, die in einer Halbleiterschicht zwischen diesen Gräben (eine Trennung die die beiden Gräben trennt) auftreten, vermieden werden.
  • (Eigenschaft 8) Das Ausbilden des sechsten Gebiets wird vor der Ausbildung des fünften Gebiets durchgeführt. Bei der Ausbildung des sechsten Gebiets wird das Halbleitersubstrat nach der Implantation der Dotierstoffe zweiten Leitfähigkeitstyps in die Bodenoberfläche des zweiten umlaufenden Grabens ausgeheilt. Bei der Ausbildung des fünften Gebiets wird das Halbleitersubstrat nach der Implantation der Dotierstoffe zweiten Leitfähigkeitstyps in die Bodenoberfläche des ersten umlaufenden Grabens ausgeheilt. Bei diesem Verfahren wird das sechste Gebiet mehr ausgeheilt als das fünfte Gebiet, und daher kann die Kurve der Schnittstelle des sechsten Gebiets sanfter sein.
  • (Eigenschaft 9) Die Ausheiltemperatur bei der Bildung des sechsten Gebiets ist höher als die Ausheiltemperatur bei der Bildung des fünften Gebiets. Gemäß dieses Verfahrens kann die Kurve der Schnittstelle des sechsten Gebiets sanfter sein.
  • (Eigenschaft 10) Eine erste Art von Dotierstoffen zweiten Leitfähigkeitstyps wird in die Bodenoberfläche des ersten offenen Grabens bei der Ausbildung des fünften Gebiets implantiert. Eine zweite Art an Dotierstoffen zweiten Leitfähigkeitstyps wird in die Bodenoberfläche des zweiten umlaufenden Grabens bei der Formation des sechsten Gebiets implantiert. Die zweite Art an Dotierstoffen zweiten Leitfähigkeitstyps hat einen Diffusionskoeffizienten in dem Halbleitersubstrat der größer ist als ein Diffusionskoeffizient der ersten Art an Dotierstoffen zweiten Leitfähigkeitstyps in dem Halbleitersubstrat. Gemäß diesem Verfahren kann die Kurve der Schnittstelle des sechsten Gebiets sanft sein.
  • (Eigenschaft 11) Das Halbleitersubstrat wird aus SiC gebildet. Kohlenstoff und Bor werden in die Bodenoberfläche des ersten umlaufenden Grabens bei der Ausbildung des fünften Gebiets implantiert. Bor wird in die Bodenoberfläche des zweiten umlaufenden Grabens bei der Bildung des sechsten Gebiets implantiert. Gemäß diesem Verfahren kann die Kurve der Schnittstelle des sechsten Gebiets sanfter gemacht werden.
  • (Eigenschaft 12) Die Gate-Gräben werden zur gleichen Zeit wie die Ausbildung des ersten umlaufenden Grabens gebildet.
  • (Erste Ausführungsform) Eine Halbleitervorrichtung 10, wie in 1 dargestellt, weit ein Halbleitersubstrat 12 auf das aus SiC gebildet ist. Das Halbleitersubstrat 12 hat ein Zellgebiet 20 und ein außenumlaufendes Gebiet 50. Das Zellgebiet 20 weist einen MOSFET darin auf. Das außenumlaufende Gebiet 50 ist ein Gebiet zwischen dem Zellgebiet 20 und einer Endoberfläche 12a des Halbleitersubstrats 12.
  • Wie in 2 dargestellt, sind auf einer vorderen Oberfläche des Halbleitersubstrats 12 eine Vorderseitenelektrode 14 und eine Isolationsschicht 16 ausgebildet. Die Isolationsschicht 16 bedeckt die vordere Oberfläche des Halbleitersubstrats 12 in dem außenumlaufenden Gebiet 50. Die Vorderseitenelektrode 14 ist in dem Zellgebiet 20 in Kontakt mit dem Halbleitersubstrat 12. Mit anderen Worten ist das Zellgebiet 20 ein Kontaktgebiet bei dem die Vorderseitenelektrode 14 in Kontakt mit dem Halbleitersubstrat 12 steht, und das außenumlaufende Gebiet 50 ist ein Gebiet auf einer außenumlaufenden Seite (die Seite der Endoberfläche 12a) in Bezug auf das Kontaktgebiet. Eine Rückseitenelektrode 18 ist auf einer Rückseitenoberfläche des Halbleitersubstrats 12 bereitgestellt. Die Rückseitenelektrode 18 bedeckt nahezu die gesamte Rückseitenoberfläche des Halbleitersubstrats 12.
  • Source-Gebiete 22, ein Body-Gebiet 23, ein Drift-Gebiet 28, ein Drain-Gebiet 30, p-Typ-Floating-Gebiete 32, und Gate-Gräben 34 sind in dem Zellgebiet 20 angeordnet.
  • Die Source-Gebiete 22 (ein Beispiel eines ersten Gebietes in den Patentansprüchen) sind ein n-Typ-Gebiet das n-Typ-Dotierstoffe in einer hohen Konzentration enthält. Die Source-Gebiete 22 sind in einem freiliegenden Bereich auf einer oberen Oberfläche des Halbleitersubstrats 12 freigelegt. Die Source-Gebiete 22 sind in Kontakt mit der Vorderseitenelektrode 14 und sind ohmsch mit der Vorderseitenelektrode 14 verbunden.
  • Das Body-Gebiet 23 (ein Beispiel eines zweiten Gebiets in den Patentansprüchen) umfasst ein Body-Kontaktgebiet 24 und ein Niedrig-Konzentrationsgebiet 26. Das Body-Kontaktgebiet 24 ist ein p-Typ-Gebiet das p-Typ-Dotierstoffe in einer hohen Konzentration enthält. Das Body-Kontaktgebiet 24 liegt auf der oberen Oberfläche des Halbleitersubstrats 12 an Gebieten frei an denen die Source-Gebiete 22 nicht bereitgestellt sind. Das Body-Kontaktgebiet 24 ist in Kontakt mit der Vorderseitenelektrode 14, und ist ohmsch mit der Vorderseitenelektrode 14 verbunden. Das Niedrig-Konzentrationsgebiet 26 ist ein p-Typ-Gebiet das p-Typ-Dotierstoffe in geringer Konzentration enthält. Das Niedrig-Konzentrationsgebiet 26 hat eine p-Typ-Dotierstoffkonzentration die geringer ist als die p-Typ-Dotierstoffkonzentration in dem Body-Kontaktgebiet 24. Das Niedrig-Konzentrationsgebiet 26 ist unter den Source-Gebieten 22 bereitgestellt und das Body-Kontaktgebiet 24 ist in Kontakt mit diesen Gebieten.
  • Das Drift-Gebiet 28 (ein Beispiel eines dritten Gebiets in den Patentansprüchen) ist ein n-Typ-Gebiet das n-Typ-Dotierstoffe in geringer Konzentration enthält. Das Drift-Gebiet 28 weist eine n-Typ-Dotierstoffkonzentration auf die geringer ist als die n-Typ-Dotierstoffkonzentration in dem Source-Gebiet 22. Das Drift-Gebiet 28 ist unter dem Body-Gebiet 23 angeordnet. Das Drift-Gebiet 28 ist in Kontakt mit dem Body-Gebiet 23 und ist durch das Body-Gebiet 23 von dem Source-Gebiet 22 getrennt.
  • Das Drain-Gebiet 30 ist ein n-Typ-Gebiet das n-Typ-Dotierstoffe in hoher Konzentration enthält. Das Drain-Gebiet 30 hat eine n-Typ-Dotierstoffkonzentration die größer ist als die n-Typ-Dotierstoffkonzentration in dem Drift-Gebiet 28. Das Drain-Gebiet 30 ist unter dem Drift-Gebiet 28 bereitgestellt. Das Drain-Gebiet 30 ist in Kontakt mit dem Drift-Gebiet 28 und ist durch das Drift-Gebiet 28 von dem Body-Gebiet 23 getrennt. Das Drift-Gebiet 30 liegt in einem Bereich auf der unteren Oberfläche des Halbleitersubstrats 12 frei. Das Drain-Gebiet 30 ist ohmsch mit der Rückseitenelektrode 18 verbunden.
  • Wie in den 1 und 2 dargestellt, ist eine Vielzahl an Gate-Gräben 34 in der oberen Oberfläche des Halbleitersubstrats 12 in dem Zellgebiet 20 bereitgestellt. Wie in 1 dargestellt, erstrecken sich die Gate-Gräben 34 parallel zueinander linear in die vordere Oberfläche des Halbleitersubstrats 12. Wie in 2 dargestellt, durchdringt jeder der Gate-Gräben 34 das entsprechende Source-Gebiet 22 und Body-Gebiet 23 und erreicht das Drift-Gebiet 28. Eine isolierende Bodenschicht 34a, ein Gate-Isolationsfilm 34b, und eine Gate-Elektrode 34c sind in jedem der Gate-Gräben 34 bereitgestellt. Jede der isolierenden Bodenschichten 34a ist eine dicke Isolationsschicht die in einem Bodenabschnitt des entsprechenden Gate-Grabens 34 bereitgestellt ist. Eine laterale Oberfläche jedes Gate-Grabens 34 über der Bodenisolationsschicht 34a ist mit dem entsprechenden Gate-Isolationsfilm 34b bedeckt. Jede Gate-Elektrode 34c ist in dem entsprechenden Gate-Graben 34 über der entsprechenden Bodenisolationsschicht 34a angeordnet. Jede Gate-Elektrode 34c steht dem entsprechenden Source-Gebiet 24, dem Body-Gebiet 23, und dem Drift-Gebiet 28 über die entsprechende Gate-Isolationsschicht 34b gegenüber. Die Gate-Elektrode 34c ist von dem Halbleitersubstrat 12 durch die entsprechende Gate-Isolationsschicht 34b und die entsprechende isolierende Bodenschicht 34a isoliert. Eine obere Oberfläche der Gate-Elektrode 34c ist mit einer entsprechenden Isolationsschicht 34d bedeckt. Die Gate-Elektrode 34c ist von der Vorderseitenelektrode 14 durch die entsprechende Isolationsschicht 34d isoliert.
  • Jedes der p-Typ-Floating-Gebiete 32 (ein Beispiel einer vierten Region in den Patentansprüchen) ist in einem Bereich in dem Halbleitersubstrat 12 bereitgestellt und liegt auf einer Bodenoberfläche des entsprechenden Gate-Grabens 34 frei (z.B. einem Bereich der mit der Bodenoberfläche in Kontakt steht). Der Umfang jedes p-Typ-Floating-Gebiets 32 wird von dem Drift-Gebiet 28 umgeben. Die p-Typ-Floating-Gebiete 32 sind durch das Drift-Gebiet 28 voneinander getrennt. Vielmehr ist das p-Typ-Floating-Gebiet 32 durch das Drift-Gebiet 28 von dem Body-Gebiet 23 getrennt.
  • In einem Gebiet das sich in dem äußeren umlaufenden Gebiet 50 befindet und auf der vorderen Oberfläche des Halbleitersubstrats 12 freiliegt ist ein p-Typ-Vorderseitengebiet 51 bereitgestellt. Das Vorderseitengebiet 51 dehnt sich näherungsweise bis zur gleichen Tiefe wie das Body-Gebiet 23 aus. Die gesamte obere Oberfläche des Vorderseitenoberflächengebiets 51 ist mit der Isolationsschicht 16 bedeckt. Demgemäß ist das Vorderseitenoberflächengebiet 51 nicht in Kontakt mit der Vorderseitenelektrode 14. Das Drift-Gebiet 28 und das Drain-Gebiet 30 dehnt sich wie oben erwähnt bis zum außenumlaufenden Gebiet 50 aus. Das Drift-Gebiet 28 und das Drain-Gebiet 30 dehnt sich bis zur Endoberfläche 12a des Halbleitersubstrats 12 aus. Das Drift-Gebiet 28 ist von unten in Kontakt mit dem Vorderseitenoberflächengebiet 51.
  • In der oberen Oberfläche des Halbleitersubstrats 12 in dem außenumlaufenden Gebiet 50 ist eine Vielzahl außenumlaufender Gräben 54 (z.B. 54a und 54b) bereitgestellt. Jeder der außenumlaufenden Gräben 54 durchdringt das Vorderseitenoberflächengebiet 51 und erreicht das Drift-Gebiet 28. Wie in 1 dargestellt, ist jeder der außenumlaufenden Gräben 54 ringförmig ausgebildet und umgibt den Umfang des Zellgebiets 20, wenn das Halbleitersubstrat 12 von oben betrachtet wird. Wie in 2 dargestellt, ist das vordere Oberflächengebiet 51 von dem Body-Gebiet 23 (z.B. das p-Typ-Gebiet das mit dem Source-Gebiet 22 und der Vorderseitenelektrode 14 in Kontakt steht) durch den außenumlaufenden Graben 54 auf der innersten umlaufenden Seite getrennt. Vielmehr sind Abschnitte des vorderen Oberflächengebiets 51 durch die außenumlaufenden Gräben 54 getrennt. Mit anderen Worten entspricht ein p-Typ-Gebiet auf einer inneren Seite in Bezug auf den außenumlaufenden Graben 54 auf der innersten umlaufenden Seite dem Body-Gebiet 23, während ein p-Typ-Gebiet auf der außenumlaufenden Seite in Bezug auf den außenumlaufenden Graben 54 auf der innersten umlaufenden Seite dem Vorderseitenoberflächengebiet 51 entspricht. Demgemäß sind die außenumlaufenden Gräben 54 außerhalb des Body-Gebiets 23 angeordnet. In jedem der außenumlaufenden Gräben 54 ist eine Isolationsschicht 53 angeordnet.
  • Die außenumlaufenden Gräben 54 haben erste außenumlaufende Gräben 54a und zweite außenumlaufende Gräben 54b. Jeder ersten außenumlaufenden Gräben 54a hat eine Tiefe nahezu gleich der Tiefe von jedem der Gate-Gräben 34. Jeder der zweiten außenumlaufenden Gräben 54b ist tiefer als der erste außenumlaufende Graben 54a. Der außenumlaufende Graben 54 auf der innersten umlaufenden Seite ist der erste außenumlaufende Graben 54a. Die ersten außenumlaufenden Gräben 54a und die zweiten außenumlaufenden Gräben 54b sind wiederholend und abwechselnd von der innenumlaufenden Seite bis zur außenumlaufenden Seite angeordnet.
  • In einem Bereich innerhalb des Halbleitersubstrats 12 und freiliegend auf einer Bodenoberfläche von jedem der außenumlaufenden Gräben 54 (z.B. ein Bereich der mit der Bodenoberfläche in Kontakt steht), ist ein p-Typ-Bodenoberflächengebiet 56 (z.B. 56a und 56b) bereitgestellt. Jedes der Bodenoberflächengebiete 56 ist entlang des entsprechenden außenumlaufenden Grabens 54 angeordnet um die Gesamtheit der Bodenoberfläche des entsprechenden außenumlaufenden Grabens 54 zu bedecken. Der Umfang eines jeden der Bodenoberflächengebiete 56 ist von dem Drift-Gebiet 28 in dem außenumlaufenden Gebiet 50 (ein Beispiel des siebten Gebiets in den Patentansprüchen) umlaufen. Die Bodenoberflächengebiete 56 sind durch das Drift-Gebiet 28 in dem außenumlaufenden Gebiet 50 voneinander getrennt.
  • Die Bodenoberflächengebiete 56 haben erste Bodenoberflächengebiete 56a die auf Bodenoberflächen der ersten außenumlaufenden Gräben 54a freiliegen (ein Beispiel des fünften Gebiets in den Patentansprüchen), und zweite Bodenoberflächengebiete 56b die auf Bodenoberflächen der zweiten außenumlaufenden Gräben 54b freiliegen (ein Beispiel des sechsten Gebiets in den Patentansprüchen). Jedes der ersten Oberflächengebiete 56a ist an einer Stelle angeordnet die flacher ist als jedes der zweiten Oberflächengebiete 56b. Mit anderen Worten ist ein unteres Ende 55a des ersten Bodenoberflächengebiets 56a in Bezug auf ein oberes Ende 55b des zweiten Bodenoberflächengebiets 56b darüber angeordnet. Demgemäß ist ein Abstand D1 in einer Tiefenrichtung des Halbleitersubstrats 12 vorhanden, und zwar zwischen dem unteren Ende 55a des ersten Bodenoberflächengebiets 56a und des oberen Endes 55b des zweiten Bodenoberflächengebiets 56b. Das erste Bodenoberflächengebiet 56a ist so angeordnet, dass es teilweise mit dem benachbarten zweiten Bodenoberflächengebiet 56b bei Draufsicht auf die obere Oberfläche des Halbleitersubstrats 12 (z.B. wenn man es entlang der Tiefenrichtung des Halbleitersubstrats 12 betrachtet) angeordnet.
  • Die ersten Bodenoberflächengebiete 56a enthalten AL (Aluminium) als p-Typ-Dotierstoffe. Die zweiten Bodenoberflächengebiete 56b enthalten B (Bor) als p-Typ-Dotierstoffe.
  • Das zweite Bodenoberflächengebet 56b hat eine Dicke Db die größer ist als eine Dicke Da des ersten Bodenoberflächengebiets 56a. Vielmehr hat das zweite Bodenoberflächengebiet 56b eine Breite Wb (eine Breite in eine Richtung von der inneren umlaufenden Seite zur äußeren umlaufenden Seite) die größer ist als eine Breite Wa des ersten Bodenoberflächengebiets 56a. Daher ist die Rundung einer Schnittstelle des zweiten Oberflächengebiets 56b (einer Schnittstelle mit dem Drift-Gebiet 28) sanfter als die Rundung einer Schnittstelle des ersten Bodenoberflächengebiets 56a (eine Schnittstelle mit dem Drift-Gebiet 28). Mit anderen Worten ist die Rundung der Schnittstelle des zweiten Bodenoberflächengebiets 56b kleiner als die Rundung der Schnittstelle des ersten Bodenoberflächengebiets 56a.
  • Als Nächstes wird der Betrieb der Halbleitervorrichtung 10 beschrieben. Wenn die Halbleitervorrichtung 10 betrieben wird, wird eine Spannung die die Rückseitenelektrode 18 positiv macht zwischen der Rückseitenelektrode 18 und der Vorderseitenelektrode 14 angelegt. Außerdem wird eine Gate-Ein-Spannung an die Gate-Elektrode 24c angelegt, um dadurch den MOSFET in dem Zellgebiet 20 einzuschalten. Mit anderen Worten wird in dem Body-Gebiet 23 an einer Stelle an dem das Body-Gebiet 23 der Gate-Elektrode 34c gegenüberliegt ein Kanal ausgebildet, und Elektronen fließen von der Vorderseitenelektrode 14 zur Rückseitenelektrode 18 über das Source-Gebiet 22, den Kanal, das Drift-Gebiet 28, und das Drain-Gebiet 30.
  • Wenn die Gate-Ein-Spannung an der Gate-Elektrode 24c ausgeschalten wird, verschwindet der Kanal, und der MOSFET ist ausgeschaltet. Wenn der MOSFET ausgeschaltet ist, breitet sich eine Verarmungsschicht von einem pn-Übergang an einem Grenzbereich zwischen dem Body-Gebiet 23 und Drift-Gebiet 28 in das Drift-Gebiet 28 aus. Wenn die Verarmungsschicht die p-Typ-Floating-Gebiete 32 in dem Zellgebiet 20 erreichen, breitet sich die Verarmungsschicht auch von den p-Typ-Floating-Gebieten 32 in das Drift-Gebiet 28 aus. Demgemäß ist das Drift-Gebiet 28 zwischen den beiden p-Typ-Floating-Gebieten 32 durch die Verarmungsschicht, die sich von den p-Typ-Floating-Gebieten 32 zu beiden Seiten hin ausbreitet, verarmt. Die Verarmungsschicht breitet sich in dem Zellgebiet 20 so aus, um eine hohe Sperrspannung in dem Zellgebiet 20 zu erreichen.
  • Vielmehr erreicht die Verarmungsschicht, die sich von dem oben genannten pn-Übergang ausbreitet, das erste Bodenoberflächengebiet 56a unter dem ersten außenumlaufenden Graben 54a der am nächsten zu dem Zellgebiet 20 angeordnet ist. Daher dehnt sich die Verarmungsschicht von dem ersten Bodenoberflächengebiet 56a in das Drift-Gebiet 28 um den Umfang des ersten Bodenoberflächengebiets 56a aus. Der Abstand zwischen dem ersten Bodenoberflächengebiet 56a und dem benachbarten zweiten Oberflächengebiet 56b (benachbart auf der außenumlaufenden Seite) ist schmal, und daher erreicht die Verarmungsschicht, die sich von dem ersten Bodenoberflächengebiet 56a ausbreitet, das benachbarte zweite Bodenoberflächengebiet 56b. Konsequenterweise breitet sich die Verarmungsschicht von dem zweiten Bodenoberflächengebiet 56b in das Drift-Gebiet 28 um den Umfang des zweiten Bodenoberflächengebiets 56b herum aus. Der Abstand zwischen dem zweiten außenumlaufenden Graben 54b und dem benachbarten ersten Bodenoberflächengebiet 56a (benachbart auf der außenumlaufenden Seite) ist schmal, und daher dehnt sich die Verarmungsschicht von dem zweiten Bodenoberflächengebiet 56b aus und erreicht das benachbarte erste Bodenoberflächengebiet 56a. Als solche dehnt sich die Verarmungsschicht durch die ersten Bodenoberflächengebiete 56a und die zweiten Bodenoberflächengebiete 56b hindurch zur außenumlaufenden Seite hin aus. Die Verarmungsschicht breitet sich als solche in dem Drift-Gebiet 28 in dem außenumlaufenden Gebiet 50 breit aus. Die Bodenoberflächengebiete 56 sind durch das Drift-Gebiet 28 voneinander getrennt. Demgemäß wird ein Potenzialunterschied zwischen jeweils zwei der Bodenoberflächengebiete 56 erzeugt. Demgemäß wird das Potenzial in dem außenumlaufenden Gebiet 50 von der innenumlaufenden Seite zur außenumlaufenden Seite hin graduell geändert. Dadurch, dass sich die Verarmungsschicht in das außenumlaufende Gebiet 50 erstrecken kann, und außerdem sich die Potenzialverteilung die in dem außenumlaufenden Gebiet 50 erzeugt wird, moderat ändert, wird die Konzentration des elektrischen Feldes in dem außenumlaufenden Gebiet 50 begrenzt. Demgemäß weist die Halbleitervorrichtung 10 eine hohe Sperrspannung auf.
  • Vielmehr erstrecken sich die zweiten Bodenoberflächengebiete 56b in Bezug auf die erste Bodenoberflächengebiete 56a nach unten. Daher konzentriert sich in einem Zustand in dem sich die Verarmungsschicht in das außenumlaufende Gebiet 50 ausbreitet, ein elektrisches Feld um den Umfang des zweiten Bodenoberflächengebiets 56b herum. In der Halbleitervorrichtung 10 jedoch weist jedes der zweiten Bodenoberflächengebiete 56b eine große Dicke Db auf, um sicherzustellen, dass die Rundung der Schnittstelle des zweiten Bodenoberflächengebiets 56b sanft ist. Dadurch, dass sichergestellt ist, dass die Rundung der Schnittstelle des zweiten Bodenoberflächengebiets 56b als solches sanft ist, ist die Konzentration des elektrischen Feldes in der Umgebung des zweiten Bodenoberflächengebiets 56b begrenzt. Die Sperrspannung der Halbleitervorrichtung 10 wird dadurch weiter verbessert.
  • Als Nächstes wird ein Verfahren zur Herstellung einer Halbleitervorrichtung 10 beschrieben. In dem Herstellungsverfahren gemäß der ersten Ausführungsform werden anfänglich die Source-Gebiete 22, das Body-Gebiet 23, und die Vorderseitengebiete 51 in dem Halbleitersubstrat 12, wie in 3 gezeigt, durch epitaktisches Wachstum, Ionenimplantation oder Ähnliches erzeugt.
  • Als Nächstes wird, wie in 4 gezeigt, eine Maske 60 (z.B. ein Oxidfilm) mit Öffnungen auf der vorderen Oberfläche des Halbleitersubstrats 12 ausgebildet, und das Halbleitersubstrat 12 wird in den Öffnungen durch anisotropes Ätzen geätzt. Hierdurch werden die zweiten außenumlaufenden Gräben 54b ausgebildet.
  • Als Nächstes wird B (Bor: ein Beispiel der zweiten Art von Dotierstoffen zweiten Leitfähigkeitstyps in den Patentansprüchen) in die Bodenoberfläche von jedem der zweiten außenumlaufenden Gräben 54b implantiert, und dann wird das Halbleitersubstrat 12 ausgeheilt (erstes Ausheilen). Das implantierte B wird dadurch aktiviert und diffundiert. Wie in 5 dargestellt, werden dadurch die zweiten Bodenoberflächengebiete 56b ausgebildet.
  • Als Nächstes wird ein Isolator in jedem der zweiten außenumlaufenden Gräben 54b gewachsen, um dadurch die Isolationsschicht 53 in dem zweiten außenumlaufenden Graben 54b zu bilden.
  • Als Nächstes wird, wie in 6 dargestellt, eine Maske 62 (z.B. ein Oxidfilm) mit Öffnungen auf der Vorderseite des Halbleitersubstrats 12 ausgebildet, und das Halbleitersubstrat 12 wird durch anisotropes Ätzen in den Öffnungen geätzt. Die ersten außenumlaufenden Gräben 54a und die Gate-Gräben 34 werden dadurch ausgebildet. Die ersten außenumlaufenden Gräben 54a und die Gate-Gräben 34 werden flacher als die zweiten außenumlaufenden Gräben 54b gebildet. Vielmehr wird jeder der ersten außenumlaufenden Gräben 54a derart benachbart zu dem entsprechenden zweiten außenumlaufenden Graben 54b ausgebildet, so dass die ersten außenumlaufenden Gräben 54a und die zweiten außenumlaufenden Gräben 54b sich wiederholend und abwechselnd angeordnet sind.
  • Als Nächstes wird Al (Aluminium: ein Beispiel der ersten Art von Dotierstoffen zweiten Leitfähigkeitstyps in den Patentansprüchen) in die Bodenoberflächen der ersten außenumlaufenden Gräben 54a und die Bodenoberfläche der Gate-Gräben 34 implantiert, und dann das Halbleitersubstrat 12 ausgeheilt (zweites Ausheilen). Insbesondere wird das zweite Ausheilen bei einer niedrigeren Temperatur als das erste Ausheilen durchgeführt. Das implantierte Al wird dadurch aktiviert und diffundiert. Wie in 7 dargestellt, werden dadurch die ersten Bodenoberflächengebiete 56a und die p-Typ-Floating-Gebiete 32 ausgebildet.
  • Als Nächstes wird ein Isolator auf der Innenseite der ersten außenumlaufenden Gräben 54a und der Gate-Gräben 34 gewachsen. Die Isolationsschichten 53 werden daher in den ersten außenumlaufenden Gräben 54a gebildet. Als Nächstes wird der Isolator in den Gate-Gräben 34 teilweise entfernt, und dann die Gate-Isolationsschichten 34b und die Gate-Elektroden 34c in den Gate-Gräben 34 ausgebildet.
  • Als Nächstes werden die Isolationsschichten 34d, die Isolationsschicht 16, und die Vorderseitenelektrode 14 auf der oberen Oberfläche des Halbleitersubstrats 12 ausgebildet, um dadurch die Strukturen auf der oberen Oberflächenseite der Halbleitervorrichtung 10 zu komplettieren. Als Nächstes werden die Strukturen auf der unteren Oberflächenseite des Halbleitersubstrats 12 (z.B. dem Drain-Gebiet 30 und der Rückseitenelektrode 18) ausgebildet. Die Halbleitervorrichtung 10 in den 1 und 2 wird dadurch vervollständigt.
  • In den oben genannten Herstellungsschritten der Halbleitervorrichtung 10 tendieren die relativen Positionen der ersten und zweiten außenumlaufenden Gräben 54a und 54b dazu sich in einer Richtung entlang der oberen Oberfläche des Halbleitersubstrats 12 (z.B. der X- und Y-Richtungen) zu verlagern. Mit anderen Worten, sind Fehler in der Position der ersten und zweiten außenumlaufenden Gräben 54a und 54b in X- und Y-Richtung groß. In der oben beschriebenen Ausführungsform werden insbesondere die ersten und zweiten außenumlaufenden Gräben 54a und 54b in separaten Schritten ausgebildet und daher werden diese Fehler größer. Die Position von jedem der ersten Bodenoberflächengebiete 56a in den X- und Y-Richtungen ändert sich abhängig von der Position des entsprechenden ersten außenumlaufenden Grabens 54a, und die Position von jedem der zweiten Bodenoberflächengebiete 56b in den X- und Y-Richtungen ändert sich abhängig von der Position des entsprechenden zweiten außenumlaufenden Grabens 54b. Daher tendieren die relativen Positionen der ersten und zweiten Bodenoberflächengebiete 56a und 56b dazu sich in X- und Y-Richtung zu verlagern. In dieser Halbleitervorrichtung 10 jedoch unterscheiden sich die ersten und zweiten Bodenoberflächengebiete 56a und 56b in ihren Positionen in der Dickenrichtung des Halbleitersubstrats 12 (z.B. der Z-Richtung). Insbesondere wird der Abstand D1 zwischen den ersten und zweiten Bodenoberflächengebieten 56a und 56b ausgebildet. Selbst wenn daher die relativen Positionen der ersten und zweiten Bodenoberflächengebiete 56a und 56b deutlich in X- oder Y-Richtung verlagert sind, sind die ersten und zweiten Bodenoberflächengebiete 56a und 56b nicht miteinander verbunden. Zum Beispiel wie in 8 dargestellt, selbst wenn das zweite Bodenoberflächengebiet 56b in Richtung erstes Bodenoberflächengebiet 56a verschoben wird aufgrund von Herstellungsfehlern, ist das erste Bodenoberflächengebiet 56a nicht mit dem zweiten Bodenoberflächengebiet 56b verbunden. Es ist daher gemäß der Struktur der Halbleitervorrichtung 10 möglich zu verhindern, dass das erste Bodenoberflächengebiet 56a mit dem zweiten Bodenoberflächengebiet 56b aufgrund von Herstellungsfehlern verbunden ist.
  • Vielmehr verändert sich die Position von jedem der ersten Bodenoberflächengebiete 56a in Z-Richtung abhängig von der Tiefe des ersten entsprechenden außenumlaufenden Grabens 54a, und dem Implantationsbereich und dem Diffusionsbereich der Dotierstoffe in das erste Bodenoberflächengebiet 56a selbst. Vielmehr ändert sich die Position von jedem der zweiten Bodenoberflächengebiete 56b in Z-Richtung abhängig von der Tiefe des entsprechenden zweiten außenumlaufenden Grabens 54b, und dem Implantationsbereich und dem Diffusionsbereich der Dotierstoffe in das zweite Bodenoberflächengebiet 56b selbst. Die Tiefe von jedem der Gräben und des Implantationsbereichs und des Diffusionsbereichs der Dotierstoffe kann exakt gesteuert werden. Die Positionen der ersten und zweiten Bodenoberflächengebiete 56a und 56b in Z-Richtung können daher genauer gesteuert werden als die Positionen in X- und Y-Richtung. Gemäß dem oben beschriebenen Herstellungsverfahren kann der Abstand D1 zwischen den ersten und zweiten Bodenoberflächengebieten 56a und 56b in Z-Richtung exakt gesteuert werden. Der Abstand D1 kann dadurch verringert werden. Gemäß dem oben beschriebenen Herstellungsverfahren kann die Sperrspannung des außenumlaufenden Gebiets 50 verbessert werden.
  • Außerdem wird bei dem oben beschriebenen Herstellungsverfahren Al als p-Typ-Dotierstoff in die ersten Bodenoberflächengebiete 56a implantiert werden, während B als p-Typ-Dotierstoffe in den zweiten Bodenoberflächengebieten 56b implantiert wird. Der Diffusionskoeffizient von B in dem Halbleitersubstrat 12 (z.B. SiC) ist größer als der Diffusionskoeffizient von Al darin. Demgemäß können die zweiten Bodenoberflächengebiete 56b größer gemacht werden als die ersten Bodenoberflächengebiete 56a.
  • Außerdem kann bei dem oben beschriebenen Herstellungsverfahren das erste Ausheilen bei einer Temperatur durchgeführt werden die größer ist als die des zweiten Ausheilens. Die Diffusionslänge von B beim ersten Ausheilen ist daher größer. Dies stellt sicher, dass die zweiten Bodenoberflächengebiete 56b größer ausgebildet werden als die ersten Bodenoberflächengebiete 56a.
  • Außerdem können bei dem oben beschriebenen Herstellungsverfahren die zweiten Bodenoberflächengebiete 56b vor den ersten Bodenoberflächengebieten 56a ausgebildet werden. Daher werden die zweiten Bodenoberflächengebiete 56b nicht nur bei dem ersten Ausheilen geheizt sondern auch während des zweiten Ausheilens. Bei dem zweiten Ausheilen diffundiert das B in den zweiten Bodenoberflächengebieten 56b weiter und verursacht, dass die zweiten Bodenoberflächengebiete 56b vergrößert werden. Dies stellt sicher, dass die zweiten Bodenoberflächengebiete 56b größer ausgebildet werden als die ersten Bodenoberflächengebiete 56a.
  • Die zweiten Bodenoberflächengebiete 56b werden größer gefertigt als die ersten Bodenoberflächengebiete 56a, wie oben beschrieben, und daher wird die Dicke Db von jedem der zweiten Bodenoberflächengebiete 56b größer als die Dicke Da von jedem der ersten Bodenoberflächengebiete 56a. Als Ergebnis wird die Krümmung der Schnittstelle des zweiten Bodenoberflächengebiets 56b sanfter als die Krümmung der Schnittstelle des ersten Bodenoberflächengebiets 56a. Die zweiten Bodenoberflächengebiete 56b werden als solche ausgebildet und die Konzentration des elektrischen Feldes in der Umgebung der zweiten Bodenoberflächengebiete 56b, wenn der MOSFET ausgeschalten ist, kann wie oben beschrieben beschränkt werden.
  • Vielmehr entsteht eine Konzentration des elektrischen Feldes weniger leicht um den Umfang der ersten Bodenoberflächengebiete 56a herum, und daher tritt selbst wenn die Krümmung der Schnittstelle jedes der ersten Bodenoberflächengebiete 56a groß ist kein Problem mit elektrischer Feldkonzentration auf. Vielmehr erlaubt die Verringerung der Größe der ersten Bodenoberflächengebiete 56a die Reduzierung der Größe der Halbleitervorrichtung 10.
  • Außerdem werden in dem oben beschriebenen Herstellungsverfahren die ersten und zweiten außenumlaufenden Gräben 54a und 54b in separaten Schritten ausgebildet. Falls die ersten und zweiten außenumlaufenden Gräben 54a und 54b zur gleichen Zeit ausgebildet werden, können Risse in dünnen Teilen (einer Halbleiterschicht) zwischen den ersten und zweiten außenumlaufenden Gräben 54a und 54b auftreten. Im Gegensatz dazu werden keine dünnen Abschnitte gebildet, wenn die zweiten außenumlaufenden Gräben 54b gebildet werden und die Isolationsschichten 53 dann in den zweiten außenumlaufenden Gräben 54b und den ersten außenumlaufenden Gräben 54a danach ausgebildet werden, wodurch es möglich ist Risse zu begrenzen. Insbesondere falls die ersten außenumlaufenden Gräben 54a anfänglich ausgebildet werden, und die Isolationsschichten 53 dann in den ersten außenumlaufenden Gräben 54a und den zweiten außenumlaufenden Gräben 54b danach ausgebildet werden kann das Problem von Rissen in den Abschnitten vermieden werden.
  • (Zweite Ausführungsform) In einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform entsprechen beide p-Typ-Dotierstoffe in den ersten Bodenoberflächengebieten 56a und die p-Typ-Dotierstoffe in den zweiten Bodenoberflächengebieten 56b dem B. Insbesondere ist die Konzentration von C (Kohlenstoff) in jedem der ersten Bodenoberflächengebiete 56a größer als jede Konzentration an C in den zweiten Bodenoberflächengebieten 56b. Andere Konfigurationen in der Halbleitervorrichtung in der zweiten Ausführungsform entsprechen denen in der Halbleitervorrichtung 10 der ersten Ausführungsform. Daher wird die Halbleitervorrichtung der zweiten Ausführungsform ähnlich zu der Halbleitervorrichtung 10 in der ersten Ausführungsform betrieben.
  • Im Folgenden wird ein Verfahren zur Herstellung der Halbleitervorrichtung der zweiten Ausführungsform beschrieben. Anfangs wird, wie in der ersten Ausführungsform, die in 6 dargestellte Struktur ausgebildet. Als Nächstes wird C in die Bodenoberflächen der ersten äußeren umlaufenden Gräben 54a implantiert. Die Konzentration an C in der Umgebung der Bodenoberfläche der ersten außenumlaufenden Gräben 54a wird dadurch erhöht. Als Nächstes wird B in die Bodenoberflächen der ersten außenumlaufenden Gräben 54a implantiert. Mit anderen Worten werden die Bodenoberflächen der ersten außenumlaufenden Gräben 54a mit C und B co-dotiert. Als Nächstes wird das Halbleitersubstrat 12 ausgeheilt (zweites Ausheilen). Das in das Halbleitersubstrat 12 implantierte B wird dadurch aktiviert und diffundiert. Wie in 7 dargestellt, werden dadurch die ersten Bodenoberflächengebiete 56a ausgebildet. Zu bemerken ist, dass bei dem Herstellungsverfahren der zweiten Ausführungsform auch die p-Typ-Floating-Gebiete 32 zur gleichen Zeit ausgebildet werden wie die ersten Bodenoberflächengebiete 56a. Danach wird wie in dem Verfahren der ersten Ausführungsform die Halbleitervorrichtung in der zweiten Ausführungsform komplettiert.
  • Falls das Halbleitersubstrat 12 (z.B. SiC) co-dotiert wird mit B und C, wird der Diffusionskoeffizient von B in dem Halbleitersubstrat 12 klein. Mit anderen Worten, diffundiert B weniger leicht. Gemäß dem Herstellungsverfahren der zweiten Ausführungsform können die kleinen ersten Bodenoberflächengebiete 56a ausgebildet werden. Vielmehr wird nur B in die zweiten Bodenoberflächengebiete 56b implantiert, und C wird nicht hinein implantiert, und daher wird auch in dem Herstellungsverfahren der zweiten Ausführungsform das große zweite Bodenoberflächengebiet 56b wie in dem Herstellungsverfahren der ersten Ausführungsform ausgebildet. Wie in 2 gezeigt, können daher auch bei dem Herstellungsverfahren der zweiten Ausführungsform die zweiten Bodenoberflächengebiete 56b größer gemacht werden als die ersten Bodenoberflächengebiete 56a.
  • Insbesondere ist bei dem Herstellungsverfahren nach der zweiten Ausführungsform die Temperatur des zweiten Ausheilens höher als die Temperatur des ersten Ausheilens bei dem Herstellungsverfahren gemäß der ersten Ausführungsform.
  • Insbesondere entspricht bei den ersten und zweiten oben genannten Ausführungsformen der außenumlaufende Graben 54 auf der innersten umlaufenden Seite (auf der Seite nahe dem Body-Gebiet 23) dem ersten außenumlaufenden Graben 54a. Wie jedoch in 9 dargestellt, kann der außenumlaufende Graben 54 auf der innersten umlaufenden Seite dem zweiten außenumlaufenden Graben 54b (tiefer Graben) entsprechen. Insbesondere in den 2 und 9 haben die Gate-Gräben 34 und der außenumlaufende Graben 54 auf der innersten umlaufenden Seite in etwa die gleiche Tiefe. Der außenumlaufende Graben 54 auf der innersten umlaufenden Seite kann jedoch tiefer sein als die Gate-Gräben 34, oder kann flacher sein als die Gate-Gräben 34.
  • Insbesondere können in den oben genannten Ausführungsformen eine Vielzahl der ersten außenumlaufenden Gräben 54a und eine Vielzahl der zweiten außenumlaufenden Gräben 54b wiederholend und abwechselnd angeordnet sein. In einem Teilgebiet jedoch können die beiden ersten außenumlaufenden Gräben 54a Seite an Seite angeordnet sein, oder die zweiten außenumlaufenden Gräben 54b können Seite an Seite angeordnet sein. Insbesondere kann ein erster außenumlaufender Graben 54a und der eine zweite außenumlaufende Graben 54b in dem außenumlaufenden Gebiet 50 angeordnet sein. Mit anderen Worten, ist eine Struktur bereitgestellt bei der der zweite außenumlaufende Graben 54b benachbart zu dem ersten außenumlaufenden Graben 54a in dem außenumlaufenden Gebiet 50 angeordnet ist, wobei die Effekte der Ausführungsformen, wie oben beschrieben, erreicht werden können.
  • Insbesondere sind bei den oben genannten Ausführungsformen die zweiten Bodenoberflächengebiete 56b dicker als die ersten Bodenoberflächengebiete 56a. Falls jedoch die Konzentration des elektrischen Feldes in der Umgebung der zweiten Bodenoberflächengebiete 56b nicht so problematisch ist, können alle zweiten Bodenoberflächengebiete 56b eine Dicke aufweisen, die gleich oder kleiner ist als die Dicke der ersten Bodenoberflächengebiete 56a.
  • Außerdem können bei den oben genannten Ausführungsformen die ersten und zweiten Bodenoberflächengebiete 56a und 56b sich in einer Draufsicht der oberen Oberfläche des Halbleitersubstrats 12 teilweise überlappen. Wie jedoch in 10 dargestellt, müssen sie nicht überlappen. Selbst mit solch einer Konfiguration ist es möglich zu verhindern, dass sich die ersten und zweiten Bodenoberflächengebiete 56a und 56b aufgrund von Fehlern in ihrer Position in X- oder Y-Richtung gegenseitig verbinden. Selbst falls die ersten und zweiten Bodenoberflächengebiete 56a und 56b sich nicht überlappen, kann sich die Verarmungsschicht von dem ersten Bodenoberflächengebiet 56a zu dem zweiten Bodenoberflächengebiet 56b ausbreiten (oder von dem zweiten Bodenoberflächengebiet 56b zum ersten Bodenoberflächengebiet 56a).
  • Außerdem kann bei den oben genannten Ausführungsformen das Halbleitersubstrat 12 aus SiC ausgebildet sein. Das Halbleitersubstrat kann jedoch auch aus einem anderen Material wie beispielsweise Si gebildet sein. Anstelle der p-Typ-Floating-Gebiete 32 bei den oben genannten Ausführungsformen kann ein p-Typ-Gebiet das mit einem vorbestimmten Potenzial verbunden ist verwendet werden.

Claims (13)

  1. Halbleitervorrichtung mit isoliertem Gate (10) umfassend: ein Halbleitersubstrat (12); eine Vorderseitenelektrode (14) auf einer vorderen Oberfläche des Halbleitersubstrats (12); und eine Rückseitenelektrode (18) auf einer Rückseitenoberfläche des Halbleitersubstrats (12), wobei die Halbleitervorrichtung mit isoliertem Gate (10) konfiguriert ist, um einen leitenden Pfad zwischen der Vorderseitenelektrode (14) und der Rückseitenelektrode (18) zu schalten, und das Halbleitersubstrat (12) umfasst: ein erstes Gebiet (22) ersten Leitfähigkeitstyps in Kontakt mit der Vorderseitenelektrode (14); ein zweites Gebiet (23) zweiten Leitfähigkeitstyps in Kontakt mit der Vorderseitenelektrode (14) und dem ersten Gebiet (22); ein drittes Gebiet (28) ersten Leitfähigkeitstyps, das durch das zweite Gebiet (23) von dem ersten Gebiet (22) getrennt ist; eine Vielzahl an Gate-Gräben (34) in der Vorderseitenoberfläche, die das zweite Gebiet (23) durchdringen, um das dritte Gebiet (28) zu erreichen; eine Vielzahl vierter Gebiete (32) zweiten Leitfähigkeitstyps, die auf der Bodenoberfläche des entsprechenden Gate-Grabens (34) freiliegen; eine Vielzahl an ersten umlaufenden Gräben (54a) und eine Vielzahl an zweiten umlaufenden Gräben (54b), die in der vorderen Oberfläche in einem Bereich ausserhalb des zweiten Gebietes (23) angeordnet sind, wobei die ersten umlaufenden Gräben (54a) und die zweiten umlaufenden Gräben (54b) sich wiederholend und abwechselnd in dem Bereich außerhalb des zweiten Gebiets (23) angeordnet sind, und die zweiten umlaufenden Gräben (54b) eine Tiefe aufweisen, die größer ist als die Tiefe der ersten umlaufenden Gräben (54a); fünfte Gebiete (56a) zweiten Leitfähigkeitstyps, die alle auf einer Bodenoberfläche des entsprechenden ersten umlaufenden Grabens (54a) freiliegen; sechste Gebiete (56b) zweiten Leitfähigkeitstyps, die alle auf einer Bodenoberfläche des entsprechenden zweiten umlaufenden Grabens (54b) freiliegen, Vorderseitenendabschnitte der sechsten Gebiete (56b), die in Bezug auf Rückseitenendabschnitte der fünften Gebiete (56a) auf einer Rückseite angeordnet sind; und ein siebtes Gebiet (28) ersten Leitfähigkeitstyps, das mit dem dritten Gebiet (28) verbunden ist und die fünften Gebiete (56a) von den sechsten Gebieten (56b) trennt.
  2. Halbleitervorrichtung mit isoliertem Gate (10) nach Anspruch 1, wobei jedes der fünften Gebiete (56a) konfiguriert ist, um sich in einer Draufsicht des Halbleitersubstrats (12) von einer Vorderseite her teilweise mit dem entsprechenden sechsten Gebiet (56b) zu überlappen.
  3. Halbleitervorrichtung mit isoliertem Gate (10) nach Anspruch 1 oder 2, wobei Dicken der sechsten Gebiete (56b) dicker sind als Dicken der fünften Gebiete (56a).
  4. Halbleitervorrichtung mit isoliertem Gate (10) nach Anspruch 3, wobei eine erste Art an Dotierstoffen zweiten Leitfähigkeitstyps in den fünften Gebieten (56a) enthalten sind, und eine zweite Art an Dotierstoffen eines zweiten Leitfähigkeitstyps in den sechsten Gebieten (56b) enthalten sind, wobei die zweite Art an Dotierstoffen zweiten Leitfähigkeitstyps einen Diffusionskoeffizienten in dem Halbleitersubstrat (12) aufweisen, der größer ist als ein Diffusionskoeffizient der ersten Art Dotierstoffe des zweiten Leitfähigkeitstyps in dem Halbleitersubstrat (12).
  5. Halbleitervorrichtung mit isoliertem Gate (10) nach Anspruch 3, wobei das Halbleitersubstrat (12) aus SiC gebildet ist, Kohlenstoff und Bor in den fünften Gebieten (56a) und den sechsten Gebieten (56b) enthalten sind, und eine Kohlenstoffkonzentration in den fünften Gebieten (56a) größer ist als eine Kohlenstoffkonzentration in den sechsten Gebieten (56b).
  6. Halbleitervorrichtung mit isoliertem Gate (10) nach einem der Ansprüche 1 bis 5, wobei die fünften Gebiete (56a) und die sechsten Gebiete (56b) in einem Bereich angeordnet sind, in dem sich eine Verarmungsschicht von einer Grenze des zweiten Gebietes (23) ausbreitet und das dritte Gebiet (28) erreicht, wenn die Halbleitervorrichtung mit isoliertem Gate (10) ausschaltet.
  7. Verfahren zur Herstellung der Halbleitervorrichtung mit isoliertem Gate (10) nach einem der Ansprüche 1 bis 6, wobei das Verfahren umfasst: Ausbilden der ersten umlaufenden Gräben (54a); Ausbilden der fünften Gebiete (56a) durch Implantation von Dotierstoffen zweiten Leitfähigkeitstyps in die Bodenoberflächen der ersten umlaufenden Gräben (54a); Ausbilden der zweiten umlaufenden Gräben (54b); und Ausbilden der sechsten Gebiete (56b) durch Implantation von Dotierstoffen zweiten Leitfähigkeitstyps in die Bodenoberflächen der zweiten umlaufenden Gräben (54b).
  8. Verfahren nach Anspruch 7, wobei jeder der ersten oder zweiten umlaufenden Gräben (54a, 54b) ausgebildet wird, jeder der fünften oder sechsten Gebiete (56a, 56b), die auf Bodenoberflächen des jeweiligen Grabens freiliegen, nach der Ausbildung des jeweiligen Grabens gebildet werden, Isolationsschichten in den jeweiligen Gräben nach dem Ausbilden der jeweiligen Gebiete, die auf Bodenoberflächen der jeweiligen Gräben freiliegen, ausgebildet werden, der andere der ersten und zweiten umlaufenden Gräben (54a, 54b) nach der Ausbildung der Isolationsschichten ausgebildet wird, das andere der fünften und sechsten Gebiete (56a, 56b), die auf Bodenoberflächen der anderen Gräben freiliegen, nach der Ausbildung der anderen Gräben ausgebildet werden, und Isolationsschichten nach dem Ausbilden der anderen Gebiete, die auf den Bodenoberflächen der anderen Gräben freiliegen, ausgebildet werden.
  9. Verfahren nach Anspruch 7 oder 8, wobei das Ausbilden der sechsten Gebiete (56b) vor dem Ausbilden der fünften Gebietes (56a) durchgeführt wird, bei der Ausbildung der sechsten Gebiete (56b), das Halbleitersubstrat (12) nach der Implantation der Dotierstoffe zweiten Leitfähigkeitstyps in die Bodenoberflächen der zweiten umlaufenden Gräben (54b) ausgeheilt wird, und bei der Ausbildung der fünften Gebiete (56a), das Halbleitersubstrat (12) nach der Implantation der Dotierstoffe zweiten Leitfähigkeitstyps in die Bodenoberflächen der ersten umlaufenden Gräben (54a) ausgeheilt wird.
  10. Verfahren nach Anspruch 9, wobei die Ausheiltemperatur bei der Bildung der sechsten Gebiete (56b) größer ist als die Ausheiltemperatur bei der Bildung der fünften Gebiete (56a).
  11. Verfahren nach einem der Ansprüche 7 bis 10, wobei eine erste Art an Dotierstoffen zweiten Leitfähigkeitstyps bei der Ausbildung der fünften Gebiete (56a) in die Bodenoberflächen der ersten umlaufenden Gräben (54a) implantiert wird; und eine zweite Art an Dotierstoffen zweiten Leitfähigkeitstyps bei der Ausbildung der sechsten Gebiete (56b) in die Bodenoberflächen der zweiten umlaufenden Gräben (54b) implantiert wird, wobei die zweite Art Dotierstoffe zweiten Leitfähigkeitstyps einen Diffusionskoeffizienten in dem Halbleitersubstrat (12) aufweist, der größer ist als ein Diffusionskoeffizient der ersten Art an Dotierstoffen zweiten Leitfähigkeitstyps in dem Halbleitersubstrat (12).
  12. Verfahren nach einem der Ansprüche 7 bis 11, wobei das Halbleitersubstrat (12) aus SiC gebildet ist, Kohlenstoff und Bor bei der Ausbildung der fünften Gebiete (56a) in die Bodenoberflächen der ersten umlaufenden Gräben (54a) implantiert wird, und Bor bei der Ausbildung der sechsten Gebiete (56b) in die Bodenoberflächen der zweiten umlaufenden Gräben (54b) implantiert wird.
  13. Verfahren nach einem der Ansprüche 7 bis 12, wobei die Gate-Gräben (34) zur gleichen Zeit ausgebildet werden wie die Ausbildung der ersten umlaufenden Gräben (54a).
DE112015001756.9T 2014-04-09 2015-02-10 Halbleitervorrichtung mit isoliertem Gate und Verfahren zur Herstellung der Halbleitervorrichtung mit isoliertem Gate Active DE112015001756B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP2014080040 2014-04-09
JP2014080040A JP6208612B2 (ja) 2014-04-09 2014-04-09 絶縁ゲート型半導体装置、及び、絶縁ゲート型半導体装置の製造方法
PCT/JP2015/053692 WO2015156023A1 (ja) 2014-04-09 2015-02-10 絶縁ゲート型半導体装置、及び、絶縁ゲート型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE112015001756T5 DE112015001756T5 (de) 2017-01-19
DE112015001756B4 true DE112015001756B4 (de) 2019-04-04

Family

ID=54287604

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112015001756.9T Active DE112015001756B4 (de) 2014-04-09 2015-02-10 Halbleitervorrichtung mit isoliertem Gate und Verfahren zur Herstellung der Halbleitervorrichtung mit isoliertem Gate

Country Status (6)

Country Link
US (1) US9755042B2 (de)
JP (1) JP6208612B2 (de)
KR (1) KR101887795B1 (de)
CN (1) CN106463523B (de)
DE (1) DE112015001756B4 (de)
WO (1) WO2015156023A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6266975B2 (ja) 2013-12-26 2018-01-24 トヨタ自動車株式会社 絶縁ゲート型半導体装置の製造方法及び絶縁ゲート型半導体装置
JP6278048B2 (ja) * 2016-02-19 2018-02-14 トヨタ自動車株式会社 半導体装置
DK201670595A1 (en) * 2016-06-11 2018-01-22 Apple Inc Configuring context-specific user interfaces
DE112018001179T5 (de) * 2017-03-06 2019-12-24 Mitsubishi Electric Corporation Siliciumcarbid-halbleitereinheit, leistungswandler, verfahren zur herstellung einer siliciumcarbid-halbleitereinheit und verfahren zur herstellung eines leistungswandlers
JP2019046991A (ja) * 2017-09-04 2019-03-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN107634095A (zh) * 2017-09-14 2018-01-26 全球能源互联网研究院 沟槽型半导体功率器件及其制备方法
CN109300977A (zh) * 2018-10-08 2019-02-01 深圳市南硕明泰科技有限公司 一种晶体管及其制作方法
DE102019119121B3 (de) 2019-07-15 2020-09-03 Infineon Technologies Ag Graben-kontaktstruktur enthaltende halbleitervorrichtung und herstellungsverfahren
JP7326991B2 (ja) 2019-08-22 2023-08-16 株式会社デンソー スイッチング素子
JP7288827B2 (ja) * 2019-09-06 2023-06-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080087951A1 (en) 2004-10-29 2008-04-17 Toyota Jidosha Kabushiki Kaisha Insulated Gate Semiconductor Device and Method for Producing the Same
JP2008135522A (ja) 2006-11-28 2008-06-12 Toyota Motor Corp 半導体装置
US20120043602A1 (en) 2010-01-11 2012-02-23 Maxpower Semiconductor Inc. Power MOSFET and Its Edge Termination

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4445553A1 (de) * 1993-12-21 1995-06-22 Nippon Denso Co Halbleiterbeschleunigungssensor
JPH1187698A (ja) 1997-09-02 1999-03-30 Kansai Electric Power Co Inc:The 高耐圧半導体装置及びこの装置を用いた電力変換器
US6380569B1 (en) 1999-08-10 2002-04-30 Rockwell Science Center, Llc High power unipolar FET switch
TW594946B (en) 2002-01-16 2004-06-21 Sanken Electric Co Ltd Manufacturing method of semiconductor device
JP4538211B2 (ja) * 2003-10-08 2010-09-08 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP4488935B2 (ja) * 2005-03-11 2010-06-23 関西電力株式会社 高耐圧半導体装置
JP4735235B2 (ja) * 2005-12-19 2011-07-27 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP4453671B2 (ja) * 2006-03-08 2010-04-21 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
DE102006036347B4 (de) * 2006-08-03 2012-01-12 Infineon Technologies Austria Ag Halbleiterbauelement mit einer platzsparenden Randstruktur
JP5206248B2 (ja) * 2008-09-04 2013-06-12 トヨタ自動車株式会社 半導体装置
JP2012238741A (ja) * 2011-05-12 2012-12-06 Panasonic Corp 半導体装置及びその製造方法
JP6037499B2 (ja) 2011-06-08 2016-12-07 ローム株式会社 半導体装置およびその製造方法
US20140221427A1 (en) 2011-06-22 2014-08-07 Celgene Corporation Isotopologues of pomalidomide
US20130087852A1 (en) 2011-10-06 2013-04-11 Suku Kim Edge termination structure for power semiconductor devices
US8653587B2 (en) 2012-02-13 2014-02-18 Force Mos Technology Co., Ltd. Trench MOSFET having a top side drain
JP6139355B2 (ja) 2013-09-24 2017-05-31 トヨタ自動車株式会社 半導体装置
JP6266975B2 (ja) 2013-12-26 2018-01-24 トヨタ自動車株式会社 絶縁ゲート型半導体装置の製造方法及び絶縁ゲート型半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080087951A1 (en) 2004-10-29 2008-04-17 Toyota Jidosha Kabushiki Kaisha Insulated Gate Semiconductor Device and Method for Producing the Same
JP2008135522A (ja) 2006-11-28 2008-06-12 Toyota Motor Corp 半導体装置
US20120043602A1 (en) 2010-01-11 2012-02-23 Maxpower Semiconductor Inc. Power MOSFET and Its Edge Termination

Also Published As

Publication number Publication date
CN106463523A (zh) 2017-02-22
US9755042B2 (en) 2017-09-05
KR20160138294A (ko) 2016-12-02
US20170025516A1 (en) 2017-01-26
CN106463523B (zh) 2019-05-10
DE112015001756T5 (de) 2017-01-19
JP2015201559A (ja) 2015-11-12
JP6208612B2 (ja) 2017-10-04
WO2015156023A1 (ja) 2015-10-15
KR101887795B1 (ko) 2018-08-10

Similar Documents

Publication Publication Date Title
DE112015001756B4 (de) Halbleitervorrichtung mit isoliertem Gate und Verfahren zur Herstellung der Halbleitervorrichtung mit isoliertem Gate
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE69635824T2 (de) Graben-dmos-transistor mit vergrabener schicht für verminderten anschaltwiderstand und verbesserter robustheit
DE102013007685B4 (de) Siliziumkarbid-halbleiterbauelement und verfahren zu dessen herstellung
DE112010005443B4 (de) Halbleitervorrichtung mit einem Halbleitersubstrat mit einem Diodenbereich und einem IGBT-Bereich sowie Verfahren zu dessen Herstellung
DE102007061191B4 (de) Halbleiterbauelement mit einem Halbleiterkörper
DE102009010174B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE69735349T2 (de) Graben-dmos-transistor mit leichtdotierter wanne
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE112015001751B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE112014006030B4 (de) Herstellungsverfahren einer Halbleitereinrichtung des isolierten Gatetyps und Halbleitereinrichtung des isolierten Gatetyps
DE102018116869A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE112015002028T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE102008000660A1 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102008051245A1 (de) Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
DE102008018865A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE112012002823T5 (de) Bipolartransistor mit isoliertem Gate
DE112013006308T5 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112012005869B4 (de) IGBT und IGBT-Herstellungsverfahren
DE1944793B2 (de) Verfahren zur herstellung einer integrierten halbleiteranordnung
DE112008000826T5 (de) Verfahren und Struktur zum Herstellen eines oberseitigen Kontakts mit einem Substrat
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE102014113115B4 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE69924338T2 (de) Verfahren zur herstellung von halbleiterbauelementen mit einem graben-gate

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R081 Change of applicant/patentee

Owner name: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, JP

Free format text: FORMER OWNERS: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, AICHI-KEN, JP; DENSO CORPORATION, KARIYA-SHI, AICHI-KEN, JP

R082 Change of representative

Representative=s name: KUHNEN & WACKER PATENT- UND RECHTSANWALTSBUERO, DE

R084 Declaration of willingness to licence
R020 Patent grant now final