JP2008135522A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008135522A
JP2008135522A JP2006319930A JP2006319930A JP2008135522A JP 2008135522 A JP2008135522 A JP 2008135522A JP 2006319930 A JP2006319930 A JP 2006319930A JP 2006319930 A JP2006319930 A JP 2006319930A JP 2008135522 A JP2008135522 A JP 2008135522A
Authority
JP
Japan
Prior art keywords
trench
region
termination
semiconductor device
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006319930A
Other languages
English (en)
Other versions
JP4915221B2 (ja
Inventor
Hideshi Takatani
秀史 高谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2006319930A priority Critical patent/JP4915221B2/ja
Publication of JP2008135522A publication Critical patent/JP2008135522A/ja
Application granted granted Critical
Publication of JP4915221B2 publication Critical patent/JP4915221B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】終端絶縁領域の耐圧の均一性を向上する。
【解決手段】ボディ領域１４１と、ボディ領域１４１に接しているドリフト領域１１２と、セルエリアを実質的に一巡するように伸びているとともに、ボディ領域の表面からボディ領域を貫通してドリフト領域に達している終端トレンチ１６１〜１６３と、ドリフト領域１１２内において終端トレンチ１６１〜１６３の底面を囲繞する範囲に形成されている底面囲繞領域１５３を備える半導体装置に関する。終端トレンチ１６１〜１６３の底面における不純物密度が、終端トレンチの長さに沿って観測したときに不均一であり、不純物密度が低い部分では終端トレンチ１６１〜１６３を分離する分離壁１６４の厚みが薄く設定されており、不純物密度が高い部分では終端トレンチ１６１〜１６３の分離壁１６４の厚みが厚く設定されている。
【選択図】 図２

Description

本発明は半導体装置に関する。特に、半導体装置に求められている機能（例えば、スイッチング機能あるいは整流機能等）を実現する半導体構造（例えば、ＭＯＳ構造、ＩＧＢＴ構造あるいはダイオード構造等）が作り込まれているセルエリアと、セルエリアを取り囲む終端エリアにおいて半導体装置の耐圧を確保するために形成されている終端トレンチを有する半導体装置に関する。
第２導電型（例えばｎ型）のドリフト領域の表面に第１導電型（例えばｐ型）のボディ領域が積層されている半導体基板をベースとする半導体装置がよく知られている。この種の半導体装置では、セルエリアを実質的に一巡するように伸びているとともに、ボディ領域の表面からボディ領域を貫通してドリフト領域に達している終端トレンチを形成し、その終端トレンチに絶縁物を充填することによって、半導体装置の耐圧を向上することができる。
半導体装置の耐圧を更に向上するために、第２導電型（例えばｎ型）のドリフト領域内において終端トレンチの底面を囲繞する範囲に、第１導電型（例えばｐ型）の底面囲繞領域を形成した半導体装置が開発されている。その一例が、特許文献１に開示されている。
特開２００６−１２８５０７号公報
図１１は特許文献１の半導体装置５００の平面図であり、図１２は図１１のXII−XII線の断面図である。なお正確には、図１１は図１２のXI−XI線の断面図である。ただし図１１では、図示の明瞭化のために、ドレイン領域５１２に対するハッチングが省略されている。
半導体装置５００は、図１１に示すように、外周５０４を有する半導体基板５０２を利用して製造されており、半導体基板５０２は、トランジスタ動作をする半導体構造が作り込まれているセルエリア５０５（図
1164681286857_0.mst&sDir=TimeDir_15&sInit=1&sPid=3535068&sTime=1153983561
中の破線で示す枠Ｘの内側）と、そのセルエリア５０５を取り囲む終端エリア５０７に区分されている。
セルエリア５０５には、６本のメイントレンチ５１３が図１１の上下方向に伸びるように形成されている。終端エリア５０７には、半導体基板５０２の外周５０４の内側を外周５０４に沿って伸びる３重の終端トレンチ５６１〜５６３が形成されている。各終端トレンチ５６１〜５６３は、セルエリア５０５を一巡する閉ループ形状となっている。
図１２に示すように、半導体基板５０２は、裏面側から表面側に向けて、ｎ＋ドレイン領域５１１、ｎ−ドリフト領域５１２、ｐ−ボディ領域５４１の順に積層されている。
メイントレンチ５１３は、ボディ領域５４１の表面からボディ領域５４１を貫通してドリフト領域５１２に達している。各々のメイントレンチ５１３には、メイン絶縁領域５２３が充填されている。各々のメイン絶縁領域５２３内には、トレンチゲート電極５２２が埋め込まれている。各々のトレンチゲート電極５２２は、ボディ領域５４１の表面からボディ領域５４１を貫通してドリフト領域５１２に達している。メイントレンチ５１３の底面に沿って、ｐ型不純物を含む底面囲繞領域５５１がメイントレンチ５１３の底面を囲む範囲に形成されている。
ボディ領域５４１の表面５０１のメイントレンチ５１３に隣接する位置には、ｎ＋ソース領域５３１が形成されている。また、ボディ領域５４１の表面５０１であってｎ＋ソース領域５３１同士の間隙には、ｐ＋ボディコンタクト領域５３２が形成されている。
ｎ＋ソース領域５３１とｐ＋ボディコンタクト領域５３２の表面には、ソース電極５３３が形成されており、ソース電極５３３はソース配線Ｓに接続されている。トレンチゲート電極５２２はゲート配線Ｇに接続されている。ｎ＋ドレイン領域５１１はドレイン配線Ｄに接続されている。ドレイン配線Ｄはプラスの電位に接続され、ソース配線Ｓは接地されて用いられる。
終端トレンチ５６１〜５６３は、メイントレンチ５１３と同じ深さを有している。各終端トレンチ５６１〜５６３の幅は同一であり、長さ方向に均一の幅である。終端トレンチ５６１と５６２の間隔と、終端トレンチ５６２と５６３の間隔（終端トレンチの幅方向の中心から隣接する終端トレンチの幅方向の中心までの距離）も同一であり、長さ方向に均一の間隔である。各々の終端トレンチ５６１〜５６３に絶縁物質５７１〜５７３が充填されている。最も内側の終端トレンチ５６１に充填されている絶縁物質５７１内には、ゲート電極５２２と同じ構成のダミーゲート電極５２４が埋め込まれている。ダミーゲート電極５２４はゲート配線Ｇに接続されている。ダミーゲート電極５２４は省略されることもある。他の終端トレンチ５６２，５６３には、絶縁物質５７２、５７３のみが充填されている。各終端トレンチ５６１〜５６３の底面に沿って、底面囲繞領域５５３が形成されている。底面囲繞領域５５３は、底面囲繞領域５５１と同一工程で同時に形成されている。すなわち、メイントレンチ５１３と、終端トレンチ５６１〜５６３を形成した後、半導体基板５０２の表面５０１と直交する方向から、トレンチの底面にｐ型の不純物を注入し、その後に熱拡散して形成されている。底面囲繞領域５５３は、各終端トレンチ５６１〜５６３の底面を囲む範囲に形成されている。
半導体装置５００は、ゲート配線Ｇに加える電圧を制御することによって、ソース配線Ｓとドレイン配線Ｄの間を流れる電流を制御することができ、トランジスタ動作する。
ｎ−ドリフト領域５１２内に、メイントレンチ５１３と終端トレンチ５６１〜５６３の底面を囲繞する底面囲繞領域５５１，５５３を設けることによって、半導体装置５００の高耐圧化が図られている。メイントレンチ５１３と終端トレンチ５６１〜５６３の底面を底面囲繞領域５５１，５５３で囲繞することによって、半導体装置５００が高耐圧化される現象は、特許文献１に詳細に記載されている。
メイントレンチ５１３と終端トレンチ５６１〜５６３の底面を囲繞する底面囲繞領域５５１，５５３を設けることによって、半導体装置５００が高耐圧化されるものの、底面囲繞領域５５１，５５３に蓄積した電荷が抜けづらいために、半導体装置５００がターンオンしたときのスイッチング速度が遅くなるという問題を生じることがある。
そこで、特許文献２の技術が提案されている（ただし、本出願の出願時点ではまだ未公開である）。この技術では、図１３に模式的に図示するように、斜めにｐ型の不純物を注入して熱拡散することによって、メイントレンチ５１３と終端トレンチ５６１〜５６３の端部の側壁にｐ型の不純物拡散層５７０を形成し、ｐ型の不純物拡散層５７０によって、メイントレンチ５１３と終端トレンチ５６１〜５６３の浅部に位置しているｐ型ボディ領域５４１と、メイントレンチ５１３と終端トレンチ５６１〜５６３の底面を取り囲んでいるｐ型の底面囲繞領域５５１，５５３を連通させる。ｐ型の底面囲繞領域５５１，５５３をｐ型のボディ領域５４１に導通させると、半導体装置５００がターンオンしたときに、ｐ型の底面囲繞領域５５１，５５３に蓄積した電荷がｐ型ボディ領域５４１に抜けやすくなるために、スイッチング速度が遅くなるという問題が解決される。
特願２００６−０６２６０２号の明細書と図面
図１３に示すように、メイントレンチ５１３の長手方向をｘ方向とし、半導体基板５０２の表面５０１内で直交する方向をｙ方向とし、半導体基板５０２の表面５０１に直交する方向をｚ方向としたときに、トレンチの側壁にできるだけ直交する方向から斜めに不純物を注入するためには、ｘｚ面内において傾斜している方向Ｒから斜めに不純物を注入するのが有利である。この場合、メイントレンチ５１３がｘ方向に長く伸びているために、注入方向Ｒとｚ軸がなす角度を大きくすることができ、メイントレンチ５１３の端面の側壁にできるだけ直交する方向から不純物を注入することができる。このとき、終端トレンチ５６１でも、Ｘ方向に長く伸びている部分５６１ｘの延長上にある側壁に、ｐ型の不純物拡散層５７０が形成される。図１３では終端トレンチ５６２，５６３の図示が省略されており、以後は終端トレンチ５６１についてのみ説明するが、終端トレンチ５６２，５６３についても同様である。
ｘｚ面内において傾斜している方向Ｒから不純物を注入する場合、メイントレンチ５１３のｘ方向の端部に存在する側壁（以下では端面ということがある）に不純物が注入されるだけでなく、底面５１４にもｐ型不純物が注入される。このとき、終端トレンチ５６１のうち、ｘ方向に長く伸びている部分５６１ｘでは、底面５６０ｘにｐ型不純物が注入されるのに対し、ｙ方向に長く伸びている部分５６１ｙでは、トレンチの幅が狭いために、底面５６０ｙにｐ型不純物が注入されない。終端トレンチ５６２，５６３についても同様である。
このために、メイントレンチ５１３の底面を覆っているｐ型の底面囲繞領域５５１の不純物密度と、終端トレンチ５６１，５６２，５６３のうちのｘ方向に長く伸びている部分５６１ｘ，５６２ｘ，５６３ｘの底面を覆っているｐ型の底面囲繞領域５５３の不純物密度が高くなり、終端トレンチ５６１，５６２，５６３のうちのｙ方向に長く伸びている部分５６１ｙ，５６２ｙ，５６３ｙの底面を覆っているｐ型の底面囲繞領域５５３の不純物密度が低くなるという問題が生じる。
すなわち、終端トレンチの長さに沿って観察したときに、終端トレンチの底面を覆っている底面囲繞領域５５３のトレンチ底面における不純物密度が一様ならず、トレンチの長手方向の位置によって不純物密度が変化してしまうという現象が生じる。
底面囲繞領域５５１、５５３のトレンチ底面における不純物密度が一様でない場合、新たな問題が発生する。底面囲繞領域５５１、５５３のトレンチ底面における不純物密度が高い場所では、底面囲繞領域５５１、５５３が大きく広がる。メイントレンチ５１３の底面囲繞領域５５１が大きく広がると、ドリフト領域５１２内における導通面積が狭まり、オン抵抗が増大する。一方、底面囲繞領域５５１、５５３のトレンチ底面における不純物密度が低すぎると、底面囲繞領域５５１、５５３による耐圧向上効果が不十分となってしまう。オン抵抗の増大を押さえながら耐圧を効果的に高めるためには、底面囲繞領域５５１、５５３のトレンチ底面における不純物密度に最適値が存在し、それから高すぎても低すぎてもいけない。
そこで、メイントレンチ５１３のトレンチ底面における不純物密度を最適値に調整することになる。そのために、終端トレンチ５６１，５６２，５６３のうちのｙ方向に長く伸びている部分５６１ｙ，５６２ｙ，５６３ｙのトレンチ底面における不純物密度が過少となってしまう。終端トレンチ５６１，５６２，５６３のうちのｙ方向に長く伸びている部分５６１ｙ，５６２ｙ，５６３ｙでは、底面囲繞領域５５３が小さくしか広がらず、隣接する底面囲繞領域５５３，５５３の間に残されるドリフト領域５１２の幅が広くなりすぎ、底面囲繞領域５５３による耐圧向上効果が不十分となってしまう。
同種の問題が、最外側のメイントレンチ５１３の底面囲繞領域５５１と、最内側の終端トレンチ５６１の底面囲繞領域５５３の間にも生じる。最内側の終端トレンチ５６１のうち、ｘ方向に長く伸びている部分５６１ｘでは、トレンチ底面の不純物密度が高く、底面囲繞領域５５３が大きく広がる。そのために、最外側のメイントレンチ５１３の底面囲繞領域５５１と最内側の終端トレンチ５６１の底面囲繞領域５５３の間に残されるドリフト領域５１２の幅が狭くなる。その一方において、最内側の終端トレンチ５６１のうち、ｙ方向に長く伸びている部分５６１ｙでは、トレンチ底面の不純物密度が低く、底面囲繞領域５５３は小さくしか広がらない。そのために、最外側のメイントレンチ５１３の底面囲繞領域５５１と最内側の終端トレンチ５６１の底面囲繞領域５５３の間に残されるドリフト領域５１２の幅が広くなる。終端トレンチがｘ方向に長く伸びている部分５６１ｘでも、ｙ方向に長く伸びている部分５６１ｙでも、最内側の終端トレンチ５６１の底面囲繞領域５５３と最外側のメイントレンチ５１３の底面囲繞領域５５１の間に残されるドリフト領域５１２の幅をほぼ一様とする技術が必要とされている。
現状の技術では、不純物の注入方向に沿って伸びている終端トレンチの底面における不純物密度が高くなり、不純物の注入方向に直交する向きに伸びている終端トレンチの底面における不純物密度が低くなるために、終端トレンチの全長にわたって不純物密度を最適値に調整することが難しい。注入方向に沿って伸びている終端トレンチの底面における不純物密度を最適値に調整すると、不純物の注入方向に直交する向きに伸びている終端トレンチの底面における不純物密度が過小となってしまう。注入方向に直交する向きに伸びている終端トレンチの底面における不純物密度を最適値に調整すると、不純物の注入方向に沿って伸びている終端トレンチの底面における不純物密度が過剰となってしまう。
本発明では、隣接する終端トレンチを分離する分離壁の厚みを、終端トレンチの長さ方向の位置に応じて調整することによって、その問題を克服する。すなわち、終端トレンチの底面における不純物密度が高い部分では分離壁の厚みを厚くし、終端トレンチの底面における不純物密度が低い部分では分離壁の厚みを薄くする。すると、不純物密度が位置によって相違しているにもかかわらず、隣接する底面囲繞領域の間に残される距離が位置によらないで一様化され、その距離をすべての位置で最適化することができる。位置によらないで、底面囲繞領域による耐圧向上効果を十分に得ることができる。
本発明の第１の手法では、隣接する終端トレンチ同士の間隔（終端トレンチの幅方向の中心から隣接する終端トレンチの幅方向の中心までの距離）が一様であると制約の中で、分離壁の厚みを位置によって調整する。そのために、終端トレンチの幅を位置に応じて調整する。
本発明の第２の手法では、終端トレンチの幅が一様であると制約の中で、分離壁の厚みを位置によって調整する。そのために、終端トレンチ同士の間隔（終端トレンチの幅方向の中心から隣接する終端トレンチの幅方向の中心までの距離）を位置に応じて調整する。
本発明の改良された半導体装置では、最内側の終端トレンチと最外側のメイントレンチの間隔を位置によって調整し、最内側の終端トレンチの底面囲繞領域と最外側のメイントレンチの底面囲繞領域の間に残される距離を位置によらないでほぼ一様とする。
本発明の半導体装置は、半導体基板の表面側に形成されている第１導電型のボディ領域と、ボディ領域の深部側でボディ領域に接している第２導電型のドリフト領域と、半導体基板のセルエリアを実質的に一巡するように伸びており、ボディ領域の表面からボディ領域を貫通してドリフト領域に達しているとともに、少なくとも２重に形成されている終端トレンチと、ドリフト領域内において各終端トレンチの底面を囲繞する範囲に形成されている第１導電型の底面囲繞領域を備えている。終端トレンチの長さに沿って観測したときに、各終端トレンチの底面における第１導電型の不純物密度が不均一である。それに対応して、トレンチ底面の不純物密度が高い部分では隣接する終端トレンチを分離する分離壁の厚みが厚く、トレンチ底面の不純物密度が低い部分ではその分離壁の厚みが薄く調整されている。
上記の半導体装置では、トレンチ底面の不純物密度が高いために底面囲繞領域が大きく広がる部分では分離壁の厚みが厚く調整されており、トレンチ底面の不純物密度が低いために底面囲繞領域が小さくしか広がらない部分では分離壁の厚みが薄く調整されている。そのために、トレンチ底面の不純物密度が高い位置でも低い位置でも、隣接する底面囲繞領域の間に残される距離を一様化することができる。終端トレンチの全長にわたって、隣接する底面囲繞領域の間に残される距離を最適化することができる。終端トレンチの全長にわたって、底面囲繞領域による耐圧向上効果を十分に得ることができる。
終端トレンチの長さに沿って観測したときに終端トレンチ同士の間隔が一様である場合には、トレンチ底面の不純物密度が高い部分では各終端トレンチの幅が狭く、トレンチ底面の不純物密度が低い部分では各終端トレンチの幅が広いという関係を導入することによって、トレンチ底面の不純物密度が高い部分では分離壁の厚みを厚くし、トレンチ底面の不純物密度が低い部分では分離壁の厚みを薄く調整することができる。
終端トレンチの長さに沿って観測したときに各終端トレンチの幅が一様である場合には、トレンチ底面の不純物密度が高い部分では終端トレンチ同士の間隔が広く、トレンチ底面の不純物密度が低い部分では終端トレンチ同士の間隔が狭いという関係を導入することによって、トレンチ底面の不純物密度が高い部分では分離壁の厚みを厚くし、トレンチ底面の不純物密度が低い部分では分離壁の厚みを薄く調整することができる。ここでいう終端トレンチ同士の間隔とは、１本の終端トレンチの幅方向の中央位置から、隣接する終端トレンチの幅方向の中央位置までの距離をいう。
半導体基板を平面視したときに、各終端トレンチはコーナー部が湾曲している直角四辺形の形状であることがある。その場合には、平行に伸びる一対の辺では、トレンチ底面の不純物密度が高くて分離壁の厚みが厚く、その一対の辺に直交する他の一対の辺では、トレンチ底面の不純物密度が低くて分離壁の厚みを薄く形成することによって、本発明を具現化することができる。
終端トレンチがほぼ直角四辺形の形状である場合、斜めに注入する不純物の注入方向に沿って伸びる一対の辺では、トレンチ底面の不純物密度が高くなり、その一対の辺に直交する他の一対の辺では、トレンチ底面の不純物密度が低くなる。それに対応するために、不純物密度が高い一対の辺では、分離壁の厚みが厚く形成され、不純物密度が低い他の一対の辺では、分離壁の厚みが薄く形成されていると、隣接する底面囲繞領域の間に残される距離がトレンチの伸びている方向にかかわらずに一様化される。４辺のすべての位置においてほぼ均一な耐圧向上効果を得ることができる。
上記の場合、湾曲しているコーナー部で、一方の辺から他方の辺に向けて、分離壁の厚みが連続的に一様に変化していることが好ましい。
コーナー部が湾曲している場合、そのコーナー部におけるトレンチ底面の不純物密度も連続的に一様に変化していることが多い。それに応じて、コーナー部における分離壁の厚みが連続的に一様に変化していると、コーナー部の全範囲においてほぼ均一な耐圧向上効果を得ることができる。
不純物を斜めに注入する際に、図１３のｘｚ面内で傾斜している方向から注入し、さらに、図１３のｙｚ面内で傾斜している方向から注入することもある。この場合、ｘ方向に長く伸びるトレンチの底面における不純物密度と、ｙ方向に伸びるトレンチの底面における不純物密度の差を抑制することができる。
しかしながら、この方法でも、湾曲しているコーナー部では、不純物がトレンチ底面に到達しづらいという問題は解消しない。
そのために、コーナー部における分離壁の厚みが、直線的に伸びている部分における分離壁の厚みよりも薄いことが好ましい。
この場合、不純物がトレンチ底面に到達しづらいために底面囲繞領域が小さくしか広がらないコーナー部では、分離壁の厚みが減じられており、隣接する底面囲繞領域間の間隙の距離が伸びることが補償される。コーナー部ではトレンチ底面の不純物密度が低下することを、コーナー部の分離壁の厚みを薄くすることで補償することができる。
コーナー部でトレンチ底面の不純物密度が低下する場合、コーナー部の中央において分離壁の厚みが薄く、終端トレンチが直線的に伸びている部分に近づくにつれて分離壁の厚みが厚くなっていることが好ましい。
コーナー部でトレンチ底面の不純物密度が低下する場合、コーナー部の中央では不純物密度が低下する割合が高く、終端トレンチが直線的に伸びている部分に近づくにつれて不純物密度が低下する割合が低くなる。
コーナー部の中央において、分離壁の厚みが薄く、終端トレンチが直線的に伸びている部分に近づくにつれて分離壁の厚みが厚くなっていると、トレンチ底面の不純物密度の低下を分離壁の厚みの減少で補償することができ、隣接する底面囲繞領域の間に残されている領域の幅をコーナー部を含む終端トレンチの全長に亘って一様化でき、終端トレンチの全長に亘ってほぼ均一な耐圧特性を得ることができる。
セルエリア内に、ボディ領域の表面からボディ領域を貫通してドリフト領域に達しているとともに、直線的に平行に伸びている複数のメイントレンチが形成されていることがある。この場合、半導体基板を平面視したときに、終端トレンチが、メイントレンチと平行している一対の辺と、メイントレンチと直交している一対の辺を備えたほぼ直角四辺形の形状であることが多い。上記の条件を満たしている場合、メイントレンチと平行に伸びている辺では、最外側のメイントレンチと最内側の終端トレンチの間隔が広く、メイントレンチと直交している辺では、メイントレンチの端部と最内側の終端トレンチの間隔が狭いことが好ましい。上記において、最外側のメイントレンチと最内側の終端トレンチの間隔とは、最外側のメイントレンチの外側の側面と最内側の終端トレンチの内側の側面との間の距離をいう。また、メイントレンチの端部と最内側の終端トレンチの間隔とは、メイントレンチの長さ方向の端面と最内側の終端トレンチの内側の側面との間の距離をいう。
この場合、メイントレンチと、そのメイントレンチと平行に伸びる部分の終端トレンチでは、底面囲繞領域が大きく広がるのに対し、メイントレンチと直交して伸びている部分の終端トレンチでは、底面囲繞領域が小さくしか広がらない。終端トレンチがメイントレンチと平行に伸びている辺では、最外側のメイントレンチと最内側の終端トレンチの間隔が広く設定されており、メイントレンチと直交している辺では、メイントレンチの端部と最内側の終端トレンチの間隔が狭く設定されていると、辺が伸びている方向によらないで、最外側のメイントレンチの底面を取り囲んでいる底面囲繞領域と最内側の終端トレンチの底面を取り囲んでいる底面囲繞領域の間に残されているドリフト領域の幅を近づけることができる。それにより、最内側の終端トレンチと最外側のメイントレンチとの間の耐圧特性を、終端トレンチの全長にわたって一様化することが可能となる。
本発明の有用性は、セルエリアに形成されている半導体構造の種類によって限定されるものではないが、高い耐圧特性が要求される場合に特に有用である。
例えば、セルエリア内にＭＯＳ構造が形成されている場合、ＭＯＳにはしばしば高い耐圧特性が要求されるために、本発明が特に有用である。
セルエリア内にＭＯＳ構造が形成されている場合、ボディ領域の表面からボディ領域を貫通してドリフト領域に達しているメイントレンチと、メイントレンチの壁面を被覆しているゲート絶縁領域と、ゲート絶縁領域を介してボディ領域に対向する位置関係でメイントレンチ内に収容されており、ボディ領域の表面からボディ領域を貫通してドリフト領域に達しているトレンチゲート電極と、ボディ領域の表面のメイントレンチに隣接する位置に形成されている第２導電型のソース領域と、半導体基板の裏面側に形成されているドレイン領域を備えている。この構造を備えているＭＯＳは、トレンチゲート電極の電位で、ソース領域とドレイン領域の間の導通・非導通が切換えられる。
ＭＯＳの耐圧特性を改善するために、ドリフト領域内においてメイントレンチの底面を囲繞する範囲に形成されている第１導電型の底面囲繞領域と、ドリフト領域内においてメイントレンチの端面に接する範囲に形成されており、第１導電型のボディ領域と第１導電型の底面囲繞領域を導通する第１導電型の端面隣接領域を備えているＭＯＳが提案されている。
このＭＯＳは、高い耐圧特性を発揮する。従って、終端エリアにも高い耐圧特性が要求される。このＭＯＳは、第１導電型のボディ領域と第１導電型の底面囲繞領域を導通する第１導電型の端面隣接領域を形成するために、終端トレンチの底面における第１導電型の不純物密度が終端トレンチの長さに沿って観測したときに不均一になるが、前記したように終端トレンチの幅または終端トレンチ同士の間隔を終端トレンチの長さ方向に沿って調整することによって、トレンチ底面の不純物密度の不均一性に起因して耐圧特性が不均一となる現象を抑制することができる。
以下に説明する実施例の主要な特徴を最初に整理する。
（特徴１）底面囲繞領域は、半導体基板の表面に直交する方向から不純物を注入する垂直注入工程と、半導体基板の表面に対して傾斜する方向から不純物を注入する傾斜注入工程によって形成されている。
（特徴２）ボディ領域と底面囲繞領域を導通させる端面隣接領域は、半導体基板の表面に対して傾斜する方向から不純物を注入する傾斜注入工程によって形成されている。
（特徴３）半導体基板を平面視したときに、各終端トレンチはコーナー部が湾曲している直角四辺形の形状であり、終端トレンチの長さに沿って観測したときに終端トレンチ同士の間隔は一様であり、平行に伸びる一対の辺では前記不純物密度が高くて各終端トレンチの幅が狭く、前記一対の辺に直交する他の一対の辺では前記不純物密度が低くて各終端トレンチの幅が広い。
（特徴４）特徴３に加えて、湾曲しているコーナー部で、各終端トレンチの幅が連続的に一様に変化している。
（特徴５）半導体基板を平面視したときに、各終端トレンチはコーナー部が湾曲している直角四辺形の形状であり、終端トレンチの長さに沿って観測したときに終端トレンチ同士の間隔は一様であり、コーナー部における各終端トレンチの幅が、直線的に伸びる部分における各終端トレンチの幅よりも広い。
（特徴６）特徴５に加えて、コーナー部の中央において各終端トレンチの幅が広く、終端トレンチが直線的に伸びている部分に近づくにつれて各終端トレンチの幅が狭くなっている。
（特徴７）半導体基板を平面視したときに、各終端トレンチはコーナー部が湾曲している直角四辺形の形状であり、終端トレンチの長さに沿って観測したときに各終端トレンチの幅は一様であり、平行に伸びる一対の辺では前記不純物密度が高くて終端トレンチ同士の間隔が広く、前記一対の辺に直交する他の一対の辺では前記不純物密度が低くて終端トレンチ同士の間隔が狭い。
（特徴８）特徴７に加えて、前記湾曲しているコーナー部で、終端トレンチ同士の間隔が連続的に一様に変化している。
（特徴９）半導体基板を平面視したときに、各終端トレンチはコーナー部が湾曲している直角四辺形の形状であり、終端トレンチの長さに沿って観測したときに各終端トレンチの幅は一様であり、コーナー部の中央において終端トレンチ同士の間隔が狭く、終端トレンチが直線的に伸びている部分に近づくにつれて終端トレンチ同士の間隔が広がっている。
（特徴１０）特徴９に加えて、コーナー部における終端トレンチの曲率半径が、内側の終端トレンチでは小さく、外側の終端トレンチでは大きい。
以下、図面を参照しつつ本発明を具現化した半導体装置の実施例を詳細に説明する。
（実施例１：終端トレンチの一対の辺ではトレンチ幅が広く、それに直交する他の一対の辺ではトレンチ幅が狭く、隣接するトレンチ同士の間隔が一様である例）
図１は第１実施例の半導体装置１００の平面図であり、図２は図１のII−II線の断面図である。図３は図１のIII−III線の一部の断面図である。正確には、図１は図２のI−I線の断面図である。ただし、図１において、ドレイン領域１１２に対するハッチングは省略されている。
半導体装置１００は、図１に示すように、外周１０４を有する半導体基板１０２を利用して製造されており、半導体基板１０２は、トランジスタ動作をする半導体構造が作り込まれているセルエリア１０５（
1164681286857_1.mst&sDir=TimeDir_15&sInit=1&sPid=3535068&sTime=1153983561
中の破線で示す枠Ｘ内）と、そのセルエリア１０５を取り囲む終端エリア１０７に区分されている。
セルエリア１０５には、６本のメイントレンチ１１３が図１の上下方向に伸びるように形成されている。終端エリア１０７には、半導体基板１０２の外周１０４の内側を外周１０４に沿って伸びる３重の終端トレンチ１６１〜１６３が形成されている。各終端トレンチ１６１〜１６３は、半導体基板１０２の外周１０４に沿ってセルエリア１０５を一巡する閉ループ形状となっている。
各終端トレンチ部１６１〜１６３は、図１に示すように、メイントレンチ１１３と平行する方向に伸びている左側部１６１Ｌ〜１６３Ｌと、メイントレンチ１１３と平行する方向に伸びている右側部１６１Ｒ〜１６３Ｒと、メイントレンチ１１３と直交する方向に伸びている上側部１６１Ｔ〜１６３Ｔと、メイントレンチ１１３と直交する方向に伸びている下側部１６１Ｂ〜１６３Ｂと、左側部１６１Ｌ〜１６３Ｌと下側部１６１Ｂ〜１６３Ｂの間に連続するコーナー部１６１ＬＢ〜１６３ＬＢと、左側部１６１Ｌ〜１６３Ｌと上側部１６１Ｔ〜１６３Ｔの間に連続するコーナー部１６１ＬＴ〜１６３ＬＴと、右側部１６１Ｒ〜１６３Ｒと下側部１６１Ｂ〜１６３Ｂの間に連続するコーナー部１６１ＲＢ〜１６３ＲＢと、右側部１６１Ｒ〜１６３Ｒと上側部１６１Ｔ〜１６３Ｔの間に連続するコーナー部１６１ＲＴ〜１６３ＲＴとに区分されている。
各終端トレンチ部１６１〜１６３は、ほぼ直角四辺形の形状を備えており、湾曲するコーナー部を備えている。
図２と図３を参照して半導体装置１００の内部構造を説明する。図２と図３に示すように、半導体基板１０２は、裏面側から表面側に向けて、ｎ＋ドレイン領域１１１、ｎ−ドリフト領域１１２、ｐ−ボディ領域１４１の順に積層されている。ドリフト領域１１２の不純物密度は、１．５〜２．５×１０１６／ｃｍ３であり、ボディ領域１４１の不純物密度は１．０〜４．０×１０１７／ｃｍ３である。
メイントレンチ１１３は、半導体基板１０２の表面１０１からボディ領域１４１を貫通してドリフト領域１１２に達している。メイントレンチ１１３同士の間隔（メイントレンチの幅方向の中心と隣接するメイントレンチの幅方向の中心の間の距離）は、２．５μｍで均一である。メイントレンチ１１３同士の間隔は長さ方向に一様であり、どのメイントレンチに着目しても等しい。各々のメイントレンチ１１３の少なくとも側壁は、メイン絶縁領域１２３で被覆されている。各々のメイントレンチ１１３には、メイン絶縁領域１２３で半導体基板１０２から絶縁された状態で、トレンチゲート電極１２２が埋め込まれている。各々のトレンチゲート電極１２２は、ボディ領域１４１の表面からボディ領域１４１を貫通してドリフト領域１１２に達している。各々のメイントレンチ１１３は、各々のトレンチゲート電極１２２よりも深く伸びており、トレンチゲート電極１２２が存在しない深さではメイン絶縁領域１２３で充填されている。
各メイントレンチ１１３の底面に沿って、ｐ型不純物を含む底面囲繞領域１５１が形成されている。底面囲繞領域１５１の不純物密度は、１．０〜３．０×１０１７／ｃｍ３である。底面囲繞領域１５１は、ドリフト領域１１２内のメイントレンチ１１３の底面を囲む範囲に形成されている。底面囲繞領域１５１の断面は、メイントレンチの底面を中心とする略円形となっており、その直径はメイントレンチ１１３の幅よりも大きい。底面囲繞領域１５１は、メイントレンチ１１３の側面よりも側方に距離ｄ３だけ広がっている。ただし、隣接する底面囲繞領域１５１，１５１はつながっていない。隣接する底面囲繞領域１５１，１５１の間には、幅ｍ４のドリフト領域１１２が残されている。
半導体基板１０２の表面１０１のメイントレンチ１１３に隣接する位置には、ｎ＋ソース領域１３１が形成されている。また、セルエリア１０５内のボディ領域１４１ａの表面１０１のｎ＋ソース領域１３１同士の間隙には、ｐ＋ボディコンタクト領域１３２が形成されている。
ｎ＋ソース領域１３１とｐ＋ボディコンタクト領域１３２の表面には、ソース電極１３３が形成されており、ソース電極１３３はソース配線Ｓに接続されている。ゲート電極１２２はゲート配線Ｇに接続されている。ｎ＋ドレイン領域１１１はドレイン配線Ｄに接続されている。ドレイン配線Ｄはプラスの電位に接続され、ソース電線Ｓは接地されて用いられる。ゲート電極１２２は、ソース電極１３３とソース配線Ｓから絶縁されており、セルエリア１０５に電流を流すか流さないかを制御する電圧が印加される。ドレイン領域１１１、ソース領域１３１、ボディコンタクト領域１３２の不純物濃度は、電極との間でオーミック特性を確保する高濃度に調整されている。
セルエリア１０５内には、ソース領域１３１とボディ領域１４１とドリフト領域１１２とドレイン領域１１１とトレンチゲート電極１２２によって、ＭＯＳ構造が形成されている。
半導体基板１０２の外周１０４の内側を外周１０４に沿って伸びる３重の終端トレンチ１６１〜１６３が形成されている。終端トレンチ１６３は、メイントレンチ１１３と同じ深さを有している。終端トレンチ１６１〜１６３同士の間隔（終端トレンチ１６１の幅方向の中心と終端トレンチ１６２の幅方向の中心の間の距離と、終端トレンチ１６２の幅方向の中心と終端トレンチ１６３の幅方向の中心の間の距離）は、終端トレンチ１６１〜１６３の全長に亘って２．０μｍで均一である。最内側の終端トレンチ１６１の左側部と右側部１６１Ｌ，１６１Ｒと、隣接するメイントレンチ１１３との間隔（終端トレンチ１６１の幅方向の中心と隣接するメイントレンチ１１３の幅方向の中心の間の距離）は、メイントレンチ１１３同士の間隔と同じように２．５μｍに設定されている。最内側の終端トレンチ１６１の上側部１６１Ｔと、メイントレンチ１１３の上側の端面１１３ａとの間隔（図３にｐ３で示される距離）と、最内側の終端トレンチ１６１の下側部１６１Ｂと、メイントレンチ１１３の下側の端面１１３ｃとの間隔（図示は省略されているが、図３のｐ３に等しい）は、１．６μｍに設定されている。最内側の終端トレンチ１６１の左側部１６１Ｌの内側の側面１６１ｂと、最外側のメイントレンチ１１３の外側の側面１１３ｂとの間隔（図２にｐ４で示される距離）と、最内側の終端トレンチ１６１の右側部１６１Ｒの内側の側面と、最外側のメイントレンチ１１３の外側の側面との間隔（図示は省略されているが、図２のｐ４に等しい）は、図３のｐ３よりも大きい。メイントレンチと平行に伸びている辺では、最外側のメイントレンチと最内側の終端トレンチ１６１Ｌ，１６１Ｒの間隔ｐ４が広く、メイントレンチと直交している辺では、メイントレンチの端面１１３ａ．１１３ｃと最内側の終端トレンチ１６１Ｔ，１６１Ｂとの間隔ｐ３が狭い。
各々の終端トレンチ１６１〜１６３は、半導体基板１０２の表面１０１からボディ領域１４１を貫通してドリフト領域１１２に達している。各々の終端トレンチ１６１〜１６３に終端絶縁領域１７１〜１７３が充填されている。各々の終端絶縁領域１７１〜１７３もボディ領域１４１を貫通してドリフト領域１１２に達している。各終端絶縁領域１７１〜１７３は、半導体基板１０２の外周１０４に沿ってセルエリア１０５を一巡する閉ループ形状となっている。
最も内側の終端絶縁領域１７１には、ダミーゲート電極１２４が埋め込まれている。ダミーゲート電極１２４は、セルエリア１０５に形成されているゲート電極１２２と同一材料で同一形状を備えている。ダミーゲート電極１２４はゲート配線Ｇに接続されている。他の終端トレンチ１６２，１６３には、終端絶縁領域１７２，１７３のみが充填されている。ダミーゲート電極１２４は省略してもよい。すなわち、最も内側の終端トレンチ１６１の全体に終端絶縁領域１７１を充填してもよい。
各終端トレンチ１６１〜１６３の底面に沿って、ｐ型不純物を含む底面囲繞領域１５３が形成されている。底面囲繞領域１５３の不純物密度は、１．０〜３．０×１０１７／ｃｍ３である。底面囲繞領域１５３は、ドリフト領域１１２内において各終端トレンチ１６１〜１６３の底面を囲む範囲に形成されている。底面囲繞領域１５３の断面は、各終端トレンチ１６１〜１６３の底面を中心とする略円形となっており、その直径は各終端トレンチ１６１〜１６３の幅よりも大きい。
終端トレンチ１６１〜１６３の左側部１６１Ｌ〜１６３Ｌと右側部１６１Ｒ〜１６３Ｒに沿って形成されている底面囲繞領域１５３は、各終端トレンチ１６１〜１６３の側面よりも側方に距離ｄ１だけ広がっている。ただし、隣接する底面囲繞領域１５３，１５３はつながっていない。隣接する底面囲繞領域１５３，１５３の間には、幅ｍ１のドリフト領域が残されている。
図２において、ｄ１とｄ３はほぼ等しく、ｍ４はｍ１よりもわずかに広い。ｍ４は、セルエリア１０５内において底面囲繞領域１５１による耐圧向上効果が充分に得られるとともにＭＯＳ１００のオン抵抗を所定範囲内に抑えられる適値に調整されており、ｍ１は、終端エリア１０７において底面囲繞領域１５３による耐圧向上効果が充分に得られる適値に調整されている。
図３を参照しながら、メイントレンチ１１３の端部の構成を説明する。図３は図１の半導体装置１００のIII−III線の一部の断面図である。ここで、図３では、メイントレンチ１１３の両端部が略同じような構成であるために、一方の端部のみを図示する。
図３に示されているメイントレンチ１１３の端面１１３ａから最内側の終端トレンチ１６１の上側部１６１Ｔの内側の側面１６１ｂまでの距離ｐ３は、図２に示されている終端トレンチ１６１の左側部１６１Ｌ（あるいは右側部１６１Ｒ）の内側の側面１６１ｂと隣接するメイントレンチ１１３の側面１１３ｂとの距離ｐ４よりも短く設定されている。同様に、メイントレンチ１１３の下側の端面１１３ｃから最内側の終端トレンチ１６１の下側部１６１Ｂの内側の側面１６１ｂまでの距離ｐ３は、終端トレンチ１６１の左側部１６１Ｌ（あるいは右側部１６１Ｒ）の内側の側面１６１ｂと隣接するメイントレンチ１１３の側面１１３ｂとの距離ｐ４よりも短く設定されている。
図３に示すように、メイントレンチ１１３の底面に沿って、底面囲繞領域１５１が形成されている。
メイントレンチ１１３の端面１１３ａに沿って、ｐ型不純物が拡散している端面隣接領域１５２が形成されている。ｐ型の端面隣接領域１５２は、ｐ型の底面囲繞領域１５１とｐ型のボディ領域１４１を導通させている。端面隣接領域１５２は、メイントレンチ１１３の端面１１３ａ、１１３ｃに沿って伸びている。端面隣接領域１５２の不純物密度と厚みは、半導体装置１００の耐圧及びオン抵抗を配慮して決定されている。半導体装置１００の耐圧を保持するためには、半導体装置１００がオフのときに、端面隣接領域１５２が完全に空乏化することが理想である。一方、オン抵抗を低減するためには、端面隣接領域１５２の不純物密度が高いことが好ましい。シミュレーションによって、不純物のピーク濃度がおよそ０．７×１０１６／ｃｍ３であり、厚みが０．３μｍであれば、耐圧と導電性を両立できることが判明している。
終端トレンチ１６１〜１６３の上側部１６１Ｔ〜１６３Ｔと下側部１６１Ｂ〜１６３Ｂの底面に沿って、底面囲繞領域１５３が形成されている。底面囲繞領域１５３は、上側部１６１Ｔ〜１６３Ｔと下側部１６１Ｂ〜１６３Ｂの底面の中心から略半円形に広がっており、上側部１６１Ｔ〜１６３Ｔと下側部１６１Ｂ〜１６３Ｂの底面の周りを取り囲むように形成されている。その直径は上側部１６１Ｔ〜１６３Ｔと下側部１６１Ｂ〜１６３Ｂのトレンチ幅よりも大きい。底面囲繞領域１５３は、上側部１６１Ｔ〜１６３Ｔと下側部１６１Ｂ〜１６３Ｂの側面よりも距離ｄ２だけ側方に広がっている。ただし、隣接する底面囲繞領域１５３，１５３はつながっていない。隣接する底面囲繞領域１５３，１５３の間には、幅ｍ２のドリフト領域が残されている。
前記したように、終端トレンチ１６１〜１６３同士の間隔（終端トレンチ１６１の幅方向の中心と終端トレンチ１６２の幅方向の中心の間の距離と、終端トレンチ１６２の幅方向の中心と終端トレンチ１６３の幅方向の中心の間の距離）は、終端トレンチの全長に亘って均一である。
それに対して、終端トレンチ１６１〜１６３の右側部１６１Ｒ〜１６３Ｒと左側部１６１Ｌ〜１６３Ｌのトレンチ幅ｈ１（図２参照）は、終端トレンチ１６１〜１６３の上側部１６１Ｔ〜１６３Ｔと下側部１６１Ｂ〜１６３Ｂのトレンチ幅ｈ２（図３参照）よりも狭い。そのために、終端トレンチ１６１〜１６３の右側部１６１Ｒ〜１６３Ｒと左側部１６１Ｌ〜１６３Ｌにおける分離壁１６４，１６４の厚みｐ１（図２参照）は、終端トレンチ１６１〜１６３の上側部１６１Ｔ〜１６３Ｔと下側部１６１Ｂ〜１６３Ｂにおける分離壁１６４，１６４の厚みｐ２（図３参照）よりも厚い。
後記するように、終端トレンチ１６１〜１６３の右側部１６１Ｒ〜１６３Ｒと左側部１６１Ｌ〜１６３Ｌのトレンチ底面における不純物密度は、終端トレンチ１６１〜１６３の上側部１６１Ｔ〜１６３Ｔと下側部１６１Ｂ〜１６３Ｂのトレンチ底面における不純物密度よりも高い。そのために、終端トレンチ１６１〜１６３の右側部１６１Ｒ〜１６３Ｒと左側部１６１Ｌ〜１６３Ｌでは、底面囲繞領域１５３が終端トレンチから側方に張り出す距離ｄ１（図２参照）が大きいのに対し、終端トレンチ１６１〜１６３の上側部１６１Ｔ〜１６３Ｔと下側部１６１Ｂ〜１６３Ｂでは、底面囲繞領域１５３が終端トレンチから側方に張り出す距離ｄ２（図３参照）が小さい。
本実施例の場合、トレンチ１６１〜１６３の幅ｈ１，ｈ２は、下記の式を満たすように選択されている。
ｈ１＋２×ｄ１＝ｈ２＋２×ｄ２ あるいは、ｈ２−ｈ１＝２×（ｄ１−ｄ２）
すなわち、分離壁１６４の厚みは、下記の式を満たすように設定されている。
ｐ１−ｐ２＝ｈ３−ｈ１＝２×（ｄ１−ｄ２）
上記の関係が設定されていると、終端トレンチ１６１〜１６３の右側部１６１Ｒ〜１６３Ｒと左側部１６１Ｌ〜１６３Ｌに形成されている隣接する底面囲繞領域１５３，１５３の間隙の距離ｍ１（図２参照）と、終端トレンチ１６１〜１６３の上側部１６１Ｔ〜１６３Ｔと下側部１６１Ｂ〜１６３Ｂに形成されている隣接する底面囲繞領域１５３，１５３の間隙の距離ｍ２（図３参照）は等しくなる。
本実施例では、トレンチ底面での不純物密度が高くて底面囲繞領域が大きく広がる位置と不純物密度が低くて底面囲繞領域が小さくしか広がない位置に差を設けている。大きく広がる位置で底面囲繞領域が側方に広がる距離を２×ｄ１とし、小さくしか広がない位置で底面囲繞領域が側方に広がる距離を２×ｄ２とすると、その差に応じて、前者の位置ではトレンチ幅ｈ１を狭くし（従って分離壁の厚みｐ１を厚くすることになる）、後者の位置ではトレンチ幅ｈ２を広くしている（従って分離壁の厚みｐ２を薄くすることになる）。この結果、隣接する底面囲繞領域１５３，１５３の間隙の距離ｍ１，ｍ２は、トレンチ底面での不純物密度の濃淡にもかかわらず、終端トレンチ１６１〜１６３の全長に亘って一様化されている。
半導体装置１００の構造について、図２と図３を参照して説明したが、各構成部分はメイントレンチ１１３又は終端トレンチ１６１〜１６３の長さ方向に沿って略同じような構成（寸法を除く）を有している。なお、一枚の半導体基板に一個の半導体装置１００のみが形成されるとは限られない。一枚の半導体基板に複数個の半導体装置１００が形成されることもある。あるいは一枚の半導体基板に半導体装置１００とその他の半導体装置が一緒に形成されることもある。この場合の終端エリア１０７は、半導体装置１００を形成するセルアリア１０５を取り囲む範囲であり、必ずしも半導体基板の外周に沿って伸びる範囲であるとは限られない。
以下実施例の半導体装置１００の動作を説明する。この半導体装置１００は、ソース電極配線Ｓが接地されてＧＮＤ電位に維持され、ドレイン配線Ｄに正の電圧が印加された状態で用いられる。ゲート電極１２２に正の電圧を加えると、ゲート電極１２２に向かい合う領域において、ボディ領域１４１ａが反転し、チャネルが形成され、ソース領域１３１とドレイン領域１１１の間が導通する。ゲート電極１２２に正の電圧を加えなければ、ソース領域１３１とドレイン領域１１１の間に電流が流れない。半導体装置１００は、トランジスタ動作をする。
ゲート電極１２２に正の電圧が印加されないと、ドリフト領域１１２とボディ領域１４１の間のＰＮ接合面から、ドリフト領域１１２とボディ領域１４１に向けて、空乏層が伸びる。空乏層の先端が底面囲繞領域１５１，１５３に到達すると、ボディ領域１４１とのＰＮ接合面から底面囲繞領域１５１，１５３までのドリフト領域１１２が空乏化される。また、ドレイン配線Ｄに正の電圧が印加されているために、底面囲繞領域１５１，１５３とドリフト領域１１２の間のＰＮ接合面からドレイン領域１１１に向けて、空乏層がドリフト領域１１２内を伸びる。ボディ領域１４１とドリフト領域１１２のＰＮ接合面と、底面囲繞領域１５１，１５３とドリフト領域１１２のＰＮ接合面の２箇所において、電界強度はピークとなる。電界強度のピークが２箇所に分散して形成されるために、最大電界強度のピークを低下させることができる。それにより、半導体装置１００の高耐圧化が実現される。
ゲート電極１２２に正の電圧が印加されていないとき、隣接する終端トレンチの間、例えば終端トレンチ１６１と隣接する終端トレンチ１６２との間では、終端トレンチ１６１の底面囲繞領域１５３とドリフト領域１１２の間のＰＮ接合面と、終端トレンチ１６２の底面囲繞領域１５３とドリフト領域１１２の間のＰＮ接合面から、空乏層がドリフト領域１１２内に伸びていく。高耐圧性を得るために、終端トレンチ１６１から伸びてくる空乏層と終端トレンチ１６２から伸びてくる空乏層が繋がることが重要である。同様に、終端トレンチ１６２から伸びてくる空乏層と終端トレンチ１６３から伸びてくる空乏層が繋がることが重要である。
両側から伸びてくる空乏層が繋がるためには、隣接する終端トレンチ１６１〜１６３の底面囲繞領域１５３の間の間隔を適度に設定しなければならない。しかも、底面囲繞領域１５３の間の間隔が、終端トレンチ１６１〜１６３の長手方向のすべての位置において、適値に設定されていなければならない。本実施例は、その課題に対応している。
続いて、底面囲繞領域１５１，１５３及び端面隣接領域１５２を形成するプロセスについて、図４を基に説明する。図４は、図１のIII−III線の断面図に相当する断面図であり、基板１０２にメイントレンチ１１３と終端トレンチ１６１〜１６３を形成した後に、ｐ型の不純物を注入するプロセスを示す図である。図４に示すように、予め、ドレイン領域１１１とドリフト領域１１２とボディ領域１４１が積層されている基板１０２が用意されている。基板１０２には、既にメイントレンチ１１３と終端トレンチ１６１〜１６３が形成されている。半導体基板１０２の上面のトレンチが形成されていない領域は、マスク１９１で覆われている。
図４に示す工程では、半導体基板１０２の表面１０１に垂直なＴ方向から、メイントレンチ１１３と終端トレンチ１６１〜１６３の底面に、ｐ型の不純物を均一に注入する。この段階で、メイントレンチ１１３と終端トレンチ１６１〜１６３の底面に、密度ｑｔで不純物が注入される。ここでいう密度は、トレンチ底面の単位面積当たりの不純物注入量を言う。
つぎに、傾斜注入法によって、メイントレンチ１１３と終端トレンチ１６１〜１６３の端面にｐ型の不純物を注入する。最初に、矢印Ｎ１の方向からｐ型の不純物を均一に注入する。ここで、矢印Ｎ１の方向は、図１３に示すように、メイントレンチが長く伸びている方向をｘ方向とし、基板表面に垂直な方向をｚ方向としたときに、ｘｚ面内において、図１に示した上側に向けて傾斜している方向である。矢印Ｎ１の方向から不純物を注入することによって、メイントレンチ１１３の上側の端面１１３ａを形成する壁面に不純物が注入され、端面隣接領域１５２が形成される。つぎに、矢印Ｎ２の方向からｐ型の不純物を均一に注入する。ここで、矢印Ｎ２の方向は、ｘｚ面内において、図１に示した下側に向けて傾斜している方向である。矢印Ｎ２の方向から不純物を注入することによって、メイントレンチ１１３の下側の端面１１３ｃを形成する壁面に不純物が注入され、端面隣接領域１５２が形成される。
注入方向Ｎ１，Ｎ２の入射角度θｎ１，θｎ２（方向Ｎ１，Ｎ２とｚ軸の間の角度）は、特に限定されるものではないが、６０度程度に設定することが好ましい。入射角度θが大きいと、メイントレンチの端面で不純物が反射される確率が抑制される。本実施例では、入射角度θｎ１，θｎ２が６０度に設定されている。入射角度θｎ１，θｎ２は、半導体製造設備の限界の範囲内で、できるだけ９０度に近い角度を選択することがベストであるが、６０度程度あれば実用上は充分である。
不純物注入の後、熱拡散処理（未図示）を行うことにより、底面囲繞領域１５１，１５３及び端面隣接領域１５２をまとめて形成する。熱拡散処理は、底面囲繞領域１５１，１５３及び端面隣接領域１５２に注入された不純物を活性化するためのプロセスである。熱拡散処理をすることによって、底面囲繞領域１５１，１５３及び端面隣接領域１５２の範囲が周囲に広がる。底面囲繞領域１５１，１５３及び端面隣接領域１５２が周囲に広がる範囲は、注入された不純物濃度で決まる。注入された不純物濃度が濃ければ大きく広がり、薄ければ小さく広がる。なお、熱拡散処理は必ずしも不純物注入の直後に行う必要がない。例えば、トレンチに絶縁領域（図４に未図示）が形成した後に行ってもよい。
以下、前記した注入プロセスによるときの不純物の注入密度Ｑの分布を説明する。図５は終端トレンチ１６１の底面の不純物注入密度Ｑの分布を示す図である。各終端トレンチ１６１〜１６３の底面における不純物注入密度Ｑの分布パターンは類似しているために、図５では、終端トレンチ１６１の底面における不純物注入密度Ｑの分布のみを示す。また理解しやすくするために、終端トレンチ１６１の幅を拡大して表示している。
垂直注入した段階では、不純物が均一に終端トレンチ１６１の底面に打ち込まれるために、終端トレンチ１６１の底面の不純物密度は均一である。すなわち、終端トレンチ１６１の長さ方向のどこで観測しても、単位面積当たりの不純物注入量は同じである。
図４に示したＮ１方向の傾斜注入をした段階では、終端トレンチ１６１の上側部１６１Ｔと下側部１６１Ｂの底面での不純物密度が低く、終端トレンチ１６１の左側部１６１Ｌと右側部１６１Ｒの底面での不純物密度が高くなる。
終端トレンチ１６１の左側部１６１Ｌと右側部１６１Ｒは、不純物の注入方向Ｎ１に沿って長く伸びており、その底面が不純物の注入方向Ｎ１に露出している。従って、Ｎ１方向の傾斜注入をすることによって、終端トレンチ１６１の左側部１６１Ｌと右側部１６１Ｒの底面に多くの不純物密度が注入される。それに対して、終端トレンチ１６１の上側部１６１Ｔと下側部１６１Ｂは、不純物の注入方向Ｎ１に沿ったトレンチの長さが短い（トレンチの幅に相当する）。そのために、不純物の注入方向Ｎ１から見たときに、上側部１６１Ｔと下側部１６１Ｂの底面は露出していない。すなわち、マスク１９１や半導体基板１０２の表面１０１に遮られるために、上側部１６１Ｔと下側部１６１Ｂの底面が露出していない。そのために、Ｎ１方向から傾斜注入をしても、上側部１６１Ｔと下側部１６１Ｂの底面に注入される不純物量は少ない。
同様のことが、Ｎ２方向の傾斜注入をした段階でも生じる。左側部１６１Ｌと右側部１６１Ｒは、不純物の注入方向Ｎ２に沿って長く伸びており、その底面が不純物の注入方向Ｎ２に露出している。従って、Ｎ２方向の傾斜注入をすることによって、左側部１６１Ｌと右側部１６１Ｒの底面に多くの不純物密度が注入される。それに対して、上側部１６１Ｔと下側部１６１Ｂは、不純物の注入方向Ｎ２に沿ったトレンチの長さが短い。そのために、不純物の注入方向Ｎ２から見たときに、上側部１６１Ｔと下側部１６１Ｂの底面は露出していない。すなわち、マスク１９１や半導体基板１０２の表面１０１に遮られるために、上側部１６１Ｔと下側部１６１Ｂの底面が露出していない。そのために、Ｎ２方向から傾斜注入をしても、上側部１６１Ｔと下側部１６１Ｂの底面に注入される不純物量は少ない。
コーナー部１６１ＬＴ及びその付近では、境界線ｓ１，ｓ２によって領域Ｃ１〜Ｃ３に区分されている。境界線ｓ１は半導体基板１０２の上面（正確にマスク１９１）をＮ１方向から終端トレンチ１６１の底面に投影した投影線であり、境界線ｓ２は半導体基板１０２の上面（正確にマスク１９１）をＮ２方向から終端トレンチ１６１の底面に投影した投影線である。領域Ｃ１には、Ｎ１方向から傾斜注入した不純物が注入されるが、Ｎ２方向から傾斜注入した不純物は直接的には注入されない。領域Ｃ２には、Ｎ１方向から傾斜注入した不純物も注入され、Ｎ２方向から傾斜注入した不純物も注入される。領域Ｃ３には、Ｎ１方向から傾斜注入した不純物も注入されず、Ｎ２方向から傾斜注入した不純物も注入されない。
コーナー部付近では、底面における不純物密度が濃い領域Ｃ２から中間密度の領域Ｃ１を経て密度が薄い領域Ｃ３に向けて徐々に密度が変化している。
コーナー部１６１ＬＢ，１６１ＲＴ，１６１ＲＢでも、底面における不純物密度が濃い領域から中間密度の領域を経て密度が薄い領域に向けて徐々に密度が変化している。
本実施例では、終端トレンチ１６１の幅ｈが、前記の不純物注入密度Ｑの変化に応じて変化している。上側部１６１Ｔと下側部１６１Ｂの底面では不純物注入密度Ｑが低いために、上側部１６１Ｔと下側部１６１Ｂの終端トレンチの幅ｈ２は広く設定されている。従って、分離壁１６４の厚みが薄く設定されている。左側部１６１Ｌと右側部１６１Ｒの底面では不純物注入密度Ｑが高いために、左側部１６１Ｌと右側部１６１Ｒの終端トレンチの幅ｈ１が狭く設定されている。従って、分離壁１６４の厚みが厚く設定されている。コーナー部１６１ＬＴ，１６１ＬＢ，１６１ＲＴ，１６１ＲＢ付近では、左側部１６１Ｌと右側部１６１Ｒに連続する部分ではトレンチ幅ｈが狭く設定されており、上側部１６１Ｔと下側部１６１Ｂに連続する部分ではトレンチ幅ｈが広く設定されており、両者の間では幅ｈがｈ１からｈ２に向けて連続的に一様に変化している。従って、分離壁１６４の厚みは、左側部１６１Ｌと右側部１６１Ｒに連続する部分では厚く設定されており、上側部１６１Ｔと下側部１６１Ｂに連続する部分では狭く設定されており、両者の間では分離壁の厚みが連続的に一様に変化している。
ここで、シミュレーションや実験などの方法で、終端トレンチ１６１，１６２，１６３の幅ｈ（従って分離壁１６４の厚みｐ）の長さ方向の分布を決めることができる。本実施例の場合、左側部１６１Ｌ及び右側部１６１Ｒのトレンチ幅ｈ１は、それらと同じ方向に伸びているメイントレンチ１１３の幅と同様に、０．４μｍに設定されている。上側部１６１Ｔ及び下側部１６１Ｂの幅ｈ２は、それよりも広い０．６μｍに設定されている。各コーナー部１６１ＬＴ，１６１ＬＢ，１６１ＲＴ，１６１ＲＢ付近では、図５に示すように、左側部１６１Ｌ及び右側部１６１Ｒに連続する部分での幅が０．４μｍであり、上側部１６１Ｔ及び下側部１６１Ｂに連続する部分での幅が０．６μｍであり、その間では一様に変化している。
本実施例の場合、左側部１６１Ｌと右側部１６１Ｒの底面囲繞領域１５３が左側部１６１Ｌと右側部１６１Ｒの終端トレンチ１６１から側方に張り出す距離ｄ１は、上側部１６１Ｔと下側部１６１Ｂの底面囲繞領域１５３が上側部１６１Ｔと下側部１６１Ｂの終端トレンチ１６１から側方に張り出す距離ｄ２よりも約０．１μｍだけ長い。
本実施例では、ｈ２−ｈ１＝２×（ｄ１−ｄ２）の関係に設定されている。終端トレンチ１６２，１６３も、終端トレンチ１６１と同様に構成されている。
従って、右側部１６１Ｒ〜１６３Ｒと左側部１６１Ｌ〜１６３Ｌに沿って隣接する底面囲繞領域１５３，１５３の間隙の距離ｍ１（図２参照）と、終端トレンチ１６１〜１６３の上側部１６１Ｔ〜１６３Ｔと下側部１６１Ｂ〜１６３Ｂに沿って隣接する底面囲繞領域１５３，１５３の間隙の距離ｍ２（図３参照）は等しい。隣接する底面囲繞領域１５３，１５３の間隙の距離ｍ１，ｍ２は、トレンチ底面での不純物密度の濃淡にもかかわらず、終端トレンチ１６１〜１６３の全長に亘って一様化されている。底面囲繞領域１５３による耐圧向上効果を終端トレンチ１６１，１６２，１６３の全長にわたって、良好なレベルに維持することができる。
メイントレンチ１１３の幅も、それと平行に延びる終端トレンチの幅と同じ幅に設定されている。従って、メイントレンチ１１３の底面を取り囲む範囲にも、終端トレンチ１６１の底面囲繞領域１５３と同じ形状で同じサイズの底面囲繞領域１５１が形成される。
また、最内側の終端トレンチ１６１の上側部１６１Ｔ及び下側部１６１Ｂの内側の側面１６１ｂと、それに隣接するメイントレンチ１１３の端面１１３ａ，１１３ｃの距離ｐ３（図３参照）が、左側部１６１Ｌ及び右側部１６１Ｒの内側の側面１６１ｂと、それに隣接するメイントレンチ１１３の側面１１３ｂとの距離ｐ４（図２参照）によりも短く設定されている。それにより、最内側の終端トレンチ１６１と隣接するメイントレンチ１１３との間の耐圧特性が、終端トレンチ１６１の全長にわたって均一化されている。
（第１実施例の変形例：終端トレンチの一対の辺では隣接するトレンチ同士の間隔が広く、それに直交する他の一対の辺では隣接するトレンチ同士の間隔が狭く、トレンチ幅が一様である例）
第１実施例では、終端トレンチの幅ｈを調整することによって、終端トレンチの長さに沿って略均一の耐圧特性を得ているが、終端トレンチが長さ方向に均一の幅ｈを有する場合でも、終端トレンチ同士の間隔を調整することによって、終端トレンチの長さ方向に沿って略均一の耐圧特性を得ることができる。
以下、図６を参照しながら実施例１の変形例の半導体装置１００′を説明する。実施例１と対応する部分に対して、同じ番号に「′」を付することによって、その重複説明を省略する。図６は、半導体装置１００′の終端トレンチ１６１′〜１６３′及びメイントレンチ１１３′のレイアウトを示す模式図である。図６において、終端トレンチ１６１′〜１６３′及びメイントレンチ１１３′をハッチングで、底面囲繞領域１５１′，１５３′を破断線で示している。
変形例の半導体装置１００′は、第１実施例の半導体終端１００と比べて、終端トレンチ１６１′〜１６３′の幅ｈ、分離壁の厚みｐ、終端トレンチ１６１′〜１６３′の下端に形成されている底面囲繞領域１５３′の幅ｒ、及び、隣接する底面囲繞領域１５３′間の間隔ｍが異なっている。以下、その相違点について説明する。
半導体装置１００′では、終端トレンチ１６１′〜１６３′の幅ｈ′が長さ方向に均一である。終端トレンチ１６１′〜１６３′の底面における不純物密度の分布パターンは、基本的に半導体装置１００と類似している。すなわち、上側部１６１Ｔ′〜１６３Ｔ′及び下側部１６１Ｂ′〜１６３Ｂ′の底面では不純物密度が低く、左側部１６１Ｌ′〜１６３Ｌ′及び右側部１６１Ｒ′〜１６３Ｒ′の底面では不純物密度が高く、コーナー部１６１ＬＴ′〜１６３ＬＴ′，１６１ＬＢ′〜１６３ＬＢ′，１６１ＲＴ′〜１６３ＲＴ′，１６１ＲＢ′〜１６３ＲＢ′の底面では不純物密度が一様に変化している。
半導体装置１００′では、各終端トレンチ１６１′〜１６３′の幅ｈ′が全長にわたって略均一であるのにも係らず、各終端トレンチ１６１′〜１６３′の底面における不純物密度は、各終端トレンチ１６１′〜１６３′の長さ方向の位置によって不均一である。そのために、各終端トレンチ１６１′〜１６３′の底面付近に形成されている底面囲繞領域１５３′の幅ｒは、各終端トレンチ１６１′〜１６３′の長さ方向の位置によって変化している。すなわち、不純物密度が低い上側部１６１Ｔ′〜１６３Ｔ′と下側部１６１Ｂ′〜１６３Ｂ′の底面を取り囲んでいる底面囲繞領域１５３′の幅ｒ２は狭く、不純物密度が高い左側部１６１Ｌ′〜１６３Ｌ′及び右側部１６１Ｒ′〜１６３Ｒ′の底面を取り囲んでいる底面囲繞領域１５３′の幅ｒ１は広い。各コーナー部１６１ＬＴ′〜１６３ＬＴ′，１６１ＬＢ′〜１６３ＬＢ′，１６１ＲＴ′〜１６３ＲＴ′，１６１ＲＢ′〜１６３ＲＢ′の底面付近の底面囲繞領域１５３′の幅ｒは、連続的に一様に変化している。
本実施例では、終端トレンチ１６１′〜１６３′を分離する分離壁の厚みｐが、底面囲繞領域１５３′の幅ｒの不均一量に応じて、変化している。すなわち、終端トレンチの長さに沿って観測したときに、不純物密度が低くて底面囲繞領域１５３′の幅ｒが狭い部分では、分離壁の厚みｐが薄く、不純物密度が高くて底面囲繞領域１５３′の幅ｒが広い部分では、分離壁の厚みｐが厚く設定されている。このことによって、隣接する底面囲繞領域１５３′同士の間隔ｍが、終端トレンチ１６１′〜１６３′の全長に沿って均一化されている。
具体的に説明すると、不純物密度が低くて底面囲繞領域１５３′の幅ｒ２が狭い上側部１６１Ｔ′と１６２Ｔ′を分離する分離壁の厚みのｐ２、及び上側部１６２Ｔ′と１６３Ｔ′を分離する分離壁の厚みのｐ２は薄く設定されている。同様に、不純物密度が低くて底面囲繞領域１５３′の幅ｒ２が狭い下側部１６１Ｂ′と１６２Ｂ′を分離する分離壁の厚みｐ２、及び下側部１６２Ｂ′と１６３Ｂ′を分離する分離壁の厚みｐ２も薄く設定されている。一方、不純物密度が高くて底面囲繞領域１５３′の幅ｒ１が広い左側部１６１Ｌ′と１６２Ｌ′を分離する分離壁の厚みｐ１、及び左側部１６２Ｌ′と１６３Ｌ′を分離する分離壁の厚みｐ１は厚く設定されている。同様に、不純物密度が高くて底面囲繞領域１５３′の幅ｒ１が広い右側部１６１Ｒ′と１６２Ｒ′を分離する分離壁の厚みｐ１、及び右側部１６２Ｒ′と１６３Ｒ′を分離する分離壁の厚みｐ１は厚く設定されている。
この結果、終端トレンチ１６１′の底面を取り囲む底面囲繞領域１５３′と終端トレンチ１６２′の底面を取り囲む底面囲繞領域１５３′の間隔ｍ１、ｍ２は、終端トレンチ１６１′、１６２′の全長にわたって均質化されている。終端トレンチ１６２′の底面を取り囲む底面囲繞領域１５３′と終端トレンチ１６３′の底面を取り囲む底面囲繞領域１５３′の間隔ｍ１、ｍ２も、終端トレンチ１６２′、１６３′の全長にわたって均質化されている。
終端トレンチ１６１′，１６２′，１６３′のコーナー部１６１ＬＴ′，１６２ＬＴ′，１６３ＬＴ′の底面囲繞領域１５３′の幅ｒは、上側部１６１Ｔ′，１６２Ｔ′，１６３Ｔ′に繋がる側から、左側部１６１Ｌ′，１６２Ｌ′，１６３Ｌ′に繋がる側に向けて徐々に大きくなる。そのために、コーナー部１６１ＬＴ′，１６２ＬＴ′，１６３ＬＴ′では、終端トレンチ１６１′と１６２′を分離する分離壁の厚みｐ、及び、終端トレンチ１６２′と１６３′を分離する分離壁の厚みｐが、上側部１６１Ｔ′，１６２Ｔ′，１６３Ｔ′に繋がる側から左側部１６１Ｌ′，１６２Ｌ′，１６３Ｌ′に繋がる側に向けて徐々に厚くなっている。
コーナー部でも、終端トレンチ１６１′の底面を取り囲む底面囲繞領域１５３′と終端トレンチ１６２′の底面を取り囲む底面囲繞領域１５３′の間隔ｍが、コーナー部の全長にわたって均質化されている。終端トレンチ１６２′の底面を取り囲む底面囲繞領域１５３′と終端トレンチ１６３′の底面を取り囲む底面囲繞領域１５３′の間隔ｍも、コーナー部の全長にわたって均質化されている。
さらに、半導体装置１００′では、メイントレンチ１１３′の幅ｈが終端トレンチ１６１′〜１６３′と同じに設定している。それにより、メイントレンチ１１３′の底面囲繞領域１５１′の幅ｒが、それと同じ方向に伸びている最内側の終端トレンチ１６１′の左側部１６１Ｌ′及び右側部１６１Ｒ′の底面囲繞領域１５３′の幅ｒ１に等しくなり、上側部１６１Ｔ′及び下側部１６１Ｂ′の底面囲繞領域１５３′の幅ｒ２より大きくなっている。この場合、左側部１６１Ｌ′及び右側部１６１Ｒ′の内側の側面１６１ｂ′と隣接するメイントレンチ１１３′の側面１１３ｂ′の距離ｐ４が、上側部１６１Ｔ′及び下側部１６１Ｂ′の内側の側面１６１ｂ′と隣接するメイントレンチ１１３′の端面１１３ａ′と１１３ｃ′の距離ｐ３より大きく設定されている。それにより、メイントレンチ１１３′の端部の底面囲繞領域１５１′と終端トレンチ１６１′の上側部１６１Ｔ′の底面囲繞領域１５３′との間隔ｍ３が、メイントレンチ１１３′の底面囲繞領域１５１′と終端トレンチ１６１′の左側部１６１Ｌ′の底面囲繞領域１５３′との間隔ｍ４に等しくされている。
半導体装置１００′によれば、実施例１の半導体装置１００と類似な効果を得ることができる。終端トレンチ１６１′〜１６３′では、底面囲繞領域１５３′の不純物注入密度が長さ方向に不均一になっており、終端トレンチ１６１′〜１６３′の底面囲繞領域１５３′の幅ｒが長さ方向に不均一に形成しているが、終端トレンチ１６１′〜１６３′を分離する分離壁の厚みｐを調整することによって、隣接する底面囲繞領域１５３′同士の間隔ｍが、終端トレンチ１６１′〜１６３′の全長にわたって、略均一に形成されている。それにより、隣接する終端トレンチ１６１′〜１６３′の間の耐圧特性を、終端トレンチ１６１′〜１６３′の全長にわたって、略均一に維持することができる。
（第２実施例）
以下、図７及び図８を参照しながら第２実施例の半導体装置を説明する。図７は、第２実施例の半導体装置２００を示す断面図であり、図１のII−II線の断面図に相当する図である。そして、第１実施例と共通する部分に対して、第１実施例の番号に１００をプラスすることによって、重複説明を省略する。
第２実施例の半導体装置２００は、第１実施例の半導体装置１００と比べて、主にトレンチ底面における不純物密度Ｑの分布パターン及び終端トレンチ２６１〜２６３の幅ｈの設定などが異なっている。以下その相違点を説明する。
半導体装置２００では、図４に示したＮ１方向とＮ２方向のみならず、ｙｚ面内で傾斜している２方向からも不純物を注入する。
この結果、メイントレンチ２１３の両端面のみならず、メイントレンチ２１３の側面にも不純物が注入されるが、図４または図８に示すように、イオンの注入方向が半導体基板の表面に対して大きく傾斜しているために、メイントレンチの長さ方向の両端面１１３ａ，１１３ｃでは表面から底面に至るまで不純物が注入されて端面隣接領域２５２が形成されるが、メイントレンチの幅方向の側面では浅い部分にしか不純物が注入されない。メイントレンチの幅方向の側面における不純物注入領域はボディ層２４１内に留まっている。
以下、図８を参照して半導体装置２００に底面囲繞領域を形成する不純物注入工程を説明する。図８は、図１のII−II線の断面図に相当する断面図である。基板２０２にトレンチを形成した後、最初は図４に示したように、ｘｚ面内で傾斜している２方向Ｎ１，Ｎ２から不純物を注入する。ついで、図８に示すように、ｙｚ面内で傾斜している２方向Ｍ１，Ｍ２から不純物を注入する。即ち、図４に示したＮ１，Ｎ２方向と、図８に示したＭ１，Ｍ２方向の合計四つの方向から傾斜注入を行う。
以下、図９を参照しながら、終端トレンチ２６１の底面における不純物密度の分布パターンを説明する。トレンチが直線的に伸びている部分では、不純物密度は一様となる。Ｎ１，Ｎ２、Ｍ１，Ｍ２の４方向から注入すると、ｘ方向に長く伸びているトレンチと、ｙ方向に長く伸びているトレンチの間に差異がなくなる。
つぎに、コーナー部２６１ＬＴ付近での不純物密度ＱＬを説明する。図９に示すように、終端トレンチ２６１のコーナー部２６１ＬＴ付近の底面は、領域Ｃ５〜Ｃ１０に区分さている。例えば領域Ｃ５には、Ｎ１方向の傾斜注入時に不純物が注入される。例えば領域Ｃ６には、Ｍ１方向の傾斜注入時に不純物が注入される。例えば、領域Ｃ７には、Ｎ１方向の傾斜注入時とＭ１方向の傾斜注入時に不純物が注入される。例えば領域Ｃ９（上側部１６１Ｔの底面を含む）には、Ｍ１方向の傾斜注入時とＭ２方向の傾斜注入時に不純物が注入される。例えば、領域Ｃ１０（左側部１６１Ｌの底面を含む）には、Ｎ１方向の傾斜注入時とＮ２方向の傾斜注入時に不純物が注入される。領域Ｃ５、Ｃ６、Ｃ７、Ｃ９、Ｃ１０には、垂直方向から注入する時にも不純物が注入される。領域Ｃ８には、垂直方向から注入する時にのみ不純物が注入される。
半導体装置２００では、ｘ方向に長く伸びているトレンチとｙ方向に長く伸びているトレンチでは、底面での不純物密度が一様となるが、コーナー部では、底面での不純物密度が変化する。おおむね、コーナー部の中央に近づくほど、不純物密度は低下する。
半導体装置２００では、ｘ方向に長く伸びているトレンチとｙ方向に長く伸びているトレンチでは、底面での不純物密度が一様となるために、トレンチの幅や隣接するトレンチ同士の間隔を長さ方向に変える必要がない。すなわち、分離壁の厚みは一定であればよい。本実施例では、終端トレンチの直線的に伸びている部分におけるトレンチ幅は、トレンチの全長に亘って０．４μｍに設定されている。
各コーナー部２６１ＬＴ，２６１ＬＢ，２６１ＲＴ，２６１ＲＢでは、不純物密度が低下している。特に、コーナー部の中央で不純物密度が低下している。
そこで、不純物密度が低下するコーナー部では、トレンチの幅が拡大されている。特に、不純物密度が最小に低下するコーナー部の中央付近でトレンチの幅ｈが最大となるように設定されている。結果として、各コーナー部２６１ＬＴ，２６１ＬＢ，２６１ＲＴ，２６１ＲＢでは、トレンチ幅ｈが、図９に示すように、直線部につながる両端から中央へ向けて徐々に大きくなるように設定されている。
本実施例の場合、直線的に伸びている部分におけるトレンチの幅は０．４μｍに設定されており、コーナー部付近では幅が徐々に拡大し、中央で０．６μｍにまで拡大するように設定されている。この結果、終端トレンチ２６１〜２６３を分離する分離壁の厚みは、コーナー部の中央付近で薄く、直線的に伸びている部分に近づくのにつれて厚くなっている。
なお、コーナー部でのトレンチの幅ｈが、直線部（各部２６１Ｔ，２６１Ｂ，２６１Ｌ，２６１Ｒ）でのトレンチ幅よりも、一様に大きい値に設定してもよい（未図示）。このような構成によっても、コーナー部で耐圧が低下することを抑える効果が得られる。
実施例２の半導体装置２００によれば、実施例１の効果を得られる上に、以下の特長を有している。傾斜注入がＮ１、Ｎ２、Ｍ１、Ｍ２との四つの方向から行われるために、終端トレンチ２６１〜２６３の多くの部分（コーナー部付近以外の部分）では、その幅ｈを拡大しなくても、隣接する底面囲繞領域２５３同士の間に残されるドリフト領域の幅を均一に維持することができる。そのために、より均一の耐圧特性を得ることができ、終端トレンチ２６１〜２６３の幅ｈによって影響されるほかの性能の不均一性を抑制することも可能である。
上記の例では、注入方向Ｍ１、Ｍ２の入射角度qｍ１，qｍ２を大きな角度に設定されており、注入した不純物がトレンチの底面にまで届かない。しかしながら、Ｎ１、Ｎ２方向からメイントレンチの端面に注入した不純物は、トレンチの底面にまで達しており、ボディ領域２４１と底面囲繞領域２５１、２５３を導通させる。
また、ボディ領域２４１ｃは最も外側の終端トレンチ２６３の内側の領域に留まっている。これに代えて、ボディ領域２４１ｃが、半導体基板２０２の周辺２０４にまで達していてもよい。
図７に示すように、この構造では、ダミーゲート電極が設けられていない。第１実施例と同様に、最も内側の終端トレンチ２６１に、ダミーゲート電極を埋め込んでもよい。
（第２実施例の変形例）
また、実施例２の変形例の半導体装置２００′では、実施例１の変形例と同様に、終端トレンチの幅ｈを調整する代わりに、隣接する終端トレンチを分離する分離壁の厚みｐを調整する。このことは、終端トレンチ同士の間隔を調整することを意味する。
実施例２と対応する部分に対して、同じ番号に「′」を付することによって、重複説明を省略する。図１０は、半導体装置２００′の終端トレンチ２６１′〜２６３′の左上角のレイアウトを示す拡大模式図である。図１０では、終端トレンチ２６１′〜２６３′をハッチングで示し、底面囲繞領域２５１′，２５３′を破断線で示している。
図１０に示すように、各終端トレンチ２６１′〜２６３′の幅ｈは、長手方向に一様に０．４μｍに設定されている。各終端トレンチ２６１′〜２６３′のコーナー部付近以外の部分では、底面における不純物密度が同じであるために、隣接する終端トレンチ同士の間隔は長さ方向に一様に設定されている。
以下、コーナー部２６１ＬＴ′とコーナー部２６２ＬＴ′を分離する分離壁の厚みｐを例として、半導体装置２００′のコーナー部付近の間隔設定を説明する。コーナー部２６１ＬＴ′（２６２ＬＴ′）付近では、左側部２６１Ｌ′（左側部２６２Ｌ′）につながる部分から中央へ向けて、不純物密度が徐々に小さくなっており、中央から上側部２６１Ｔ′（上側部２６２Ｔ′）に向けて、不純物密度が徐々に大きくなっている。そのため、底面囲繞領域２５３′の幅ｒは、直線部につながる両端から中央へ向けて徐々に小さく形成される。
この不純物密度の分布に応じて、コーナー部２６１ＬＴ′とコーナー部２６２ＬＴ′では、両者を分離する分離壁の厚みｐが、直線部につながる両端からコーナー部の中央へ向けて徐々に小さくなるように設定されている。それにより、コーナー部２６１ＬＴ′とコーナー部２６２ＬＴ′付近における隣接する底面囲繞領域２５３′の間の間隔ｍが、コーナー部付近以外の部分と等しくなり、トレンチの全長にわたって略均一に形成される。他のコーナー部でも、隣接する終端トレンチの間の間隔が同様に設定されている。
半導体装置２００′の場合、各終端トレンチ２６１′〜２６３′の各コーナー部が円弧状に形成されている。終端トレンチの曲率半径は、内側の終端トレンチで小さく、外側の終端トレンチで大きい。実施例の場合、終端トレンチ２６１′のコーナー部の半径は２μｍであり、終端トレンチ２６２′のコーナー部の半径は４μｍであり、終端トレンチ２６３′のコーナー部の半径は６μｍである。終端トレンチの曲率半径が、内側の終端トレンチで小さく、外側の終端トレンチで大きいと、コーナー部における隣接するトレンチ同士の間隔ｐは、直線部につながる両端から中央へ向けて徐々に小さくなる。このような構成によっても、実施例２と類似な効果を発揮することができる。
上記では、端面隣接領域を形成するために、不純物を傾斜方向から注入するために、トレンチ底面の不純物密度が不均一となる場合を説明した。本発明の有用性は、その場合に限るものではない。本発明は、何らかの理由によって終端トレンチの底面の不純物密度が長さ方向に不均一になる場合に適用することができる。それによって、前記実施例と同様に、トレンチの全長にわたって耐圧特性を均一化する効果を得ることができる。
また、以上の実施例では、終端トレンチの本数は３本であるが、それに限るものではない。例えば、第１実施例及び第２実施例では、耐圧保持が可能であれば、終端絶縁領域の本数を１本としてもよい。また、第１実施例の変形例及び第２実施例の変形例では、２本又は３本以上にしてもよい。
また、以上の実施例では、終端トレンチが一巡する閉ループに形成しているが、それに限らない。例えば、終端トレンチは、局部的に一箇所又は数箇所で切断されてもよい。
また、各半導体領域については，Ｐ型とＮ型とを入れ替えてもよい。また、絶縁領域については，酸化膜に限らず、窒化膜等の他の種類の絶縁膜でもよいし、複合膜でもよい。また、半導体についても，シリコンに限らず、他の種類の半導体（ＳｉＣ，ＧａＮ，ＧａＡｓ等）であってもよい。また、実施の形態の半導体装置は、伝導度変調型パワーＩＧＢＴに対しても適用可能である。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
本発明の実施例１の半導体装置を示す平面図である。 図１のII−II線の断面図である。 図１のIII−III線の一部の断面図である。 実施例１の半導体装置の形成プロセスの一部を示す断面図である。 実施例１の半導体装置の終端トレンチの底面の注入不純物密度の分布及び終端トレンチの幅の関係を示す図である。 実施例１の変形例の半導体装置を示す平面図である。 本発明の実施例２の半導体装置を示す断面図である。 実施例２の形成プロセスの一部を示す断面図である。 実施例２の半導体装置の終端トレンチのコーナー部の底面の注入不純物密度の分布及び終端トレンチの幅の関係を示す図である。 実施例２の変形例の半導体装置の一部を示す拡大平面である。 従来の半導体装置の平面図である。 図１１のXII−X11線の断面図である。 特許文献２の技術を説明する模式図である。
符号の説明
１００： 半導体装置
１０１： 表面
１０２： 半導体基板
１０４： 外周
１０５： セルエリア
１０７： 終端エリア
１１１： ドレイン領域
１１２： ドリフト領域
１２２： トレンチゲート電極
１２４： ダミートレンチゲート電極
１３１： ソース領域
１３２： ボディコンタクト領域
１３３： ソース電極
１４１： ボディ領域
Ｄ ： ドレイン配線
Ｓ ： ソース配線
Ｇ ： ゲート配線
１１３： メイントレンチ
１２３： メイン絶縁領域
１５１： 底面囲繞領域
１５２： 端面隣接領域
１５３： 底面囲繞領域
１６１〜１６３： 終端トレンチ
１６１Ｌ〜１６３Ｌ： 左側部
１６１Ｒ〜１６３Ｒ： 右側部
１６１Ｔ〜１６３Ｔ： 上側部
１６１Ｂ〜１６３Ｂ： 下側部
１６１ＬＴ〜１６３ＬＴ： コーナー部
１６１ＲＴ〜１６３ＲＴ： コーナー部
１６１ＬＢ〜１６３ＬＢ： コーナー部
１６１ＲＢ〜１６３ＲＢ： コーナー部
１６４：分離壁
１７１〜１７３： 終端絶縁領域
ｈ：終端トレンチの幅
ｐ：分離壁の厚み
ｒ：底面囲繞領域の幅
ｄ：底面囲繞領域がトレンチの側面から張り出す距離
ｍ：隣接する底面囲繞領域の間隔

Claims (9)

  1. 半導体基板の表面側に形成されている第１導電型のボディ領域と、
    ボディ領域の深部側でボディ領域に接している第２導電型のドリフト領域と、
    半導体基板のセルエリアを実質的に一巡するように伸びており、ボディ領域の表面からボディ領域を貫通してドリフト領域に達しているとともに、少なくとも２重に形成されている終端トレンチと、
    ドリフト領域内において各終端トレンチの底面を囲繞する範囲に形成されている第１導電型の底面囲繞領域を備えており、
    終端トレンチの長さに沿って観測したときに、各終端トレンチの底面における第１導電型の不純物密度が不均一であり、
    終端トレンチの長さに沿って観測したときに、前記不純物密度が高い部分では隣接する終端トレンチを分離する分離壁の厚みが厚く、前記不純物密度が低い部分では前記分離壁の厚みが薄いことを特徴とする半導体装置。
  2. 終端トレンチの長さに沿って観測したときに、終端トレンチ同士の間隔は一様であり、前記不純物密度が高い部分では各終端トレンチの幅が狭く、前記不純物密度が低い部分では各終端トレンチの幅が広いことを特徴とする請求項１の半導体装置。
  3. 終端トレンチの長さに沿って観測したときに、各終端トレンチの幅は一様であり、前記不純物密度が高い部分では終端トレンチ同士の間隔が広く、前記不純物密度が低い部分では終端トレンチ同士の間隔が狭いことを特徴とする請求項１の半導体装置。
  4. 前記半導体基板を平面視したときに、各終端トレンチはコーナー部が湾曲している直角四辺形の形状であり、
    平行に伸びる一対の辺では、前記不純物密度が高くて前記分離壁の厚みが厚く、
    前記一対の辺に直交する他の一対の辺では、前記不純物密度が低くて前記分離壁の厚みが薄いことを特徴とする請求項１から３のいずれかの半導体装置。
  5. 前記湾曲しているコーナー部で、前記分離壁の厚みが連続的に一様に変化していることを特徴とする請求項４の半導体装置。
  6. 前記半導体基板を平面視したときに、各終端トレンチはコーナー部が湾曲している直角四辺形の形状であり、
    前記コーナー部における前記分離壁の厚みが、終端トレンチが直線的に伸びている部分における前記分離壁の厚みよりも薄いことを特徴とする請求項１から３のいずれかの半導体装置。
  7. 前記コーナー部の中央において前記分離壁の厚みが薄く、終端トレンチが直線的に伸びている部分に近づくにつれて前記分離壁の厚みが厚くなっていることを特徴とする請求項６の半導体装置。
  8. 半導体基板のセルエリア内に形成されており、ボディ領域の表面からボディ領域を貫通してドリフト領域に達しているとともに、直線的に平行に伸びている複数のメイントレンチを備えており、
    前記半導体基板を平面視したときに、終端トレンチは、メイントレンチと平行している一対の辺と、メイントレンチと直交している一対の辺を備えており、
    メイントレンチと平行している辺では、最外側のメイントレンチと最内側の終端トレンチの間隔が広く、
    メイントレンチと直交している辺では、メイントレンチの端部と最内側の終端トレンチの間隔が狭いことを特徴とする請求項１〜７のいずれかの半導体装置。
  9. 半導体基板のセルエリア内に、
    ボディ領域の表面からボディ領域を貫通してドリフト領域に達しているメイントレンチと、
    メイントレンチの壁面を被覆しているゲート絶縁領域と、
    ゲート絶縁領域を介してボディ領域に対向する位置関係でメイントレンチ内に収容されており、ボディ領域の表面からボディ領域を貫通してドリフト領域に達しているトレンチゲート電極と、
    ドリフト領域内においてメイントレンチの底面を囲繞する範囲に形成されている第１導電型の底面囲繞領域と、
    ドリフト領域内においてメイントレンチの端面に接する範囲に形成されており、第１導電型のボディ領域と第１導電型の底面囲繞領域を導通する第１導電型の端面隣接領域と、
    ボディ領域の表面のメイントレンチに隣接する位置に形成されている第２導電型のソース領域と、
    半導体基板の裏面側に形成されているドレイン領域を備えており、
    トレンチゲート電極の電位で、ソース領域とドレイン領域の間の導通・非導通が切換えられることを特徴とする請求項１〜８のいずれかの半導体装置。
JP2006319930A 2006-11-28 2006-11-28 半導体装置 Expired - Fee Related JP4915221B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006319930A JP4915221B2 (ja) 2006-11-28 2006-11-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006319930A JP4915221B2 (ja) 2006-11-28 2006-11-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2008135522A true JP2008135522A (ja) 2008-06-12
JP4915221B2 JP4915221B2 (ja) 2012-04-11

Family

ID=39560172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006319930A Expired - Fee Related JP4915221B2 (ja) 2006-11-28 2006-11-28 半導体装置

Country Status (1)

Country Link
JP (1) JP4915221B2 (ja)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010062360A (ja) * 2008-09-04 2010-03-18 Toyota Motor Corp 半導体装置
JP2010062361A (ja) * 2008-09-04 2010-03-18 Toyota Motor Corp 半導体装置
JP2010114152A (ja) * 2008-11-04 2010-05-20 Toyota Motor Corp 半導体装置および半導体装置の製造方法
JP2011243811A (ja) * 2010-05-19 2011-12-01 Fuji Electric Co Ltd 半導体装置
WO2012073609A1 (ja) * 2010-11-30 2012-06-07 富士電機株式会社 半導体装置
WO2014080471A1 (ja) * 2012-11-21 2014-05-30 トヨタ自動車株式会社 半導体装置
DE102014218903A1 (de) 2013-09-24 2015-03-26 Toyota Jidosha Kabushiki Kaisha Halbleitereinrichtung
WO2015044738A1 (en) 2013-09-24 2015-04-02 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP5710644B2 (ja) * 2010-12-10 2015-04-30 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
WO2015098167A1 (ja) * 2013-12-26 2015-07-02 トヨタ自動車株式会社 絶縁ゲート型半導体装置の製造方法及び絶縁ゲート型半導体装置
WO2015098168A1 (ja) * 2013-12-26 2015-07-02 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP2015153988A (ja) * 2014-02-18 2015-08-24 新日本無線株式会社 半導体装置
WO2015145939A1 (en) 2014-03-25 2015-10-01 Toyota Jidosha Kabushiki Kaisha Insulated gate type semiconductor device
US9281396B2 (en) 2013-11-12 2016-03-08 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP2016225333A (ja) * 2015-05-27 2016-12-28 トヨタ自動車株式会社 Ｓｂｄ
CN106463523A (zh) * 2014-04-09 2017-02-22 丰田自动车株式会社 绝缘栅型半导体装置、以及绝缘栅型半导体装置的制造方法
US9640651B2 (en) 2014-02-10 2017-05-02 Toyota Jidosha Kabushiki Kaisha Semiconductor device and method of manufacturing semiconductor device
JP2017152616A (ja) * 2016-02-26 2017-08-31 トヨタ自動車株式会社 スイッチング素子
JP2017152613A (ja) * 2016-02-26 2017-08-31 トヨタ自動車株式会社 スイッチング素子
US9853141B2 (en) 2013-12-26 2017-12-26 Toyota Jidosha Kabushiki Kaisha Semiconductor device with front and rear surface electrodes on a substrate having element and circumferential regions, an insulating gate type switching element in the element region being configured to switch between the front and rear surface electrodes
CN110447096A (zh) * 2017-08-31 2019-11-12 新电元工业株式会社 半导体装置
CN110931548A (zh) * 2019-12-16 2020-03-27 安建科技(深圳)有限公司 一种半导体器件结构及其制造方法
WO2020250612A1 (ja) * 2019-06-10 2020-12-17 住友電気工業株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US10879349B2 (en) 2017-03-28 2020-12-29 Toyoda Goset Co., Ltd. Method for manufacturing semiconductor device and edge termination structure of semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128507A (ja) * 2004-10-29 2006-05-18 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法
JP2007242852A (ja) * 2006-03-08 2007-09-20 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128507A (ja) * 2004-10-29 2006-05-18 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法
JP2007242852A (ja) * 2006-03-08 2007-09-20 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法

Cited By (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010062361A (ja) * 2008-09-04 2010-03-18 Toyota Motor Corp 半導体装置
JP2010062360A (ja) * 2008-09-04 2010-03-18 Toyota Motor Corp 半導体装置
JP2010114152A (ja) * 2008-11-04 2010-05-20 Toyota Motor Corp 半導体装置および半導体装置の製造方法
JP2011243811A (ja) * 2010-05-19 2011-12-01 Fuji Electric Co Ltd 半導体装置
WO2012073609A1 (ja) * 2010-11-30 2012-06-07 富士電機株式会社 半導体装置
JP5561376B2 (ja) * 2010-11-30 2014-07-30 富士電機株式会社 半導体装置
US8809911B2 (en) 2010-11-30 2014-08-19 Fuji Electric Co., Ltd. Semiconductor device
JP5710644B2 (ja) * 2010-12-10 2015-04-30 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
US9224860B2 (en) 2010-12-10 2015-12-29 Mitsubishi Electric Corporation Trench-gate type semiconductor device and manufacturing method therefor
US9614029B2 (en) 2010-12-10 2017-04-04 Mitsubishi Electric Corporation Trench-gate type semiconductor device and manufacturing method therefor
US9985093B2 (en) 2010-12-10 2018-05-29 Mitsubishi Electric Corporation Trench-gate type semiconductor device and manufacturing method therefor
KR101439310B1 (ko) 2012-11-21 2014-09-11 도요타 지도샤（주） 반도체 장치
CN103959475A (zh) * 2012-11-21 2014-07-30 丰田自动车株式会社 半导体装置
JP5547347B1 (ja) * 2012-11-21 2014-07-09 トヨタ自動車株式会社 半導体装置
EP2924739A4 (en) * 2012-11-21 2016-07-13 Toyota Motor Co Ltd SEMICONDUCTOR DEVICE
WO2014080471A1 (ja) * 2012-11-21 2014-05-30 トヨタ自動車株式会社 半導体装置
WO2015044738A1 (en) 2013-09-24 2015-04-02 Toyota Jidosha Kabushiki Kaisha Semiconductor device
DE102014218903A1 (de) 2013-09-24 2015-03-26 Toyota Jidosha Kabushiki Kaisha Halbleitereinrichtung
US9911803B2 (en) 2013-09-24 2018-03-06 Toyota Jidosha Kabushiki Kaisha Semiconductor device
US9219142B2 (en) 2013-09-24 2015-12-22 Toyota Jidosha Kabushiki Kaisha Semiconductor device having element region and termination region surrounding element region
US9281396B2 (en) 2013-11-12 2016-03-08 Toyota Jidosha Kabushiki Kaisha Semiconductor device
US9853141B2 (en) 2013-12-26 2017-12-26 Toyota Jidosha Kabushiki Kaisha Semiconductor device with front and rear surface electrodes on a substrate having element and circumferential regions, an insulating gate type switching element in the element region being configured to switch between the front and rear surface electrodes
CN105849909B (zh) * 2013-12-26 2018-05-04 丰田自动车株式会社 半导体装置以及半导体装置的制造方法
CN105849909A (zh) * 2013-12-26 2016-08-10 丰田自动车株式会社 半导体装置以及半导体装置的制造方法
US9780205B2 (en) 2013-12-26 2017-10-03 Toyota Jidosha Kabushiki Kaisha Insulated gate type semiconductor device having floating regions at bottom of trenches in cell region and circumferential region and manufacturing method thereof
US10020390B2 (en) 2013-12-26 2018-07-10 Toyota Jidosha Kabushiki Kaisha Semiconductor device and semiconductor device manufacturing method
WO2015098168A1 (ja) * 2013-12-26 2015-07-02 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
DE112014006030B4 (de) 2013-12-26 2018-05-03 Toyota Jidosha Kabushiki Kaisha Herstellungsverfahren einer Halbleitereinrichtung des isolierten Gatetyps und Halbleitereinrichtung des isolierten Gatetyps
JP2015126086A (ja) * 2013-12-26 2015-07-06 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
WO2015098167A1 (ja) * 2013-12-26 2015-07-02 トヨタ自動車株式会社 絶縁ゲート型半導体装置の製造方法及び絶縁ゲート型半導体装置
DE112014006350B4 (de) 2014-02-10 2018-05-09 Denso Corporation Halbleitereinrichtungen und Verfahren zum Herstellen einer Halbleitereinrichtung
US9640651B2 (en) 2014-02-10 2017-05-02 Toyota Jidosha Kabushiki Kaisha Semiconductor device and method of manufacturing semiconductor device
JP2015153988A (ja) * 2014-02-18 2015-08-24 新日本無線株式会社 半導体装置
US9627248B2 (en) 2014-03-25 2017-04-18 Toyota Jidosha Kabushiki Kaisha Insulated gate type semiconductor device
WO2015145939A1 (en) 2014-03-25 2015-10-01 Toyota Jidosha Kabushiki Kaisha Insulated gate type semiconductor device
CN106463523B (zh) * 2014-04-09 2019-05-10 丰田自动车株式会社 绝缘栅型半导体装置、以及绝缘栅型半导体装置的制造方法
CN106463523A (zh) * 2014-04-09 2017-02-22 丰田自动车株式会社 绝缘栅型半导体装置、以及绝缘栅型半导体装置的制造方法
DE112015001756B4 (de) 2014-04-09 2019-04-04 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung mit isoliertem Gate und Verfahren zur Herstellung der Halbleitervorrichtung mit isoliertem Gate
US9755042B2 (en) 2014-04-09 2017-09-05 Toyota Jidosha Kabushiki Kaisha Insulated gate semiconductor device and method for manufacturing the insulated gate semiconductor device
JP2016225333A (ja) * 2015-05-27 2016-12-28 トヨタ自動車株式会社 Ｓｂｄ
JP2017152613A (ja) * 2016-02-26 2017-08-31 トヨタ自動車株式会社 スイッチング素子
JP2017152616A (ja) * 2016-02-26 2017-08-31 トヨタ自動車株式会社 スイッチング素子
WO2017145210A1 (en) * 2016-02-26 2017-08-31 Toyota Jidosha Kabushiki Kaisha Semiconductor switching element
WO2017145211A1 (en) * 2016-02-26 2017-08-31 Toyota Jidosha Kabushiki Kaisha Semiconductor switching element
US10879349B2 (en) 2017-03-28 2020-12-29 Toyoda Goset Co., Ltd. Method for manufacturing semiconductor device and edge termination structure of semiconductor device
CN110447096A (zh) * 2017-08-31 2019-11-12 新电元工业株式会社 半导体装置
WO2020250612A1 (ja) * 2019-06-10 2020-12-17 住友電気工業株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US11942517B2 (en) 2019-06-10 2024-03-26 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP7456440B2 (ja) 2019-06-10 2024-03-27 住友電気工業株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN110931548A (zh) * 2019-12-16 2020-03-27 安建科技(深圳)有限公司 一种半导体器件结构及其制造方法

Also Published As

Publication number Publication date
JP4915221B2 (ja) 2012-04-11

Similar Documents

Publication Publication Date Title
JP4915221B2 (ja) 半導体装置
JP4453671B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
JP5198030B2 (ja) 半導体素子
US7586151B2 (en) Insulated gate semiconductor device
JP3721172B2 (ja) 半導体装置
JP6299581B2 (ja) 半導体装置
JP5537996B2 (ja) 半導体装置
JP4669191B2 (ja) 横形超接合半導体デバイス
TW201528522A (zh) 金屬帶保護環溝槽短接本體區以縮小端接區之半導體功率元件結構
JP5136578B2 (ja) 半導体装置
KR20080060285A (ko) 트렌치 구조 반도체 장치
JP5833277B1 (ja) 半導体装置
JP2015065237A (ja) 半導体装置
US8674435B2 (en) Semiconductor integrated circuit device and method of manufacturing the same
JP2015133380A (ja) 半導体装置
WO2016009736A1 (ja) スイッチング素子
KR20160102063A (ko) 반도체 장치
JP6792345B2 (ja) 半導体装置の製造方法
US20130248987A1 (en) Semiconductor device and method for manufacturing the same
JP2020064910A (ja) スイッチング素子
JP2006261562A (ja) 半導体装置
KR20160032654A (ko) 반도체 장치 및 그 제조 방법
JP2017152613A (ja) スイッチング素子
US8072027B2 (en) 3D channel architecture for semiconductor devices
JP7230477B2 (ja) トレンチゲート型のスイッチング素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111227

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120109

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150203

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4915221

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150203

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees