CN110447096A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110447096A
CN110447096A CN201780088735.6A CN201780088735A CN110447096A CN 110447096 A CN110447096 A CN 110447096A CN 201780088735 A CN201780088735 A CN 201780088735A CN 110447096 A CN110447096 A CN 110447096A
Authority
CN
China
Prior art keywords
semiconductor region
edge
region
semiconductor device
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780088735.6A
Other languages
English (en)
Other versions
CN110447096B (zh
Inventor
中村秀幸
松崎欣史
伊藤广和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Kogen Co Ltd
Original Assignee
Nippon Kogen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Kogen Co Ltd filed Critical Nippon Kogen Co Ltd
Publication of CN110447096A publication Critical patent/CN110447096A/zh
Application granted granted Critical
Publication of CN110447096B publication Critical patent/CN110447096B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明的半导体装置100，包括：n型半导体基体110；p型第一半导体区域120；从平面看包围第一半导体区域120的多个第二角部131以及多个第二边部132；掺杂物浓度比第一半导体区域120更低的p型表面半导体区域130；以及场板154，具有从平面看通过绝缘膜140形成在与表面半导体区域130重叠区域上的多个场板角部155以及多个场板边部156,其中，至少满足(1)至少一部分上L1>L2、以及(2)至少一部分上FP1>FP2这两个条件中的任意一个，并且第二边部132的耐压低于第二角部131的耐压。根据本发明的半导体装置，相比具有保护环构造的半导体装置，能够实现进一步的小型化，并且，相比以往的半导体装置，能够提高装置整体的击穿耐量。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
以往，在周边区域形成有保护环(Guard ring)的半导体装置(保护环构造的半导体装置)已被普遍认知(例如，参照专利文献1)。
图27中所示的半导体装置900即以往的半导体装置作为示例。
以往的半导体装置900就是通常所说的半导体芯片。
半导体装置900如图27中所示，包括：n型半导体基体910、形成在半导体基体910的第一主面的表面上的p型第一半导体区域920、在第一主面的表面上，从平面看被形成为将第一半导体区域920包围的多个保护环930、在第一主面的表面上，从平面看从形成有第一半导体区域920的区域开始比保护环930更延展至外侧区域的绝缘膜940、从平面看形成在与第一半导体区域920重叠的区域上的第一半导体区域侧电极952、以及从平面看通过绝缘膜940形成在从与第一半导体区域侧电极952重叠的区域延展至与保护环930重叠的区域上的场板(Field plate)954。其中，第一电极950由第一半导体区域侧电极952以及场板954构成。
另外，半导体装置900除了上述构成要素其他以外，还包括：第二电极960、沟道截断电极970、保护绝缘层980、以及沟道截断环990。
根据以往的半导体装置900，由于要在周边区域形成有保护环930，因此就能够使在反向偏置时从第一半导体区域920与半导体基体910之间的pn结处扩展的耗尽层扩展至周边区域，并且还能够减小耗尽层的曲率，这样一来，就能够提高半导体装置900的耐压。
【先行技术文献】
【专利文献1】特开平10-173174号公报
然而，在如以往的半导体装置900这样的具有保护环构造的半导体装置中，为了要得到一定程度的高耐压，就必须增加保护环930的数量。因此，对于具有保护环构造的半导体装置来说，就会因保护环数量的增加导致周边区域的面积变大，从而产生难以将其小型化的问题。
另外，以往的半导体装置900在进行反向偏置时，保护环930的角部的耐压有时会变得比保护环930的边部的耐压会更小。例如，以往半导体装置900的角部的规定的点(特别是，当角部的曲率固定时，距离角部与将该角部相夹的两个边部之间的边界最远的位置上的点。如以往的半导体装置900般，当从平面看角部呈中心角90度的圆弧形时，位于45度位置上的点)处，以电荷平衡的关系来看，是耗尽层最难以延伸的区域。因此，在角部、特别是上述的角部的规定的点附近会首先发生雪崩击穿，这样一来，由于角部的电流密度因此变高，其结果就会导致降低装置整体的击穿耐量。
所以，为了解决上述问题，本发明的目的在于提供一种半导体装置，其相比具有保护环构造的半导体装置，能够实现进一步的小型化，并且，相比以往的半导体装置，能够提高装置整体的击穿耐量。
发明内容
【1】本发明涉及的半导体装置，可以包括：
第一导电型半导体基体；
第二导电型第一半导体区域,形成在所述半导体基体的第一主面的表面上，并且具有多个第一角部以及多个第一边部；
第二导电型表面半导体区域，在所述第一主面的表面上，从平面看包含与所述第一半导体区域重叠的区域、并且具有从平面看包围所述第一半导体区域的多个第二角部以及多个第二边部，并且掺杂物浓度比所述第一半导体区域更低；
绝缘膜，在所述第一主面的表面上，从平面看从形成有所述第一半导体区域的区域延展至比所述表面半导体区域更外侧的区域上；
第一半导体区域侧电极，从平面看形成在与所述第一半导体区域重叠的区域上；以及
场板，具有从平面看通过所述绝缘膜形成在与所述表面半导体区域重叠区域上的多个场板角部以及多个场板边部，
其中，将从平面上看所述第二角部时从所述第一半导体区域的外边缘直至所述表面半导体区域的外边缘上的所述表面半导体区域的总长设为L1，将从平面上看所述第二边部时从所述第一半导体区域的外边缘直至所述表面半导体区域的外边缘上的所述表面半导体区域的总长设为L2，并且
将从平面上看所述场板角部时从所述第一半导体区域侧电极的外边缘直至所述场板的外边缘上的所述表面半导体区域的长度设为FP1，将从平面上看所述场板边部时从所述第一半导体区域侧电极的外边缘直至所述场板的外边缘上的长度设为FP2时，
至少满足(1)在所述表面半导体区域的至少一部分上L1>L2、以及(2)在所述场板的至少一部分上FP1>FP2这两个条件中的任意一个，并且所述第二边部的耐压低于所述第二角部的耐压。
【2】在上述【1】所述的半导体装置中，理想的情况是：
其中，满足在所述表面半导体区域的至少一部分上L1>L2的条件，
并且在所述第二边部的外边缘上，具有从平面看向内侧凹陷的凹部。
【3】在上述【2】所述的半导体装置中，理想的情况是：
其中，至少从平面看在位于离开所述第二边部的外边缘的位置上的第一区域上，未形成有所述表面半导体区域。
【4】在上述【3】所述的半导体装置中，理想的情况是：
其中，从平面看所述凹部的底部部分沿在相邻的所述第二角部之间的从一个所述第二角部向另一个所述第二角部的方向也就是x方向呈直线形，
所述凹部的形状从平面看呈所述第一半导体区域一侧狭窄的锥形，
所述第一区域的形状从平面看呈沿所述x方向延伸的长条形。
【5】在上述【1】所述的半导体装置中，理想的情况是：
其中，满足在所述表面半导体区域的至少一部分上L1>L2的条件，
并且至少从平面看在位于离开所述第二边部的外边缘的位置上的第一区域上，未形成有所述表面半导体区域。
【6】在上述【3】至【5】所述的半导体装置中，理想的情况是：
其中，在所述第一区域的至少一部分上，形成有电阻比所述表面半导体区域更大的高电阻区域。
【7】在上述【3】至【6】所述的半导体装置中，理想的情况是：
其中，所述第一区域，从平面看位于与所述场板重叠的位置上。
【8】在上述【3】至【7】所述的半导体装置中，理想的情况是
其中，从平面看在位于离开所述第二角部的外边缘的位置上的第二区域上，未形成有所述表面半导体区域。
【9】在上述【8】所述的半导体装置中，理想的情况是：
其中，所述第一区域与所述第二区域是连续的。
【10】在上述【1】所述的半导体装置中，理想的情况是：
其中，满足在所述场板的至少一部分上FP1>FP2的条件。
【11】在上述【10】所述的半导体装置中，理想的情况是：
其中，满足在所述表面半导体区域的至少一部分上L1>L2的条件、
并且，至少从平面看在位于离开所述第二边部的外边缘的位置上的第一区域上，未形成有所述表面半导体区域。
【12】在上述【11】所述的半导体装置中，理想的情况是：
其中，在所述第一区域的至少一部分上，形成有电阻比所述表面半导体区域更大的高电阻区域。
发明效果
根据本发明的半导体装置，由于具备了表面半导体区域而非保护环，因此在反向偏置时就能够同时将半导体基层和表面半导体区域耗尽，所以即使是在如保护环一般不增加数量的情况下也能得到所希望的耐压，这样一来，相比具有保护环构造的半导体装置，就能够实现进一步的小型化。
另外，根据本发明涉及的半导体装置，由于在周边区域上形成有表面半导体区域，因此通过在反向偏置时耗尽层从最初就在表面半导体区域与半导体基体之间的pn结处扩展，并且将表面半导体区域进一步完全耗尽，就能够提高半导体装置的耐压。而且，由于至少满足(1)在表面半导体区域的至少一部分上L1>L2、以及(2)在场板的至少一部分上FP1>FP2这两个条件中的任意一个，并且第二边部的耐压低于第二角部的耐压，因此通过有目的地缩小第二边部的耐压，并且在反向偏置时通过相比表面半导体区域的第二角部，首先使第二边部发生雪崩击穿，就能够相比以往的半导体装置，进一步提高装置整体的击穿耐量。
因此，本发明的半导体装置相比具有保护环构造的半导体装置，能够实现进一步的小型化，并且，相比以往的半导体装置，能够提高装置整体的击穿耐量。
附图说明
【图1】图1是本发明第一实施方式中半导体装置100的说明图。其中，图1(a)是半导体装置100的平面图，图1(b)是图1(a)的C1-C1截面图，图1(c)是图1(a)的C2-C2截面图。本说明书中的“平面图”指的是，将半导体装置从半导体基体的第一主面侧进行观看的图。在各附图中的平面图中，由于主要是为了将表面半导体区域130的形状进行展示，因此未图示有绝缘膜140、第一半导体区域侧电极152、以及保护绝缘层180，而且场板154也仅将其外边缘用比其他线条粗的粗线进行了图示。此外，场板154的内边缘(与第一半导体区域侧电极152的边界)，在平面看位于与第一半导体区域120的外边缘相重叠的位置上。在各附图的平面图中，未图示有位于第一半导体区域120以及表面半导体区域130的外边缘区域上的厚度逐渐减少的部分(也就是侧面扩散所涉及的部分)。图1之后的各附图中展示半导体装置构成的附图为模式图，图示的构成要素等的大小，不一定与实际中的构成要素的大小相对应。
【图2】图2是对耐压与掺杂物总和之间的关系进行说明的图表。图2图表中的纵轴表示第二边部的耐压，横轴表示表面半导体区域的掺杂物总和。在图2的图表中纵轴与横轴都是向正方向上的数值变大，这在后述各图表中也一样。此外，图2中的图表是在被认为合适的条件下进行的以模拟为基础显示的纵轴与横轴之间关系的模式图(大致显示了其倾向)。因此，在纵轴以及横轴上无具体数值。图表中显示的结果与从实际中的半导体装置所得的结果不一定相一致。这一点在后述各图表中也是相同的。
【图3】图3是对耐压与L1或L2的长度之间的关系进行说明的图表。图3图表中的纵轴表示第二角部或第二边部的耐压，横轴表示L1或L2的长度。在图3中用符号a来表示关于L1的图表，用符号b来表示关于L2的图表。
【图4】图4是第二实施方式涉及的半导体装置101的说明图。其中，图4(a)是半导体装置101的平面图，图4(b)是图4(a)的C1-C1截面图，图4(c)是图4(a)的C2-C2截面图。
【图5】图5是对耐压与第一区域的宽度之间的关系进行说明的图表。图5图表中的纵轴表示第二边部的耐压，横轴表示第一区域的宽度。在图5的图表中被虚线划分的区域中，用符号c来表示的区域是比在无第一区域时第二边部的耐压下降的更低的区域，用符号d来表示的区域是比在无第一区域时第二边部的耐压上升的更高的区域。
【图6】图6是在无第一区域的情况下对电场强度与离开基准点的距离之间的关系进行说明的图表。图6图表中的纵轴表示击穿电流通过时的电场强度，横轴表示离开基准点的距离。在图6图表中用符号p1、p2来表示电场强度的峰值。“基准点”则是指在形成有第一半导体区域的区域上设定的任意点。
【图7】图7是在有第一区域的情况下对电场强度与离开基准上的距离之间的关系进行说明的图表。图7图表中的纵轴表示击穿电流通过时的电场强度，横轴表示基准点上的距离。在图7图表中用符号p1、p2、p3来表示电场强度的峰值。此外，在图7中用符号p1、p2来表示的点与在图6中用符号p1、p2来表示的点均代表距离基准点的距离相同的点。图7中的基准点与图6中的基准点位于相同的位置。
【图8】图8是第三实施方式中半导体装置102的说明图。图8(a)是半导体装置102的平面图，图8(b)是图8(a)的C1-C1截面图，图8(c)是图8(a)的C2-C2截面图。
【图9】图9是将图8(a)中符号C3所示的部分放大后的部分放大图。
【图10】图10是第四实施方式中半导体装置103的说明图。其中，图10(a)是相当于半导体装置的C2-C2截面图(图8(c)等)的截面图(以下，在简称为截面图时也一样)，图10(b)是相当于图9所述部分的部分放大图。
【图11】图11是对耐压与表面惨杂物浓度之间的关系进行说明的图表。图11图表中的纵轴表示第二边部的耐压，横轴表示高电阻区域的表面惨杂物浓度。在图11中符号e表示在第二边部上无第一区域时的图表，符号f表示在第二边部上有第一区域以及高电阻区域时的图表。另外，由于在无第一区域时无法推断出高电阻区域的表面惨杂物浓度、从而耐压不发生变化，因此符号e所表示的图表为不依赖于表面惨杂物浓度的直线。
【图12】图12是第五实施方式中半导体装置104的说明图。其中，图12(a)是半导体装置104的平面图，图12(b)是图12(a)的C1-C1截面图，图12(c)是图12(a)的C2-C2截面图。
【图13】图13是对耐压与FP1或FP2的长度之间的关系进行说明的图表。图13图表中的纵轴表示第二角部或第二边部的耐压，横轴表示FP1或FP2的长度。图13中用符号g来表示关于FP1的图表，用符号h来表示关于FP2的图表。
【图14】图14是第六实施方式中半导体装置105的说明图。图14(a)是半导体装置105的平面图，图14(b)是图14(a)的C1-C1截面图，图14(c)是图14(a)的C2-C2截面图。
【图15】图15是对耐压与第一区域或第二区域的宽度之间的关系进行说明的图表。图15图表中的纵轴表示耐压，横轴表示第一区域或第二区域的宽度。图15中用符号i来表示关于第二角部的图表，用符号j来表示关于第二边部的图表。
【图16】图16是变形例一中半导体装置106的说明图。其中，图16(a)是半导体装置106的平面图，图16(b)是图16(a)的C1-C1截面图，图16(c)是图16(a)的C2-C2截面图。
【图17】图17是变形例二中半导体装置107的说明图。其中，图17(a)是半导体装置107的平面图，图17(b)是图17(a)的C1-C1截面图，图17(c)是图17(a)的C2-C2截面图。
【图18】图18是变形例三中半导体装置106a的说明图。其中，图18(a)是半导体装置106a的平面图，图18(b)是图18(a)的C1-C1截面图，图18(c)是图18(a)的C2-C2截面图。
【图19】图19是变形例四中半导体装置107a的说明图。其中，图19(a)是半导体装置107a的平面图，图19(b)是图19(a)的C1-C1截面图，图19(c)是图19(a)的C2-C2截面图。
【图20】图20是变形例五中半导体装置108的平面图。
【图21】图21是变形例六中半导体装置102a的截面图。
【图22】图22是变形例七中半导体装置102b的截面图。
【图23】图23是变形例八半导体装置102c的截面图。
【图24】图24是变形例九中半导体装置102d的截面图。
【图25】图25是变形例十中半导体装置104a的平面图。
【图26】图26是变形例十一中半导体装置104b的平面图。
【图27】图27是以往的半导体装置900的说明图。其中，图27(a)是半导体装置900的平面图，图27(b)是图27(a)的C-C截面图。图27(a)中，由于主要是为了展示保护环930的形状，因此未图示有绝缘膜940、第一半导体区域侧电极952、以及保护绝缘层980，并且场板954也仅将其外边缘用比其他线条粗的粗线进行了图示。
具体实施方式
下面，将基于附图对本发明涉及的半导体装置的实施方式进行说明。以下说明的各实施方式，不限于专利申请范围中的发明。在各实施方式中说明的诸要素以及全部的组成不限于必须使用本发明的解决手段。在各实施方式中，使用相同符号来表示基本构成以及特征相同的构成要素(包含形状等不完全相同的构成要素)，并省略了其说明。
【第一实施方式】
第一实施方式中的半导体装置100，就是通常所说的半导体芯片。
如图1所示,半导体装置100包括：第一导电型(在第一实施方式一中为n型)半导体基体110；第二导电型(在第一实施方式中为p型)第一半导体区域120,形成在半导体基体110的第一主面的表面上，并且具有多个第一角部121以及多个第一边部122；第二导电型表面半导体区域130，在第一主面的表面上，从平面看包含与第一半导体区域120重叠的区域、并且具有从平面看包围第一半导体区域120的多个第二角部131以及多个第二边部132，并且掺杂物浓度比第一半导体区域120更低；绝缘膜140，在第一主面的表面上，从平面看从形成有第一半导体区域120的区域延展至比表面半导体区域130更外侧的区域上；第一半导体区域侧电极152，从平面看形成在与第一半导体区域120重叠的区域上；以及场板154，具有从平面看通过绝缘膜140形成在与表面半导体区域130重叠区域上的多个场板角部155以及多个场板边部156。其中，第一半导体区域侧电极152以及场板154是连续的，并构成第一电极150。
另外，除了上述构成要素以外，半导体装置100还包括：第二电极160、沟道截断电极170、保护绝缘层180、以及沟道截断环190。
本说明书中的“第一边部”指的是，在第一半导体区域的外边缘部中，外边缘呈直线的部分。
本说明书中的“第一角部”指的是，在第一半导体区域的外边缘部中，在改变角度后将某个第一边部与其他的第一边部连接的部分。第一角部相当于第一半导体区域的角的部分。
本说明书中的“第二边部”指的是，表面半导体区域中与第一边部相对应的部分。第二边部也可以称为：在表面半导体区域中，从平面看时，与第一边部外边缘的直线相垂直并且存在于面向外方向侧的部分。
本说明书中的“第二角部”指的是，在表面半导体区域中与第一角部相对应的部分。第二角部也可以称为：在表面半导体区域中，从平面看时，在改变角度后将某个第二边部与其他的第二边部连接的部分。
本说明书中的“半导体区域的外边缘”指的是，半导体区域的深度(厚度)保持固定的部分的外边缘。也就是在半导体区域的外边缘处，不包含所谓侧扩散(Side diffusion)。
本说明书中的“外边缘”指的是构成要素的外端，而“外边缘部”指的是包含外边缘的部分。
半导体基体110具有n+型半导体区域112、以及位于n+型半导体区域112的第一电极150侧上的n型半导体区域114。n型半导体区域114与表面半导体区域130之间形成有pn结。
n+型半导体区域112的表面掺杂物浓度例如可以设在1×1020cm-3以上。此外，自n+型半导体区域112的背面(第二电极160侧)的深度(n+型半导体区域112的厚度)可以设为5～90μm。
n型半导体区域114的晶片电阻率例如可以设为60～70Ω·cm。n型半导体区域114的晶片i层厚度，例如可以设为90～150μm。
第一半导体区域120最好被交互设置的多个第一角部121与多个第一边部122包围的区域。第一实施方式中的第一半导体区域120具有四个第一角部121以及四个第一边部122，并且大致呈四角形(大致呈正方形)。
第一半导体区域120的表面掺杂物浓度例如可以设为1×1016～5×1019cm-3。第一半导体区域120的深度例如可以设为1～4μm。
表面半导体区域130最好是被交互设置的多个第二角部131与多个第二边部132包围的区域。第一实施方式中的表面半导体区域130具有四个第二角部131以及四个第二边部132，并且大致呈四角形(大致呈正方形)。
表面半导体区域130的掺杂物浓度例如可以设为5×1011～12×1011cm-3。表面半导体区域130的深度例如可以设为3～6μm。
这里，对耐压与表面半导体区域的掺杂物浓度之间的关系进行简单说明。
“掺杂物总和”指的是，将从表面向深度方向上的浓度分布累计后的值。
如图2所示，通过调整(进行增减)表面半导体区域的掺杂物总和，就能够在实际使用时在数百V的范围内来进行调整(进行增减)耐压。
另外，虽然掺杂物总和是与掺杂量(掺杂物投入量)相关联的值，但是耐压与掺杂量之间有时并不一定保持着有规律的关联关系。这主要是因为在热处理时掺杂物的量会发生变化。
第二角部131如图1所示，具有从平面看经过R倒角处理(将某个第二边部132的外边缘与其他的第二边部132的外边缘顺畅连接)后的平面形状。
第二角部131的外边缘为圆弧形。
在半导体装置100中，当将从平面上看第二角部131时从第一半导体区域120的外边缘直至表面半导体区域130的外边缘的表面半导体区域130的总长设为L1，将从平面上看第二边部132时从第一半导体区域120的外边缘直至表面半导体区域130的外边缘的表面半导体区域130的总长设为L2时，满足在表面半导体区域130上的至少一部分上L1>L2这以条件(参照图1(b)、(c))。此外，第二边部132的耐压低于第二角部131的耐压。
本说明书中的满足“在表面半导体区域上的至少一部分上L1>L2”这一条件指的是，只要低于取最大值L1的L2存在于表面半导体区域中的一个部位上即可，而不必在整个第二角部以及第二边部上均满足L1>L2。
本说明书中的“第二边部的耐压低于第二角部的耐压”并非是指第二边部的整个部分的耐压低于第二角部的耐压，而是指第二边部的至少一部分的耐压，低于第二角部中耐压最低的部分的耐压。
第一实施方式中表面半导体区域130的L1例如可以设为300μm，L2可以设为180μm。
本说明书中的“表面半导体区域的总长”指的是，以单向度看表面半导体区域时形成有表面半导体区域的区域长度。也就是说，当存在未形成有表面半导体区域的区域(后述的第一区域或第二区域)时，该区域的长度(该区域的宽度)不包含在表面半导体区域的总长中(例如，参照后述的第二实施方式以及图4(c))。另外，表面半导体区域的总长中不包含所谓侧扩散的部分。
在第一实施方式中，在第二角部131以及第二边部132上，表面半导体区域130均从内侧到外侧是连续的(参照图1(b)、(c))。
半导体装置100具有在第二边部132的外边缘上的，从平面看向内侧凹陷的凹部134。此外，在图1(a)中，用符号135表示凹部134的底部。
凹部134的形状呈第一半导体区域120一侧(底部135一侧)狭窄的锥形。
本说明书中的“具有在第二边部的外边缘上的，从平面看向内侧凹陷的凹部”指的是，凹部包含在第二边部内，也就是说，凹部的端(第二边部的外边缘开始凹陷的点)没有进入至第二角部。
第二边部132上位于第二角部131附近(比凹部134的底部135的端部更靠近第二角部131侧的部分)的外边缘由：从第二角部131的外边缘的末端向其他第二角部131的方向延伸的第一直线部分、以及从第一直线部分向凹部134的底部135方向(构成凹部134的锥形)延伸的第二直线部分所而成。
因此，在第二角部131附近，第二边部132的宽度渐渐变狭窄。
这里，对耐压与L1以及L2的长度之间的关系进行简单说明。当表面半导体区域是连续形成(不存在未形成有类似如后述的第一区域的表面半导体区域的区域)时，如图3所示，L1或L2的长度越长时耐压也越高。当L1的长度与L2的长度相同时，第二边部的耐压高于第二角部的耐压。
因此，想要将第二边部的耐压下降至比第二角部的耐压更低，从而提高装置整体的击穿耐量，就需要将L2的长度设置为相比L1的长度足够的短。
例如，当用图3的图表来说明时，通过将L1设定为图表a的线段右端的长度，将L2设定为图表b的线段左端的长度，就能够使耐压的差留有余地(例如，与图表a的线段右端相对应的耐压是1900V，与图表b的左端相对应的耐压是1800V，有100V的余地)，这样就可以算作L2的长度相比L1的长度足够的短。
场板154最好是被交互设置的多个场板角部155与多个场板边部156包围的区域。第一实施方式中的场板154具有四个场板角部155以及四个场板边部156，并且大致呈四角形(大致呈正方形)。
在第一实施方式中的场板154中，当将从平面看场板角部155时从第一半导体区域侧电极152的外边缘直至场板154的外边缘的长度设为FP1(符号未图示)，将从平面看场板边部156时从第一半导体区域侧电极152的外边缘直至场板154的外边缘的长度设为FP2(无符号图示)时，满足FP1＝FP2。
第一实施方式中的FP1以及FP2，例如可以设为60μm。
本说明书中“场板边部”指的是，场板中与第一边部相对应的部分。
本说明书中“场板角部”指的是，场板中与第一角部相对应的部分。“场板角部”还可称为是在场板中，从平面看时某个场板边部与其他场板边部相连接的部分。
下面，将对第一实施方式中的半导体装置100的效果进行说明。
根据第一实施方式中的半导体装置100，由于具备了表面半导体区域130而非保护环，因此相比具有保护环构造的半导体装置，就能够实现进一步的小型化。
根据第一实施方式中的半导体装置100，由于在周边区域上形成有表面半导体区域130，因此通过耗尽层在反向偏置时先从表面半导体区域130与半导体基体110之间的pn结处开始扩展，并且进一步将表面半导体区域130完全耗尽，就能够提高半导体装置100的耐压。而且，由于至少满足(1)在表面半导体区域130的至少一部分上L1>L2、以及(2)在场板的至少一部分上FP1>FP2这两个条件中(第一实施方式1中(1)的条件)的任意一个，并且第二边部132的耐压低于第二角部131的耐压，因此通过有目的地减小第二边部132的耐压，并且在反向偏置时通过相比表面半导体区域130的第二角部131，首先在第二边部132处发生雪崩击穿，相比以往的半导体装置，就能够进一步提高装置整体的击穿耐量。
因此，第一实施方式中的半导体装置100，其相比具有保护环构造的半导体装置能够实现进一步的小型化，并且，相比以往的半导体装置，能够提高装置整体的击穿耐量。
另外，根据第一实施方式中的半导体装置100，由于在第二边部132的外边缘上，具有从平面看向内侧凹陷的凹部134，因此就能够轻松地满足在表面半导体区域130的至少一部分上L1>L2这一条件。
另外，根据第一实施方式中的半导体装置100，由于凹部134包含在第二边部132内，因此能够防止第二角部131的耐压降低。
【第二实施方式】
第二实施方式中的半导体装置101，虽然基本上具有与第一实施方式中的半导体装置100相同的结构，但是在存在未形成有表面半导体区域的第一区域这一点上与第一实施方式中的半导体装置100有所不同。即，第二实施方式中的半导体装置101如图4所示，至少从平面上看在位于离开第二边部132的外边缘的位置上的第一区域136上，未形成有表面半导体区域130。
如之前说明过的，“表面半导体区域的总长”中，当存在未形成有表面半导体区域的区域时，该区域的长度(宽度)不被包含在内。在第二实施方式中，在存在有第一区域136的情况下，在第二边部132上具有与内侧的表面半导体区域130和外侧的表面半导体区域130分开的部位(参照图4(c))。这时，L2的长度为：内侧的表面半导体区域130的长度(参照图4(c)的符号L2-1)与外侧的表面半导体区域130的长度(参照图4(c)的符号L2-2)的总和。
在第二实施方式中，第一区域136并没有越过第二角部131与第二边部132的边界并进入第二角部131侧。
第一区域136，从平面上看位于与场板154重叠的位置上。第一区域136，能够存在于场板154的下方(第二电极160侧)，或者也能够通过绝缘膜140被场板154所覆盖。
在第二实施方式中的半导体装置101中，不存在相当于第一实施方式中凹部134的部分。
第一区域136中，也可以形成有高电阻区域(参照后述的第四实施方式)。
在这里，对耐压与第一区域的宽度之间的关系进行简单说明。“第一区域的宽度”指的是，当将相邻的第二角部之间的从一个第二角部向另一个第二角部的方向作为x方向时，从平面上看沿与x方向相垂直方向上的长度(从第一区域的第一半导体区域侧的边直至与该边相向的边的长度)(参照后述图9中的符号B)。第一区域的宽度中不包含所谓侧扩散的部分。
当第一区域沿x方向充分延长时，在第一区域的宽度较窄的情况下，与不存在第一区域时相比，第二边部的耐压就会降低(参照图5中用符号c表示的区域)。但是，一旦第一区域的宽度扩宽至一定程度，与不存在第一区域时相比，第二边部的耐压就可能会升高(参照图5中用符号d表示的区域)。因此，在第二实施方式中，有必要将第一区域136的宽度设定为：使第二边部132的耐压比第二角部131的耐压更低(将第一区域136的宽度设为合适的宽度)。
接下来，对电场强度与第一区域之间的关系进行简单说明。
当雪崩电流流通时，在不存在第一区域的情况下，电场强度的峰值会出现在：表面半导体区域的外边缘附近(参照图6的符号p1)以及场板(场板边部)的端部附近(参照图6的符号p2)这两个点上。另一方面，当存在有第一区域时，除了上述的两个点以外，在第一区域附近也会出现电场强度的峰值(参照图7的符号p3)。因此，通过存在有第一区域从而能够分散电场强度的峰值，这样一来，就能够提高半导体装置整体的击穿耐量。
以下，对第二实施方式中半导体装置101的效果进行说明。
如上述般，虽然第二实施方式中的半导体装置101在存在未形成有表面半导体区域的第一区域这一点上与第一实施方式中的半导体装置100有所不同，但是由于其同样具备表面半导体区域130而非保护环，并且满足在表面半导体区域130的至少一部分上L1>L2的条件，而且第二边部132的耐压比第二角部131的耐压更低，因此其与第一实施方式中半导体装置100一样，相比具有保护环构造的半导体装置能够实现进一步的小型化，并且，相比以往的半导体装置，能够提高装置整体的击穿耐量。
根据第二实施方式中半导体装置101，由于当雪崩电流流通时能够分散电场强度的峰值、以及在表面半导体区域130的内侧这样的难以发生击穿的位置上形成有第一区域136，因此能够进一步提高装置整体的击穿耐量。
根据第二实施方式中半导体装置101，由于第一区域136，从平面上看位于与场板154重叠的位置上，因此能够减少耐压的波动，从而是一种稳定耐压的构造。
根据第二实施方式中半导体装置101，由于第一区域136没有进入第二角部131一侧，因此就能够防止第二角部131的耐压降低。
第二实施方式中半导体装置101，除了在存在未形成有表面半导体区域的第一区域这一点以外，具有与第一实施方式中半导体装置100相同的结构，因此也具有第一实施方式中半导体装置100所具有的相关效果。
【第三实施方式】
虽然第三实施方式中的半导体装置102，基本上具有与第一实施方式中的半导体装置100相同的结构，但是在存在未形成有表面半导体区域的第一区域这一点上与第一实施方式中的半导体装置100有所不同。即，在第三实施方式中的半导体装置102中，如图8以及图9所示，从平面看在位于离开第二边部132的外边缘的位置上的第一区域136上，未形成有表面半导体区域130。
从平面看，凹部134的底部135的部分的形状为：沿在相邻的第二角部131之间的从一个第二角部131向另一个第二角部131的方向也就是x方向(参照图9)的直线。
凹部134的形状为第一半导体区域120一侧狭窄的锥形。该锥形的斜度，例如可以是45度。
本说明书中凹部的“锥形的斜度”指的是，将与x方向垂直的直线与沿凹部的锥形部分的直线交差时形成的角度中较小的角度。
第一区域136的形状从平面看呈沿x方向延伸的长条形。
这里，对第三实施方式中第一区域136的大小进行说明。
将从第一区域136的端部直至第二边部132与第二角部131的边界处的，从平面上看沿x方向的长度设为A，并且将第一区域136的从平面上看x方向是沿垂直方向的长度(第一区域136的宽度)设为B(参照图9)。
在耐压与第一区域的宽度之间的关系的图表(参照图5)中，当B较小(第一区域136的宽度较窄)、第二边部132的耐压降低时(参照图5中用符号c表示的区域)，A为大于0的适当的值即可(没有越过第二边部132与第二角部131的边界处并进入第二角部131一侧，并且不会使第一区域136消失的值)。
另外，即使当B较大(第一区域136的宽度较宽)、第二边部132的耐压上升时(参照图5中用符号d表示的区域)，A同样为大于0的适当的值即可。
B(第一区域136的宽度)能够是根据半导体装置的尺寸和耐压的关系来决定，例如可以设为15μm程度。
如上述般，虽然第三实施方式中的半导体装置102在存在未形成有表面半导体区域的第一区域这一点上与第一实施方式中的半导体装置100有所不同，但是由于其同样具备了表面半导体区域130而非保护环，并且满足在表面半导体区域130的至少一部分上L1>L2的条件，而且第二边部132的耐压低于第二角部131的耐压，因此与第一实施方式中的半导体装置100一样，其相比具有保护环构造的半导体装置，能够实现进一步的小型化，并且，相比以往的半导体装置，能够提高装置整体的击穿耐量。
根据第三实施方式中半导体装置102，由于从平面看在位于离开第二边部132的外边缘的位置上的第一区域136上，未形成有表面半导体区域130，因此当雪崩电流流通时能够分散电场强度的峰值、以及在表面半导体区域130的内侧这样的难以发生击穿的位置上形成有第一区域136，因此能够进一步提高装置整体的击穿耐量。
根据第三实施方式中半导体装置102，由于从平面看凹部134的底部135的部分呈沿x方向的直线，并且凹部134的形状从平面看呈第一半导体区域120一侧狭窄的锥形，第一区域136的形状从平面看呈沿所述x方向延伸的长条形，因此通过使凹部134与第一区域136并存，就能够进一步提高装置整体的击穿耐量。
根据第三实施方式中半导体装置102，由于第一区域136并没有进入第二角部131一侧，因此就能够防止第二角部131的耐压降低。
根据第三实施方式中半导体装置102，由于除了在存在未形成有表面半导体区域的第一区域这一点以外，具有与第一实施方式中半导体装置100相同的结构，因此也同样具有第一实施方式中半导体装置100所具有的相关效果。
【第四实施方式】
虽然第四实施方式中的半导体装置103基本上具有与第三实施方式中的半导体装置102相同的结构，但是其在形成有高电阻区域一点上与第三实施方式中的半导体装置102有所不同。即，第四实施方式中的半导体装置103如图10所示，在第一区域136的至少一部分上，形成有比表面半导体区域130电阻更高的高电阻区域138。高电阻区域138能够如后述般降低第二边部132的耐压。
在第四实施方式的第一区域136中，在第一区域136的第二角部131侧的端部以外的区域上形成有高电阻区域138。这是为了将第二边部132的耐压降低至比第二角部131的耐压更低的程度。
高电阻区域138例如可以通过在与第一区域136相对应的位置上导入p型掺杂物(例如硼)，并且通过之后进行退火(anneal)处理来形成。
这里，对耐压与高电阻区域的表面掺杂物浓度间的关系进行简单说明。
“表面掺杂物浓度”指的是，高电阻区域的表面上的掺杂物浓度。
基本上，随着高电阻区域的表面掺杂物浓度的增加，第二边部的耐压有减少的倾向(参照图11中用符号f表示的图表)。
因此，例如即使在因第二边部上存在有第一区域时，第二边部的耐压持续升高的情况下(参照图5中用符号d表示的区域。)，通过形成表面掺杂物浓度值较为合适的高电阻区域，也同样能够将第二边部的耐压降低至比在第二边部上不存在第一区域时更低的水平(参照图11中用符号e与用f表示的图表的相交点右侧的区域)。
即便是因在第二边部上存在第一区域，从而第二边部的耐压比在第二边部上不存在第一区域时更低的情况下(参照图5中用符号c表示的区域)，也能够形成高电阻区域从而来调整耐压。
从掺杂物总量的观点来看，高电阻区域的掺杂物总量例如可以设为表面半导体区域的掺杂物总量的1/10程度。
虽然第四实施方式中的半导体装置103在形成有高电阻区域这一点上与第三实施方式中的半导体装置102有所不同，但是由于其具备了表面半导体区域130而非保护环，并且满足在表面半导体区域130的至少一部分上L1>L2的条件，而且第二边部132的耐压比第二角部131的耐压更低，因此与第三实施方式中半导体装置102一样，其相比具有保护环构造的半导体装置能够实现进一步的小型化，并且，相比以往的半导体装置，能够提高装置整体的击穿耐量。
根据第四实施方式中的半导体装置103，由于在第一区域136的至少一部分上形成有高电阻区域138，因此通过调整高电阻区域138的位置或者通过调整掺杂物总量以及表面掺杂物浓度，就能够将第二边部132上的，相邻的第二角部131之间的从一个第二角部131向另一个第二角部131的方向(x方向)上的耐压分布调整为接近均匀的程度。
由于第四实施方式中的半导体装置103除了在形成有高电阻区域这一点以外，具有与第三实施方式中半导体装置102相同的结构，因此其也同样具有第三实施方式中半导体装置102所具有的相关效果。
【第五实施方式】
第五实施方式中的半导体装置104，就是通常所说的半导体芯片。
如图12所示,半导体装置104包括：第一导电型(在第五实施方式一中为n型)半导体基体110；第二导电型(在第五实施方式中为p型)第一半导体区域120,形成在半导体基体110的第一主面的表面上，并且具有多个第一角部121以及多个第一边部122；第二导电型表面半导体区域130，在第一主面的表面上，从平面看包含与第一半导体区域120重叠的区域、并且具有从平面看包围第一半导体区域120的多个第二边部132以及多个第二角部131，并且掺杂物浓度比第一半导体区域120更低；绝缘膜140，在第一主面的表面上，从平面看从形成有第一半导体区域120的区域延展至比表面半导体区域130更外侧的区域上；第一半导体区域侧电极152，从平面看形成在与第一半导体区域120重叠的区域上；以及场板154，具有从平面看通过绝缘膜140形成在与表面半导体区域130重叠区域上的多个场板角部155以及多个场板边部156。其中，第一半导体区域侧电极152以及场板154是连续的，并构成第一电极150。
另外，半导体装置104还包括：第二电极160、沟道截断电极170、保护绝缘层180、以及沟道截断环190。
在第五实施方式中的半导体装置104的构成要素中，仅对其与第一实施方式中的半导体装置100不相同的构成要素进行说明，并省略其他的构成要素的说明。
将当从平面上看场板角部155时从第一半导体区域侧电极152的外边缘直至场板154的外边缘上的长度设为FP1，并将当从平面上看场板边部156时从第一半导体区域侧电极152的外边缘直至场板154的外边缘上的长度设为FP2。
这时，满足场板154的至少一部分上FP1>FP2的条件(参照图12(b)，(c))。并且第二边部132的耐压更低于第二角部131的耐压。
在本说明书中，想要满足“场板的至少一部分上FP1>FP2”的条件，只要低于取最大值FP1的FP2存在于场板中的一个部位上即可，而不必在整个场板角部以及场板边部上均满足FP1>FP2。
在第五实施方式中，不存在与第一实施方式中表面半导体区域130的凹部134相对应的凹部。另一方面，半导体装置100具有从平面看在场板边部156的外边缘上向内侧凹陷的凹部158。
在此，对耐压与FP1或FP2的长度之间的关系进行简单说明。如图13所示般，随着FP1以及FP2的长度越长其相对应部分的耐压也随之越高，一旦超过一定程度的长度其耐压就会有不再变化的倾向。另外，当FP1与FP2的长度相同时，相比第二角部的耐压第二边部的耐压会更高。
因此，想要将第二边部的耐压下降至比第二角部的耐压更低，从而提高装置整体的击穿耐量，就需要将FP2的长度设为比FP1的长度足够的短。
例如，当用图13的图表来说明时，将FP2的长度设定为对额定电压持有余量，进一步将FP1的长度设定为持有第二角部131的耐压更高于第二边部132的耐压余量(例如，与图表h的线段左端相对应的耐压是1850V，与图表g的线段右端相对应的耐压是1920V，有70V的余地)，这样就可以算作将FP1的长度设为比FP2的长度足够的长，也就是说，将FP2的长度设为比FP1的长度足够的短。
下面，对第五实施方式中的半导体装置104的效果进行说明。
根据第五实施方式中的半导体装置104，由于具备了表面半导体区域130而非保护环，因此相比具有保护环构造的半导体装置，就能够实现进一步的小型化。
根据第五实施方式中的半导体装置104，由于在周边区域上形成有表面半导体区域130，因此通过在反向偏置时耗尽层从最初就在表面半导体区域130与半导体基体110之间的pn结处扩展，并且将表面半导体区域130进一步完全耗尽，就能够提高半导体装置104的耐压。而且，由于至少满足(1)在表面半导体区域130的至少一部分上L1>L2、以及(2)在场板154的至少一部分上FP1>FP2这两个条件中的任意一个条件(第五实施方式中(2)的条件)，并且第二边部132的耐压更低于第二角部131的耐压，因此通过有目的地缩小第二边部132的耐压，并且在反向偏置时通过相比表面半导体区域130的第二角部131，首先使第二边部132发生雪崩击穿，就能够相比以往的半导体装置，进一步提高装置整体的击穿耐量。
因此，第五实施方式中的半导体装置104，其相比具有保护环构造的半导体装置能够实现进一步的小型化，并且，相比以往的半导体装置，能够提高装置整体的击穿耐量。
【第六实施方式】
第六实施方式中的半导体装置105，虽然基本上具有与第三实施方式中的半导体装置102相同的结构，但是在存在未形成有表面半导体区域的第二区域这一点上与第三实施方式中的半导体装置102有所不同。也就是说，第六实施方式中的半导体装置105如图14所示，至少从平面上看在位于离开第二角部131的外边缘的位置上的第二区域137上，未形成有表面半导体区域130。
第二区域137的端部与第二边部132相接触。
第六实施方式中的L1的长度是，内侧的表面半导体区域130的长度(参照图14(b)的符号L1-1)与外侧的表面半导体区域130的长度(参照图14(c)的符号L1-2)的总和。
第六实施方式中第一区域136与第二区域137是连续的(第一区域136的端部与第二区域137的端部相接触)。
第一区域136与第二区域137的宽度，既可以是相同的，也可以是不相同的。
本说明书中的“第二区域的宽度”指的是，从第二区域的第一半导体区域侧边直至与该边相向的边的长度。
在第一区域136上，能够形成有高电阻区域(参照第四实施方式)。
在此，对耐压与第一区域或第二区域的宽度之间的关系进行简单说明。如图15所示般，当在第二角部上有第二区域时，第二区域的宽度越延展，第二角部的耐压越有降低的倾向。但是，即使在第二角部上存在有第二区域时，也能够通过第二区域的宽度，将第二角部的耐压提高为比第二边部的耐压更高。例如，当第一区域与第二区域的宽度相同时，如果该宽度是比图15的虚线更与左侧的区域相对应的话，就能够将第二边部的耐压提高为比第二角部的耐压更高。
因此，当存在有第二区域时，就必须将第一区域以及第二区域的宽度设定为第二角部的耐压不低于第二边部的耐压(第二边部的耐压更低于第二角部的耐压)。
第六实施方式中半导体装置105，虽然在存在未形成有表面半导体区域的第二区域这一点上与第三实施方式中的半导体装置102有所不同，但是具备了表面半导体区域130而非保护环，并且满足在表面半导体区域130的至少一部分上L1>L2的条件，由于第二边部132的耐压比第二角部131的耐压更低，因此与第三实施方式中半导体装置102相同，其相比具有保护环构造的半导体装置能够实现进一步的小型化，并且，相比以往的半导体装置，能够提高装置整体的击穿耐量。
根据第六实施方式中半导体装置105，由于从平面看在位于离开第二角部131的外边缘的位置上的第二区域137上，未形成有表面半导体区域130，因此，不仅是第二边部132还能够调整第二角部131的耐压。
根据第六实施方式中半导体装置105，由于第一区域136与第二区域137是连续的，因此能够将表面半导体区域130从第一区域136以及第二区域137的内侧与外侧处切割，从而就能够提高半导体装置整体的耐压。
第六实施方式中半导体装置105，除了在存在未形成有表面半导体区域的第二区域这一点以外，具有与第三实施方式中半导体装置102相同的结构，因此也具有第三实施方式中半导体装置102所具有的相关效果。
以上虽然是基于上述中各实施方式对本发明进行说明的，但是本发明又不仅限于上述的各实施方式。能够在不脱离其主要内容的范围内实施各种形态，例如能够如后述般变形。
(1)上述各实施方式中所述的构成要素的数量、材质、形状、位置、大小、角度等都有示例，但是能够在不损害本发明效果的范围内对其进行变更。
(2)上述各实施方式中，虽然第二角部131具有从平面看经过R倒角处理后的平面形状，但是本发明并不仅限于此。例如，也可以如第一变形例中的半导体装置106(参照图16)以及第二变形例中的半导体装置107(参照图17)般，第二角部也能够具有从平面看经过倒角处理后的(将某个第二边部的外边缘与另一个第二边部的外边缘直线连接)平面形状。
(3)当第二角部具有从平面看经过倒角处理后的平面形状时，如第三变形例中的半导体装置106a(参照图18)以及第四变形例中的半导体装置107a(参照图19)般，在相比第二角部具有从平面看经过R倒角处理后的平面形状时能够缩小周边区域。这时，就能够进一步将半导体装置整体的尺寸(芯片尺寸)小型化。
(4)上述第一、三、四、六实施方式中，虽然在第二角部131附近的第二边部132的外边缘，是由从第二角部131的外边缘末端向另一个第二角部131方向上的第一直线部分、与从第一直线部分向凹部134的底部135上的第二直线部分而成的，但是本发明不仅限与于此。例如，如第五变形例中的半导体装置108(参照图20)般，在第二角部附近的第二边部的外边缘，能够是由与第二角部的外边缘的圆弧形状连续的圆弧形状构成。通过这种结构，能够确保第二角部的稳定耐压。其中，“在第二角部附近的第二边部的外边缘是由与第二角部的外边缘的圆弧形状连续的圆弧形状构成”的特征是，也能够适用于上述第三、四、六实施方式中的半导体装置。
(5)上述第二～四、六实施方式以及上述第二、四变形例中显示的第一区域136的位置为示例。第一区域，既能够是如第六变形例中半导体装置102a(参照图21)般在第二～四、六实施方式以及第二、四变形例中相比示例位置更靠近内侧，也能够是如第七变形例中半导体装置102b(参照图22)与第八变形例中半导体装置102c(参照图23)般在第二～四、六实施方式以及第二、四变形例中相比示例位置更靠近外侧。其中，在第六实施方式中显示的第二区域137，能够是与第一区域136相同的情况。
(6)上述各实施方式中，虽然在第一半导体区域120的下方(第二电极160侧)也能够形成有表面半导体区域130，但是本发明不仅限于此。也能够如第九变形例中的半导体装置102d(参照图24)般，在第一半导体区域的下方形成无表面半导体区域的区域。
(7)上述第三实施方式中，凹部134的形状是从平面上看呈第一半导体区域120一侧狭窄的锥形，虽然该锥形的斜度可以是45度，但是本发明不仅限于此。锥形的斜度也可以不是45度。
(8)只要第二边部的耐压低于第二角部的耐压，即使在满足场板的至少一部分上FP1>FP2的条件,也能够如上述第六实施方式中所示般存在有第二区域。
(9)如上述第五实施方式中半导体装置104，即使在满足场板154的至少一部分上FP1>FP2的条件,也能够如第十变形例中半导体装置104a(参照图25)与第十一变形例中半导体装置104b(参照图26)般，既能够存在有第一区域(参照图25以及图26的符号)，也能够进一步形成有高电阻区域(参照图26的符号138)。此外，上述的半导体装置，能够在第二边部的外边缘上，更具有从平面看向内侧凹陷的凹部。
(10)上述各实施方式中，虽然将第一导电型设为n型、第二导电型设为p型，但是本发明不仅限于此。也能够是将第一导电型设为p型、第二导电型设为n型。
符号说明
100、101、102、102a、102b、102c、102d、103、104、104a、104b、105、106、106a、107、107a、108…半导体装置；110…半导体基体；112…n+型半导体区域；114…n型半导体区域；120…第一半导体区域；121…第一角部；122…第一边部；130…表面半导体区域；131…第二角部；132…第二边部；134…(第二边部的)凹部；135…凹部底部136…第一区域；137…第二区域；138…高电阻区域；140…绝缘膜；150…第一电极；152…第一半导体区域侧电极；154…场板；155…场板角部；156…场板边部；158…(场板边部的)凹部；160…第二电极；170…沟道截断电极；180…保护绝缘层；190…沟道截断环；x…x方向

Claims (12)

1.一种半导体装置，其特征在于，包括：
第一导电型半导体基体；
第二导电型第一半导体区域,形成在所述半导体基体的第一主面的表面上，并且具有多个第一角部以及多个第一边部；
第二导电型表面半导体区域，在所述第一主面的表面上，从平面看包含与所述第一半导体区域重叠的区域、并且具有从平面看包围所述第一半导体区域的多个第二角部以及多个第二边部，并且掺杂物浓度比所述第一半导体区域更低；
绝缘膜，在所述第一主面的表面上，从平面看从形成有所述第一半导体区域的区域延展至比所述表面半导体区域更外侧的区域上；
第一半导体区域侧电极，从平面看形成在与所述第一半导体区域重叠的区域上；以及
场板，具有从平面看通过所述绝缘膜形成在与所述表面半导体区域重叠区域上的多个场板角部以及多个场板边部，
其中，将从平面上看所述第二角部时从所述第一半导体区域的外边缘直至所述表面半导体区域的外边缘上的所述表面半导体区域的总长设为L1，将从平面上看所述第二边部时从所述第一半导体区域的外边缘直至所述表面半导体区域的外边缘上的所述表面半导体区域的总长设为L2，并且
将从平面上看所述场板角部时从所述第一半导体区域侧电极的外边缘直至所述场板的外边缘上的所述表面半导体区域的长度设为FP1，将从平面上看所述场板边部时从所述第一半导体区域侧电极的外边缘直至所述场板的外边缘上的长度设为FP2时，
至少满足(1)在所述表面半导体区域的至少一部分上L1>L2、以及(2)在所述场板的至少一部分上FP1>FP2这两个条件中的任意一个，并且所述第二边部的耐压低于所述第二角部的耐压。
2.根据权利要求1所述的半导体装置，其特征在于：
其中，满足在所述表面半导体区域的至少一部分上L1>L2的条件，并且在所述第二边部的外边缘上，具有从平面看向内侧凹陷的凹部。
3.根据权利要求2所述的半导体装置，其特征在于：
其中，至少从平面看在位于离开所述第二边部的外边缘的位置上的第一区域上，未形成有所述表面半导体区域。
4.根据权利要求3所述的半导体装置，其特征在于：
其中，从平面看所述凹部的底部部分沿在相邻的所述第二角部之间的从一个所述第二角部向另一个所述第二角部的方向也就是x方向呈直线形，
所述凹部的形状从平面看呈所述第一半导体区域一侧狭窄的锥形，
所述第一区域的形状从平面看呈沿所述x方向延伸的长条形。
5.根据权利要求1所述的半导体装置，其特征在于：
其中，满足在所述表面半导体区域的至少一部分上L1>L2的条件，
并且至少从平面看在位于离开所述第二边部的外边缘的位置上的第一区域上，未形成有所述表面半导体区域。
6.根据权利要求3至5中任意一项所述的半导体装置，其特征在于：
其中，在所述第一区域的至少一部分上，形成有电阻比所述表面半导体区域更大的高电阻区域。
7.根据权利要求3至6中任意一项所述的半导体装置，其特征在于：
其中，所述第一区域，从平面看位于与所述场板重叠的位置上。
8.根据权利要求3至7中任意一项所述的半导体装置，其特征在于：
其中，从平面看在位于离开所述第二角部的外边缘的位置上的第二区域上，未形成有所述表面半导体区域。
9.根据权利要求8所述的半导体装置，其特征在于：
其中，所述第一区域与所述第二区域是连续的。
10.根据权利要求1所述的半导体装置，其特征在于：
其中，满足在所述场板的至少一部分上FP1>FP2的条件。
11.根据权利要求10所述的半导体装置，其特征在于：
其中，满足在所述表面半导体区域的至少一部分上L1>L2的条件、
并且，至少从平面看在位于离开所述第二边部的外边缘的位置上的第一区域上，未形成有所述表面半导体区域。
12.根据权利要求11所述的半导体装置，其特征在于：
其中，在所述第一区域的至少一部分上，形成有电阻比所述表面半导体区域更大的高电阻区域。
CN201780088735.6A 2017-08-31 2017-08-31 半导体装置 Active CN110447096B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/031350 WO2019043867A1 (ja) 2017-08-31 2017-08-31 半導体装置

Publications (2)

Publication Number Publication Date
CN110447096A true CN110447096A (zh) 2019-11-12
CN110447096B CN110447096B (zh) 2022-12-27

Family

ID=64655957

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780088735.6A Active CN110447096B (zh) 2017-08-31 2017-08-31 半导体装置

Country Status (8)

Country Link
US (1) US11152465B2 (zh)
JP (1) JP6438175B1 (zh)
CN (1) CN110447096B (zh)
DE (1) DE112017008002T5 (zh)
FR (1) FR3070536A1 (zh)
NL (1) NL2021436B1 (zh)
TW (1) TWI670757B (zh)
WO (1) WO2019043867A1 (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244405A (ja) * 1993-02-15 1994-09-02 Fuji Electric Co Ltd 半導体素子
JPH06334188A (ja) * 1993-05-18 1994-12-02 Hitachi Ltd 半導体装置
JPH07249737A (ja) * 1994-03-11 1995-09-26 Mitsubishi Electric Corp プレーナ型半導体装置およびその製造方法
JPH08288524A (ja) * 1995-04-11 1996-11-01 Toshiba Corp 高耐圧半導体素子
JP2008135522A (ja) * 2006-11-28 2008-06-12 Toyota Motor Corp 半導体装置
JP2009038213A (ja) * 2007-08-01 2009-02-19 Toyota Motor Corp 半導体装置
CN102576728A (zh) * 2009-10-14 2012-07-11 三菱电机株式会社 功率用半导体装置
CN103872109A (zh) * 2012-12-07 2014-06-18 上海联星电子有限公司 一种绝缘栅双级晶体管
US20140367737A1 (en) * 2013-06-12 2014-12-18 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing semiconductor device
CN104576710A (zh) * 2013-10-10 2015-04-29 三菱电机株式会社 半导体装置
JP2017139392A (ja) * 2016-02-05 2017-08-10 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3372176B2 (ja) 1996-12-06 2003-01-27 株式会社東芝 半導体装置とその製造方法
JP3931138B2 (ja) * 2002-12-25 2007-06-13 三菱電機株式会社 電力用半導体装置及び電力用半導体装置の製造方法
DE102005023668B3 (de) * 2005-05-23 2006-11-09 Infineon Technologies Ag Halbleiterbauelement mit einer Randstruktur mit Spannungsdurchbruch im linearen Bereich
US7592668B2 (en) * 2006-03-30 2009-09-22 Fairchild Semiconductor Corporation Charge balance techniques for power devices
US7541660B2 (en) * 2006-04-20 2009-06-02 Infineon Technologies Austria Ag Power semiconductor device
JP2009164486A (ja) 2008-01-09 2009-07-23 Toyota Motor Corp 縦型ダイオードとその製造方法
DE112010005272B4 (de) 2010-02-16 2014-12-24 Sansha Electric Manufacturing Co., Ltd. Pin-diode
US8802529B2 (en) * 2011-07-19 2014-08-12 Alpha And Omega Semiconductor Incorporated Semiconductor device with field threshold MOSFET for high voltage termination
US8368167B1 (en) * 2011-09-30 2013-02-05 Chengdu Monolithic Power Systems, Inc. Schottky diode with extended forward current capability
JP6146097B2 (ja) * 2013-04-04 2017-06-14 三菱電機株式会社 半導体装置
JP6199232B2 (ja) * 2014-04-22 2017-09-20 株式会社豊田中央研究所 半導体装置

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244405A (ja) * 1993-02-15 1994-09-02 Fuji Electric Co Ltd 半導体素子
JPH06334188A (ja) * 1993-05-18 1994-12-02 Hitachi Ltd 半導体装置
JPH07249737A (ja) * 1994-03-11 1995-09-26 Mitsubishi Electric Corp プレーナ型半導体装置およびその製造方法
JPH08288524A (ja) * 1995-04-11 1996-11-01 Toshiba Corp 高耐圧半導体素子
JP2008135522A (ja) * 2006-11-28 2008-06-12 Toyota Motor Corp 半導体装置
JP2009038213A (ja) * 2007-08-01 2009-02-19 Toyota Motor Corp 半導体装置
CN102576728A (zh) * 2009-10-14 2012-07-11 三菱电机株式会社 功率用半导体装置
CN103872109A (zh) * 2012-12-07 2014-06-18 上海联星电子有限公司 一种绝缘栅双级晶体管
US20140367737A1 (en) * 2013-06-12 2014-12-18 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing semiconductor device
CN104241398A (zh) * 2013-06-12 2014-12-24 三菱电机株式会社 半导体元件、半导体元件的制造方法
CN104576710A (zh) * 2013-10-10 2015-04-29 三菱电机株式会社 半导体装置
JP2017139392A (ja) * 2016-02-05 2017-08-10 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN107046057A (zh) * 2016-02-05 2017-08-15 瑞萨电子株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
WO2019043867A1 (ja) 2019-03-07
CN110447096B (zh) 2022-12-27
US11152465B2 (en) 2021-10-19
TWI670757B (zh) 2019-09-01
JP6438175B1 (ja) 2018-12-12
NL2021436B1 (en) 2019-05-24
TW201913743A (zh) 2019-04-01
DE112017008002T5 (de) 2020-07-02
US20200052069A1 (en) 2020-02-13
JPWO2019043867A1 (ja) 2019-11-07
NL2021436A (en) 2019-03-07
FR3070536A1 (fr) 2019-03-01

Similar Documents

Publication Publication Date Title
US8084815B2 (en) Superjunction semiconductor device
US8653586B2 (en) Superjunction device and method for manufacturing the same
US7964931B2 (en) Semiconductor device
KR20060101389A (ko) 가변 전류 강도 및 전압 강도를 갖는 ｅｓｄ 보호 회로
KR101982362B1 (ko) 초접합 반도체 소자
US20180013014A1 (en) Schottky barrier diode and method of manufacturing the same
CN110447096A (zh) 半导体装置
CN112447505B (zh) 自平衡超结结构及其制备方法
CN206490069U (zh) 一种宽禁带半导体器件
US7888704B2 (en) Semiconductor device for electrostatic discharge protection
KR101518905B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
EP2076926B1 (en) Method of forming a high breakdown voltage diode
US7126186B2 (en) Compensation component and process for producing the component
US8653600B2 (en) High-voltage monolithic schottky device structure
JPH04199577A (ja) サージ防護デバイス
JPH04196358A (ja) サージ防護デバイス
CN106847922A (zh) 一种宽禁带半导体器件
CN210040202U (zh) 超结器件终端结构
JP2006319073A (ja) 保護素子
EP3029735A1 (en) Semiconductor device
CN205069642U (zh) 一种沟槽肖特基管结构及半导体器件
CN116190373A (zh) 一种半导体器件及制造方法
CN114664925A (zh) 一种超结功率器件及其制造方法
JPH04320067A (ja) サージ防護デバイスにおけるブレーク・オーバ電流または保持電流に関する設計仕様値からの誤差低減方法
JPH0555554A (ja) サージ防護デバイス

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant