JPH08288524A - 高耐圧半導体素子 - Google Patents

Abstract

(57)【要約】 【目的】高耐圧ダイオードの耐圧の経時劣化を防止する
こと 【構成】アノード電極１０の端部下のｎ型カソード層１
の表面に接触し、かつ熱酸化膜９、ＣＶＤ酸化膜１２に
よりアノード電極１０と絶縁された高抵抗半導体膜８を
設ける。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、高耐圧半導体素子に関
わり、特にプレーナ型の高耐圧半導体素子に関する。

【０００２】

【従来の技術】従来より、種々の高耐圧半導体素子が使
用されている。図８に従来の高耐圧半導体素子の一例と
してプレーナ型の高耐圧ダイオードの断面図を示す。図
中、７１は高抵抗のｎ型カソード層を示しており、この
ｎ型カソード層７１の表面にはｐ型アノード層７７が選
択的に拡散形成されている。一方、ｎ型カソード層７１
の裏面には高濃度のｎ型カソード層７５が拡散形成され
ている。

【０００３】ｐ型アノード層７７の表面には高濃度のｐ
型コンタクト層７６が拡散形成されており、ｐ型アノー
ド層７７はこのｐ型コンタクト層７６を介してアノード
電極８０に低抵抗接触している。一方、ｎ型カソード層
７５にはカソード電極８２が低抵抗接触している。

【０００４】ｎ型カソード層７１の表面での空乏層の広
がりを防止するために、ｎ型カソード層７１の表面には
高濃度のｎ型ストッパ層７４が拡散形成されている。ま
た、ｎ型ストッパ層７４には電極８１が設けられてい
る。

【０００５】さらに、逆電圧印加時にｐ型アノード層７
７の端部に形成される高電界を緩和するために、アノー
ド電極８０によりフィールドプレートが形成されてい
る。すなわち、アノード電極８０は絶縁膜７９を介して
ｐ型アノード層７７の端部を越えてｎ型ベース層７１上
にまで延在している。

【０００６】しかしながら、この種の高耐圧ダイオード
にあっては以下のような問題があった。すなわち、逆電
圧印加時にアノード電極８０の端部下の絶縁膜７９には
高電界が発生し、ｎ型カソード層７１から絶縁膜７９に
ホットキャリアが飛び込み、これにより絶縁膜７９とｎ
型カソード層７１との界面の界面準位密度が変動し、経
時的に耐圧が低下するという問題があった。

【０００７】図３５、図３６に従来の高耐圧ダイオード
の接合終端領域を示す。これらは基本的には同じである
が、図３６の高耐圧ダイオードには低濃度のｐ型リサー
フ層９９が形成されている点が異なる。

【０００８】図３５、図３６において、９１は高抵抗の
ｎ型カソード層を示しており、このｎ型カソード層９１
の表面にはｐ型アノード層９２が選択的に拡散形成され
ている。

【０００９】ｐ型アノード層９２の表面には高濃度のｐ
型コンタクト層９４が拡散形成されており、ｐ型アノー
ド層９２はこのｐ型コンタクト層９４を介してアノード
電極９７に低抵抗接触している。

【００１０】また、耐圧を確保するために以下のような
接合終端構造が形成されている。まず、ｎ型カソード層
９１の表面には高濃度のｎ型ストッパ層９３が拡散形成
されている。このｎ型ストッパ層９３は空乏層の広がり
を防止するためのものである。また、ｎ型ストッパ層９
３には電極９６が設けられている。

【００１１】さらに、ｐ型アノード層９２の端部の高電
界を緩和するために、アノード電極９７によりフィール
ドプレートが形成されている。すなわち、アノード電極
９７は絶縁膜９５を介してｐ型アノード層９２の端部を
越えてｎ型ベース層９１上にまで延在している。

【００１２】ｎ型カソード層９１、ｎ型リサーフ層９
９、ｎ型ストッパ層９３の表面形状はほぼ矩形状であ
る。これら従来の接合終端領域においては、ｐ型アノー
ド層９２の表面形状の四辺とｎ型ストッパー層９３の表
面形状の四辺との間の距離Ｌ１は、ｐ型アノード層９２
の表面形状の四隅とｎ型ストッパー層９３の表面形状の
四隅との距離Ｌ２と同じであった。

【００１３】同様に、ｐ型アノード層９２の表面形状の
四辺とｐ型リサーフ層９９の表面形状の四辺との間の距
離は、ｐ型アノード層９２の表面形状の四隅とｐ型リサ
ーフ層９９の表面形状の四隅との間の距離は同じであっ
た。

【００１４】このため、図３５の場合、ｐ型アノード層
９２の表面形状の四隅の曲率半径Ｒ１は、ストッパー層
９３の表面形状の内側の四隅の曲率半径Ｒ３よりも小さ
く、逆電圧印加時に、ｐ型アノード層９２の四隅で電界
集中が起こり、耐圧が低下するという問題があった。

【００１５】さらに、図３６の場合には、ｐ型リサーフ
層９９の表面形状の四隅の曲率半径Ｒ２が曲率半径Ｒ３
よりも小さく、逆電圧印加時に、ｐ型アノード層９２の
四隅の他に、ストッパー層９３の四隅でも電界集中が起
こり、耐圧が低下するという問題があった。

【００１６】

【発明が解決しようとする課題】上述の如く、従来の高
耐圧ダイオードにあっては、アノード電極の端部下の絶
縁膜に高電界が発生し、ｎ型カソード層から絶縁膜にホ
ットキャリアが飛び込んで、耐圧が経時的に低下すると
いう問題があった。

【００１７】また、従来の高耐圧ダイオードの接合終端
構造にあっては、逆電圧印加時に、接合終端領域の特定
の層の四隅で電界集中が起こり、耐圧が低下するという
問題があった。本発明は、上記事情を考慮してなされた
もので、その目的とするところは、従来よりも耐圧特性
が優れた高耐圧半導体素子を提供することにある。

【００１８】

【課題を解決するための手段】上記目的を達成するため
に、本発明に係る高耐圧半導体素子（請求項１）は、高
抵抗の第１導電型半導体層と、この第１導電型半導体層
の表面に選択的に形成された第２導電型半導体層と、こ
の第２導電型半導体層の表面に接触するとともに、その
端部が前記第２導電型半導体層の端部を越えて前記第１
導電型半導体層上にまで延在し、絶縁膜により前記第１
導電型半導体層と絶縁された第１の主電極と、前記第１
の主電極の端部下の前記第１導電型半導体層の表面に接
触するとともに、前記絶縁膜により前記第１の主電極と
絶縁された高抵抗半導体膜と、前記第１導電型半導体層
に設けられた第２の主電極とを備えていることを特徴と
する。

【００１９】ここで、高抵抗半導体膜としては、例え
ば、ＳＩＰＯＳ等の半絶縁性半導体膜があげられる。本
発明に係る他の高耐圧半導体素子（請求項２）は、高抵
抗の第１導電型半導体層と、この第１導電型半導体層の
表面に選択的に形成された第１の第２導電型半導体層
と、前記第１導電型半導体層の表面に前記第１の第２導
電型半導体層に接して形成され、前記第１の第２導電型
半導体層よりも低濃度の第２の第２導電型半導体層と、
前記第１の第２導電型半導体層の表面に接触するととも
に、その端部が前記第１の第２導電型半導体層の端部を
越えて前記第２の第２導電型半導体層上にまで延在し、
絶縁膜により前記第２の第２導電型半導体層と絶縁され
た第１の主電極と、前記第１の主電極の端部下の前記第
２の第２導電型半導体層の表面に接触するとともに、前
記絶縁膜により前記第１の主電極と絶縁された高抵抗半
導体膜と、前記第１導電型半導体層に設けられた第２の
主電極とを備えていることを特徴とする。

【００２０】本発明に係る他の高耐圧半導体素子（請求
項３）は、高抵抗の第１の第１導電型半導体層と、この
第１の第１導電型半導体層の表面に選択的に形成され、
その表面形状がほぼ矩形状の第２導電型半導体層と、こ
の第２導電型半導体層を囲むとともに、前記第２導電型
半導体層に接しないように前記第１の第１導電型半導体
層の表面に形成され、その表面形状の内側の輪郭がほぼ
矩形状の高濃度の第２の第１導電型半導体層とを備えて
おり、前記第２導電型半導体層の表面形状の四辺と前記
第２の第１導電型半導体層の表面形状の内側の四辺との
間の距離よりも、前記第２導電型半導体層の表面形状の
四隅と前記第２の第１導電型半導体層の表面形状の内側
の四隅との間の距離のほうが長いことを特徴とする。

【００２１】

【作用】本発明に係る高耐圧半導体素子（請求項１、請
求項２）によれば、第１の主電極の端部下の絶縁膜に高
電界が発生したときには高抵抗半導体膜にホットキャリ
アが飛び込み、高電界が消滅したときには高抵抗半導体
膜中のホットキャリが第１導電型半導体層に放出され
る。したがって、絶縁膜にはホットキャリアは飛び込ま
ないので、界面準位密度は変動せず、耐圧の経時劣化は
改善される。

【００２２】また、本発明に係る高耐圧半導体素子（請
求項３）によれば、第２導電型半導体層の表面形状の四
辺と第２の第１導電型半導体層の表面形状の内側の四辺
との間の距離（第１の距離）よりも、第２導電型半導体
層の表面形状の四隅と第２の第１導電型半導体層の表面
形状の内側の四隅との間の距離（第２の距離）のほうが
長くなっているので、例えば、第２導電型半導体層の表
面形状の四隅の曲率半径と第２の第１導電型半導体層の
表面形状の内側の曲率半径とを等しくでき、これによ
り、第２導電型半導体層の表面形状の四隅における電界
集中を防止でき、従来よりも耐圧を高くできる。

【００２３】

【実施例】以下、図面を参照しながら実施例を説明す
る。なお、以下の実施例では第１導電型をｎ型、第２導
電型をｐ型としている。 （第１の実施例）図１は、本発明の第１の実施例に係る
高耐圧ダイオードの素子構造を示す断面図である。図
中、１は高抵抗のｎ型カソード層を示しており、このｎ
型カソード層１の表面にはｐ型アノード層７が選択的に
拡散形成されている。一方、ｎ型カソード層１の裏面に
は高濃度のｎ型カソード層５が拡散形成されている。

【００２４】ｐ型アノード層７の表面には高濃度のｐ型
コンタクト層６が拡散形成されており、ｐ型アノード層
７はこのｐ型コンタクト層６を介してアノード電極１０
に低抵抗接触している。一方、ｎ型カソード層５にはカ
ソード電極２が低抵抗接触している。

【００２５】ｎ型カソード層１の表面での空乏層の広が
りを防止するために、ｎ型カソード層１の表面には高濃
度のｎ型ストッパ層４が拡散形成されている。また、ｎ
型ストッパ層４にはストッパ電極１１が設けられてい
る。このストッパ電極１１はｎ型ストッパ層４の端部に
おけるリーク電流の発生を防止するためのものである。

【００２６】また、ｐ型アノード層７の端部の高電界を
緩和するために、アノード電極１０によりフィールドプ
レートが形成されている。すなわち、アノード電極１０
は熱酸化膜９およびＣＶＤ酸化膜１２を介してｐ型アノ
ード層７の端部を越えてｎ型カソード層１上にまで延在
している。

【００２７】さらに、アノード電極１０の端部下には、
熱酸化膜９およびＣＶＤ酸化膜１２によりアノード電極
１０と絶縁され、かつｎ型カソード層１の表面と接触し
た高抵抗半導体膜８が設けられている。

【００２８】本実施例によれば、逆電圧電荷時にアノー
ド電極１０の端部下の熱酸化膜９およびＣＶＤ酸化膜１
２に高電界が発生したときに、高抵抗半導体膜８にホッ
トキャリアが飛び込み、その後、高電界が消滅したとき
に高抵抗半導体膜８中のホットキャリがｎ型アノード層
１に放出される。このように本実施例では酸化膜９，１
２にホットキャリアは飛び込まないので、界面準位密度
は変動せず、耐圧の経時劣化は防止される。 （第２の実施例）図２は、本発明の第２の実施例に係る
高耐圧ダイオードの素子構造を示す断面図である。な
お、以下の図において、前出した図と対応する部分には
前出した図と同一符号を付してあり、詳細な説明は省略
する。

【００２９】本実施例の高耐圧ダイオードが第１の実施
例のそれと異なる点は、ｐ型アノード層７の外周部に低
濃度のｐ型リサーフ層３が設けられていることにある。
ｐ型リサーフ層３はｐ型アノード層７に接して形成され
ている。

【００３０】本実施例でも、第１の実施例と同様に、高
抵抗半導体膜８により耐圧の経時劣化を防止でき、ま
た、ｐ型リサーフ層３により耐圧がさらに高くなる。 （第３の実施例）図３は、本発明の第３の実施例に係る
高耐圧ダイオードの素子構造を示す断面図である。

【００３１】本実施例の高耐圧ダイオードが第１の実施
例のそれと異なる点は、ＣＶＤ酸化膜１２上に高抵抗半
導体膜１３が設けられていることにある。すなわち、本
実施例によれば、高抵抗半導体膜１３により抵抗性フィ
ールドプレートが形成されている。

【００３２】本実施例でも、第１の実施例と同様に、高
抵抗半導体膜８により耐圧の経時劣化を防止でき、ま
た、高抵抗半導体膜１３（抵抗性フィールドプレート）
により耐圧がさらに高くなる。 （第４の実施例）図４は、本発明の第４の実施例に係る
高耐圧ダイオードの素子構造を示す断面図である。

【００３３】本実施例の高耐圧ダイオードが第３の実施
例のそれと異なる点は、ｐ型アノード層７の外周部に低
濃度のｐ型リサーフ層３が設けられていることにある。
ｐ型リサーフ層３はｐ型アノード層７に接して形成され
ている。

【００３４】本実施例でも、第３の実施例と同様に、高
抵抗半導体膜８により耐圧の経時劣化を防止でき、ま
た、ｐ型リサーフ層３により耐圧がさらに高くなる。 （第５の実施例）図５は、本発明の第５の実施例に係る
高耐圧ダイオードの素子構造を示す断面図である。

【００３５】本実施例の高耐圧ダイオードが第２の実施
例のそれと異なる点は、複数の高抵抗半導体膜８ａ，８
ｂ，８ｃが設けられていることにある。すなわち、本実
施例では、第２実施例の高抵抗半導体膜８に相当する高
抵抗半導体膜８ｂの他に、電界が高くホットキャリアの
飛び込みが起こり易い他の領域にも高抵抗半導体膜８
ａ，８ｃが設けられている。

【００３６】具体的には、高抵抗半導体膜８ａはｐ型カ
ソード層７の端部に設けられ、高抵抗半導体膜８ｃはｐ
型リサーフ層７の端部に設けられている。本実施例によ
れば、付加された高抵抗半導体膜８ａ，８ｃによりホッ
トキャリアの飛び込みによる界面準位密度の変動がより
起こり難くなるので、耐圧の経時劣化をより効果的に抑
制できるようになる。 （第６の実施例）図６は、本発明の第６の実施例に係る
高耐圧ダイオードの素子構造を示す断面図である。

【００３７】本実施例の高耐圧ダイオードが第５の実施
例のそれと異なる点は、高抵抗半導体膜８ａおよび高抵
抗半導体膜８ｂの代わりに、ｐ型アノード層７の端部か
らアノード電極１０の端部下まで連続的に一体的に形成
された高抵抗半導体膜８ａｂを用いたことにある。言い
換えれば、本実施例では、高抵抗半導体膜８ａと高抵抗
半導体膜８ｂとを一体的に形成した高抵抗半導体膜８ａ
ｂを用いている。このような高抵抗半導体膜８ａｂを用
いても第５の実施例と同様な効果が得られる。

【００３８】一般に、ｐ型アノード層７の端部とアノー
ド電極１０の端部との間の距離は、３０〜４０μｍ程度
しか離れていないのに対し、ｐ型アノード層７の端部と
ｐ型リサーフ層３の端部との間の距離は数１００μｍ離
れている。したがって、高抵抗半導体膜８ａｂと高抵抗
半導体膜８ｃとの間の距離は大きいものとなり、露光工
程における合せ余裕等のプロセスマージンが広くなるの
で、高抵抗半導体膜８ａｂおよび高抵抗半導体膜８ｃの
形成は容易なものとなる。

【００３９】なお、高抵抗半導体膜８ａｂと高抵抗半導
体膜８ｃとまでを一体的に形成することは好ましくな
い。これは以下の理由になる。高抵抗半導体膜として
は、例えば、ＳＩＰＯＳ（酸素ドープポリシリコン）膜
が有効である。

【００４０】しかし、ＳＩＰＯＳ膜を接合終端領域の広
い面積にわたって形成した場合において、素子に高い上
昇率でもって逆方向電圧を印加すると、大きなリーク電
流が流れる。

【００４１】図３７はそのことを示す図であり、図１の
高耐圧ダイオードにおいて、高抵抗半導体膜８をｐ型ア
ノード層７からｎ型ストッパ層４までの領域にわたって
形成し、高い上昇率でもって逆方向電圧Ｖを印加した場
合の電流の時間変化を示している。図３７に示すよう
に、高い上昇率でもって逆方向電圧Ｖを印加すると、大
きな漏れ電流Ｉｂが流れる。なお、変位電流Ｉａは素子
構造に関係なく流れる小さな電流である。

【００４２】このため、複数の素子が直列接続されてな
る電力用半導体装置において上記現象が発生すると、素
子間の電圧分担のバランスが崩れ、特定の素子に過電圧
が印加され、素子破壊という問題が生じる。

【００４３】したがって、本実施例の高耐圧ダイオード
を複数個直列接続するとともに、高抵抗半導体膜８ａｂ
と高抵抗半導体膜８ｃとを一体的に形成すると、特定の
高耐圧ダイオードに過電圧が印加され、素子破壊が生じ
る。よって、高抵抗半導体膜８ａｂと高抵抗半導体膜８
ｃとを一体的に形成することは好ましくない。 （第７の実施例）図７は、本発明の第７の実施例に係る
ＩＧＢＴの素子構造を示す断面図である。

【００４４】高抵抗のｎ型ベース層１４の表面にはｐ型
ベース層１５が選択的に拡散形成されている。このｐ型
ベース層１５の表面には高濃度のｎ型ソース層１６が選
択的に拡散形成されている。また、ｐ型ベース層１５と
ｎ型ソース層１６との間には高濃度のｐ型コンタクト層
６が形成されている。このｐ型コンタクト層６はＩＧＢ
Ｔがラッチアップするのを防止するための高濃度拡散層
である。

【００４５】ｎ型ソース層１６とｎ型ベース層１４との
間のｐ型ベース層１５上には絶縁膜９（ゲート絶縁膜）
を介してゲート電極１９が配設されている。また、ｎ型
ソース層１６、ｐ型ベース層１５およびｐ型コンタクト
層６にコンタクトするようにソース電極１０S が配設さ
れている。

【００４６】また、ｎ型ベース層１４の表面には接合終
端構造としてｐ型リング層２０が形成され、このｐ型リ
ング層２０の外側にはｐ型リサーフ層３がｐ型リング層
２０に接して形成され、さらにその外側にはｎ型ストッ
パ層４が形成されている。そして、ソース電極１０S の
端部下には、ＣＶＤ酸化膜１２によりソース電極１０S
と絶縁され、かつｐ型リサーフ層３の表面に接触した高
抵抗半導体膜８が設けられている。

【００４７】一方、ｎ型ベース層１４の裏面には高濃度
のｎ型バッファ層１７、高濃度のｐ型ドレイン層１８が
順次拡散形成され、このｐ型ドレイン層１８にはドレイ
ン電極２D が設けられている。

【００４８】本実施例によれば、ソース電極１０S の端
部下には、熱酸化膜９およびＣＶＤ酸化膜１２によりソ
ース電極１０S と絶縁され、かつｐ型リサーフ層３の表
面に接触した高抵抗半導体膜８が設けられている。した
がって、これまで述べてきた実施例と同様の効果が得ら
れる。 （第８の実施例）図９は、本発明の第８の実施例に係る
高耐圧ダイオードを示す図である。

【００４９】図中、２１は高抵抗のｎ型カソード層を示
しており、このｎ型カソード層２１の表面にはｐ型アノ
ード層２２が選択的に拡散形成されている。ｐ型アノー
ド層２２の表面形状はほぼ矩形状で、その四隅は円弧状
に形成されている。

【００５０】ｐ型アノード層２２の表面には高濃度のｐ
型コンタクト層２４が拡散形成されており、ｐ型アノー
ド層２２はこのｐ型コンタクト層２４を介してアノード
電極２７に低抵抗接触している。

【００５１】また、耐圧を得るために以下のような接合
終端構造が形成されている。まず、ｎ型カソード層２１
の表面には空乏層の広がりを防止するための高濃度のｎ
型ストッパ層２３が拡散形成されている。このｎ型スト
ッパ層２３の表面形状の内側の輪郭はほぼ矩形状であ
る。また、ｎ型ストッパ層２３にはストッパ電極２６が
設けられている。このストッパ電極２６はｎ型ストッパ
層２３の端部におけるリーク電流の発生を防止する機能
を有する。

【００５２】さらに、ｐ型アノード層２２の端部の高電
界を緩和するために、アノード電極２７によりフィール
ドプレートが形成されている。すなわち、アノード電極
２７は絶縁膜２５を介してｐ型アノード層２２の端部を
越えてｎ型カソード層２１上にまで延在している。

【００５３】本実施例の接合終端領域においては、ｐ型
アノード層２２の表面形状の四辺とｎ型ストッパ層２３
の表面形状の内側の四辺との間の距離Ｌ１よりも、ｐ型
アノード層２２の表面形状の四隅とｎ型ストッパ層２３
の表面形状の内側の四隅との間の距離Ｌ２のほうが長く
なっている。

【００５４】図３８は、ｐ型アノード層２２の表面形状
の外側とｎ型ストッパ層２３の内側との距離（アノード
・ストッパ間距離（距離Ｌ１または距離Ｌ２））と耐圧
との関係を示す特性図である。図３８からアノード・ス
トッパ間距離が長くなるほど電界がなだらかに分布して
耐圧が向上することが分かる。

【００５５】これにより、例えば、ｎ型ストッパ層２３
の表面形状の内側の四隅の曲率半径Ｒ３を曲率半径Ｒ１
と同じ大きさにすれば、特定の四隅に電界が集中するこ
とがなくなり、従来よりも耐圧が高くなる。 （第９の実施例）図１０は、本発明の第９の実施例に係
る高耐圧ダイオードの接合終端領域の平面図である。

【００５６】本実施例の高耐圧ダイオードが第８の実施
例のそれと異なる点は、ｐ型アノード層２２の表面形状
の四隅およびｎ型ストッパ層２３の表面形状の内側の四
隅の部分を直線にすることによりＬ２＞Ｌ１として、こ
れら四隅での電界集中を抑制して耐圧を改善しているこ
とにある。 （第１０の実施例）図１１は、本発明の第１０の実施例
に係る高耐圧ダイオードの接合終端領域の平面図であ
る。

【００５７】本実施例の高耐圧ダイオードが第８の実施
例のそれと異なる点は、四隅の部分を折れ線にすること
によりＬ２＞Ｌ１として、四隅での電界集中を抑制して
いることにある。本実施例では、折れ線の数を二つとし
たが三つ以上でも良い。 （第１１の実施例）図１２は、本発明の第１１の実施例
に係る高耐圧ダイオードの接合終端領域の平面図であ
る。

【００５８】本実施例の高耐圧ダイオードが第８の実施
例のそれと異なる点は、ｎ型ストッパ層２３の表面形状
の内側の辺の部分を隅に行くほど外側に広げ、隅に近づ
くほどＬ１を大きくすることにより、辺の部分でも電界
集中を緩和して耐圧を改善していることにある。 （第１２の実施例）図１３は、本発明の第１２の実施例
に係る高耐圧ダイオードの接合終端領域の断面図であ
る。図１３（ａ）、図１３（ｂ）は、それぞれ、図９
（ｃ），図９（ｄ）の断面図に相当する。

【００５９】本実施例の高耐圧ダイオードが第８〜第１
１の実施例のそれと異なる点は、ｐ型アノード層２２、
ｎ型カソード層２１、ｎ型ストッパー層２３にわたる領
域上に絶縁膜２５を介して抵抗性フィールドプレートと
しての高抵抗半導体膜２８を設けることにより、さらに
電界の集中を緩和したことにある。高抵抗半導体膜２８
の両端部はそれぞれアノード電極２７、ストッパ電極２
６に接続している。なお、高抵抗半導体膜２８、絶縁膜
２５以外の素子構造は第８〜第１１の実施例のいずれで
も良い。 （第１３の実施例）図１４は、本発明の第１３の実施例
に係る高耐圧ダイオードの接合終端領域の断面図であ
る。

【００６０】本実施例の高耐圧ダイオードが第１２の実
施例のそれと異なる点は、高抵抗半導体膜２５、絶縁膜
２８の位置関係が反対になっていることにある。すなわ
ち、本実施例では、ｐ型アノード層２２、ｎ型カソード
層２１、ｎ型ストッパー層２３の表面に直接接触するよ
うに高抵抗半導体膜２８を設けている。 （第１４の実施例）図１５は、本発明の第１４の実施例
に係る高耐圧ダイオードを示す図である。

【００６１】本実施例の高耐圧ダイオードが第８の実施
例のそれと異なる点は、ｎ型カソード層２１の表面に、
ｐ型アノード層２２を囲む低濃度のｐ型リサーフ層２９
をｐ型アノード層２２に接して形成したことにある。

【００６２】また、このｐ型リサーフ層２９の表面形状
はほぼ矩形状の枠状であり、ｐ型アノード層２２の表面
形状の四辺とｐ型リサーフ層２９の表面形状の四辺との
間の距離Ｌ３よりも、ｐ型アノード層の表面形状の四隅
とｐ型リサーフ層２９の表面形状の四隅との間の距離Ｌ
４のほうが長くなっている。

【００６３】図３９はｐ型アノード層２３の表面形状の
四辺とｐ型リサーフ層２９の表面形状の四辺との間の距
離（アノード・リサーフ間距離（距離Ｌ３または距離Ｌ
４））と耐圧との関係を示す特性図である。図３９から
アノード・リサーフ間距離が長くなるほど電界がなだら
かに分布して耐圧が向上することが分かる。

【００６４】これにより、例えば、ｐ型リサーフ層２９
の表面形状の曲率半径Ｒ２を曲率半径Ｒ１と同じ大きさ
にできる。また、第８の実施例と同様に曲率半径Ｒ３は
曲率半径Ｒ１と同じ大きさにできる。したがって、特定
の四隅に電界が集中することがなくなり、従来よりも耐
圧が高くなる。 （第１５の実施例）図１６は、本発明の第１５の実施例
に係る高耐圧ダイオードの平面図である。

【００６５】本実施例の高耐圧ダイオードが第１４の実
施例のそれと異なる点は、ｐ型アノード層２２の表面形
状の四隅、ｎ型ストッパ層２３の表面形状の内側の四隅
およびｐ型リサーフ層２９の外側の四隅の部分を直線に
することによりＬ４＞Ｌ３として、これら四隅での電界
集中を抑制して、耐圧を高めていることにある。 （第１６の実施例）図１７は、本発明の第１６の実施例
に係る高耐圧ダイオードの平面図である。

【００６６】本実施例の高耐圧ダイオードが第１４の実
施例のそれと異なる点は、四隅の部分を折れ線にするこ
とによりＬ４＞Ｌ３として、四隅での電界集中を抑制し
ていることにある。本実施例では、折れ線の数を二つと
したが三つ以上でも良い。 （第１７の実施例）図１８は、本発明の第１７の実施例
に係る高耐圧ダイオードの平面図である。

【００６７】本実施例の高耐圧ダイオードが第１４の実
施例のそれと異なる点は、ｐ型リサーフ層２９とｎ型ス
トッパ層２３の辺の部分を隅に行くほど外側に広げ、隅
に近付くほどＬ１，Ｌ２を大きくすることにより、辺の
部分での電界集中を緩和して耐圧を改善していることに
ある。 （第１８の実施例）図１９は、本発明の第１８の実施例
に係る高耐圧ダイオードの接合終端領域の断面図であ
る。図１９（ａ）、図１９（ｂ）は、それぞれ、図１５
（ｃ），図１５（ｄ）の断面図に相当する。

【００６８】本実施例の高耐圧ダイオードが第１４〜第
１７の実施例のそれと異なる点は、ｐ型アノード層２
２、ｐ型リサーフ層２９、ｎ型カソード層２１、ｎ型ス
トッパー層２３にわたる領域上に絶縁膜２５を介して抵
抗性フィールドプレートとしての高抵抗半導体膜２８を
設けることにより、さらに電界の集中を緩和したことに
ある。高抵抗半導体膜２８の両端部はそれぞれアノード
電極２７、ストッパ電極２６に接続している。なお、高
抵抗半導体膜２８、絶縁膜２５以外の素子構造は第１４
〜第１７の実施例のいずれでも良い。 （第１９の実施例）図２０は、本発明の第１９の実施例
に係る高耐圧ダイオードの接合終端領域の断面図であ
る。

【００６９】本実施例の高耐圧ダイオードが第１８の実
施例のそれと異なる点は、高抵抗半導体膜２８、絶縁膜
２５の位置関係が反対になっていることにある。すなわ
ち、本実施例では、ｐ型アノード層２２、ｐ型リサーフ
層２９、ｎ型カソード層２１、ｎ型ストッパー層２３の
表面に直接接触するように高抵抗半導体膜２８を設けて
いる。 （第２０の実施例）図２１は、本発明の第２０の実施例
に係る高耐圧ダイオードを示す図である。

【００７０】本実施例の高耐圧ダイオードが第８の実施
例のそれと異なる点は、ｎ型カソード層２１の表面にｐ
型アノード層２２を囲むｐ型リング層３０を形成したと
にある。

【００７１】ｐ型リング層３０はｐ型アノード層２２に
は接していない。また、ｐ型リング層３０の表面にはｐ
型コンタクト層２４が選択的に形成され、ｐ型リング層
３０はこのｐ型コンタクト層２４を介してアノード電極
２７に低抵抗接触している。

【００７２】ｐ型リング層３０の表面形状はほぼ矩形状
の枠状であり、ｐ型リング層３０の表面形状の外側の四
辺とｎ型ストッパ層２３の表面形状の内側の四辺との間
の距離Ｌ５よりも、ｐ型リング層３０の表面形状の外側
の四隅とｎ型ストッパ層２３の表面形状の内側の四隅と
の間の距離Ｌ６のほうが長くなっている。

【００７３】これにより、ｐ型リング層３０の表面形状
の外側の四隅の曲率半径Ｒ４を曲率半径Ｒ３と同じ大き
さにできる。また、第１４の実施例と同様に、曲率半径
Ｒ３と曲率半径Ｒ２と曲率半径Ｒ１とは同じ大きさであ
る。したがって、特定の四隅に電界が集中することがな
くなり、従来よりも耐圧が高くなる。 （第２１の実施例）図２２は、本発明の第２１の実施例
に係る高耐圧ダイオードの接合終端領域の平面図であ
る。

【００７４】本実施例の高耐圧ダイオードが第２０の実
施例のそれと異なる点は、ｐ型アノード層２２の表面形
状の四隅、ｐ型リング層３０の表面形状の四隅、ｎ型ス
トッパ層２３の表面形状の内側の四隅の部分を直線にす
ることによりＬ６＞Ｌ５として、これら四隅での電界集
中を抑制して耐圧を改善していることにある。 （第２２の実施例）図２３は、本発明の第２２の実施例
に係る高耐圧ダイオードの接合終端領域の平面図であ
る。

【００７５】本実施例の高耐圧ダイオードが第２０の実
施例のそれと異なる点は、四隅の部分を折れ線にするこ
とによりＬ６＞Ｌ５として、四隅での電界集中を抑制し
ていることにある。本実施例では、折れ線の数を二つと
したが三つ以上でも良い。 （第２３の実施例）図２４は、本発明の第２３の実施例
に係る高耐圧ダイオードの接合終端領域の平面図であ
る。

【００７６】本実施例の高耐圧ダイオードが第２０の実
施例のそれと異なる点は、ｐ型リング層３０、ｎ型スト
ッパ層２３の辺の部分を隅に行くほど外側に広げ、隅に
近づくほどＬ５を大きくすることにより、辺の部分でも
電界集中を緩和して耐圧を改善していることにある。 （第２４の実施例）図２５は、本発明の第２４の実施例
に係る高耐圧ダイオードの接合終端領域の断面図であ
る。図２５（ａ）、図２５（ｂ）は、それぞれ、図２１
（ｃ），図２１（ｄ）の断面図に相当する。

【００７７】本実施例の高耐圧ダイオードが第２０〜第
２３の実施例のそれと異なる点は、ｐ型リング層３０、
ｎ型カソード層２１、ｎ型ストッパー層２３にわたる領
域上に絶縁膜２５を介して抵抗性フィールドプレートと
しての高抵抗半導体膜２８を設けることにより、さらに
電界の集中を緩和したことにある。高抵抗半導体膜２８
の両端部はそれぞれアノード電極２７、ストッパ電極２
６に接続している。なお、高抵抗半導体膜２８、絶縁膜
２５以外の素子構造は第２０〜第２３の実施例のいずれ
でも良い。 （第２５の実施例）図２６は、本発明の第２５の実施例
に係る高耐圧ダイオードの接合終端領域の断面図であ
る。

【００７８】本実施例の高耐圧ダイオードが第２４の実
施例のそれと異なる点は、高抵抗半導体膜２８、絶縁膜
２５の位置関係が反対になっていることにある。すなわ
ち、本実施例では、ｐ型リング層３０、ｎ型カソード層
２１、ｎ型ストッパー層２３の表面に直接接触するよう
に高抵抗半導体膜２８を設けている。 （第２６の実施例）図２７は、本発明の第２６の実施例
に係る高耐圧ダイオードを示す図である。

【００７９】本実施例の高耐圧ダイオードが第２０の実
施例のそれと異なる点は、ｎ型カソード層２１の表面
に、ｐ型リング層３０を囲む低濃度のｐ型リサーフ層２
９をｐ型リング層３０に接して形成したとにある。

【００８０】また、このｐ型リサーフ層２９の表面形状
はほぼ矩形状の枠状であり、ｐ型リング層３０の表面形
状の外側の四辺とｐ型リサーフ層２９の表面形状の外側
の四辺との間の距離Ｌ７よりも、ｐ型リング層３０の表
面形状の外側の四隅とｐ型リサーフ層２９の表面形状の
外側の隅との間の距離Ｌ８のほうが長くなっている。

【００８１】これにより、ｐ型リサーフ層２９の表面形
状の四隅の曲率半径Ｒ５を曲率半径Ｒ４と同じ大きさに
できる。また、第２０の実施例と同様に、曲率半径Ｒ４
と曲率半径Ｒ３と曲率半径Ｒ２と曲率半径Ｒ１とは同じ
大きさである。したがって、特定の四隅に電界が集中す
ることがなくなり、従来よりも耐圧が高くなる。 （第２７の実施例）図２８は、本発明の第２７の実施例
に係る高耐圧ダイオードの接合終端領域の平面図であ
る。

【００８２】本実施例の高耐圧ダイオードが第２６の実
施例のそれと異なる点は、ｐ型アノード層２２の表面形
状の四隅、ｐ型リング層３０の表面形状の四隅、ｐ型リ
サーフ層２９の表面形状の外側の四隅およびｎ型ストッ
パ層２３の表面形状の内側の四隅の部分を直線にするこ
とによりＬ８＞Ｌ７として、これら四隅での電界集中を
抑制して耐圧を改善していることにある。 （第２８の実施例）図２９は、本発明の第２８の実施例
に係る高耐圧ダイオードの接合終端領域の平面図であ
る。

【００８３】本実施例の高耐圧ダイオードが第２６の実
施例のそれと異なる点は、四隅の部分を折れ線にするこ
とによりＬ８＞Ｌ７として、四隅での電界集中を抑制し
ていることにある。本実施例では、折れ線の数を二つと
したが三つ以上でも良い。 （第２９の実施例）図３０は、本発明の第２９の実施例
に係る高耐圧ダイオードの接合終端領域の平面図であ
る。

【００８４】本実施例の高耐圧ダイオードが第２６の実
施例のそれと異なる点は、ｐ型リング層３０、ｐ型リサ
ーフ層２９、ｎ型ストッパ層２３の辺の部分を隅に行く
ほど外側に広げることにより、隅に近づくほどＬ７を大
きくすることにより、辺の部分でも電界集中を緩和して
耐圧を改善していることにある。 （第３０の実施例）図３１は、本発明の第３０の実施例
に係る高耐圧ダイオードの接合終端領域の断面図であ
る。図３１（ａ）、図３１（ｂ）は、それぞれ、図２７
（ｃ），図２７（ｄ）の断面図に相当する。

【００８５】本実施例の高耐圧ダイオードが第２６〜第
２９の実施例のそれと異なる点は、ｐ型リング層３０、
ｐ型リサーフ層２９、ｎ型カソード層２１、ｎ型ストッ
パー層２３にわたる領域上に絶縁膜２５を介して抵抗性
フィールドプレートとしての高抵抗半導体膜２８を設け
ることにより、さらに電界の集中を緩和したことにあ
る。高抵抗半導体膜２８の両端部はそれぞれアノード電
極２７、ストッパ電極２６に接続している。なお、高抵
抗半導体膜２８、絶縁膜２５以外の素子構造は第２６〜
第２９の実施例のいずれでも良い。 （第３１の実施例）図３２は、本発明の第３１の実施例
に係る高耐圧ダイオードの接合終端領域の断面図であ
る。

【００８６】本実施例の高耐圧ダイオードが第３０の実
施例のそれと異なる点は、高抵抗半導体膜２８、絶縁膜
２５の位置関係が反対になっていることにある。すなわ
ち、本実施例では、ｐ型リング層３０、ｐ型リサーフ層
２９、ｎ型カソード層２１、ｎ型ストッパー層２３に直
接接触するように高抵抗半導体膜２８を設けている。 （第３２の実施例）図３３は、本発明の第３２の実施例
に係る高耐圧ダイオードの平面図である。

【００８７】本実施例の高耐圧ダイオードが図１５に示
した第１４の実施例のそれと異なる点は、曲率半径Ｒ
２，Ｒ３の円弧の中心が内側にずれていることにある。
曲率半径Ｒ１，Ｒ２，Ｒ３は同じである。本実施例で
も、第１４の実施例と同様に、四隅の電界集中が緩和さ
れ、耐圧が高くなる。 （第３３の実施例）図３４は、本発明の第３３の実施例
に係る高耐圧ダイオードの平面図である。

【００８８】本実施例の高耐圧ダイオードが図１５に示
した第１４の実施例のそれと異なる点は、ｎ型ストッパ
層２３の表面形状の内側の輪郭が矩形状になっているこ
とにある。

【００８９】なお、本発明は上述した実施例に限定され
るものではなく、例えば、上記実施例では、全ての曲率
半径を等しくする場合について説明したが、従来の場合
には全ての曲率半径が異なっていたので、少なくとも二
つの曲率半径を等しくするだけでも、従来よりも高い耐
圧が得られる。

【００９０】また、上記実施例を種々組み合わせても良
い。さらに、上記実施例では主として高耐圧ダイオード
の場合について説明したが、本発明の他の高耐圧半導体
素子にも適用できる。その他、本発明の要旨を逸脱しな
い範囲で、種々変形して実施できる。

【００９１】

【発明の効果】以上詳述したように本発明（請求項１、
請求項２）によれば、絶縁膜中にホットキャリが飛び込
まなくなるので、耐圧の経時劣化を防止できる。また、
本発明（請求項３）によれば、第２導電型半導体層の表
面形状の四隅の電界集中が緩和され、耐圧が高くなる。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係る高耐圧ダイオード
の素子構造を示す断面図

【図２】本発明の第２の実施例に係る高耐圧ダイオード
の素子構造を示す断面図

【図３】本発明の第３の実施例に係る高耐圧ダイオード
の素子構造を示す断面図

【図４】本発明の第４の実施例に係る高耐圧ダイオード
の素子構造を示す断面図

【図５】本発明の第５の実施例に係る高耐圧ダイオード
の素子構造を示す断面図

【図６】本発明の第６の実施例に係る高耐圧ダイオード
の素子構造を示す断面図

【図７】本発明の第７の実施例に係るＩＧＢＴの素子構
造を示す断面図

【図８】従来の高耐圧ダイオードの素子構造を示す断面
図

【図９】本発明の第８の実施例に係る高耐圧ダイオード
を示す図

【図１０】本発明の第９の実施例に係る高耐圧ダイオー
ドの接合終端領域の平面図

【図１１】本発明の第１０の実施例に係る高耐圧ダイオ
ードの接合終端領域の平面図

【図１２】本発明の第１１の実施例に係る高耐圧ダイオ
ードの接合終端領域の平面図

【図１３】本発明の第１２の実施例に係る高耐圧ダイオ
ードの接合終端領域の断面図

【図１４】本発明の第１３の実施例に係る高耐圧ダイオ
ードの接合終端領域の断面図

【図１５】本発明の第１４の実施例に係る高耐圧ダイオ
ードを示す図

【図１６】本発明の第１５の実施例に係る高耐圧ダイオ
ードの平面図

【図１７】本発明の第１６の実施例に係る高耐圧ダイオ
ードの平面図

【図１８】本発明の第１７の実施例に係る高耐圧ダイオ
ードの平面図

【図１９】本発明の第１８の実施例に係る高耐圧ダイオ
ードの接合終端領域の断面図

【図２０】本発明の第１９の実施例に係る高耐圧ダイオ
ードの接合終端領域の断面図

【図２１】本発明の第２０の実施例に係る高耐圧ダイオ
ードを示す図

【図２２】本発明の第２１の実施例に係る高耐圧ダイオ
ードの接合終端領域の平面図

【図２３】本発明の第２２の実施例に係る高耐圧ダイオ
ードの接合終端領域の平面図

【図２４】本発明の第２３の実施例に係る高耐圧ダイオ
ードの接合終端領域の平面図

【図２５】本発明の第２４の実施例に係る高耐圧ダイオ
ードの接合終端領域の断面図

【図２６】本発明の第２５の実施例に係る高耐圧ダイオ
ードの接合終端領域の断面図

【図２７】本発明の第２６の実施例に係る高耐圧ダイオ
ードを示す図

【図２８】本発明の第２７の実施例に係る高耐圧ダイオ
ードの接合終端領域の平面図

【図２９】本発明の第２８の実施例に係る高耐圧ダイオ
ードの接合終端領域の平面図

【図３０】本発明の第２９の実施例に係る高耐圧ダイオ
ードの接合終端領域の平面図

【図３１】本発明の第３０の実施例に係る高耐圧ダイオ
ードの接合終端領域の断面図

【図３２】本発明の第３１の実施例に係る高耐圧ダイオ
ードの接合終端領域の断面図

【図３３】本発明の第３２の実施例に係る高耐圧ダイオ
ードの平面図

【図３４】本発明の第３３の実施例に係る高耐圧ダイオ
ードの平面図

【図３５】従来の高耐圧ダイオードの接合終端領域を示
す図

【図３６】従来の他の高耐圧ダイオードの接合終端領域
を示す図

【図３７】高い上昇率でもって逆方向電圧を印加した場
合の電流の時間変化を示す図

【図３８】アノード・ストッパ間距離と耐圧との関係を
示す特性図

【図３９】アノード・リサーフ間距離と耐圧との関係を
示す特性図

【符号の説明】

１…高抵抗のｎ型カソード層（高抵抗の第１導電型半導
体層） ２…カソード電極（第２の主電極） ３…ｐ型リサーフ層（第２の第２導電型半導体層） ４…ｎ型ストッパ層 ５…高濃度のｎ型カソード層 ６…ｐ型コンタクト層 ７…ｐ型アノード層（第２導電型半導体層、第１の第２
導電型半導体層） ８…高抵抗半導体膜 ９…熱酸化膜 １０…アノード電極（第１の主電極） １１…ストッパ電極 １２…ＣＶＤ酸化膜 １３…高抵抗半導体膜 １４…ｎ型ベース層 １５…ｐ型ベース層 １６…ｎ型ソース層 １７…ｎ型バッファ層 １８…ｐ型ドレイン層 １９…ゲート電極 ２０…ｐ型リング層 ２１…ｎ型カソード層（第１の第１導電型半導体層） ２２…ｐ型アノード層（第２導電型半導体層） ２３…ｎ型ストッパ層（第２の第１導電型半導体層） ２４…ｐ型コンタクト層 ２５…絶縁膜 ２６…ストッパ電極 ２７…アノード電極 ２８…高抵抗半導体膜 ２９…ｐ型リサーフ層 ３０…ｐ型ガードリング層

Claims (3)

【特許請求の範囲】
1. 【請求項１】高抵抗の第１導電型半導体層と、 この第１導電型半導体層の表面に選択的に形成された第
   ２導電型半導体層と、 この第２導電型半導体層の表面に接触するとともに、そ
   の端部が前記第２導電型半導体層の端部を越えて前記第
   １導電型半導体層上にまで延在し、絶縁膜により前記第
   １導電型半導体層と絶縁された第１の主電極と、 前記第１の主電極の端部下の前記第１導電型半導体層の
   表面に接触するとともに、前記絶縁膜により前記第１の
   主電極と絶縁された高抵抗半導体膜と、 前記第１導電型半導体層に設けられた第２の主電極とを
   具備してなることを特徴とする高耐圧半導体素子。
2. 【請求項２】高抵抗の第１導電型半導体層と、 この第１導電型半導体層の表面に選択的に形成された第
   １の第２導電型半導体層と、 前記第１導電型半導体層の表面に前記第１の第２導電型
   半導体層に接して形成され、前記第１の第２導電型半導
   体層よりも低濃度の第２の第２導電型半導体層と、 前記第１の第２導電型半導体層の表面に接触するととも
   に、その端部が前記第１の第２導電型半導体層の端部を
   越えて前記第２の第２導電型半導体層上にまで延在し、
   絶縁膜により前記第２の第２導電型半導体層と絶縁され
   た第１の主電極と、 前記第１の主電極の端部下の前記第２の第２導電型半導
   体層の表面に接触するとともに、前記絶縁膜により前記
   第１の主電極と絶縁された高抵抗半導体膜と、 前記第１導電型半導体層に設けられた第２の主電極とを
   具備してなることを特徴とする高耐圧半導体素子。
3. 【請求項３】高抵抗の第１の第１導電型半導体層と、 この第１の第１導電型半導体層の表面に選択的に形成さ
   れ、その表面形状がほぼ矩形状の第２導電型半導体層
   と、 この第２導電型半導体層を囲むとともに、前記第２導電
   型半導体層に接しないように前記第１の第１導電型半導
   体層の表面に形成され、その表面形状の内側の輪郭がほ
   ぼ矩形状の高濃度の第２の第１導電型半導体層とを具備
   してなり、 前記第２導電型半導体層の表面形状の四辺と前記第２の
   第１導電型半導体層の表面形状の内側の四辺との間の距
   離よりも、前記第２導電型半導体層の表面形状の四隅と
   前記第２の第１導電型半導体層の表面形状の内側の四隅
   との間の距離のほうが長いことを特徴とする高耐圧半導
   体素子。