JP3444061B2 - 高耐圧横型絶縁ゲートバイポーラトランジスタ - Google Patents
高耐圧横型絶縁ゲートバイポーラトランジスタInfo
- Publication number
- JP3444061B2 JP3444061B2 JP30553595A JP30553595A JP3444061B2 JP 3444061 B2 JP3444061 B2 JP 3444061B2 JP 30553595 A JP30553595 A JP 30553595A JP 30553595 A JP30553595 A JP 30553595A JP 3444061 B2 JP3444061 B2 JP 3444061B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- collector
- emitter
- conductivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015556 catabolic process Effects 0.000 title claims description 39
- 239000010410 layer Substances 0.000 claims description 62
- 239000000758 substrate Substances 0.000 claims description 25
- 239000002344 surface layer Substances 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 13
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims 2
- 239000010408 film Substances 0.000 description 39
- 239000002184 metal Substances 0.000 description 31
- 230000005684 electric field Effects 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
Description
【０００１】
【発明の属する技術分野】本発明は、半導体基板の一方
の主面に二つの主電極を有する横型の絶縁ゲートバイポ
ーラトランジスタ、特にその高耐圧化のための構造に関
する。
の主面に二つの主電極を有する横型の絶縁ゲートバイポ
ーラトランジスタ、特にその高耐圧化のための構造に関
する。
【０００２】
【従来の技術】近年、接合分離や誘電体分離などの分離
技術の進歩により、横型のダイオードや絶縁ゲートバイ
ポーラトランジスタ（以下ＩＧＢＴと略記する）、ＭＯ
ＳＦＥＴなどの高耐圧デバイスとその駆動、制御、保護
回路を一つのシリコン基板上に集積した高耐圧パワーＩ
Ｃの開発が盛んになっている。特に、酸化膜を介して二
枚の半導体基板を張り合わせた形の貼り合わせ基板（以
下ＳＯＩ基板と略す）を用い、トレンチ技術を組み合わ
せた誘電体分離技術の進歩は、複数の高耐圧バイポーラ
デバイスの集積を可能とし、パワーＩＣの適用分野を大
幅に拡げた。例えば、ＩＧＢＴを適用したトーテムポー
ル回路の一チップ化や、ディスプレイ駆動用ＩＣなどの
マルチ出力を持った集積回路へＩＧＢＴが適用されつつ
ある。
技術の進歩により、横型のダイオードや絶縁ゲートバイ
ポーラトランジスタ（以下ＩＧＢＴと略記する）、ＭＯ
ＳＦＥＴなどの高耐圧デバイスとその駆動、制御、保護
回路を一つのシリコン基板上に集積した高耐圧パワーＩ
Ｃの開発が盛んになっている。特に、酸化膜を介して二
枚の半導体基板を張り合わせた形の貼り合わせ基板（以
下ＳＯＩ基板と略す）を用い、トレンチ技術を組み合わ
せた誘電体分離技術の進歩は、複数の高耐圧バイポーラ
デバイスの集積を可能とし、パワーＩＣの適用分野を大
幅に拡げた。例えば、ＩＧＢＴを適用したトーテムポー
ル回路の一チップ化や、ディスプレイ駆動用ＩＣなどの
マルチ出力を持った集積回路へＩＧＢＴが適用されつつ
ある。
【０００３】図９に、ＳＯＩ基板上に横型ＩＧＢＴを形
成した最も一般的な場合の断面図を示す。なお、図９に
示したのは、ＩＧＢＴのスイッチングを行う単位の部分
である。また、ｎ、ｐを冠した半導体層や領域はそれぞ
れ電子、正孔を多数キャリアとする層、領域を意味する
ものとする。支持基板１に埋め込み酸化膜２を介して貼
り合わされた形のｎ型半導体層をｎベース層３とする。
このｎベース層３の表面層に、その表面上に電極を設け
た横型半導体素子が形成される。ＳＯＩ基板のｎベース
層３は図示されないトレンチ等で他の半導体素子領域と
分離絶縁することができるので、複数の高耐圧半導体素
子の集積に適する。
成した最も一般的な場合の断面図を示す。なお、図９に
示したのは、ＩＧＢＴのスイッチングを行う単位の部分
である。また、ｎ、ｐを冠した半導体層や領域はそれぞ
れ電子、正孔を多数キャリアとする層、領域を意味する
ものとする。支持基板１に埋め込み酸化膜２を介して貼
り合わされた形のｎ型半導体層をｎベース層３とする。
このｎベース層３の表面層に、その表面上に電極を設け
た横型半導体素子が形成される。ＳＯＩ基板のｎベース
層３は図示されないトレンチ等で他の半導体素子領域と
分離絶縁することができるので、複数の高耐圧半導体素
子の集積に適する。
【０００４】ｎベース層３の表面層の一部にｐベース領
域４が形成され、そのｐベース領域４の表面層にｎエミ
ッタ領域６とｐ+ コンタクト領域５とが、重なるように
形成されている。ｎベース層３の表面層のｐベース領域
４から離れた部分にｎベース層３より不純物濃度の高い
ｎ+ バッファ領域７が形成され、そのｎ+ バッファ領域
７の表面層にｐコレクタ領域８が形成されている。ｎエ
ミッタ領域６とｎベース層３の表面露出部に挟まれたｐ
ベース領域４の上にゲート酸化膜９を介して多結晶シリ
コンのゲート電極１０が設けられている。ｎエミッタ領
域６とｐ+ コンタクト領域５との表面上には共通に接触
するエミッタ電極１１が、またｐコレクタ領域８の表面
上にはコレクタ電極１２が設けられている。ｐベース領
域４とその上下の拡散領域およびエミッタ電極１１、ゲ
ート電極１０をエミッタ・ゲート部分１３と呼び、ｎ+
バッファ領域７とその上下の拡散領域およびコレクタ電
極１２をコレクタ部分１４と呼ぶことにする。
域４が形成され、そのｐベース領域４の表面層にｎエミ
ッタ領域６とｐ+ コンタクト領域５とが、重なるように
形成されている。ｎベース層３の表面層のｐベース領域
４から離れた部分にｎベース層３より不純物濃度の高い
ｎ+ バッファ領域７が形成され、そのｎ+ バッファ領域
７の表面層にｐコレクタ領域８が形成されている。ｎエ
ミッタ領域６とｎベース層３の表面露出部に挟まれたｐ
ベース領域４の上にゲート酸化膜９を介して多結晶シリ
コンのゲート電極１０が設けられている。ｎエミッタ領
域６とｐ+ コンタクト領域５との表面上には共通に接触
するエミッタ電極１１が、またｐコレクタ領域８の表面
上にはコレクタ電極１２が設けられている。ｐベース領
域４とその上下の拡散領域およびエミッタ電極１１、ゲ
ート電極１０をエミッタ・ゲート部分１３と呼び、ｎ+
バッファ領域７とその上下の拡散領域およびコレクタ電
極１２をコレクタ部分１４と呼ぶことにする。
【０００５】ゲート電極１０へのスレショルド電圧以上
の電圧印加によって、ゲート電極１０直下のｐベース領
域４の表面層にチャネル１５が誘起され、コレクタ電極
１２とエミッタ電極１１間が導通する。またゲート電極
１０への上記電圧を取り除くことによって、ゲート電極
１０直下のチャネル１５が消滅し、コレクタ電極１２と
エミッタ電極１１間が遮断される。このようにして、こ
の横型ＩＧＢＴの動作は電流の高速スイッチングを行う
ものである。
の電圧印加によって、ゲート電極１０直下のｐベース領
域４の表面層にチャネル１５が誘起され、コレクタ電極
１２とエミッタ電極１１間が導通する。またゲート電極
１０への上記電圧を取り除くことによって、ゲート電極
１０直下のチャネル１５が消滅し、コレクタ電極１２と
エミッタ電極１１間が遮断される。このようにして、こ
の横型ＩＧＢＴの動作は電流の高速スイッチングを行う
ものである。
【０００６】この断面図に示すように横型ＩＧＢＴで
は、エミッタ・ゲート・コレクタなどの全ての領域が同
一表面上に形成される。また、ＳＯＩ基板上のデバイス
では埋め込み酸化膜２によって支持基板１と絶縁されて
いる。図７に、図９の構造を有する横型ＩＧＢＴのエミ
ッタ・ゲート部分１３とコレクタ部分１４のパターンの
平面図を示す。横型ＩＧＢＴでは、ゲート電極１０直下
のチャネル１５の幅を長くするため、ｐベース領域４の
周辺長を長くすることが望ましく、櫛形のエミッタ・ゲ
ート部分１３とコレクタ部分１４とが配置された図７の
ようなパターンが一般的に実施されている。
は、エミッタ・ゲート・コレクタなどの全ての領域が同
一表面上に形成される。また、ＳＯＩ基板上のデバイス
では埋め込み酸化膜２によって支持基板１と絶縁されて
いる。図７に、図９の構造を有する横型ＩＧＢＴのエミ
ッタ・ゲート部分１３とコレクタ部分１４のパターンの
平面図を示す。横型ＩＧＢＴでは、ゲート電極１０直下
のチャネル１５の幅を長くするため、ｐベース領域４の
周辺長を長くすることが望ましく、櫛形のエミッタ・ゲ
ート部分１３とコレクタ部分１４とが配置された図７の
ようなパターンが一般的に実施されている。
【０００７】パターンの繰り返しの単位となるエミッタ
・ゲート部分１３とコレクタ部分１４との組合せをユニ
ットセルと呼ぶ。一つの素子を構成するユニットセルの
数は、素子に要求される電流の大きさで決まる。また、
エミッタ・ゲート部分１３とコレクタ部分１４との間
隔、すなわちドリフト長１７は、素子に要求される耐圧
で決まる。
・ゲート部分１３とコレクタ部分１４との組合せをユニ
ットセルと呼ぶ。一つの素子を構成するユニットセルの
数は、素子に要求される電流の大きさで決まる。また、
エミッタ・ゲート部分１３とコレクタ部分１４との間
隔、すなわちドリフト長１７は、素子に要求される耐圧
で決まる。
【０００８】図７のセルパターンは、三つの領域から構
成されている。第一はエミッタ・ゲート部分１３とコレ
クタ部分１４が平行に配置された直線部分１９である。
第二はコレクタ部分１４の端が凸となり、その外周がエ
ミッタ・ゲート部分１３で囲まれたコレクタコーナ２０
である。そして第三がエミッタ・ゲート部分１３の端が
凸となり、その外周がコレクタ部分１４で囲まれたエミ
ッタコーナ２１である。
成されている。第一はエミッタ・ゲート部分１３とコレ
クタ部分１４が平行に配置された直線部分１９である。
第二はコレクタ部分１４の端が凸となり、その外周がエ
ミッタ・ゲート部分１３で囲まれたコレクタコーナ２０
である。そして第三がエミッタ・ゲート部分１３の端が
凸となり、その外周がコレクタ部分１４で囲まれたエミ
ッタコーナ２１である。
【０００９】本発明の一つはこの三つの領域のうちコレ
クタコーナ２０に関係する。図１０に、そのコレクタコ
ーナ２０の拡大図を示す。なお、図１０は、電極等を除
去した状態のシリコン表面の平面図である。コレクタコ
ーナ２０では、ｐベース領域４の凹部に対向してｎ+ バ
ッファ領域７の凸部がある。ｎ+ バッファ領域７内には
ほぼ相似形のｐコレクタ領域８がある。ｐベース領域４
内にはｎエミッタ領域６とｐ+ コンタクト領域５が見ら
れる。この図のＡ−Ａ’線、Ｂ−Ｂ’線に沿った断面図
はいずれも図９のようになる。
クタコーナ２０に関係する。図１０に、そのコレクタコ
ーナ２０の拡大図を示す。なお、図１０は、電極等を除
去した状態のシリコン表面の平面図である。コレクタコ
ーナ２０では、ｐベース領域４の凹部に対向してｎ+ バ
ッファ領域７の凸部がある。ｎ+ バッファ領域７内には
ほぼ相似形のｐコレクタ領域８がある。ｐベース領域４
内にはｎエミッタ領域６とｐ+ コンタクト領域５が見ら
れる。この図のＡ−Ａ’線、Ｂ−Ｂ’線に沿った断面図
はいずれも図９のようになる。
【００１０】図８に、図９の構造を有する横型ＩＧＢＴ
のエミッタ・ゲート部分１３とコレクタ部分１４との組
み合わされたユニットセルの別のパターンを示す。この
場合は、島状のコレクタ部分１４を囲んで周囲がエミッ
タ・ゲート部分１３となっている。ゲート電極直下のチ
ャネルの幅を長くするため、ｐベース領域４の周辺長は
長くなっている。このように、多数のユニットセルによ
って素子を構成する場合、一つの領域が他の領域によっ
て完全に囲まれたユニットセルを組み合わせて一つの素
子が構成される場合もある。
のエミッタ・ゲート部分１３とコレクタ部分１４との組
み合わされたユニットセルの別のパターンを示す。この
場合は、島状のコレクタ部分１４を囲んで周囲がエミッ
タ・ゲート部分１３となっている。ゲート電極直下のチ
ャネルの幅を長くするため、ｐベース領域４の周辺長は
長くなっている。このように、多数のユニットセルによ
って素子を構成する場合、一つの領域が他の領域によっ
て完全に囲まれたユニットセルを組み合わせて一つの素
子が構成される場合もある。
【００１１】図８のセルパターンにおいて、外側にエミ
ッタ・ゲート領域１３が配置されているので、このパタ
ーンにはエミッタコーナが存在しない。
ッタ・ゲート領域１３が配置されているので、このパタ
ーンにはエミッタコーナが存在しない。
【００１２】
【発明が解決しようとする課題】さて、高耐圧デバイス
では、素子の高耐圧化が大前提となる。一般に横型デバ
イスでは基板の表面横方向および厚さ方向でも耐圧を確
保しなければならない。特にＳＯＩ基板上のデバイスで
は埋め込み酸化膜２に如何に電圧を維持させるかが高耐
圧化の鍵になる。
では、素子の高耐圧化が大前提となる。一般に横型デバ
イスでは基板の表面横方向および厚さ方向でも耐圧を確
保しなければならない。特にＳＯＩ基板上のデバイスで
は埋め込み酸化膜２に如何に電圧を維持させるかが高耐
圧化の鍵になる。
【００１３】上で説明したように、ＳＯＩ基板上の横型
ＩＧＢＴにおいては、ｎ+ バッファ領域７直下のｎベー
ス層３と埋め込み酸化膜２との間でアバランシェを発生
させることが理想とされる。しかしながら、通常の横型
ＩＧＢＴでは、エミッタ・ゲート部分１３とコレクタ部
分１４とが櫛形パターンに配置される。このセルパター
ンにおいて、コレクタ部分１４が凸となるコレクタコー
ナー２０ではｎ+ バッファ領域７（およびｐコレクタ領
域８）の端部が凸となり、この曲率による電界集中がｎ
+ バッファ領域７の端部で発生する。この電界集中のた
め、素子耐圧が理想耐圧よりも低くなる問題がある。
ＩＧＢＴにおいては、ｎ+ バッファ領域７直下のｎベー
ス層３と埋め込み酸化膜２との間でアバランシェを発生
させることが理想とされる。しかしながら、通常の横型
ＩＧＢＴでは、エミッタ・ゲート部分１３とコレクタ部
分１４とが櫛形パターンに配置される。このセルパター
ンにおいて、コレクタ部分１４が凸となるコレクタコー
ナー２０ではｎ+ バッファ領域７（およびｐコレクタ領
域８）の端部が凸となり、この曲率による電界集中がｎ
+ バッファ領域７の端部で発生する。この電界集中のた
め、素子耐圧が理想耐圧よりも低くなる問題がある。
【００１４】図１１にＳＯＩ基板上に形成したｎ型のド
リフト領域を有する横型ＩＧＢＴに高耐圧を印加した場
合の素子内部の電位分布のシミュレーション結果を示
す。ＳＯＩ基板上の横型ＩＧＢＴでは、素子内部の等電
位線２２はｎ+ バッファ領域７近傍で集中している。従
って素子耐圧を左右するアバランシェの発生はｎ+ バッ
ファ領域７直下のｎベース層３と埋め込み酸化膜２の界
面およびｎバッファ領域７とｎベース層３の界面で起き
ることが確かめられた。
リフト領域を有する横型ＩＧＢＴに高耐圧を印加した場
合の素子内部の電位分布のシミュレーション結果を示
す。ＳＯＩ基板上の横型ＩＧＢＴでは、素子内部の等電
位線２２はｎ+ バッファ領域７近傍で集中している。従
って素子耐圧を左右するアバランシェの発生はｎ+ バッ
ファ領域７直下のｎベース層３と埋め込み酸化膜２の界
面およびｎバッファ領域７とｎベース層３の界面で起き
ることが確かめられた。
【００１５】また、図８のようなセルパターンを有する
横型ＩＧＢＴにおいて、セル内部に配置された領域から
の配線を、外周を構成する領域の配線金属と同一の金属
膜で形成した場合、内部の領域から引き出された金属配
線の直下には当然金属膜がなく、その部分の半導体領域
は引き出し配線の電位の影響を受けることになる。そし
てこの引き出し配線直下およびこの引き出し配線と外周
領域が交差する領域での電界集中による耐圧低下や、配
線ショートを起こし易い。これらの事故を防ぐ目的か
ら、この引き出し配線と外周領域が交差する領域で複雑
な処理を施さなければならない。この処理は素子の設計
を複雑にし、且つ設計通りの耐圧確保を困難にする。
横型ＩＧＢＴにおいて、セル内部に配置された領域から
の配線を、外周を構成する領域の配線金属と同一の金属
膜で形成した場合、内部の領域から引き出された金属配
線の直下には当然金属膜がなく、その部分の半導体領域
は引き出し配線の電位の影響を受けることになる。そし
てこの引き出し配線直下およびこの引き出し配線と外周
領域が交差する領域での電界集中による耐圧低下や、配
線ショートを起こし易い。これらの事故を防ぐ目的か
ら、この引き出し配線と外周領域が交差する領域で複雑
な処理を施さなければならない。この処理は素子の設計
を複雑にし、且つ設計通りの耐圧確保を困難にする。
【００１６】ＳＯＩ基板上の高耐圧横型ＩＧＢＴでは耐
圧維持に関して以上のような問題を有している。以上の
問題に鑑み本発明の目的は、上記の電界の集中問題およ
び引き出し配線問題を解決した高耐圧のＩＧＢＴを提供
することにある。
圧維持に関して以上のような問題を有している。以上の
問題に鑑み本発明の目的は、上記の電界の集中問題およ
び引き出し配線問題を解決した高耐圧のＩＧＢＴを提供
することにある。
【００１７】
【課題を解決するための手段】上記の課題を解決するた
め本発明は、半導体基板上に酸化膜を介して形成された
第一導電型ベース層の表面層に選択的に形成された第二
導電型ベース領域と、その第二導電型ベース領域の表面
層に選択的に形成された第一導電型エミッタ領域および
第二導電型コンタクト領域と、その第一導電型エミッタ
領域と第一導電型ベース層の表面露出部とに挟まれた第
二導電型ベース領域の表面上にゲート酸化膜を介して設
けられたゲート電極と、第一導電型エミッタ領域と第二
導電型コンタクト領域との表面に共通に接触するエミッ
タ電極と、第二導電型ベース領域から離れた第一導電型
ベース層の表面層に選択的に形成された第一導電型バッ
ファ領域と、その第一導電型バッファ領域の表面層に形
成された第二導電型コレクタ領域と、その第二導電型コ
レクタ領域の表面に接触するコレクタ電極とを有する横
型絶縁ゲートバイポーラトランジスタにおいて、第二導
電型コレクタ領域は平面形状が凸部の領域を有し、該凸
部を囲むように第二導電型ベース領域の平面形状が凹部
に形成され、第二導電型コレクタ領域の凸部先端に第一
導電型ショート領域が形成され、該ショート領域とコレ
クタ電極とが接触するものとする。
め本発明は、半導体基板上に酸化膜を介して形成された
第一導電型ベース層の表面層に選択的に形成された第二
導電型ベース領域と、その第二導電型ベース領域の表面
層に選択的に形成された第一導電型エミッタ領域および
第二導電型コンタクト領域と、その第一導電型エミッタ
領域と第一導電型ベース層の表面露出部とに挟まれた第
二導電型ベース領域の表面上にゲート酸化膜を介して設
けられたゲート電極と、第一導電型エミッタ領域と第二
導電型コンタクト領域との表面に共通に接触するエミッ
タ電極と、第二導電型ベース領域から離れた第一導電型
ベース層の表面層に選択的に形成された第一導電型バッ
ファ領域と、その第一導電型バッファ領域の表面層に形
成された第二導電型コレクタ領域と、その第二導電型コ
レクタ領域の表面に接触するコレクタ電極とを有する横
型絶縁ゲートバイポーラトランジスタにおいて、第二導
電型コレクタ領域は平面形状が凸部の領域を有し、該凸
部を囲むように第二導電型ベース領域の平面形状が凹部
に形成され、第二導電型コレクタ領域の凸部先端に第一
導電型ショート領域が形成され、該ショート領域とコレ
クタ電極とが接触するものとする。
【００１８】そのようにすれば、第二導電型ベース領域
の凹部に対向していて電界集中が発生する第二導電型コ
レクタ領域の凸部先端での注入効率が零となり、この箇
所でのアバランシェ発生キャリアを低く抑えることがで
きる。その結果、コレクタコーナでの耐圧低下を防ぐこ
とができ、素子耐圧を理想耐圧に近づけることが可能と
なる。
の凹部に対向していて電界集中が発生する第二導電型コ
レクタ領域の凸部先端での注入効率が零となり、この箇
所でのアバランシェ発生キャリアを低く抑えることがで
きる。その結果、コレクタコーナでの耐圧低下を防ぐこ
とができ、素子耐圧を理想耐圧に近づけることが可能と
なる。
【００１９】特に、第二導電型コレクタ領域を囲むよう
に第二導電型ベース領域が形成されている絶縁ゲートバ
イポーラトランジスタにおいても第二導電型コレクタ領
域の凸部先端に第一導電型ショート領域を形成するもの
とすれば、第二導電型コレクタ領域の凸部先端での注入
効率が零となり、この箇所でのアバランシェ発生キャリ
アを低く抑えることができる。
に第二導電型ベース領域が形成されている絶縁ゲートバ
イポーラトランジスタにおいても第二導電型コレクタ領
域の凸部先端に第一導電型ショート領域を形成するもの
とすれば、第二導電型コレクタ領域の凸部先端での注入
効率が零となり、この箇所でのアバランシェ発生キャリ
アを低く抑えることができる。
【００２０】そして、コレクタ電極の引き出し配線が、
エミッタ電極上に絶縁膜を介して配置されているものと
する。そのようにすれば、エミッタ電極の下部の半導体
領域がコレクタ電極のの引き出し配線の影響を受けるこ
とがない。これにより、配線が一層金属だけで構成され
た時に必要となった複雑な処理を省くことができる。ま
た、配線の引き出しにより耐圧低下などの問題も回避で
きる。
エミッタ電極上に絶縁膜を介して配置されているものと
する。そのようにすれば、エミッタ電極の下部の半導体
領域がコレクタ電極のの引き出し配線の影響を受けるこ
とがない。これにより、配線が一層金属だけで構成され
た時に必要となった複雑な処理を省くことができる。ま
た、配線の引き出しにより耐圧低下などの問題も回避で
きる。
【００２１】また、第二導電型ベース領域を囲むように
第二導電型コレクタ領域が形成され、第二導電型ベース
領域の凹部に対向する第二導電型コレクタ領域の凸部が
ないものとする。そのようにすれば、電界集中が発生す
るような第二導電型ベース領域の凹部に対向する第二導
電型コレクタ領域の凸部がないので、電界集中が発生し
ない。その結果、素子耐圧を理想耐圧に近づけることが
可能となる。
第二導電型コレクタ領域が形成され、第二導電型ベース
領域の凹部に対向する第二導電型コレクタ領域の凸部が
ないものとする。そのようにすれば、電界集中が発生す
るような第二導電型ベース領域の凹部に対向する第二導
電型コレクタ領域の凸部がないので、電界集中が発生し
ない。その結果、素子耐圧を理想耐圧に近づけることが
可能となる。
【００２２】そして、エミッタ電極の引き出し配線が、
コレクタ電極上に絶縁膜を介して配置されているものと
する。そのようにすれば、コレクタ電極の下部の半導体
領域がエミッタ電極の引き出し配線の影響を受けること
がない。これにより、配線が一層金属だけで構成された
時に必要となった複雑な処理を省くことができる。ま
た、配線の引き出しにより耐圧低下などの問題も回避で
きる。
コレクタ電極上に絶縁膜を介して配置されているものと
する。そのようにすれば、コレクタ電極の下部の半導体
領域がエミッタ電極の引き出し配線の影響を受けること
がない。これにより、配線が一層金属だけで構成された
時に必要となった複雑な処理を省くことができる。ま
た、配線の引き出しにより耐圧低下などの問題も回避で
きる。
【００２３】
【発明の実施の形態】以下図面を参照しながら本発明の
実施例について説明する。 〔実施例１〕図１は、本発明の第一の実施例（以後実施
例１と記す。以下同様）の横型ＩＧＢＴの電極等を除去
した状態のシリコン表面の部分平面図であり、櫛形のエ
ミッタ・ゲート部分とコレクタ部分とが組み合わされた
パターンのコレクタコーナを示している。ｐベース領域
４の内部には、ｎエミッタ領域６とｐ+ コンタクト領域
５とが形成されている。ｐベース領域４に対向してｎ+
バッファ領域７があり、その内部にｐコレクタ領域８が
形成されている。図９の従来例との違いは、コレクタコ
ーナ２０のｐベース領域４の凹部に対向するｐコレクタ
領域８の先端部に、ｎ+ ショート領域１８が形成されて
いる点である。
実施例について説明する。 〔実施例１〕図１は、本発明の第一の実施例（以後実施
例１と記す。以下同様）の横型ＩＧＢＴの電極等を除去
した状態のシリコン表面の部分平面図であり、櫛形のエ
ミッタ・ゲート部分とコレクタ部分とが組み合わされた
パターンのコレクタコーナを示している。ｐベース領域
４の内部には、ｎエミッタ領域６とｐ+ コンタクト領域
５とが形成されている。ｐベース領域４に対向してｎ+
バッファ領域７があり、その内部にｐコレクタ領域８が
形成されている。図９の従来例との違いは、コレクタコ
ーナ２０のｐベース領域４の凹部に対向するｐコレクタ
領域８の先端部に、ｎ+ ショート領域１８が形成されて
いる点である。
【００２４】コレクタ電極は、図には示されていない
が、このｎ+ ショート領域１８およびｐコレクタ領域８
の表面に共通に接触している。また、このｎ+ ショート
領域１８はｎエミッタ領域６と同じ表面不純物濃度、拡
散深さでよく、同時に形成できる。図２（ａ）は、図１
のＣ−Ｃ’線に沿った断面図である。支持基板１上のｎ
ベース層３の表面層に形成されたｐベース領域４内にｎ
エミッタ領域６とｐ+ コンタクト領域５とが、一部が重
なるように形成されている。ｎベース層３の表面層のｐ
ベース領域４から離れた部分にｎベース層３より不純物
濃度の高いｎ+ バッファ領域７が形成されている。ｎエ
ミッタ領域６とｎベース層３の表面露出部に挟まれたｐ
ベース領域４の上にゲート酸化膜９を介して多結晶シリ
コンのゲート電極１０が設けられている。ｎエミッタ領
域６とｐ+ コンタクト領域５との表面上には共通に接触
するエミッタ電極１１が設けられている。これらは、図
９の従来の横型ＩＧＢＴと同じである。ｎ+ バッファ領
域７の表面層にはｐコレクタ領域８の他に、ｎ+ ショー
ト領域１８が形成されている様子がよくわかる。コレク
タ電極１２はｐコレクタ領域８とｎ+ ショート領域１８
の表面に接触して設けられている。図２（ｂ）は、図１
のＤ−Ｄ’線に沿った断面図であり、図９の断面とほぼ
同じである。各部の概寸の例を挙げると、ｐベース領域
４の幅は２０μｍ、拡散深さ４μｍ、ｎ+ バッファ領域
７の幅が２０μｍ拡散深さ５μｍである。
が、このｎ+ ショート領域１８およびｐコレクタ領域８
の表面に共通に接触している。また、このｎ+ ショート
領域１８はｎエミッタ領域６と同じ表面不純物濃度、拡
散深さでよく、同時に形成できる。図２（ａ）は、図１
のＣ−Ｃ’線に沿った断面図である。支持基板１上のｎ
ベース層３の表面層に形成されたｐベース領域４内にｎ
エミッタ領域６とｐ+ コンタクト領域５とが、一部が重
なるように形成されている。ｎベース層３の表面層のｐ
ベース領域４から離れた部分にｎベース層３より不純物
濃度の高いｎ+ バッファ領域７が形成されている。ｎエ
ミッタ領域６とｎベース層３の表面露出部に挟まれたｐ
ベース領域４の上にゲート酸化膜９を介して多結晶シリ
コンのゲート電極１０が設けられている。ｎエミッタ領
域６とｐ+ コンタクト領域５との表面上には共通に接触
するエミッタ電極１１が設けられている。これらは、図
９の従来の横型ＩＧＢＴと同じである。ｎ+ バッファ領
域７の表面層にはｐコレクタ領域８の他に、ｎ+ ショー
ト領域１８が形成されている様子がよくわかる。コレク
タ電極１２はｐコレクタ領域８とｎ+ ショート領域１８
の表面に接触して設けられている。図２（ｂ）は、図１
のＤ−Ｄ’線に沿った断面図であり、図９の断面とほぼ
同じである。各部の概寸の例を挙げると、ｐベース領域
４の幅は２０μｍ、拡散深さ４μｍ、ｎ+ バッファ領域
７の幅が２０μｍ拡散深さ５μｍである。
【００２５】この横型ＩＧＢＴの動作は、ｎ+ ショート
領域１８を設けたことによって変わることはなく、従来
の横型ＩＧＢＴと同じであり説明を省略する。図３
（ａ）、（ｂ）に試作した実施例１の横型ＩＧＢＴおよ
び比較のための従来の横型ＩＧＢＴの耐圧波形をそれぞ
れ示す。横軸は電圧、縦軸は電流である。実施例１の横
型ＩＧＢＴはドリフト長１７が３０μｍ、ｎベース層３
となるエピタキシャル層の厚さが１０μｍ、比抵抗がｎ
型の５Ω・ｃｍである。埋め込み酸化膜２の厚さは２μ
ｍである。ゲート酸化膜９、フィールド酸化膜１６の厚
さはそれぞれ０．２５μｍ、と０．８μｍである。
領域１８を設けたことによって変わることはなく、従来
の横型ＩＧＢＴと同じであり説明を省略する。図３
（ａ）、（ｂ）に試作した実施例１の横型ＩＧＢＴおよ
び比較のための従来の横型ＩＧＢＴの耐圧波形をそれぞ
れ示す。横軸は電圧、縦軸は電流である。実施例１の横
型ＩＧＢＴはドリフト長１７が３０μｍ、ｎベース層３
となるエピタキシャル層の厚さが１０μｍ、比抵抗がｎ
型の５Ω・ｃｍである。埋め込み酸化膜２の厚さは２μ
ｍである。ゲート酸化膜９、フィールド酸化膜１６の厚
さはそれぞれ０．２５μｍ、と０．８μｍである。
【００２６】両者の耐圧結果を比較すると、図３（ａ）
の実施例１の横型ＩＧＢＴは耐圧が約３２０Ｖであり、
図３（ｂ）の従来素子の耐圧２８０Ｖと比較して４０Ｖ
も向上している。実施例１で得られた３２０Ｖの耐圧は
シミュレーションから得られる理想耐圧とほぼ一致して
いる。実施例１の素子と従来素子との違いはコレクタコ
ーナ部のコレクタショート領域の有無だけであり、コレ
クタコーナ部にコレクタショート層を導入するだけで素
子耐圧を大きく改善することができた。
の実施例１の横型ＩＧＢＴは耐圧が約３２０Ｖであり、
図３（ｂ）の従来素子の耐圧２８０Ｖと比較して４０Ｖ
も向上している。実施例１で得られた３２０Ｖの耐圧は
シミュレーションから得られる理想耐圧とほぼ一致して
いる。実施例１の素子と従来素子との違いはコレクタコ
ーナ部のコレクタショート領域の有無だけであり、コレ
クタコーナ部にコレクタショート層を導入するだけで素
子耐圧を大きく改善することができた。
【００２７】これは、ｐベース領域４の凹部に対向して
いて電界集中が発生するｐコレクタ領域８の凸部先端で
の注入効率が零となり、この箇所でのアバランシェ発生
キャリアを低く抑えることができるためである。その結
果、コレクタコーナ２０部での耐圧低下を防ぐことがで
き、素子耐圧を理想耐圧に近づけることが可能となる。
いて電界集中が発生するｐコレクタ領域８の凸部先端で
の注入効率が零となり、この箇所でのアバランシェ発生
キャリアを低く抑えることができるためである。その結
果、コレクタコーナ２０部での耐圧低下を防ぐことがで
き、素子耐圧を理想耐圧に近づけることが可能となる。
【００２８】図３は室温における耐圧特性であったが、
１５０℃における耐圧結果を図４（ａ）、（ｂ）に示
す。図４（ａ）が実施例１の横型ＩＧＢＴの耐圧波形で
あり、同図（ｂ）は従来素子の耐圧波形である。高温に
おける特性差は顕著であり、実施例１の横型ＩＧＢＴは
リーク電流がほとんどなく、耐圧も３５０Ｖと室温時よ
りも３０Ｖ上昇している。一方、従来の素子の図４
（ｂ）では大きなリーク電流が発生し、耐圧特性が室温
時に比べ劣化していることがわかる。本発明が高温時に
おいても効果が現れたのは、高温時に空乏層中に発生し
たキャリアがコレクタショート領域によって引き抜かれ
るためと考えられる。 〔実施例２〕図５（ａ）は、本発明の第二の実施例の横
型ＩＧＢＴの電極等を除去した状態のシリコン表面の部
分平面図である。島状のｎ+ バッファ領域７とこれを囲
むｐベース領域４とが組み合わされ、両端にコレクタコ
ーナ２０があるユニットセルである。ｎ+ バッファ領域
７の内部にｐコレクタ領域８が形成されている。ｐベー
ス領域４の凹部に対向するｐコレクタ領域８の先端部
に、ｎ+ ショート領域１８が形成されている。もちろん
ｐベース領域４の内部には、ｎエミッタ領域６とｐ+ コ
ンタクト領域５とが形成されている。
１５０℃における耐圧結果を図４（ａ）、（ｂ）に示
す。図４（ａ）が実施例１の横型ＩＧＢＴの耐圧波形で
あり、同図（ｂ）は従来素子の耐圧波形である。高温に
おける特性差は顕著であり、実施例１の横型ＩＧＢＴは
リーク電流がほとんどなく、耐圧も３５０Ｖと室温時よ
りも３０Ｖ上昇している。一方、従来の素子の図４
（ｂ）では大きなリーク電流が発生し、耐圧特性が室温
時に比べ劣化していることがわかる。本発明が高温時に
おいても効果が現れたのは、高温時に空乏層中に発生し
たキャリアがコレクタショート領域によって引き抜かれ
るためと考えられる。 〔実施例２〕図５（ａ）は、本発明の第二の実施例の横
型ＩＧＢＴの電極等を除去した状態のシリコン表面の部
分平面図である。島状のｎ+ バッファ領域７とこれを囲
むｐベース領域４とが組み合わされ、両端にコレクタコ
ーナ２０があるユニットセルである。ｎ+ バッファ領域
７の内部にｐコレクタ領域８が形成されている。ｐベー
ス領域４の凹部に対向するｐコレクタ領域８の先端部
に、ｎ+ ショート領域１８が形成されている。もちろん
ｐベース領域４の内部には、ｎエミッタ領域６とｐ+ コ
ンタクト領域５とが形成されている。
【００２９】図５（ｂ）は、図５（ａ）のパターン上に
設けたコレクタ電極１２とエミッタ電極１１とを示して
いる。コレクタ電極１２は、ｎ+ コレクタショート領域
１８およびｐコレクタ領域８の表面に共通に接触してい
る。エミッタ電極１１はｎエミッタ領域６とｐ+ コンタ
クト領域５の表面に共通に接触して設けられている。こ
こで、エミッタ電極１１とコレクタ電極１２とはともに
スパッタリングによって堆積されたＡｌ合金の薄膜であ
るが、同時に堆積されたものではない。エミッタ電極１
１は先に堆積された一層目金属膜であり、コレクタ電極
１２は後から堆積された二層目金属膜である。そして、
コレクタ電極１２の引き出し部分２３は、絶縁膜を介し
てエミッタ電極１１上に延びた二層目金属膜である。す
なわち、引き出し部分２３は二層の金属配線となってい
る。一層目金属と二層目金属は１μｍ以上の厚みを持っ
た絶縁膜によって絶縁されているため、図５のように二
層目金属が一層目金属と交差しても、３００Ｖ程度の電
圧下では両者間の相互作用がない。これによって、一層
金属のみを使用した場合の複雑な処理が省かれ、しかも
配線交差による耐圧低下も起こらない。この実施例２の
ＩＧＢＴにおいても、実施例１と同様の優れた耐圧特性
を示した。
設けたコレクタ電極１２とエミッタ電極１１とを示して
いる。コレクタ電極１２は、ｎ+ コレクタショート領域
１８およびｐコレクタ領域８の表面に共通に接触してい
る。エミッタ電極１１はｎエミッタ領域６とｐ+ コンタ
クト領域５の表面に共通に接触して設けられている。こ
こで、エミッタ電極１１とコレクタ電極１２とはともに
スパッタリングによって堆積されたＡｌ合金の薄膜であ
るが、同時に堆積されたものではない。エミッタ電極１
１は先に堆積された一層目金属膜であり、コレクタ電極
１２は後から堆積された二層目金属膜である。そして、
コレクタ電極１２の引き出し部分２３は、絶縁膜を介し
てエミッタ電極１１上に延びた二層目金属膜である。す
なわち、引き出し部分２３は二層の金属配線となってい
る。一層目金属と二層目金属は１μｍ以上の厚みを持っ
た絶縁膜によって絶縁されているため、図５のように二
層目金属が一層目金属と交差しても、３００Ｖ程度の電
圧下では両者間の相互作用がない。これによって、一層
金属のみを使用した場合の複雑な処理が省かれ、しかも
配線交差による耐圧低下も起こらない。この実施例２の
ＩＧＢＴにおいても、実施例１と同様の優れた耐圧特性
を示した。
【００３０】コレクタ電極１２は、一層目金属膜と二層
目金属膜と二層であってもよい。また、コレクタ電極１
２の引き出し部分２３の下の部分を除くエミッタ電極１
１も一層目金属膜と二層目金属膜と二層にすることもで
きる。 〔実施例３〕図６（ａ）は、本発明の第三の実施例の横
型ＩＧＢＴの電極のパターンを削除したシリコン表面の
部分平面図である。島状のエミッタ・ゲート部分１３と
これを囲むコレクタ部分１４とが組み合わされ、両端に
エミッタコーナ２１があるユニットセルである。すなわ
ち島状のｐベース領域４の内部には、ｎエミッタ領域６
とｐ+ コンタクト領域５とが形成されている。そしてこ
れを囲むｎ+ バッファ領域７があり、その内部にｐコレ
クタ領域８が形成されている。この場合は、ｐベース領
域４の凹部に対向するｐコレクタ領域８はないので、ｎ
+ ショート領域１８が形成されることはない。
目金属膜と二層であってもよい。また、コレクタ電極１
２の引き出し部分２３の下の部分を除くエミッタ電極１
１も一層目金属膜と二層目金属膜と二層にすることもで
きる。 〔実施例３〕図６（ａ）は、本発明の第三の実施例の横
型ＩＧＢＴの電極のパターンを削除したシリコン表面の
部分平面図である。島状のエミッタ・ゲート部分１３と
これを囲むコレクタ部分１４とが組み合わされ、両端に
エミッタコーナ２１があるユニットセルである。すなわ
ち島状のｐベース領域４の内部には、ｎエミッタ領域６
とｐ+ コンタクト領域５とが形成されている。そしてこ
れを囲むｎ+ バッファ領域７があり、その内部にｐコレ
クタ領域８が形成されている。この場合は、ｐベース領
域４の凹部に対向するｐコレクタ領域８はないので、ｎ
+ ショート領域１８が形成されることはない。
【００３１】図６（ｂ）は、図６（ａ）のパターン上に
設けたコレクタ電極１２とエミッタ電極１１とを示して
いる。コレクタ電極１２は、ｐコレクタ領域８の表面に
接触している。エミッタ電極１１はｎエミッタ領域６と
ｐ+ コンタクト領域５の表面に共通に接触して設けられ
ている。ここで、コレクタ電極１２は先に堆積された一
層目金属膜であり、エミッタ電極１１は後から堆積され
た二層目金属膜である。そして、エミッタ電極１１の引
き出し部分２４は、絶縁膜を介してコレクタ電極１２上
に延びた二層目金属膜である。すなわち、引き出し部分
２４は二層の金属配線となっている。この場合も一層目
金属と二層目金属は１μｍ以上の厚みを持った絶縁膜に
よって絶縁されているため、３００Ｖ程度の電圧下では
両者間の相互作用がない。これによって、一層金属のみ
を使用した場合の複雑な処理が省かれ、しかも配線交差
による耐圧低下もおこらない。この実施例３のＩＧＢＴ
においても、実施例１と同様の優れた耐圧特性を示し
た。
設けたコレクタ電極１２とエミッタ電極１１とを示して
いる。コレクタ電極１２は、ｐコレクタ領域８の表面に
接触している。エミッタ電極１１はｎエミッタ領域６と
ｐ+ コンタクト領域５の表面に共通に接触して設けられ
ている。ここで、コレクタ電極１２は先に堆積された一
層目金属膜であり、エミッタ電極１１は後から堆積され
た二層目金属膜である。そして、エミッタ電極１１の引
き出し部分２４は、絶縁膜を介してコレクタ電極１２上
に延びた二層目金属膜である。すなわち、引き出し部分
２４は二層の金属配線となっている。この場合も一層目
金属と二層目金属は１μｍ以上の厚みを持った絶縁膜に
よって絶縁されているため、３００Ｖ程度の電圧下では
両者間の相互作用がない。これによって、一層金属のみ
を使用した場合の複雑な処理が省かれ、しかも配線交差
による耐圧低下もおこらない。この実施例３のＩＧＢＴ
においても、実施例１と同様の優れた耐圧特性を示し
た。
【００３２】エミッタ電極１１は、一層目金属膜と二層
目金属膜と二層であってもよい。また、エミッタ電極１
１の引き出し部分２４の下の部分を除くコレクタ電極１
２も一層目金属膜と二層目金属膜と二層にすることもで
きる。
目金属膜と二層であってもよい。また、エミッタ電極１
１の引き出し部分２４の下の部分を除くコレクタ電極１
２も一層目金属膜と二層目金属膜と二層にすることもで
きる。
【００３３】
【発明の効果】以上説明したように本発明によれば、Ｓ
ＯＩ基板上に形成した横型ＩＧＢＴにおいて、第二導電
型コレクタ領域が凸となるコレクタコーナの第二導電型
コレクタ領域の先端部に第一導電型ショート領域を設け
ることにより、素子耐圧に顕著な改善が見られる。この
第一導電型ショート領域の導入の効果は高温状態になる
ほど大きく、高温時のリーク電流防止にも効果大であ
る。
ＯＩ基板上に形成した横型ＩＧＢＴにおいて、第二導電
型コレクタ領域が凸となるコレクタコーナの第二導電型
コレクタ領域の先端部に第一導電型ショート領域を設け
ることにより、素子耐圧に顕著な改善が見られる。この
第一導電型ショート領域の導入の効果は高温状態になる
ほど大きく、高温時のリーク電流防止にも効果大であ
る。
【００３４】また、エミッタ・ゲート部分とコレクタ部
分との一方が他方を完全に囲んで形成されるパターンを
有する横型ＩＧＢＴにおいて、内側の部分からの引き出
し配線を、絶縁膜を介して外側の部分の電極上に配置す
ることにより、引き出し配線の電位の影響等を防止で
き、金属配線が一層だけで構成された時に必要となった
複雑な処理を省くことができる。また、配線の引き出し
による耐圧低下などの問題も回避できる。
分との一方が他方を完全に囲んで形成されるパターンを
有する横型ＩＧＢＴにおいて、内側の部分からの引き出
し配線を、絶縁膜を介して外側の部分の電極上に配置す
ることにより、引き出し配線の電位の影響等を防止で
き、金属配線が一層だけで構成された時に必要となった
複雑な処理を省くことができる。また、配線の引き出し
による耐圧低下などの問題も回避できる。
【図１】実施例１の横型ＩＧＢＴの部分平面図
【図２】（ａ）は図１のＣ−Ｃ’線における断面図、
（ｂ）はＤ−Ｄ’線における断面図
（ｂ）はＤ−Ｄ’線における断面図
【図３】（ａ）、（ｂ）はそれぞれ図１の実施例１のＩ
ＧＢＴおよび従来素子の室温における耐圧波形図
ＧＢＴおよび従来素子の室温における耐圧波形図
【図４】（ａ）、（ｂ）はそれぞれ図１の実施例１のＩ
ＧＢＴおよび従来素子の１５０℃における耐圧波形図
ＧＢＴおよび従来素子の１５０℃における耐圧波形図
【図５】（ａ）は実施例２の横型ＩＧＢＴのシリコン表
面の部分平面図、（ｂ）は電極形成後の部分平面図
面の部分平面図、（ｂ）は電極形成後の部分平面図
【図６】（ａ）は実施例３の横型ＩＧＢＴのシリコン表
面の部分平面図、（ｂ）は電極形成後の部分平面図
面の部分平面図、（ｂ）は電極形成後の部分平面図
【図７】ＳＯＩ基板を用いた従来の横型ＩＧＢＴのセル
パターン図
パターン図
【図８】ＳＯＩ基板を用いた従来の別の横型ＩＧＢＴの
セルパターン図
セルパターン図
【図９】図７のＣ−Ｃ’線における断面図
【図１０】コレクタコーナの拡大図
【図１１】ＳＯＩ基板上に形成した横型ＩＧＢＴに高電
圧を印加した場合の素子内部における電位分布図
圧を印加した場合の素子内部における電位分布図
１ 支持基板
２ 埋め込み酸化膜
３ ｎベース層
４ ｐベース領域
５ ｐ+ コンタクト領域
６ ｎエミッタ領域
７ ｎ+ バッファ領域
８ ｐコレクタ領域
９ ゲート酸化膜
１０ ゲート電極
１１ エミッタ電極
１２ コレクタ電極
１３ エミッタ・ゲート部分
１４ コレクタ部分
１５ チャネル
１６ 絶縁膜
１７ ドリフト長
１８ ｎ+ ショート領域
１９ 直線部分
２０ コレクタコーナ
２１ エミッタコーナ
２２ 等電位線
２３ コレクタ電極引き出し部
２４ エミッタ電極引き出し部
Claims (3)
- 【請求項１】半導体基板上に酸化膜を介して形成された
第一導電型ベース層の表面層に選択的に形成された第二
導電型ベース領域と、その第二導電型ベース領域の表面
層に選択的に形成された第一導電型エミッタ領域および
第二導電型コンタクト領域と、その第一導電型エミッタ
領域と第一導電型ベース層の表面露出部とに挟まれた第
二導電型ベース領域の表面上にゲート酸化膜を介して設
けられたゲート電極と、第一導電型エミッタ領域と第二
導電型コンタクト領域との表面に共通に接触するエミッ
タ電極と、第二導電型ベース領域から離れた第一導電型
ベース層の表面層に選択的に形成された第一導電型バッ
ファ領域と、その第一導電型バッファ領域の表面層に形
成された第二導電型コレクタ領域と、その第二導電型コ
レクタ領域の表面に接触するコレクタ電極とを有する横
型絶縁ゲートバイポーラトランジスタにおいて、第二導
電型コレクタ領域は平面形状が凸部の領域を有し、該凸
部を囲むように第二導電型ベース領域の平面形状が凹部
に形成され、第二導電型コレクタ領域の凸部先端に第一
導電型ショート領域が形成され、該ショート領域とコレ
クタ電極とが接触することを特徴とする高耐圧横型絶縁
ゲートバイポーラトランジスタ。 - 【請求項２】第二導電型コレクタ領域を囲むように第二
導電型ベース領域が形成され、コレクタ電極の引き出し
配線が、エミッタ電極上に絶縁膜を介して配置されてい
ることを特徴とする請求項１に記載の高耐圧横型絶縁ゲ
ートバイポーラトランジスタ。 - 【請求項３】半導体基板上に酸化膜を介して形成された
第一導電型ベース層の表面層に選択的に形成された第二
導電型ベース領域と、その第二導電型ベース領域の表面
層に選択的に形成された第一導電型エミッタ領域および
第二導電型コンタクト領域と、その第一導電型エミッタ
領域と第一導電型ベース層の表面露出部とに挟まれた第
二導電型ベース領域の表面上にゲート酸化膜を介して設
けられたゲート電極と、第一導電型エミッタ領域と第二
導電型コンタクト領域との表面に共通に接触するエミッ
タ電極と、第二導電型ベース領域から離れた第一導電型
ベース層の表面層に選択的に形成された第一導電型バッ
ファ領域と、その第一導電型バッファ領域の表面層に形
成された第二導電型コレクタ領域と、その第二導電型コ
レクタ領域の表面に接触するコレクタ電極とを有する横
型絶縁ゲートバイポーラトランジスタにおいて、第二導
電型ベース領域を囲むように第二導電型コレクタ領域が
形成され、エミッタ電極の引き出し配線が、コレクタ電
極上に絶縁膜を介して配置されていることを特徴とする
高耐圧横型絶縁ゲートバイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30553595A JP3444061B2 (ja) | 1995-11-24 | 1995-11-24 | 高耐圧横型絶縁ゲートバイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30553595A JP3444061B2 (ja) | 1995-11-24 | 1995-11-24 | 高耐圧横型絶縁ゲートバイポーラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09148574A JPH09148574A (ja) | 1997-06-06 |
| JP3444061B2 true JP3444061B2 (ja) | 2003-09-08 |
Family
ID=17946331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30553595A Expired - Fee Related JP3444061B2 (ja) | 1995-11-24 | 1995-11-24 | 高耐圧横型絶縁ゲートバイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3444061B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007194575A (ja) * | 2005-12-21 | 2007-08-02 | Mitsubishi Electric Corp | 半導体装置 |
| JP2007207862A (ja) | 2006-01-31 | 2007-08-16 | Mitsubishi Electric Corp | 半導体装置 |
| JP5332112B2 (ja) * | 2006-03-29 | 2013-11-06 | 富士電機株式会社 | 高耐圧横型ｍｏｓｆｅｔ |
| JP2006287250A (ja) * | 2006-05-29 | 2006-10-19 | Rohm Co Ltd | 二重拡散型ｍｏｓｆｅｔおよびこれを用いた半導体装置 |
| JP5036234B2 (ja) | 2006-07-07 | 2012-09-26 | 三菱電機株式会社 | 半導体装置 |
| JP2008147318A (ja) * | 2006-12-08 | 2008-06-26 | Matsushita Electric Ind Co Ltd | 高耐圧半導体装置及びその製造方法 |
-
1995
- 1995-11-24 JP JP30553595A patent/JP3444061B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09148574A (ja) | 1997-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3410286B2 (ja) | 絶縁ゲート型半導体装置 | |
| US7230283B2 (en) | Semiconductor device having a metal conductor in ohmic contact with the gate region on the bottom of each groove | |
| EP1227522B1 (en) | High breakdown voltage semiconductor device | |
| US11728421B2 (en) | Split trench gate super junction power device | |
| US20020053717A1 (en) | Semiconductor apparatus | |
| US6441432B1 (en) | High voltage lateral semiconductor device | |
| JPH06196705A (ja) | 逆導通型絶縁ゲートバイポーラトランジスタ及びその製造方法 | |
| JP2001168329A (ja) | トレンチ型ｍｏｓ半導体装置 | |
| JP2020065000A (ja) | 半導体装置 | |
| JP2950025B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| US10236368B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP3444061B2 (ja) | 高耐圧横型絶縁ゲートバイポーラトランジスタ | |
| CN110534576A (zh) | 一种分裂栅4H-SiC VDMOS器件 | |
| US11374119B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH03194974A (ja) | Ｍｏｓ型半導体装置 | |
| JPH09213951A (ja) | 半導体装置 | |
| JP6854598B2 (ja) | 半導体装置 | |
| JPH06283727A (ja) | 電力用半導体素子 | |
| JP2001332727A (ja) | トレンチゲート型半導体装置 | |
| JP6900535B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3106844B2 (ja) | 横型絶縁ゲート型バイポーラトランジスタ | |
| JP4006852B2 (ja) | 横型ｍｏｓサイリスタ | |
| JPS61278161A (ja) | 高耐圧半導体装置 | |
| JPS6412106B2 (ja) | ||
| JPH02135781A (ja) | 絶縁ゲート形縦形半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080627 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080627 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080627 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100627 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100627 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100627 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100627 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |