JP3409503B2 - ダイオード及びダイオードの駆動方法並びに半導体回路 - Google Patents
ダイオード及びダイオードの駆動方法並びに半導体回路Info
- Publication number
- JP3409503B2 JP3409503B2 JP12211795A JP12211795A JP3409503B2 JP 3409503 B2 JP3409503 B2 JP 3409503B2 JP 12211795 A JP12211795 A JP 12211795A JP 12211795 A JP12211795 A JP 12211795A JP 3409503 B2 JP3409503 B2 JP 3409503B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- diode
- conductivity type
- semiconductor
- reverse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電力変換装置に使われ
るダイオード及びダイオードの駆動方法並びに半導体回
路に関する。
るダイオード及びダイオードの駆動方法並びに半導体回
路に関する。
【０００２】
【従来の技術】電力変換装置に使われるダイオードは、
装置の駆動周波数の増加にともなって、一層の低損失
化，逆回復特性のソフト化（ソフトリカバリー化）が要
求されている。
装置の駆動周波数の増加にともなって、一層の低損失
化，逆回復特性のソフト化（ソフトリカバリー化）が要
求されている。
【０００３】従来、ソフトリカバリー特性を実現する方
法として、ダイオードのアノード端子側からのキャリア
注入を抑制することが有効であることは知られている。
これは、ダイオードの逆回復電流のピーク値が、主にダ
イオードのアノード電極側のキャリア濃度に依存するか
らで、この濃度を低減することで電流のピーク値が小さ
くなるためである。例えば、特開昭55−148469号公報や
特開平4−312981 号公報に記載するダイオードでは、ア
ノード電極側のp形半導体領域内にn形領域を埋め込むよ
うな構造にしてアノード側からの正孔注入を抑制し、ソ
フトな逆回復電流波形を実現している。
法として、ダイオードのアノード端子側からのキャリア
注入を抑制することが有効であることは知られている。
これは、ダイオードの逆回復電流のピーク値が、主にダ
イオードのアノード電極側のキャリア濃度に依存するか
らで、この濃度を低減することで電流のピーク値が小さ
くなるためである。例えば、特開昭55−148469号公報や
特開平4−312981 号公報に記載するダイオードでは、ア
ノード電極側のp形半導体領域内にn形領域を埋め込むよ
うな構造にしてアノード側からの正孔注入を抑制し、ソ
フトな逆回復電流波形を実現している。
【０００４】しかしながら、電力変換装置の駆動周波数
が更に増加すると、逆回復電流のピーク値を抑制するだ
けでは十分にソフトな波形が得られず、電流のピーク後
に流れる電流部分（テール電流部分）での電流変化を滑
らかにする必要性が生じている。テイル電流の変化を滑
らかにする方法としては、ダイオードの耐圧を確保する
領域（ｎベース領域）内にキャリアの蓄積領域を確保
し、これをテール電流源とすることが有効である。これ
により、テイル電流が流れる時間が長くなるので、電流
変化が緩やかになる。しかし、ｎベース内にキャリアの
蓄積領域を確保するためには、逆方向の印加電圧を抑制
してｎベース内に広がる空乏層領域を制限する必要があ
る。これは、ダイオードが有している実力耐圧を遥かに
下回る電圧範囲で利用することを意味し、必要以上の耐
圧を要求する原因となっていた。また、ｎベースを厚く
することは、順バイアス時の電圧降下（順方向電圧降
下）を増加させることから損失を増加させる欠点も持っ
ていた。
が更に増加すると、逆回復電流のピーク値を抑制するだ
けでは十分にソフトな波形が得られず、電流のピーク後
に流れる電流部分（テール電流部分）での電流変化を滑
らかにする必要性が生じている。テイル電流の変化を滑
らかにする方法としては、ダイオードの耐圧を確保する
領域（ｎベース領域）内にキャリアの蓄積領域を確保
し、これをテール電流源とすることが有効である。これ
により、テイル電流が流れる時間が長くなるので、電流
変化が緩やかになる。しかし、ｎベース内にキャリアの
蓄積領域を確保するためには、逆方向の印加電圧を抑制
してｎベース内に広がる空乏層領域を制限する必要があ
る。これは、ダイオードが有している実力耐圧を遥かに
下回る電圧範囲で利用することを意味し、必要以上の耐
圧を要求する原因となっていた。また、ｎベースを厚く
することは、順バイアス時の電圧降下（順方向電圧降
下）を増加させることから損失を増加させる欠点も持っ
ていた。
【０００５】
【発明が解決しようとする課題】以上のように、従来の
ダイオードでは、逆回復特性をソフトにする場合、必要
以上の素子耐圧が必要となるとともに損失が増加すると
いう問題があった。本発明は、このような問題を解決す
るものであって、必要以上の耐圧を要求されずしかも損
失が増加しない、ソフトリカバリーのダイオード及びソ
フトリカバリー化が可能なダイオードの駆動方法並びに
半導体回路を提供することを目的とする。
ダイオードでは、逆回復特性をソフトにする場合、必要
以上の素子耐圧が必要となるとともに損失が増加すると
いう問題があった。本発明は、このような問題を解決す
るものであって、必要以上の耐圧を要求されずしかも損
失が増加しない、ソフトリカバリーのダイオード及びソ
フトリカバリー化が可能なダイオードの駆動方法並びに
半導体回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記の目的は、以下に述
べるダイオード及びダイオードの駆動方法並びに半導体
回路によって達成できる。
べるダイオード及びダイオードの駆動方法並びに半導体
回路によって達成できる。
【０００７】本発明のダイオードでは、一対の主電極間
すなわちアノード・カソード間に逆方向電圧を印加する
とき、その電圧値が０から第１の逆方向電圧値まではわ
ずかなリーク電流が流れるだけで実質的に逆方向電流が
流れない。しかし、逆方向電圧の大きさが第１の逆方向
電圧値とそれよりも大きな第２の逆方向電圧値の間で
は、逆方向電流の大きさが逆方向電圧の増加とともに
（例えば図１または図３に示すように一次関数的に）増
大するような逆方向電流・電圧特性を示す。さらに、逆
方向電圧が第２の逆方向電圧値以上になると、降伏現象
を示し降伏電流が急激に流れだす。
すなわちアノード・カソード間に逆方向電圧を印加する
とき、その電圧値が０から第１の逆方向電圧値まではわ
ずかなリーク電流が流れるだけで実質的に逆方向電流が
流れない。しかし、逆方向電圧の大きさが第１の逆方向
電圧値とそれよりも大きな第２の逆方向電圧値の間で
は、逆方向電流の大きさが逆方向電圧の増加とともに
（例えば図１または図３に示すように一次関数的に）増
大するような逆方向電流・電圧特性を示す。さらに、逆
方向電圧が第２の逆方向電圧値以上になると、降伏現象
を示し降伏電流が急激に流れだす。
【０００８】上記の逆方向電流・電圧特性は、ダイオー
ド内に、主接合から空乏層が拡がったときに、主接合へ
向かって空乏層内にキャリアを注入するような接合構造
を設けることにより得られる。具体的には、例えば、空
乏層が拡がったときにパンチスルー電流が流れるような
接合構造を設ける。
ド内に、主接合から空乏層が拡がったときに、主接合へ
向かって空乏層内にキャリアを注入するような接合構造
を設けることにより得られる。具体的には、例えば、空
乏層が拡がったときにパンチスルー電流が流れるような
接合構造を設ける。
【０００９】さらに、具体的なダイオードの構成におい
ては、第１導電型の第１の半導体層と、第１の半導体層
に隣接しこれと主接合を形成する第２導電型の第２の半
導体層が設けられる。さらに、第１の半導体層に隣接す
る第２導電型の第３の半導体層、及び第１の半導体層と
第３の半導体層に隣接する第１導電型の第４の半導体層
が設けられる。第２の半導体層には第１の主電極がオー
ミック接触し、第１の半導体層及び第３の半導体層には
第２の主電極が電気的に接続される。そして、第１の半
導体層は、第４の半導体層を介して第２の主電極とオー
ミック接触する。ここで、第１の半導体層と第３の半導
体層との接合部は、第１の半導体層と前記第４の半導体
層の接合部よりも第１の主電極に近い位置に在る。
ては、第１導電型の第１の半導体層と、第１の半導体層
に隣接しこれと主接合を形成する第２導電型の第２の半
導体層が設けられる。さらに、第１の半導体層に隣接す
る第２導電型の第３の半導体層、及び第１の半導体層と
第３の半導体層に隣接する第１導電型の第４の半導体層
が設けられる。第２の半導体層には第１の主電極がオー
ミック接触し、第１の半導体層及び第３の半導体層には
第２の主電極が電気的に接続される。そして、第１の半
導体層は、第４の半導体層を介して第２の主電極とオー
ミック接触する。ここで、第１の半導体層と第３の半導
体層との接合部は、第１の半導体層と前記第４の半導体
層の接合部よりも第１の主電極に近い位置に在る。
【００１０】また、本発明のダイオードの駆動方法で
は、上記のような逆方向電流・電圧特性を有するダイオ
ードに第１の逆方向電圧値以上の大きさの逆方向電圧を
印加する。
は、上記のような逆方向電流・電圧特性を有するダイオ
ードに第１の逆方向電圧値以上の大きさの逆方向電圧を
印加する。
【００１１】さらに、本発明の半導体回路は、上記のよ
うな逆方向電流・電圧特性を有するダイオードを含み、
このダイオードに第１の逆方向電圧値以上の大きさの逆
方向電圧が印加されるものである。さらに、具体的に
は、本発明の半導体回路は、上述したような具体的な構
成を有するダイオードを含むものである。
うな逆方向電流・電圧特性を有するダイオードを含み、
このダイオードに第１の逆方向電圧値以上の大きさの逆
方向電圧が印加されるものである。さらに、具体的に
は、本発明の半導体回路は、上述したような具体的な構
成を有するダイオードを含むものである。
【００１２】
【作用】本発明のダイオードにおいては、印加される逆
方向電圧が第１の逆方向電圧値を越えると電圧の大きさ
に応じた逆方向電流が流れ、この電流がリカバリー電流
の源となる。このため、リカバリー電流の時間変化が緩
やかになる。すなわち、ソフトなリカバリー特性が得ら
れる。さらに逆方向電圧値が上昇し第２の逆方向電圧値
を越えると降伏電流が流れる。このとき、逆方向電圧が
第１の逆方向電圧値を越えてから流れだす逆方向電流が
降伏現象を促進させるので、第２の逆方向電圧値は半導
体層の不純物濃度等によって決まる従来の主接合の降伏
電圧よりも低くなる。このため、逆方向電圧値が第２の
逆方向電圧値を越えても、ダイオードのターミネーショ
ン領域における局所的なアバランシェ降伏による素子の
破壊が起こらない。従って、逆方向電圧が第２の逆方向
電圧値を越えたときに流れる降伏電流も、リカバリー電
流の源となり、ソフトリカバリー化に寄与する。なお、
本発明のダイオードは、逆方向電圧が第１の逆方向電圧
値以上となった場合に流れる電流によりソフトリカバリ
ー化を実現するものであり、ベース領域を厚くしてキャ
リアを蓄積する必要がない。従って、素子の損失は増大
しない。
方向電圧が第１の逆方向電圧値を越えると電圧の大きさ
に応じた逆方向電流が流れ、この電流がリカバリー電流
の源となる。このため、リカバリー電流の時間変化が緩
やかになる。すなわち、ソフトなリカバリー特性が得ら
れる。さらに逆方向電圧値が上昇し第２の逆方向電圧値
を越えると降伏電流が流れる。このとき、逆方向電圧が
第１の逆方向電圧値を越えてから流れだす逆方向電流が
降伏現象を促進させるので、第２の逆方向電圧値は半導
体層の不純物濃度等によって決まる従来の主接合の降伏
電圧よりも低くなる。このため、逆方向電圧値が第２の
逆方向電圧値を越えても、ダイオードのターミネーショ
ン領域における局所的なアバランシェ降伏による素子の
破壊が起こらない。従って、逆方向電圧が第２の逆方向
電圧値を越えたときに流れる降伏電流も、リカバリー電
流の源となり、ソフトリカバリー化に寄与する。なお、
本発明のダイオードは、逆方向電圧が第１の逆方向電圧
値以上となった場合に流れる電流によりソフトリカバリ
ー化を実現するものであり、ベース領域を厚くしてキャ
リアを蓄積する必要がない。従って、素子の損失は増大
しない。
【００１３】上述したパンチスルー電流が流れる接合構
造またはバルク内部で部分的アバランシェ電流を流す接
合構造においては、主接合の降伏電圧より低い電圧すな
わち第１の逆方向電圧値でこれらの電流が流れだすよう
に接合構造を調整する。その場合、流れだした電流が降
伏現象を促進させるので、降伏電流が流れだす第２の逆
方向電圧値は従来の主接合の降伏電圧よりも低くなる。
すなわち、これらの接合構造によれば、上記の電圧・電
流特性が得られる。
造またはバルク内部で部分的アバランシェ電流を流す接
合構造においては、主接合の降伏電圧より低い電圧すな
わち第１の逆方向電圧値でこれらの電流が流れだすよう
に接合構造を調整する。その場合、流れだした電流が降
伏現象を促進させるので、降伏電流が流れだす第２の逆
方向電圧値は従来の主接合の降伏電圧よりも低くなる。
すなわち、これらの接合構造によれば、上記の電圧・電
流特性が得られる。
【００１４】上述したさらに具体的なダイオードの構成
によれば、主接合から拡がる空乏層が第３の半導体層に
到達するとパンチスルー電流が流れだす。このパンチス
ルー電流が、リカバリー電流の源となるとともに、降伏
現象を促進する。従って、上記の電圧・電流特性が得ら
れ、リカバリー特性をソフト化できる。
によれば、主接合から拡がる空乏層が第３の半導体層に
到達するとパンチスルー電流が流れだす。このパンチス
ルー電流が、リカバリー電流の源となるとともに、降伏
現象を促進する。従って、上記の電圧・電流特性が得ら
れ、リカバリー特性をソフト化できる。
【００１５】また、本発明のダイオードの駆動方法は、
上記のような逆方向電流・電圧特性を有するダイオード
に第１の電圧値以上の大きさの逆方向電圧を印加するも
のであるから、上述したダイオードの動作より明らかな
ように、ダイオードのリカバリー特性がソフト化され
る。
上記のような逆方向電流・電圧特性を有するダイオード
に第１の電圧値以上の大きさの逆方向電圧を印加するも
のであるから、上述したダイオードの動作より明らかな
ように、ダイオードのリカバリー特性がソフト化され
る。
【００１６】また、本発明の半導体回路についても、本
発明のダイオードの駆動方法と同様に、ダイオードのリ
カバリー特性がソフト化される。
発明のダイオードの駆動方法と同様に、ダイオードのリ
カバリー特性がソフト化される。
【００１７】
【実施例】図１，図２，図３，図４，図５は本発明の実
施例を説明するための図である。図１は本発明を実施し
たダイオードの逆バイアス範囲、図２（ａ）は本発明の
一実施例であるダイオードの断面構造、図２（ｂ）は図
２（ａ）のダイオードの動作を説明するための素子断面
構造、図３は図２のダイオードの逆方向電流電圧特性の
計算例、図４は本発明を実施した回路、図５は図４の回
路における各部での電流波形と電圧波形を示す。図１に
おいて、ＶP は図２のダイオードで空乏層２８がｐ+ 導
電形の半導体層２５にパンチスルーする逆方向電圧、Ｖ
B は正孔電流２９によってダイオードの内部でアバラン
シェ降伏が発生する逆方向電圧を示す。図２（ａ）にお
いて、２は本発明の一実施例であるダイオード、２７は
ｎ-導電形の半導体層（第１の半導体層）、２２はｐ+
導電形の半導体層（第２の半導体層）、２３はｐ- 導電
形の半導体層、２４はｎ+ 導電形の半導体層（第４の半
導体層）、２５はｐ+ 導電形の半導体層（第３の半導体
層）、２１はアノード電極（第１の主電極）、２６はカ
ソード電極（第２の主電極）である。また、図２（ｂ）
において、２８は空乏層、２９はパンチスルー時の正孔
電流を示す。図４において、Ｅ１は直流電圧源、ＬL と
ＬS は配線等によるインダクタンス、ＬM はモーターな
どが有する負荷のインダクタンス、ＲS は抵抗、ＣS は
コンデンサ、ＩＧＢＴ（絶縁ゲートバイポーラトランジ
スタの略称）は一例として示したスイッチング素子、Ｄ
F とＤS は図２に示す構造のダイオードである。図５に
おける電流及び電圧の記号は図４中と合致している。
施例を説明するための図である。図１は本発明を実施し
たダイオードの逆バイアス範囲、図２（ａ）は本発明の
一実施例であるダイオードの断面構造、図２（ｂ）は図
２（ａ）のダイオードの動作を説明するための素子断面
構造、図３は図２のダイオードの逆方向電流電圧特性の
計算例、図４は本発明を実施した回路、図５は図４の回
路における各部での電流波形と電圧波形を示す。図１に
おいて、ＶP は図２のダイオードで空乏層２８がｐ+ 導
電形の半導体層２５にパンチスルーする逆方向電圧、Ｖ
B は正孔電流２９によってダイオードの内部でアバラン
シェ降伏が発生する逆方向電圧を示す。図２（ａ）にお
いて、２は本発明の一実施例であるダイオード、２７は
ｎ-導電形の半導体層（第１の半導体層）、２２はｐ+
導電形の半導体層（第２の半導体層）、２３はｐ- 導電
形の半導体層、２４はｎ+ 導電形の半導体層（第４の半
導体層）、２５はｐ+ 導電形の半導体層（第３の半導体
層）、２１はアノード電極（第１の主電極）、２６はカ
ソード電極（第２の主電極）である。また、図２（ｂ）
において、２８は空乏層、２９はパンチスルー時の正孔
電流を示す。図４において、Ｅ１は直流電圧源、ＬL と
ＬS は配線等によるインダクタンス、ＬM はモーターな
どが有する負荷のインダクタンス、ＲS は抵抗、ＣS は
コンデンサ、ＩＧＢＴ（絶縁ゲートバイポーラトランジ
スタの略称）は一例として示したスイッチング素子、Ｄ
F とＤS は図２に示す構造のダイオードである。図５に
おける電流及び電圧の記号は図４中と合致している。
【００１８】本実施例においては後述するようにダイオ
ードが図１に示したような特性を有するためにソフトな
逆回復特性が得られる。そこで本発明の実施例を説明す
るに当たって、まず初めに、図２に示した構造のダイオ
ードが図１の逆方向電圧電流特性を有することを説明す
る。
ードが図１に示したような特性を有するためにソフトな
逆回復特性が得られる。そこで本発明の実施例を説明す
るに当たって、まず初めに、図２に示した構造のダイオ
ードが図１の逆方向電圧電流特性を有することを説明す
る。
【００１９】図２のダイオードに逆方向電圧（アノード
電極２１側に負、カソード電極２６側に正電圧を印加す
る状態）を印加するとｎ- 導電形の半導体層２７とｐ+
導電形の半導体層２２の接合Ｊ1 から空乏層２８が広が
る。図２ではｎ- 形導電形の半導体層２７の不純物濃度
がｐ+ 形導電形の半導体層２２のそれに比べ十分に小さ
い場合を想定しているので、空乏層２８はｎ- 導電形の
半導体層２７に広がる。空乏層２８の幅は逆方向電圧に
応じて増加するので、十分に大きな逆方向電圧が加わる
と空乏層２８はｎ- 導電形の半導体層２７とｐ+ 導電形
の半導体層２５が作る接合Ｊ２へ到達する。Ｊ２へ空乏
層２８が到達すると、カソード電極２６はアノード電極
２１に対し正の電圧が印加されているので、ｐ+ 形導電
形の半導体層２５より正孔電流２９が空乏層２８内に流
れ出す。この時の逆方向の電圧が図１のＶP である。さ
らに逆方向電圧が増加すると空乏層２８内の電界の高ま
りとともに流れ出す正孔電流２９の量が増加し、逆方向
電流が次第に上昇する。正孔電流２９は空乏層２８内で
最も電界の大きいＪ１接合付近で電子と正孔を発生させ
るため、正孔電流２９の量がある値に到達すると、発生
した電子と正孔がさらに空乏層内で電子と正孔を発生さ
せ電子と正孔が急に増大する、いわゆるアバランシェ降
伏現象が発生する。このアバランシェ降伏現象の発生す
る逆方向電圧がＶB である。これに対し、ｐ+ 導電形の
半導体層２５のないいわゆるパンチスルー電流の流れな
い構造のダイオードの場合、空乏層内で熱励起によって
発生する電子と正孔だけが接合Ｊ１付近でのアバランシ
ェ降伏の引き金になるため、アバランシェ降伏を引き起
こす最初の電子と正孔の数は本実施例のダイオードに比
べ桁違いに少なく、アバランシェ降伏が発生するために
はより大きな電界が必要となる。このため、アバランシ
ェ降伏を起こす逆方向電圧は、ｐ+ 導電形の半導体層２
５を有する図２に示した構造のダイオードよりも大きく
なる。
電極２１側に負、カソード電極２６側に正電圧を印加す
る状態）を印加するとｎ- 導電形の半導体層２７とｐ+
導電形の半導体層２２の接合Ｊ1 から空乏層２８が広が
る。図２ではｎ- 形導電形の半導体層２７の不純物濃度
がｐ+ 形導電形の半導体層２２のそれに比べ十分に小さ
い場合を想定しているので、空乏層２８はｎ- 導電形の
半導体層２７に広がる。空乏層２８の幅は逆方向電圧に
応じて増加するので、十分に大きな逆方向電圧が加わる
と空乏層２８はｎ- 導電形の半導体層２７とｐ+ 導電形
の半導体層２５が作る接合Ｊ２へ到達する。Ｊ２へ空乏
層２８が到達すると、カソード電極２６はアノード電極
２１に対し正の電圧が印加されているので、ｐ+ 形導電
形の半導体層２５より正孔電流２９が空乏層２８内に流
れ出す。この時の逆方向の電圧が図１のＶP である。さ
らに逆方向電圧が増加すると空乏層２８内の電界の高ま
りとともに流れ出す正孔電流２９の量が増加し、逆方向
電流が次第に上昇する。正孔電流２９は空乏層２８内で
最も電界の大きいＪ１接合付近で電子と正孔を発生させ
るため、正孔電流２９の量がある値に到達すると、発生
した電子と正孔がさらに空乏層内で電子と正孔を発生さ
せ電子と正孔が急に増大する、いわゆるアバランシェ降
伏現象が発生する。このアバランシェ降伏現象の発生す
る逆方向電圧がＶB である。これに対し、ｐ+ 導電形の
半導体層２５のないいわゆるパンチスルー電流の流れな
い構造のダイオードの場合、空乏層内で熱励起によって
発生する電子と正孔だけが接合Ｊ１付近でのアバランシ
ェ降伏の引き金になるため、アバランシェ降伏を引き起
こす最初の電子と正孔の数は本実施例のダイオードに比
べ桁違いに少なく、アバランシェ降伏が発生するために
はより大きな電界が必要となる。このため、アバランシ
ェ降伏を起こす逆方向電圧は、ｐ+ 導電形の半導体層２
５を有する図２に示した構造のダイオードよりも大きく
なる。
【００２０】本実施例のダイオードでは、パンチスルー
によって逆方向電流が流れ出す逆方向電圧以上の電圧を
印加して駆動することにより、ソフトな逆方向回復特性
が得られる。
によって逆方向電流が流れ出す逆方向電圧以上の電圧を
印加して駆動することにより、ソフトな逆方向回復特性
が得られる。
【００２１】ここで、パンチスルー電流が流れ出す逆方
向電圧ＶP が、パンチスルー電流が流れない場合のＪ１
接合のアバランシェ降伏電圧ＶBO以下であることが必要
である。なぜなら、ＶP＞ＶBO ではパンチスルー電流が
流れる前にアンバランシェ降伏が起きるからである。次
に、パンチスルー電圧ＶP がアバランシェ降伏電圧ＶBO
よりも小さくなる条件について説明する。
向電圧ＶP が、パンチスルー電流が流れない場合のＪ１
接合のアバランシェ降伏電圧ＶBO以下であることが必要
である。なぜなら、ＶP＞ＶBO ではパンチスルー電流が
流れる前にアンバランシェ降伏が起きるからである。次
に、パンチスルー電圧ＶP がアバランシェ降伏電圧ＶBO
よりも小さくなる条件について説明する。
【００２２】空乏層内で電界が最大になるのはＪ１接合
の接合点であることから、アバランシェ降伏電圧ＶBOは
この点での電界εにより決定される。Ｊ１接合の接合点
での電界εは ε＝ｑ・Ｑ／εｓ …（１） で求められる。ここで、ｑは電子の電荷量、ＱはＪ１接
合を中心に二方向に広がる空乏層のうち、一方の空乏層
内に存在する単位面積当たりの不純物量、εｓは半導体
材料の誘電率である。例えばダイオードが図２のような
構造であった場合、ｎ- 導電形の半導体層２７の不純物
量（単位面積当たり）をＱP とすれば、空乏層がｐ+ 導
電形の半導体層２５に到達する（パンチスルー点）時点
での、Ｊ１接合での電界εP は εP＝ｑ・（ＱP）／εｓ …（２） となる。パンチスルー電流が流れない構造のダイオード
では、Ｊ１接合付近での電界がアバランシェ降伏を引き
起こす電界εｍに達したときにアバランシェ降伏が発生
する。したがって、図１に示した逆方向電流電圧特性
（アバランシェ降伏電圧以下でパンチスルー電流が流れ
る）は、（２）式で示されるパンチスルー時のＪ１接合
での電界εP が電界εｍより小さいときに得られ、 εP＝ｑ・（ＱP）／εｓ≦εｍ …（３） ゆえに、パンチスルー電圧ＶP がアバランシェ降伏電圧
ＶBOより小さくなるためには、Ｊ１接合とＪ２接合間の
ｎ- 導電形の半導体層２７の不純物量ＱP が ＱP≦（εｍ)・(εｓ）／ｑ …（４） であればよい。シリコンを一例としてＱPの値を求める
と、εｍ＝３×１０5（Ｖ／cm）、εｓ＝１.０５４×１
０-12（Ｆ／cm）、ｑ＝１.６０２×１０-19（Ｃ）であ
ることから、 ＱP≦１.９７４×１０12（cm-2） …（５） を満足すればよい。
の接合点であることから、アバランシェ降伏電圧ＶBOは
この点での電界εにより決定される。Ｊ１接合の接合点
での電界εは ε＝ｑ・Ｑ／εｓ …（１） で求められる。ここで、ｑは電子の電荷量、ＱはＪ１接
合を中心に二方向に広がる空乏層のうち、一方の空乏層
内に存在する単位面積当たりの不純物量、εｓは半導体
材料の誘電率である。例えばダイオードが図２のような
構造であった場合、ｎ- 導電形の半導体層２７の不純物
量（単位面積当たり）をＱP とすれば、空乏層がｐ+ 導
電形の半導体層２５に到達する（パンチスルー点）時点
での、Ｊ１接合での電界εP は εP＝ｑ・（ＱP）／εｓ …（２） となる。パンチスルー電流が流れない構造のダイオード
では、Ｊ１接合付近での電界がアバランシェ降伏を引き
起こす電界εｍに達したときにアバランシェ降伏が発生
する。したがって、図１に示した逆方向電流電圧特性
（アバランシェ降伏電圧以下でパンチスルー電流が流れ
る）は、（２）式で示されるパンチスルー時のＪ１接合
での電界εP が電界εｍより小さいときに得られ、 εP＝ｑ・（ＱP）／εｓ≦εｍ …（３） ゆえに、パンチスルー電圧ＶP がアバランシェ降伏電圧
ＶBOより小さくなるためには、Ｊ１接合とＪ２接合間の
ｎ- 導電形の半導体層２７の不純物量ＱP が ＱP≦（εｍ)・(εｓ）／ｑ …（４） であればよい。シリコンを一例としてＱPの値を求める
と、εｍ＝３×１０5（Ｖ／cm）、εｓ＝１.０５４×１
０-12（Ｆ／cm）、ｑ＝１.６０２×１０-19（Ｃ）であ
ることから、 ＱP≦１.９７４×１０12（cm-2） …（５） を満足すればよい。
【００２３】図３は、（５）式の条件を満たす図２のダ
イオードについて、計算により求めた逆方向電流電圧特
性の一例であり、逆方向電流が流れない範囲（ＶB ＝０
〜２３００Ｖ）と逆方向電流が緩やかに増加する領域
（ＶB ＝２３００〜３３００Ｖ）と逆方向電流が急激に
増加する領域（ＶB ≒３３００Ｖ）が得られている。Ｊ
１接合とＪ２接合の距離は４００μｍ、ｎ- 導電形の半
導体層２７の不純物密度は１.９×１０13cm-3、ｐ+導電
形の半導体層２５とｎ+ 導電形の半導体層２４の面積比
は１：２である。このような条件のダイオードの場合、
Ｊ１接合とＪ２接合間のｎ- 導電形の半導体層の不純物
量ＱP は ＱP ＝１.９×１０13×４００×１０-4＝７.６×１０11（cm-2） …（６） となり（５）式を満足している。
イオードについて、計算により求めた逆方向電流電圧特
性の一例であり、逆方向電流が流れない範囲（ＶB ＝０
〜２３００Ｖ）と逆方向電流が緩やかに増加する領域
（ＶB ＝２３００〜３３００Ｖ）と逆方向電流が急激に
増加する領域（ＶB ≒３３００Ｖ）が得られている。Ｊ
１接合とＪ２接合の距離は４００μｍ、ｎ- 導電形の半
導体層２７の不純物密度は１.９×１０13cm-3、ｐ+導電
形の半導体層２５とｎ+ 導電形の半導体層２４の面積比
は１：２である。このような条件のダイオードの場合、
Ｊ１接合とＪ２接合間のｎ- 導電形の半導体層の不純物
量ＱP は ＱP ＝１.９×１０13×４００×１０-4＝７.６×１０11（cm-2） …（６） となり（５）式を満足している。
【００２４】次に、図４の回路および図５の電流及び電
圧波形をもとに、本発明を更に詳しく説明する。ここで
は、スナバ回路内のダイオードの動作を説明する。スイ
ッチング素子ＩＧＢＴのゲート電圧ＶG を図５に示すご
とくｔ1 からｔ2 にかけて０Ｖに移行させると、ＩＧＢ
Ｔを流れていた電流ＩT が低下する。しかし、外部の負
荷であるインダクタンスＬM （モーターなど）を流れて
いた負荷電流は、急激に減少することはできず、電流Ｉ
DSとしてインダクタンスＬS およびダイオードＤS に迂
回して流れ、コンデンサＣS を充電することになる。Ｉ
T が０になる時刻ｔ2 で当初ＩＧＢＴを流れていた電流
ＩM は総てＩDSへ移行するため、時刻ｔ2 でＩDSの電流
値はＩM になる。その一方で電流ＩDSはコンデンサＣS
を充電するので、スイッチング素子の端子間電圧ＶIGは
次第に増加する。
圧波形をもとに、本発明を更に詳しく説明する。ここで
は、スナバ回路内のダイオードの動作を説明する。スイ
ッチング素子ＩＧＢＴのゲート電圧ＶG を図５に示すご
とくｔ1 からｔ2 にかけて０Ｖに移行させると、ＩＧＢ
Ｔを流れていた電流ＩT が低下する。しかし、外部の負
荷であるインダクタンスＬM （モーターなど）を流れて
いた負荷電流は、急激に減少することはできず、電流Ｉ
DSとしてインダクタンスＬS およびダイオードＤS に迂
回して流れ、コンデンサＣS を充電することになる。Ｉ
T が０になる時刻ｔ2 で当初ＩＧＢＴを流れていた電流
ＩM は総てＩDSへ移行するため、時刻ｔ2 でＩDSの電流
値はＩM になる。その一方で電流ＩDSはコンデンサＣS
を充電するので、スイッチング素子の端子間電圧ＶIGは
次第に増加する。
【００２５】端子間電圧ＶIGが電源電圧Ｅ１まで上昇す
る時刻ｔ3 になると、インダクタンス負荷ＬM と並列に
接続されているダイオードＤF がオンするため、スナバ
ダイオードを流れていた電流ＩDSは減少しはじめるが、
スナバ回路の配線が有するインダクタンスＬS のために
急激に減少することができず、減少しながらしばらく流
れ続ける。そのため、コンデンサＣS の端子間電圧は電
源電圧Ｅ１より大きくなり、ＩＧＢＴの端子間電圧ＶIG
も電源電圧Ｅ１より大きくなる。
る時刻ｔ3 になると、インダクタンス負荷ＬM と並列に
接続されているダイオードＤF がオンするため、スナバ
ダイオードを流れていた電流ＩDSは減少しはじめるが、
スナバ回路の配線が有するインダクタンスＬS のために
急激に減少することができず、減少しながらしばらく流
れ続ける。そのため、コンデンサＣS の端子間電圧は電
源電圧Ｅ１より大きくなり、ＩＧＢＴの端子間電圧ＶIG
も電源電圧Ｅ１より大きくなる。
【００２６】電流ＩDSが０になる時刻ｔ4 を過ぎるとコ
ンデンサＣS の電圧の方が電源電圧よりも高いために、
コンデンサＣS から電源側に向かう電流が流れ、ダイオ
ードＤS には逆方向電圧が印加される。ダイオードの内
部にはオン状態の時にキャリアが蓄積されており、この
キャリアが逆方向電流として吐き出され、逆方向電流が
増加しながら流れる。時刻ｔ5 になると、ダイオード内
のキャリアが減少するため、図２（ａ）で示した接合Ｊ
１から空乏層が形成され、ダイオードの逆方向電流は一
転して急激に減少し始める。このときこの減少が急激で
あればあるほど、インダクタンスＬS とＬL のためにダ
イオードＤS のアノード電極Ａの電位が大きく引き下げ
られることになる。つまり、ダイオードＤS の端子間電
圧ＶDSは大きく負の方向に振れる。端子間電圧ＶDSの負
の方向への増加はダイオードＤSを流れる逆方向電流を
増加させる働きをするため、ダイオードの逆方向電流が
増加する。逆方向電流が増加するとインダクタンスＬS
とＬL により逆方向電圧が減少するので逆方向電流は減
少する。逆方向電流が減少するとＬS とＬL により、逆
方向電圧が増加する。このように、インダクタンス
ＬS ，ＬL とコンデンサによる共振現象が発生する。こ
れは、電磁ノイズの発生源になるだけでなく、回路の誤
動作の原因になる。図５ではこの共振現象を点線で示し
ている。
ンデンサＣS の電圧の方が電源電圧よりも高いために、
コンデンサＣS から電源側に向かう電流が流れ、ダイオ
ードＤS には逆方向電圧が印加される。ダイオードの内
部にはオン状態の時にキャリアが蓄積されており、この
キャリアが逆方向電流として吐き出され、逆方向電流が
増加しながら流れる。時刻ｔ5 になると、ダイオード内
のキャリアが減少するため、図２（ａ）で示した接合Ｊ
１から空乏層が形成され、ダイオードの逆方向電流は一
転して急激に減少し始める。このときこの減少が急激で
あればあるほど、インダクタンスＬS とＬL のためにダ
イオードＤS のアノード電極Ａの電位が大きく引き下げ
られることになる。つまり、ダイオードＤS の端子間電
圧ＶDSは大きく負の方向に振れる。端子間電圧ＶDSの負
の方向への増加はダイオードＤSを流れる逆方向電流を
増加させる働きをするため、ダイオードの逆方向電流が
増加する。逆方向電流が増加するとインダクタンスＬS
とＬL により逆方向電圧が減少するので逆方向電流は減
少する。逆方向電流が減少するとＬS とＬL により、逆
方向電圧が増加する。このように、インダクタンス
ＬS ，ＬL とコンデンサによる共振現象が発生する。こ
れは、電磁ノイズの発生源になるだけでなく、回路の誤
動作の原因になる。図５ではこの共振現象を点線で示し
ている。
【００２７】図４に示す本発明を実施した回路は、以上
のような共振現象を抑制するためのものであって、図４
のＤS に図２の構造のダイオードを使用し、かつパンチ
スルー電圧ＶP 以上の逆方向電圧を印加して駆動する。
この場合、逆方向電圧ＶDSがＶP に達した時点でＤS に
はパンチスルー電流が逆回復電流として流れ、逆回復電
流の急激な減少が抑制される。このため、ダイオードの
端子間電圧ＶDSの負の方向への急激な増大が発生せず、
インダクタンスＬS ，ＬL とコンデンサによる共振現象
は発生せず、ノイズの無い逆方向回復特性が実現でき
る。
のような共振現象を抑制するためのものであって、図４
のＤS に図２の構造のダイオードを使用し、かつパンチ
スルー電圧ＶP 以上の逆方向電圧を印加して駆動する。
この場合、逆方向電圧ＶDSがＶP に達した時点でＤS に
はパンチスルー電流が逆回復電流として流れ、逆回復電
流の急激な減少が抑制される。このため、ダイオードの
端子間電圧ＶDSの負の方向への急激な増大が発生せず、
インダクタンスＬS ，ＬL とコンデンサによる共振現象
は発生せず、ノイズの無い逆方向回復特性が実現でき
る。
【００２８】また、本実施例では、上記の実施例から明
らかなようにパンチスルー電流を利用することから、低
不純物濃度層を厚くして逆回復電流を流すためのキャリ
ア蓄積領域を設ける必要はなく、順方向電流が流れると
きの損失は増加しない。
らかなようにパンチスルー電流を利用することから、低
不純物濃度層を厚くして逆回復電流を流すためのキャリ
ア蓄積領域を設ける必要はなく、順方向電流が流れると
きの損失は増加しない。
【００２９】尚、ここではスナバダイオードＤS を一例
として説明したが、本発明はフライホイールダイオード
ＤF に適用しても同様の効果を発揮することは明らかで
ある。この場合、スイッチング素子ＩＧＢＴがオン状態
に移行するときに、インダクタンスＬL とフライフォイ
ールダイオードＤF との共振現象を抑制する効果を発揮
する。
として説明したが、本発明はフライホイールダイオード
ＤF に適用しても同様の効果を発揮することは明らかで
ある。この場合、スイッチング素子ＩＧＢＴがオン状態
に移行するときに、インダクタンスＬL とフライフォイ
ールダイオードＤF との共振現象を抑制する効果を発揮
する。
【００３０】図６は本発明の他の実施例である。本ダイ
オードは、図２に示した接合構造を、複数個併設した構
造となっている。本ダイオードは、カソード電極２６側
のｐ+ 導電形の半導体層２５がｎ+ 導電形の半導体層２
４よりｎ- 導電形の半導体層の内部に深く形成されてい
る点が特徴であり、空乏層がｐ+ 導電形の半導体層２５
に到達するパンチスルー電圧ＶP 以後の逆方向電流が後
述する図７の構造のダイオードより大きく流れ、よりソ
フトな逆回復特性を示す。
オードは、図２に示した接合構造を、複数個併設した構
造となっている。本ダイオードは、カソード電極２６側
のｐ+ 導電形の半導体層２５がｎ+ 導電形の半導体層２
４よりｎ- 導電形の半導体層の内部に深く形成されてい
る点が特徴であり、空乏層がｐ+ 導電形の半導体層２５
に到達するパンチスルー電圧ＶP 以後の逆方向電流が後
述する図７の構造のダイオードより大きく流れ、よりソ
フトな逆回復特性を示す。
【００３１】本実施例では、アノード側には、ｎ- 導電
形の半導体層２７よりも高不純物濃度のｐ+ 導電形の半
導体層２２とそれよりも低濃度のｐ- 導電形の半導体層
２３（第５の半導体層）が交互にしかも各々ストライプ
状に設けられている。アノード電極２１は、ｐ+ 導電形
の半導体層２２とはオーミック接触し、ｐ- 導電形の半
導体層２３とはショットキーバリアを形成する。定常オ
ン状態において、ショットキーバリアに対向する素子内
部ではキャリア濃度が低減される。これにより、リカバ
リー時の逆回復電荷が低減されるので、ダイオードスイ
ッチング動作が高速化される。さらに、電圧阻止状態に
おいては、ｎ- 導電形の半導体層２７とｐ+ 導電形の半
導体層２２とのｐｎ接合から拡がる空乏層が、ｐ- 導電
形の半導体層２３直下のｎ- 導電形の半導体層２７にお
いてピンチする。これにより、ショットキーバリア部で
の電界強度が低減されるのでリーク電流が減少される。
他方、カソード側では、ｎ- 導電形の半導体層２７より
も高不純物濃度のｎ+ 導電形の半導体層２４およびｐ+
導電形の半導体層２５が交互に、かつアノード側のｐ+
およびｐ- 導電形の半導体層と平行なストライプ状に設
けられている。さらに、ｐ+ 導電形の半導体層２５はｐ
- 導電形の半導体層２３の直下に位置しているので、両
半導体層は最短距離に配置されている。このため、定常
オン状態におけるオン電圧が低くなる。
形の半導体層２７よりも高不純物濃度のｐ+ 導電形の半
導体層２２とそれよりも低濃度のｐ- 導電形の半導体層
２３（第５の半導体層）が交互にしかも各々ストライプ
状に設けられている。アノード電極２１は、ｐ+ 導電形
の半導体層２２とはオーミック接触し、ｐ- 導電形の半
導体層２３とはショットキーバリアを形成する。定常オ
ン状態において、ショットキーバリアに対向する素子内
部ではキャリア濃度が低減される。これにより、リカバ
リー時の逆回復電荷が低減されるので、ダイオードスイ
ッチング動作が高速化される。さらに、電圧阻止状態に
おいては、ｎ- 導電形の半導体層２７とｐ+ 導電形の半
導体層２２とのｐｎ接合から拡がる空乏層が、ｐ- 導電
形の半導体層２３直下のｎ- 導電形の半導体層２７にお
いてピンチする。これにより、ショットキーバリア部で
の電界強度が低減されるのでリーク電流が減少される。
他方、カソード側では、ｎ- 導電形の半導体層２７より
も高不純物濃度のｎ+ 導電形の半導体層２４およびｐ+
導電形の半導体層２５が交互に、かつアノード側のｐ+
およびｐ- 導電形の半導体層と平行なストライプ状に設
けられている。さらに、ｐ+ 導電形の半導体層２５はｐ
- 導電形の半導体層２３の直下に位置しているので、両
半導体層は最短距離に配置されている。このため、定常
オン状態におけるオン電圧が低くなる。
【００３２】図７はカソード電極２６側に形成されるｐ
+ 導電形の半導体層２５よりｎ+ 導電形の半導体層２４
が深い構造のダイオードである。一般に、ｐ+ 導電形の
半導体はｎ+ 導電形の半導体より高濃度に不純物を導入
することが難しく、ｐ+ 導電形の半導体層２５がｎ+ 導
電形の半導体層２４より浅い本構造の方が製作しやす
い。図７の構造のダイオードであっても図４に示した回
路における駆動方法によってソフトな逆回復特性が得ら
れる。
+ 導電形の半導体層２５よりｎ+ 導電形の半導体層２４
が深い構造のダイオードである。一般に、ｐ+ 導電形の
半導体はｎ+ 導電形の半導体より高濃度に不純物を導入
することが難しく、ｐ+ 導電形の半導体層２５がｎ+ 導
電形の半導体層２４より浅い本構造の方が製作しやす
い。図７の構造のダイオードであっても図４に示した回
路における駆動方法によってソフトな逆回復特性が得ら
れる。
【００３３】図８は、本発明の他の実施例であるダイオ
ードの構造を示す。図６，図７のダイオードでは、カソ
ード電極２６側のｐ+ 導電形の半導体層２５を形成する
ための製造工程が必要となる。図８の構造のダイオード
は、ｐ+ 導電形の半導体層２５を形成するための工程を
省略できる特長を有する。この点を具体的に説明すると
次のようになる。ダイオードのアノード電極２１やカソ
ード電極２６はアルミニウムあるいはアルミニウムとシ
リコンの化合物などで形成される。電極を形成後、半導
体領域との電気的な接触性を良好にするため４００〜５
００℃で熱処理をする。このとき電極中のアルミニウム
が半導体領域に拡散し、半導体領域の表面にアルミニウ
ムを含む層が形成される。アルミニウムはシリコンにお
いてはｐ導電形の不純物であることから、アルミニウム
が拡散した領域はｐ導電形の半導体領域となる。このた
め、ｐ+ 導電形の半導体層を形成するための工程を追加
しなくてもｐ導電形の半導体層２５を作成することがで
きる。この場合、アルミニウムの拡散によって形成され
るｐ導電形の半導体領域は通常２００ｎｍ前後である。
本実施例のダイオードも、前実施例のダイオードと同様
にソフトな逆回復特性を示す。
ードの構造を示す。図６，図７のダイオードでは、カソ
ード電極２６側のｐ+ 導電形の半導体層２５を形成する
ための製造工程が必要となる。図８の構造のダイオード
は、ｐ+ 導電形の半導体層２５を形成するための工程を
省略できる特長を有する。この点を具体的に説明すると
次のようになる。ダイオードのアノード電極２１やカソ
ード電極２６はアルミニウムあるいはアルミニウムとシ
リコンの化合物などで形成される。電極を形成後、半導
体領域との電気的な接触性を良好にするため４００〜５
００℃で熱処理をする。このとき電極中のアルミニウム
が半導体領域に拡散し、半導体領域の表面にアルミニウ
ムを含む層が形成される。アルミニウムはシリコンにお
いてはｐ導電形の不純物であることから、アルミニウム
が拡散した領域はｐ導電形の半導体領域となる。このた
め、ｐ+ 導電形の半導体層を形成するための工程を追加
しなくてもｐ導電形の半導体層２５を作成することがで
きる。この場合、アルミニウムの拡散によって形成され
るｐ導電形の半導体領域は通常２００ｎｍ前後である。
本実施例のダイオードも、前実施例のダイオードと同様
にソフトな逆回復特性を示す。
【００３４】また、図９のように、ｎ- 導電形の半導体
層２７のカソード電極２６側にｎ導電形の半導体層９１
を設けた実施例でも、接合Ｊ１と接合Ｊ２間の不純物総
量が式（５）の条件を満たせば前実施例と同様にソフト
な逆回復特性を示す。
層２７のカソード電極２６側にｎ導電形の半導体層９１
を設けた実施例でも、接合Ｊ１と接合Ｊ２間の不純物総
量が式（５）の条件を満たせば前実施例と同様にソフト
な逆回復特性を示す。
【００３５】前図６〜図８に示した実施例では、パンチ
スルー電圧（図１におけるＶP ）は主としてｎ- 導電形
の半導体層２７の厚みで調整するので、オン電圧の変動
が伴う。これに対し、本実施例では、ｎ- 導電形の半導
体層よりも高不純物濃度のｎ導電形の半導体層９１の不
純物濃度又は厚みで調整できる。本実施例では、同じＶ
P の調整に対し、ｎ導電形の半導体層の厚みの増減はｎ
- 導電形の半導体層に比べ小さくなるので、オン電圧の
変動は小さくなる。従って、オン電圧とソフトリカバリ
ー特性の協調をとりやすい。
スルー電圧（図１におけるＶP ）は主としてｎ- 導電形
の半導体層２７の厚みで調整するので、オン電圧の変動
が伴う。これに対し、本実施例では、ｎ- 導電形の半導
体層よりも高不純物濃度のｎ導電形の半導体層９１の不
純物濃度又は厚みで調整できる。本実施例では、同じＶ
P の調整に対し、ｎ導電形の半導体層の厚みの増減はｎ
- 導電形の半導体層に比べ小さくなるので、オン電圧の
変動は小さくなる。従って、オン電圧とソフトリカバリ
ー特性の協調をとりやすい。
【００３６】以上の実施例で説明したダイオードは、ア
ノード電極２１側においてｐ+ 導電形の半導体２２とｐ
- 導電形の半導体層２３を有する構造をしていた。しか
し、図４に示した回路の駆動方法の効果を得るために
は、アノード電極２１側の構造は必ずしもこのような構
造である必要はなく、たとえば図１０のような全面ｐ+
導電形の半導体領域８１であってもよい。また、たとえ
ばアノード電極側は、特開昭55−148469号公報や特開平
4−312981 号公報のような従来構造であってもよい。さ
らに、カソード電極側においては、ｎ+ 導電形の半導体
層２４とｐ+ 導電形の半導体層２５によってｎ- 導電形
の半導体層２７の全面が覆われた構造ではなく、ｎ- 導
電形の半導体層２７の一部がカソード電極２６に接触し
ていてもよい。さらに、前記構造でｎ+ 導電形の半導体
層２４がなくてもよい。本発明を実施した駆動方法によ
りソフトな逆回復特性を得る上で重要なことは、ダイオ
ードがアバランシェ降伏する電圧以下で空乏層によりパ
ンチスルー現象が発生し、パンチスルー電流が流れ出す
構造のダイオードであることである。
ノード電極２１側においてｐ+ 導電形の半導体２２とｐ
- 導電形の半導体層２３を有する構造をしていた。しか
し、図４に示した回路の駆動方法の効果を得るために
は、アノード電極２１側の構造は必ずしもこのような構
造である必要はなく、たとえば図１０のような全面ｐ+
導電形の半導体領域８１であってもよい。また、たとえ
ばアノード電極側は、特開昭55−148469号公報や特開平
4−312981 号公報のような従来構造であってもよい。さ
らに、カソード電極側においては、ｎ+ 導電形の半導体
層２４とｐ+ 導電形の半導体層２５によってｎ- 導電形
の半導体層２７の全面が覆われた構造ではなく、ｎ- 導
電形の半導体層２７の一部がカソード電極２６に接触し
ていてもよい。さらに、前記構造でｎ+ 導電形の半導体
層２４がなくてもよい。本発明を実施した駆動方法によ
りソフトな逆回復特性を得る上で重要なことは、ダイオ
ードがアバランシェ降伏する電圧以下で空乏層によりパ
ンチスルー現象が発生し、パンチスルー電流が流れ出す
構造のダイオードであることである。
【００３７】図１１は、本発明の別の実施例であるダイ
オードのカソード電極２６側のｐ+導電形の半導体層２
５とｎ+ 導電形の半導体層２４の配置パターンをしめ
す。図１１（ａ）は、ｐ+ 導電形の半導体層２５とｎ+
導電形の半導体層２４がストライプ状に配置された構
造、図１１（ｂ）は、ｐ+ 導電形の半導体領域２５がｎ
+導電形の半導体層２４を囲むように配置した構造、図
１１（ｃ）はｎ+ 導電形の半導体層２４がｐ+ 導電形の
半導体層２５を囲むように配置した構造である。このよ
うに、本発明の実施したダイオードの構造は、ｐ+ 導電
形の半導体層２５がｎ+ 導電形の半導体層２４の相対的
な配置に依存することはなく、ｐ+ 導電形の半導体層２
５とｎ+ 導電形の半導体層２４がｎ- 導電形の半導体層
２７とカソード電極に接するように配置されたいかなる
構造でもよい。ｐ+ 導電形の半導体層２５とｎ+ 導電形
の半導体層２４の面積比率により、パンチスルー電圧Ｖ
P 後の電流の増加する割合（傾き）を変えることがで
き、応用上の目的によって最良の面積比率に設定するこ
とができる。
オードのカソード電極２６側のｐ+導電形の半導体層２
５とｎ+ 導電形の半導体層２４の配置パターンをしめ
す。図１１（ａ）は、ｐ+ 導電形の半導体層２５とｎ+
導電形の半導体層２４がストライプ状に配置された構
造、図１１（ｂ）は、ｐ+ 導電形の半導体領域２５がｎ
+導電形の半導体層２４を囲むように配置した構造、図
１１（ｃ）はｎ+ 導電形の半導体層２４がｐ+ 導電形の
半導体層２５を囲むように配置した構造である。このよ
うに、本発明の実施したダイオードの構造は、ｐ+ 導電
形の半導体層２５がｎ+ 導電形の半導体層２４の相対的
な配置に依存することはなく、ｐ+ 導電形の半導体層２
５とｎ+ 導電形の半導体層２４がｎ- 導電形の半導体層
２７とカソード電極に接するように配置されたいかなる
構造でもよい。ｐ+ 導電形の半導体層２５とｎ+ 導電形
の半導体層２４の面積比率により、パンチスルー電圧Ｖ
P 後の電流の増加する割合（傾き）を変えることがで
き、応用上の目的によって最良の面積比率に設定するこ
とができる。
【００３８】図１２は、図４の回路を三相誘導電動機駆
動用のインバータ回路として配置した一例である。２個
のスイッチング素子（例えばＩＧＢＴ11とＩＧＢＴ12）
が直列に接続されている。また、それぞれのスイッチン
グ素子にはフライホイールダイオードＤF が逆並列に接
続されている。さらに、それぞれのスイッチング素子に
は、スイッチング時の急激な電圧の上昇からスイッチン
グ素子を保護するために、いわゆるスナバ回路Ｓが並列
に接続されている。このスナバ回路はダイオードＤS と
抵抗ＲS の並列接続回路にコンデンサＣS を直列に接続
したものである。各相における２個のスイッチング素子
の相互接続点は、それぞれ交流端子Ｔ3，Ｔ4 ，Ｔ5 に
接続される。各交流端子に３相誘導電動機１０１が接続
される。上アーム側のスイッチング素子のアノード端子
は３個とも共通であり、直流端子Ｔ1 において直流電圧
源の高電位側と接続されている。下アーム側のスイッチ
ング素子のカソード電極は３個とも共通であり直流端子
Ｔ2 において直流電圧源の低電位側と接続されている。
このような構成の装置において各スイッチング素子のス
イッチングにより直流を交流に変換することにより、三
相誘導電動機を駆動する。
動用のインバータ回路として配置した一例である。２個
のスイッチング素子（例えばＩＧＢＴ11とＩＧＢＴ12）
が直列に接続されている。また、それぞれのスイッチン
グ素子にはフライホイールダイオードＤF が逆並列に接
続されている。さらに、それぞれのスイッチング素子に
は、スイッチング時の急激な電圧の上昇からスイッチン
グ素子を保護するために、いわゆるスナバ回路Ｓが並列
に接続されている。このスナバ回路はダイオードＤS と
抵抗ＲS の並列接続回路にコンデンサＣS を直列に接続
したものである。各相における２個のスイッチング素子
の相互接続点は、それぞれ交流端子Ｔ3，Ｔ4 ，Ｔ5 に
接続される。各交流端子に３相誘導電動機１０１が接続
される。上アーム側のスイッチング素子のアノード端子
は３個とも共通であり、直流端子Ｔ1 において直流電圧
源の高電位側と接続されている。下アーム側のスイッチ
ング素子のカソード電極は３個とも共通であり直流端子
Ｔ2 において直流電圧源の低電位側と接続されている。
このような構成の装置において各スイッチング素子のス
イッチングにより直流を交流に変換することにより、三
相誘導電動機を駆動する。
【００３９】図１２のインバータ回路の動作は、図４の
回路の動作説明から容易に理解できるので、説明は省略
する。尚、当然のことであるが、この回路の中に使用さ
れているスナバダイオードＤS およびフライホイールダ
イオードＤF は前記実施例で示してきた構造のダイオー
ドであり、各ダイオードの逆回復時に印加される逆方向
電圧は必要時にダイオードのパンチスルー電圧以上にな
るように回路定数が設定されている。そのため、本実施
例のインバータ回路においても、パンチスルー電流によ
り各ダイオードの逆回復電流波形がソフトになり、スイ
ッチングノイズが抑制され、回路の誤動作や電磁ノイズ
が大幅に抑制できる。また、ダイオードの電力損失も大
幅に低減できる。従って、高信頼かつ低損失のインバー
タ回路を実現できる。
回路の動作説明から容易に理解できるので、説明は省略
する。尚、当然のことであるが、この回路の中に使用さ
れているスナバダイオードＤS およびフライホイールダ
イオードＤF は前記実施例で示してきた構造のダイオー
ドであり、各ダイオードの逆回復時に印加される逆方向
電圧は必要時にダイオードのパンチスルー電圧以上にな
るように回路定数が設定されている。そのため、本実施
例のインバータ回路においても、パンチスルー電流によ
り各ダイオードの逆回復電流波形がソフトになり、スイ
ッチングノイズが抑制され、回路の誤動作や電磁ノイズ
が大幅に抑制できる。また、ダイオードの電力損失も大
幅に低減できる。従って、高信頼かつ低損失のインバー
タ回路を実現できる。
【００４０】尚、本発明のダイオードの駆動方法は上記
実施例の回路構成だけに有効なわけではなく、ダイオー
ドのアバランシェ降伏電圧より低い逆方向電圧でパンチ
スルー電流が流れる構造のダイオードを用いた総ての回
路で同様の効果が得られる。また、本発明の駆動方法に
用いられるダイオードの構成についても、本実施例の中
で説明してきた構造のダイオードに限られるわけではな
く、ダイオードがアバランシェ降伏して急激に逆方向電
圧が流れ出す逆方向電圧より小さい逆方向電圧でパンチ
スルー電流が流れ出す構造をしていればよい。さらに、
本発明の駆動方法により逆方向電流が流れる時間は短時
間であることから、アバランシェ降伏により急激に逆方
向電流が流れるような電圧を印加しても素子が破壊され
ることはなく、素子破壊が発生しない範囲の逆方向電圧
を印加する駆動方法も本発明の主旨に反しない。加え
て、上記ダイオード構造において、ｐ導電形とｎ導電形
は逆になってもよいことは当然である。
実施例の回路構成だけに有効なわけではなく、ダイオー
ドのアバランシェ降伏電圧より低い逆方向電圧でパンチ
スルー電流が流れる構造のダイオードを用いた総ての回
路で同様の効果が得られる。また、本発明の駆動方法に
用いられるダイオードの構成についても、本実施例の中
で説明してきた構造のダイオードに限られるわけではな
く、ダイオードがアバランシェ降伏して急激に逆方向電
圧が流れ出す逆方向電圧より小さい逆方向電圧でパンチ
スルー電流が流れ出す構造をしていればよい。さらに、
本発明の駆動方法により逆方向電流が流れる時間は短時
間であることから、アバランシェ降伏により急激に逆方
向電流が流れるような電圧を印加しても素子が破壊され
ることはなく、素子破壊が発生しない範囲の逆方向電圧
を印加する駆動方法も本発明の主旨に反しない。加え
て、上記ダイオード構造において、ｐ導電形とｎ導電形
は逆になってもよいことは当然である。
【００４１】
【発明の効果】以上、本発明によれば、ダイオードに順
方向電流が流れているときの損失が増加することなくダ
イオードの逆回復電流特性がソフトになり、逆回復時に
発生する電気ノイズが抑制でき、電力変換装置の誤動作
や電磁ノイズの発生を防ぐことができる。
方向電流が流れているときの損失が増加することなくダ
イオードの逆回復電流特性がソフトになり、逆回復時に
発生する電気ノイズが抑制でき、電力変換装置の誤動作
や電磁ノイズの発生を防ぐことができる。
【図１】本発明の駆動方法である、逆方向電圧の印加範
囲を示す逆方向電流・電圧特性である。
囲を示す逆方向電流・電圧特性である。
【図２】本発明のダイオードの単位素子構造を示し、
（ａ）はダイオードの単位素子構造、（ｂ）はダイオー
ドの逆方向電流・電圧特性を説明するための図である。
（ａ）はダイオードの単位素子構造、（ｂ）はダイオー
ドの逆方向電流・電圧特性を説明するための図である。
【図３】図２の構造のダイオードの逆方向電流・電圧特
性である。
性である。
【図４】本発明を説明するための具体的な応用回路の一
実施例である。
実施例である。
【図５】図３の回路における各部の電流と電圧のスイッ
チング波形図である。
チング波形図である。
【図６】本発明のダイオードの一実施例を示す概略斜視
図である。
図である。
【図７】本発明のダイオードの異なる実施例を示す概略
斜視図である。
斜視図である。
【図８】本発明のダイオードの更に異なる実施例を示す
概略斜視図である。
概略斜視図である。
【図９】本発明のダイオードの更に異なる実施例を示す
概略斜視図である。
概略斜視図である。
【図１０】本発明のダイオードの更に異なる実施例を示
す概略斜視図である。
す概略斜視図である。
【図１１】本発明のダイオードのカソード電極側の平面
パターンである。
パターンである。
【図１２】本発明を適用した電圧型インバータ装置の実
施例を示す回路図である。
施例を示す回路図である。
ＶP …パンチスルー電圧、ＶB とＶBO…アバランシェ降
伏電圧、２４…ｎ+ 導電形の半導体層、２５…ｐ+ 導電
形の半導体層、２６…カソード電極、ＤF …フライホイ
ールダイオード、ＤS …スナバダイオード、ＩDS…スナ
バダイオードの電流波形、ＶDS…スナバダイオードの電
圧波形、１０１…三相誘導電動機。
伏電圧、２４…ｎ+ 導電形の半導体層、２５…ｐ+ 導電
形の半導体層、２６…カソード電極、ＤF …フライホイ
ールダイオード、ＤS …スナバダイオード、ＩDS…スナ
バダイオードの電流波形、ＶDS…スナバダイオードの電
圧波形、１０１…三相誘導電動機。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭50−16483（ＪＰ，Ａ)
実開 昭50−133872（ＪＰ，Ｕ)
特公 昭46−2707（ＪＰ，Ｂ１)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 29/861
H01L 29/47
H01L 29/872
Claims (14)
- 【請求項１】一対の主電極間に印加する逆方向電圧の大
きさが、 第１の逆方向電圧値以下では、実質的に逆方向電流が流
れず、 第１の逆方向電圧値以上かつ第２の逆方向電圧値以下で
は、逆方向電流の大きさが逆方向電圧の増加とともに増
大し、 第２の逆方向電圧値以上では、降伏電流が流れる逆方向
電流・電圧特性を有するダイオードであって、 該ダイオードが、 第１導電型の第１の半導体層と、 第１の半導体層に隣接する第２導電型の第２の半導体層
と、 第１の半導体層に隣接する第２導電型の第３の半導体層
と、 第２の半導体層にオーミック接触する第１の主電極と、 第１の半導体層及び第３の半導体層に電気的に接続され
る第２の主電極と、を有することを特徴とするダイオー
ド。 - 【請求項２】請求項１に記載のダイオードにおいて、前
記ダイオードが、第１の半導体層及び第３の半導体層に
隣接する第１導電型の第４の半導体層を有し、 前記第１の半導体層が、前記第４の半導体層を介して第
２の主電極に接触し、 該第４の半導体層と第２の主電極との接触がオーミック
接触であって、 前記第１の半導体層と第３の半導体層との接合部が、前
記第１の半導体層と前記第４の半導体層の接合部より第
１の主電極に近い位置に在ることを特徴とするダイオー
ド。 - 【請求項３】請求項１に記載のダイオードにおいて、前
記ダイオードが、第１の半導体層及び第３の半導体層に
隣接する第１導電型の第４の半導体層を有し、 前記第１の半導体層が、前記第４の半導体層を介して第
２の主電極に接触し、 該第４の半導体層と第２の主電極との接触がオーミック
接触であって、 前記第１の半導体層と第４の半導体層との接合部が、前
記第１の半導体層と前記第３の半導体層の接合部より第
１の主電極に近い位置に在ることを特徴とするダイオー
ド。 - 【請求項４】請求項２あるいは請求項３のいずれか１項
に記載のダイオードにおいて、 前記第１の半導体層が不純物濃度が異なる複数の領域を
有し、第１の領域が第２の半導体層に隣接し、第１の領
域より不純物濃度が高い第２の領域が第３の半導体層及
び第４の半導体層に隣接することを特徴とするダイオー
ド。 - 【請求項５】請求項１から請求項４のいずれか１項に記
載のダイオードにおいて、 第１の半導体層と第２の半導体層の接合部と、第１の半
導体層と第３の半導体層の接合部との間で、第１半導体
層の単位面積あたりに含まれる第１導電型の不純物量Ｑ
ｐが、アバランシェ降伏電界をεm，誘電率をεs，電子
の電荷量をｑとすると、Ｑｐ≦（εm）・（εs）／ｑで
あることを特徴とするダイオード。 - 【請求項６】請求項１から請求項４のいずれか１項に記
載のダイオードにおいて、 第１の半導体層と第２の半導体層の接合部と、第１の半
導体層と第３の半導体層の接合部との間で、第１半導体
層の単位面積あたりに含まれる第１導電型の不純物量Ｑ
ｐが、Ｑｐ≦１.９７４×１０12(cm-2）であることを特
徴とするダイオード。 - 【請求項７】一対の主電極を備えたダイオードの駆動方
法であって、 該ダイオードが、 一対の主電極間に印加する逆方向電圧の大きさが、 第１の逆方向電圧値以下では、実質的に逆方向電流が流
れず、 第１の逆方向電圧値以上かつ第２の逆方向電圧値以下で
は、逆方向電流の大きさが逆方向電圧の増加とともに増
大し、 第２の逆方向電圧値以上では、降伏電流が流れる逆方向
電流・電圧特性を有し、 かつ、該ダイオードが、 第１導電型の第１の半導体層と、 第１の半導体層に隣接する第２導電型の第２の半導体層
と、 第１の半導体層に隣接する第２導電型の第３の半導体層
と、 第２の半導体層にオーミック接触する第１の主電極と、 第１の半導体層及び第３の半導体層に電気的に接続され
る第２の主電極と、を備えていて、 前記第１の逆方向電圧値以上の大きさの逆方向電圧を前
記第１の主電極と第２の主電極との間に印加することを
特徴とするダイオードの駆動方法。 - 【請求項８】ダイオードを備えた半導体回路において、 該ダイオードが、 一対の主電極間に印加する逆方向電圧の大きさが、 第１の逆方向電圧値以下では、実質的に逆方向電流が流
れず、 第１の逆方向電圧値以上かつ第２の逆方向電圧値以下で
は、逆方向電流の大きさが逆方向電圧の大きさとともに
増加し、 第２の逆方向電圧値以上では、降伏電流が流れる逆方向
電流・電圧特性を有し、 かつ、前記ダイオードが、 第１導電型の第１の半導体層と、 第１の半導体層に隣接する第２導電型の第２の半導体層
と、 第１の半導体層に隣接する第２導電型の第３の半導体層
と、 第２の半導体層にオーミック接触する第１の主電極と、 第１の半導体層及び第３の半導体層に電気的に接続され
る第２の主電極とを有していて、 前記ダイオードに第１の逆方向電圧値以上の大きさの逆
方向電圧が印加されることを特徴とする半導体回路。 - 【請求項９】請求項８に記載の半導体回路において、 前記ダイオードに並列に接続した抵抗と、 該ダイオードと抵抗の並列接続回路に直列に接続したコ
ンデンサと、を有することを特徴とする半導体回路。 - 【請求項１０】請求項８あるいは請求項９のいずれか１
項に記載の半導体回路において、 前記半導体回路が半導体スイッチング素子を含み、 該半導体スイッチング素子と前記ダイオードとが逆並列
に接続されることを特徴とする半導体回路。 - 【請求項１１】請求項２あるいは請求項３に記載のダイ
オードにおいて、 該ダイオードが、前記第３の半導体層と、第４の半導体
層とを複数個備えていて、ストライプ状の第３の半導体
層と、ストライプ状の第４の半導体層とが、交互に配置
されていることを特徴とするダイオード。 - 【請求項１２】請求項２あるいは請求項３に記載のダイ
オードにおいて、 該ダイオードが、前記第３の半導体層を複数個備えてい
て、該複数個の第３の半導体層が、第４の半導体層によ
って囲まれていることを特徴とするダイオード。 - 【請求項１３】請求項２あるいは請求項３に記載のダイ
オードにおいて、 該ダイオードが、前記第４の半導体層を複数個備えてい
て、該複数個の第４の半導体層が、第３の半導体層によ
って囲まれていることを特徴とするダイオード。 - 【請求項１４】請求項２あるいは請求項３に記載のダイ
オードにおいて、 該ダイオードが、複数個の前記第２の半導体層と、複数
個の第２導電型の第５の半導体層とを備えていて、該第
５の半導体層と前記第１の主電極とがショットキー接触
し、ストライプ状の第２の半導体層と、ストライプ状の
第５の半導体層とが交互に配置されていることを特徴と
するダイオード。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12211795A JP3409503B2 (ja) | 1995-05-22 | 1995-05-22 | ダイオード及びダイオードの駆動方法並びに半導体回路 |
| US08/651,875 US6204717B1 (en) | 1995-05-22 | 1996-05-21 | Semiconductor circuit and semiconductor device for use in equipment such as a power converting apparatus |
| EP96108194A EP0744834A3 (en) | 1995-05-22 | 1996-05-22 | Semiconductor circuit, method of driving the same, and semiconductor device |
| US09/639,801 US6414370B1 (en) | 1995-05-22 | 2000-08-17 | Semiconductor circuit preventing electromagnetic noise |
| US10/135,530 US20020125548A1 (en) | 1995-05-22 | 2002-05-01 | Semiconductor circuit, method of driving the same and semiconductor device |
| US10/668,963 US20040056702A1 (en) | 1995-05-22 | 2003-09-24 | Semiconductor circuit, method of driving the same and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12211795A JP3409503B2 (ja) | 1995-05-22 | 1995-05-22 | ダイオード及びダイオードの駆動方法並びに半導体回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08316501A JPH08316501A (ja) | 1996-11-29 |
| JP3409503B2 true JP3409503B2 (ja) | 2003-05-26 |
Family
ID=14828055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12211795A Expired - Lifetime JP3409503B2 (ja) | 1995-05-22 | 1995-05-22 | ダイオード及びダイオードの駆動方法並びに半導体回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3409503B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6204717B1 (en) | 1995-05-22 | 2001-03-20 | Hitachi, Ltd. | Semiconductor circuit and semiconductor device for use in equipment such as a power converting apparatus |
| JP3444045B2 (ja) * | 1995-09-20 | 2003-09-08 | 株式会社日立製作所 | 半導体回路およびその駆動方法並びに半導体素子 |
| JP2001196606A (ja) | 2000-01-11 | 2001-07-19 | Mitsubishi Electric Corp | ダイオード |
| JP2002141418A (ja) * | 2001-09-05 | 2002-05-17 | Hitachi Ltd | 半導体回路およびその駆動方法並びに半導体素子 |
| JP2012190873A (ja) | 2011-03-09 | 2012-10-04 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| CN104051547B (zh) * | 2014-06-18 | 2017-04-19 | 江苏润奥电子制造股份有限公司 | 一种高压快速软恢复二极管及其制备方法 |
| US10424677B2 (en) * | 2017-08-31 | 2019-09-24 | Littelfuse, Inc. | Charge carrier extraction inverse diode |
-
1995
- 1995-05-22 JP JP12211795A patent/JP3409503B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08316501A (ja) | 1996-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7400017B2 (en) | Reverse conducting semiconductor device and a fabrication method thereof | |
| US5101244A (en) | Semiconductor schottky device with pn regions | |
| US6696705B1 (en) | Power semiconductor component having a mesa edge termination | |
| US7572683B2 (en) | Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices | |
| EP0794578B1 (en) | Diode and power converting apparatus | |
| JP2570022B2 (ja) | 定電圧ダイオード及びそれを用いた電力変換装置並びに定電圧ダイオードの製造方法 | |
| US7812427B2 (en) | Soft switching semiconductor component with high robustness and low switching losses | |
| JP3417013B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| US5166760A (en) | Semiconductor Schottky barrier device with pn junctions | |
| JPH08306937A (ja) | 高耐圧半導体装置 | |
| JP4109009B2 (ja) | 半導体素子及びその製造方法 | |
| JP2862027B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2000077682A (ja) | ショットキーダイオード | |
| US4901120A (en) | Structure for fast-recovery bipolar devices | |
| JPH1093113A (ja) | ダイオード | |
| EP2387077B1 (en) | Semiconductor device with a peripheral base region | |
| JP3488772B2 (ja) | 半導体装置 | |
| US5079607A (en) | Mos type semiconductor device | |
| JP3409503B2 (ja) | ダイオード及びダイオードの駆動方法並びに半導体回路 | |
| US20020066906A1 (en) | IGBT with PN insulation and production method | |
| US20010015445A1 (en) | Semiconductor device | |
| JP3695249B2 (ja) | 半導体装置及びそれを用いた電力変換装置 | |
| JP2934606B2 (ja) | 半導体装置 | |
| US20150349102A1 (en) | Ti-igbt and formation method thereof | |
| JP4080659B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110320 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110320 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120320 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130320 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130320 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140320 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |