JPH08316501A - ダイオード及びダイオードの駆動方法並びに半導体回路 - Google Patents
ダイオード及びダイオードの駆動方法並びに半導体回路Info
- Publication number
- JPH08316501A JPH08316501A JP12211795A JP12211795A JPH08316501A JP H08316501 A JPH08316501 A JP H08316501A JP 12211795 A JP12211795 A JP 12211795A JP 12211795 A JP12211795 A JP 12211795A JP H08316501 A JPH08316501 A JP H08316501A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- diode
- conductivity type
- reverse voltage
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
ソフトな逆回復特性を実現する。 【構成】n- 基板のアノード側にp+ 領域とp- 領域、
カソード側にp+ 領域とn+ 領域を設け、空乏層がカソ
ード側のp+ 領域の到達するパンチスルー電圧VP が、
アノード側のpn接合がアバランシェ降伏する電圧VBO
より小さくなるようにする。 【効果】ダイオードに逆方向電圧が印加されたときにパ
ンチスルー電流が流れるため、キャリアの蓄積領域を設
けることなく逆回復特性をソフトにすることができる。
Description
るダイオード及びダイオードの駆動方法並びに半導体回
路に関する。
装置の駆動周波数の増加にともなって、一層の低損失
化,逆回復特性のソフト化(ソフトリカバリー化)が要
求されている。
法として、ダイオードのアノード端子側からのキャリア
注入を抑制することが有効であることは知られている。
これは、ダイオードの逆回復電流のピーク値が、主にダ
イオードのアノード電極側のキャリア濃度に依存するか
らで、この濃度を低減することで電流のピーク値が小さ
くなるためである。例えば、特開昭55−148469号公報や
特開平4−312981 号公報に記載するダイオードでは、ア
ノード電極側のp形半導体領域内にn形領域を埋め込むよ
うな構造にしてアノード側からの正孔注入を抑制し、ソ
フトな逆回復電流波形を実現している。
が更に増加すると、逆回復電流のピーク値を抑制するだ
けでは十分にソフトな波形が得られず、電流のピーク後
に流れる電流部分(テール電流部分)での電流変化を滑
らかにする必要性が生じている。テイル電流の変化を滑
らかにする方法としては、ダイオードの耐圧を確保する
領域(nベース領域)内にキャリアの蓄積領域を確保
し、これをテール電流源とすることが有効である。これ
により、テイル電流が流れる時間が長くなるので、電流
変化が緩やかになる。しかし、nベース内にキャリアの
蓄積領域を確保するためには、逆方向の印加電圧を抑制
してnベース内に広がる空乏層領域を制限する必要があ
る。これは、ダイオードが有している実力耐圧を遥かに
下回る電圧範囲で利用することを意味し、必要以上の耐
圧を要求する原因となっていた。また、nベースを厚く
することは、順バイアス時の電圧降下(順方向電圧降
下)を増加させることから損失を増加させる欠点も持っ
ていた。
ダイオードでは、逆回復特性をソフトにする場合、必要
以上の素子耐圧が必要となるとともに損失が増加すると
いう問題があった。本発明は、このような問題を解決す
るものであって、必要以上の耐圧を要求されずしかも損
失が増加しない、ソフトリカバリーのダイオード及びソ
フトリカバリー化が可能なダイオードの駆動方法並びに
半導体回路を提供することを目的とする。
べるダイオード及びダイオードの駆動方法並びに半導体
回路によって達成できる。
すなわちアノード・カソード間に逆方向電圧を印加する
とき、その電圧値が0から第1の逆方向電圧値まではわ
ずかなリーク電流が流れるだけで実質的に逆方向電流が
流れない。しかし、逆方向電圧の大きさが第1の逆方向
電圧値とそれよりも大きな第2の逆方向電圧値の間で
は、逆方向電流の大きさが逆方向電圧の増加とともに
(例えば図1または図2に示すように一次関数的に)増
大するような逆方向電流・電圧特性を示す。さらに、逆
方向電圧が第2の逆方向電圧値以上になると、降伏現象
を示し降伏電流が急激に流れだす。
ド内に、主接合から空乏層が拡がったときに、主接合へ
向かって空乏層内にキャリアを注入するような接合構造
を設けることにより得られる。具体的には、例えば、空
乏層が拡がったときにパンチスルー電流が流れるような
接合構造を設ける。
ては、第1導電型の第1の半導体層と、第1の半導体層
に隣接しこれと主接合を形成する第2導電型の第2の半
導体層が設けられる。さらに、第1の半導体層に隣接す
る第2導電型の第3の半導体層、及び第1の半導体層と
第3の半導体層に隣接する第1導電型の第4の半導体層
が設けられる。第2の半導体層には第1の主電極がオー
ミック接触し、第1の半導体層及び第3の半導体層には
第2の主電極が電気的に接続される。そして、第1の半
導体層は、第4の半導体層を介して第2の主電極とオー
ミック接触する。ここで、第1の半導体層と第3の半導
体層との接合部は、第1の半導体層と前記第4の半導体
層の接合部よりも第1の主電極に近い位置に在る。
は、上記のような逆方向電流・電圧特性を有するダイオ
ードに第1の逆方向電圧値以上の大きさの逆方向電圧を
印加する。
うな逆方向電流・電圧特性を有するダイオードを含み、
このダイオードに第1の逆方向電圧値以上の大きさの逆
方向電圧が印加されるものである。さらに、具体的に
は、本発明の半導体回路は、上述したような具体的な構
成を有するダイオードを含むものである。
方向電圧が第1の逆方向電圧値を越えると電圧の大きさ
に応じた逆方向電流が流れ、この電流がリカバリー電流
の源となる。このため、リカバリー電流の時間変化が緩
やかになる。すなわち、ソフトなリカバリー特性が得ら
れる。さらに逆方向電圧値が上昇し第2の逆方向電圧値
を越えると降伏電流が流れる。このとき、逆方向電圧が
第1の逆方向電圧値を越えてから流れだす逆方向電流が
降伏現象を促進させるので、第2の逆方向電圧値は半導
体層の不純物濃度等によって決まる従来の主接合の降伏
電圧よりも低くなる。このため、逆方向電圧値が第2の
逆方向電圧値を越えても、ダイオードのターミネーショ
ン領域における局所的なアバランシェ降伏による素子の
破壊が起こらない。従って、逆方向電圧が第2の逆方向
電圧値を越えたときに流れる降伏電流も、リカバリー電
流の源となり、ソフトリカバリー化に寄与する。なお、
本発明のダイオードは、逆方向電圧が第1の逆方向電圧
値以上となった場合に流れる電流によりソフトリカバリ
ー化を実現するものであり、ベース領域を厚くしてキャ
リアを蓄積する必要がない。従って、素子の損失は増大
しない。
造またはバルク内部で部分的アバランシェ電流を流す接
合構造においては、主接合の降伏電圧より低い電圧すな
わち第1の逆方向電圧値でこれらの電流が流れだすよう
に接合構造を調整する。その場合、流れだした電流が降
伏現象を促進させるので、降伏電流が流れだす第2の逆
方向電圧値は従来の主接合の降伏電圧よりも低くなる。
すなわち、これらの接合構造によれば、上記の電圧・電
流特性が得られる。
によれば、主接合から拡がる空乏層が第3の半導体層に
到達するとパンチスルー電流が流れだす。このパンチス
ルー電流が、リカバリー電流の源となるとともに、降伏
現象を促進する。従って、上記の電圧・電流特性が得ら
れ、リカバリー特性をソフト化できる。
上記のような逆方向電流・電圧特性を有するダイオード
に第1の電圧値以上の大きさの逆方向電圧を印加するも
のであるから、上述したダイオードの動作より明らかな
ように、ダイオードのリカバリー特性がソフト化され
る。
発明のダイオードの駆動方法と同様に、ダイオードのリ
カバリー特性がソフト化される。
施例を説明するための図である。図1は本発明を実施し
たダイオードの逆バイアス範囲、図2(a)は本発明の
一実施例であるダイオードの断面構造、図2(b)は図
2(a)のダイオードの動作を説明するための素子断面
構造、図3は図2のダイオードの逆方向電流電圧特性の
計算例、図4は本発明を実施した回路、図5は図4の回
路における各部での電流波形と電圧波形を示す。図1に
おいて、VP は図2のダイオードで空乏層28がp+ 導
電形の半導体層25にパンチスルーする逆方向電圧、V
B は正孔電流29によってダイオードの内部でアバラン
シェ降伏が発生する逆方向電圧を示す。図2(a)にお
いて、2は本発明の一実施例であるダイオード、27は
n-導電形の半導体層(第1の半導体層)、22はp+
導電形の半導体層(第2の半導体層)、23はp- 導電
形の半導体層、24はn+ 導電形の半導体層(第4の半
導体層)、25はp+ 導電形の半導体層(第3の半導体
層)、21はアノード電極(第1の主電極)、26はカ
ソード電極(第2の主電極)である。また、図2(b)
において、28は空乏層、29はパンチスルー時の正孔
電流を示す。図4において、E1は直流電圧源、LL と
LS は配線等によるインダクタンス、LM はモーターな
どが有する負荷のインダクタンス、RS は抵抗、CS は
コンデンサ、IGBT(絶縁ゲートバイポーラトランジ
スタの略称)は一例として示したスイッチング素子、D
F とDS は図2に示す構造のダイオードである。図5に
おける電流及び電圧の記号は図4中と合致している。
ードが図1に示したような特性を有するためにソフトな
逆回復特性が得られる。そこで本発明の実施例を説明す
るに当たって、まず初めに、図2に示した構造のダイオ
ードが図1の逆方向電圧電流特性を有することを説明す
る。
電極21側に負、カソード電極26側に正電圧を印加す
る状態)を印加するとn- 導電形の半導体層27とp+
導電形の半導体層22の接合J1 から空乏層28が広が
る。図2ではn- 形導電形の半導体層27の不純物濃度
がp+ 形導電形の半導体層22のそれに比べ十分に小さ
い場合を想定しているので、空乏層28はn- 導電形の
半導体層27に広がる。空乏層28の幅は逆方向電圧に
応じて増加するので、十分に大きな逆方向電圧が加わる
と空乏層28はn- 導電形の半導体層27とp+ 導電形
の半導体層25が作る接合J2へ到達する。J2へ空乏
層28が到達すると、カソード電極26はアノード電極
21に対し正の電圧が印加されているので、p+ 形導電
形の半導体層25より正孔電流29が空乏層28内に流
れ出す。この時の逆方向の電圧が図1のVP である。さ
らに逆方向電圧が増加すると空乏層28内の電界の高ま
りとともに流れ出す正孔電流29の量が増加し、逆方向
電流が次第に上昇する。正孔電流29は空乏層28内で
最も電界の大きいJ1接合付近で電子と正孔を発生させ
るため、正孔電流29の量がある値に到達すると、発生
した電子と正孔がさらに空乏層内で電子と正孔を発生さ
せ電子と正孔が急に増大する、いわゆるアバランシェ降
伏現象が発生する。このアバランシェ降伏現象の発生す
る逆方向電圧がVB である。これに対し、p+ 導電形の
半導体層25のないいわゆるパンチスルー電流の流れな
い構造のダイオードの場合、空乏層内で熱励起によって
発生する電子と正孔だけが接合J1付近でのアバランシ
ェ降伏の引き金になるため、アバランシェ降伏を引き起
こす最初の電子と正孔の数は本実施例のダイオードに比
べ桁違いに少なく、アバランシェ降伏が発生するために
はより大きな電界が必要となる。このため、アバランシ
ェ降伏を起こす逆方向電圧は、p+ 導電形の半導体層2
5を有する図2に示した構造のダイオードよりも大きく
なる。
によって逆方向電流が流れ出す逆方向電圧以上の電圧を
印加して駆動することにより、ソフトな逆方向回復特性
が得られる。
向電圧VP が、パンチスルー電流が流れない場合のJ1
接合のアバランシェ降伏電圧VBO以下であることが必要
である。なぜなら、VP>VBO ではパンチスルー電流が
流れる前にアンバランシェ降伏が起きるからである。次
に、パンチスルー電圧VP がアバランシェ降伏電圧VBO
よりも小さくなる条件について説明する。
の接合点であることから、アバランシェ降伏電圧VBOは
この点での電界εにより決定される。J1接合の接合点
での電界εは ε=q・Q/εs …(1) で求められる。ここで、qは電子の電荷量、QはJ1接
合を中心に二方向に広がる空乏層のうち、一方の空乏層
内に存在する単位面積当たりの不純物量、εsは半導体
材料の誘電率である。例えばダイオードが図2のような
構造であった場合、n- 導電形の半導体層27の不純物
量(単位面積当たり)をQP とすれば、空乏層がp+ 導
電形の半導体層25に到達する(パンチスルー点)時点
での、J1接合での電界εP は εP=q・(QP)/εs …(2) となる。パンチスルー電流が流れない構造のダイオード
では、J1接合付近での電界がアバランシェ降伏を引き
起こす電界εmに達したときにアバランシェ降伏が発生
する。したがって、図1に示した逆方向電流電圧特性
(アバランシェ降伏電圧以下でパンチスルー電流が流れ
る)は、(2)式で示されるパンチスルー時のJ1接合
での電界εP が電界εmより小さいときに得られ、 εP=q・(QP)/εs≦εm …(3) ゆえに、パンチスルー電圧VP がアバランシェ降伏電圧
VBOより小さくなるためには、J1接合とJ2接合間の
n- 導電形の半導体層27の不純物量QP が QP≦(εm)・(εs)/q …(4) であればよい。シリコンを一例としてQPの値を求める
と、εm=3×105(V/cm)、εs=1.054×1
0-12(F/cm)、q=1.602×10-19(C)であ
ることから、 QP≦1.974×1012(cm-2) …(5) を満足すればよい。
イオードについて、計算により求めた逆方向電流電圧特
性の一例であり、逆方向電流が流れない範囲(VB =0
〜2300V)と逆方向電流が緩やかに増加する領域
(VB =2300〜3300V)と逆方向電流が急激に
増加する領域(VB ≒3300V)が得られている。J
1接合とJ2接合の距離は400μm、n- 導電形の半
導体層27の不純物密度は1.9×1013cm-3、p+導電
形の半導体層25とn+ 導電形の半導体層24の面積比
は1:2である。このような条件のダイオードの場合、
J1接合とJ2接合間のn- 導電形の半導体層の不純物
量QP は QP =1.9×1013×400×10-4=7.6×1011(cm-2) …(6) となり(5)式を満足している。
圧波形をもとに、本発明を更に詳しく説明する。ここで
は、スナバ回路内のダイオードの動作を説明する。スイ
ッチング素子IGBTのゲート電圧VG を図5に示すご
とくt1 からt2 にかけて0Vに移行させると、IGB
Tを流れていた電流IT が低下する。しかし、外部の負
荷であるインダクタンスLM (モーターなど)を流れて
いた負荷電流は、急激に減少することはできず、電流I
DSとしてインダクタンスLS およびダイオードDS に迂
回して流れ、コンデンサCS を充電することになる。I
T が0になる時刻t2 で当初IGBTを流れていた電流
IM は総てIDSへ移行するため、時刻t2 でIDSの電流
値はIM になる。その一方で電流IDSはコンデンサCS
を充電するので、スイッチング素子の端子間電圧VIGは
次第に増加する。
る時刻t3 になると、インダクタンス負荷LM と並列に
接続されているダイオードDF がオンするため、スナバ
ダイオードを流れていた電流IDSは減少しはじめるが、
スナバ回路の配線が有するインダクタンスLS のために
急激に減少することができず、減少しながらしばらく流
れ続ける。そのため、コンデンサCS の端子間電圧は電
源電圧E1より大きくなり、IGBTの端子間電圧VIG
も電源電圧E1より大きくなる。
ンデンサCS の電圧の方が電源電圧よりも高いために、
コンデンサCS から電源側に向かう電流が流れ、ダイオ
ードDS には逆方向電圧が印加される。ダイオードの内
部にはオン状態の時にキャリアが蓄積されており、この
キャリアが逆方向電流として吐き出され、逆方向電流が
増加しながら流れる。時刻t5 になると、ダイオード内
のキャリアが減少するため、図2(a)で示した接合J
1から空乏層が形成され、ダイオードの逆方向電流は一
転して急激に減少し始める。このときこの減少が急激で
あればあるほど、インダクタンスLS とLL のためにダ
イオードDS のアノード電極Aの電位が大きく引き下げ
られることになる。つまり、ダイオードDS の端子間電
圧VDSは大きく負の方向に振れる。端子間電圧VDSの負
の方向への増加はダイオードDSを流れる逆方向電流を
増加させる働きをするため、ダイオードの逆方向電流が
増加する。逆方向電流が増加するとインダクタンスLS
とLL により逆方向電圧が減少するので逆方向電流は減
少する。逆方向電流が減少するとLS とLL により、逆
方向電圧が増加する。このように、インダクタンス
LS ,LL とコンデンサによる共振現象が発生する。こ
れは、電磁ノイズの発生源になるだけでなく、回路の誤
動作の原因になる。図5ではこの共振現象を点線で示し
ている。
のような共振現象を抑制するためのものであって、図4
のDS に図2の構造のダイオードを使用し、かつパンチ
スルー電圧VP 以上の逆方向電圧を印加して駆動する。
この場合、逆方向電圧VDSがVP に達した時点でDS に
はパンチスルー電流が逆回復電流として流れ、逆回復電
流の急激な減少が抑制される。このため、ダイオードの
端子間電圧VDSの負の方向への急激な増大が発生せず、
インダクタンスLS ,LL とコンデンサによる共振現象
は発生せず、ノイズの無い逆方向回復特性が実現でき
る。
らかなようにパンチスルー電流を利用することから、低
不純物濃度層を厚くして逆回復電流を流すためのキャリ
ア蓄積領域を設ける必要はなく、順方向電流が流れると
きの損失は増加しない。
として説明したが、本発明はフライホイールダイオード
DF に適用しても同様の効果を発揮することは明らかで
ある。この場合、スイッチング素子IGBTがオン状態
に移行するときに、インダクタンスLL とフライフォイ
ールダイオードDF との共振現象を抑制する効果を発揮
する。
オードは、図2に示した接合構造を、複数個併設した構
造となっている。本ダイオードは、カソード電極26側
のp+ 導電形の半導体層25がn+ 導電形の半導体層2
4よりn- 導電形の半導体層の内部に深く形成されてい
る点が特徴であり、空乏層がp+ 導電形の半導体層25
に到達するパンチスルー電圧VP 以後の逆方向電流が後
述する図7の構造のダイオードより大きく流れ、よりソ
フトな逆回復特性を示す。
形の半導体層27よりも高不純物濃度のp+ 導電形の半
導体層22とそれよりも低濃度のp- 導電形の半導体層
23(第5の半導体層)が交互にしかも各々ストライプ
状に設けられている。アノード電極21は、p+ 導電形
の半導体層22とはオーミック接触し、p- 導電形の半
導体層23とはショットキーバリアを形成する。定常オ
ン状態において、ショットキーバリアに対向する素子内
部ではキャリア濃度が低減される。これにより、リカバ
リー時の逆回復電荷が低減されるので、ダイオードスイ
ッチング動作が高速化される。さらに、電圧阻止状態に
おいては、n- 導電形の半導体層27とp+ 導電形の半
導体層22とのpn接合から拡がる空乏層が、p- 導電
形の半導体層23直下のn- 導電形の半導体層27にお
いてピンチする。これにより、ショットキーバリア部で
の電界強度が低減されるのでリーク電流が減少される。
他方、カソード側では、n- 導電形の半導体層27より
も高不純物濃度のn+ 導電形の半導体層24およびp+
導電形の半導体層25が交互に、かつアノード側のp+
およびp- 導電形の半導体層と平行なストライプ状に設
けられている。さらに、p+ 導電形の半導体層25はp
- 導電形の半導体層23の直下に位置しているので、両
半導体層は最短距離に配置されている。このため、定常
オン状態におけるオン電圧が低くなる。
+ 導電形の半導体層25よりn+ 導電形の半導体層24
が深い構造のダイオードである。一般に、p+ 導電形の
半導体はn+ 導電形の半導体より高濃度に不純物を導入
することが難しく、p+ 導電形の半導体層25がn+ 導
電形の半導体層24より浅い本構造の方が製作しやす
い。図7の構造のダイオードであっても図4に示した回
路における駆動方法によってソフトな逆回復特性が得ら
れる。
ードの構造を示す。図6,図7のダイオードでは、カソ
ード電極26側のp+ 導電形の半導体層25を形成する
ための製造工程が必要となる。図8の構造のダイオード
は、p+ 導電形の半導体層25を形成するための工程を
省略できる特長を有する。この点を具体的に説明すると
次のようになる。ダイオードのアノード電極21やカソ
ード電極26はアルミニウムあるいはアルミニウムとシ
リコンの化合物などで形成される。電極を形成後、半導
体領域との電気的な接触性を良好にするため400〜5
00℃で熱処理をする。このとき電極中のアルミニウム
が半導体領域に拡散し、半導体領域の表面にアルミニウ
ムを含む層が形成される。アルミニウムはシリコンにお
いてはp導電形の不純物であることから、アルミニウム
が拡散した領域はp導電形の半導体領域となる。このた
め、p+ 導電形の半導体層を形成するための工程を追加
しなくてもp導電形の半導体層25を作成することがで
きる。この場合、アルミニウムの拡散によって形成され
るp導電形の半導体領域は通常200nm前後である。
本実施例のダイオードも、前実施例のダイオードと同様
にソフトな逆回復特性を示す。
層27のカソード電極26側にn導電形の半導体層91
を設けた実施例でも、接合J1と接合J2間の不純物総
量が式(5)の条件を満たせば前実施例と同様にソフト
な逆回復特性を示す。
スルー電圧(図1におけるVP )は主としてn- 導電形
の半導体層27の厚みで調整するので、オン電圧の変動
が伴う。これに対し、本実施例では、n- 導電形の半導
体層よりも高不純物濃度のn導電形の半導体層91の不
純物濃度又は厚みで調整できる。本実施例では、同じV
P の調整に対し、n導電形の半導体層の厚みの増減はn
- 導電形の半導体層に比べ小さくなるので、オン電圧の
変動は小さくなる。従って、オン電圧とソフトリカバリ
ー特性の協調をとりやすい。
ノード電極21側においてp+ 導電形の半導体22とp
- 導電形の半導体層23を有する構造をしていた。しか
し、図4に示した回路の駆動方法の効果を得るために
は、アノード電極21側の構造は必ずしもこのような構
造である必要はなく、たとえば図10のような全面p+
導電形の半導体領域81であってもよい。また、たとえ
ばアノード電極側は、特開昭55−148469号公報や特開平
4−312981 号公報のような従来構造であってもよい。さ
らに、カソード電極側においては、n+ 導電形の半導体
層24とp+ 導電形の半導体層25によってn- 導電形
の半導体層27の全面が覆われた構造ではなく、n- 導
電形の半導体層27の一部がカソード電極26に接触し
ていてもよい。さらに、前記構造でn+ 導電形の半導体
層24がなくてもよい。本発明を実施した駆動方法によ
りソフトな逆回復特性を得る上で重要なことは、ダイオ
ードがアバランシェ降伏する電圧以下で空乏層によりパ
ンチスルー現象が発生し、パンチスルー電流が流れ出す
構造のダイオードであることである。
オードのカソード電極26側のp+導電形の半導体層2
5とn+ 導電形の半導体層24の配置パターンをしめ
す。図11(a)は、p+ 導電形の半導体層25とn+
導電形の半導体層24がストライプ状に配置された構
造、図11(b)は、p+ 導電形の半導体領域25がn
+導電形の半導体層24を囲むように配置した構造、図
11(c)はn+ 導電形の半導体層24がp+ 導電形の
半導体層25を囲むように配置した構造である。このよ
うに、本発明の実施したダイオードの構造は、p+ 導電
形の半導体層25がn+ 導電形の半導体層24の相対的
な配置に依存することはなく、p+ 導電形の半導体層2
5とn+ 導電形の半導体層24がn- 導電形の半導体層
27とカソード電極に接するように配置されたいかなる
構造でもよい。p+ 導電形の半導体層25とn+ 導電形
の半導体層24の面積比率により、パンチスルー電圧V
P 後の電流の増加する割合(傾き)を変えることがで
き、応用上の目的によって最良の面積比率に設定するこ
とができる。
動用のインバータ回路として配置した一例である。2個
のスイッチング素子(例えばIGBT11とIGBT12)
が直列に接続されている。また、それぞれのスイッチン
グ素子にはフライホイールダイオードDF が逆並列に接
続されている。さらに、それぞれのスイッチング素子に
は、スイッチング時の急激な電圧の上昇からスイッチン
グ素子を保護するために、いわゆるスナバ回路Sが並列
に接続されている。このスナバ回路はダイオードDS と
抵抗RS の並列接続回路にコンデンサCS を直列に接続
したものである。各相における2個のスイッチング素子
の相互接続点は、それぞれ交流端子T3,T4 ,T5 に
接続される。各交流端子に3相誘導電動機101が接続
される。上アーム側のスイッチング素子のアノード端子
は3個とも共通であり、直流端子T1 において直流電圧
源の高電位側と接続されている。下アーム側のスイッチ
ング素子のカソード電極は3個とも共通であり直流端子
T2 において直流電圧源の低電位側と接続されている。
このような構成の装置において各スイッチング素子のス
イッチングにより直流を交流に変換することにより、三
相誘導電動機を駆動する。
回路の動作説明から容易に理解できるので、説明は省略
する。尚、当然のことであるが、この回路の中に使用さ
れているスナバダイオードDS およびフライホイールダ
イオードDF は前記実施例で示してきた構造のダイオー
ドであり、各ダイオードの逆回復時に印加される逆方向
電圧は必要時にダイオードのパンチスルー電圧以上にな
るように回路定数が設定されている。そのため、本実施
例のインバータ回路においても、パンチスルー電流によ
り各ダイオードの逆回復電流波形がソフトになり、スイ
ッチングノイズが抑制され、回路の誤動作や電磁ノイズ
が大幅に抑制できる。また、ダイオードの電力損失も大
幅に低減できる。従って、高信頼かつ低損失のインバー
タ回路を実現できる。
実施例の回路構成だけに有効なわけではなく、ダイオー
ドのアバランシェ降伏電圧より低い逆方向電圧でパンチ
スルー電流が流れる構造のダイオードを用いた総ての回
路で同様の効果が得られる。また、本発明の駆動方法に
用いられるダイオードの構成についても、本実施例の中
で説明してきた構造のダイオードに限られるわけではな
く、ダイオードがアバランシェ降伏して急激に逆方向電
圧が流れ出す逆方向電圧より小さい逆方向電圧でパンチ
スルー電流が流れ出す構造をしていればよい。さらに、
本発明の駆動方法により逆方向電流が流れる時間は短時
間であることから、アバランシェ降伏により急激に逆方
向電流が流れるような電圧を印加しても素子が破壊され
ることはなく、素子破壊が発生しない範囲の逆方向電圧
を印加する駆動方法も本発明の主旨に反しない。加え
て、上記ダイオード構造において、p導電形とn導電形
は逆になってもよいことは当然である。
方向電流が流れているときの損失が増加することなくダ
イオードの逆回復電流特性がソフトになり、逆回復時に
発生する電気ノイズが抑制でき、電力変換装置の誤動作
や電磁ノイズの発生を防ぐことができる。
囲を示す逆方向電流・電圧特性である。
(a)はダイオードの単位素子構造、(b)はダイオー
ドの逆方向電流・電圧特性を説明するための図である。
性である。
実施例である。
チング波形図である。
図である。
斜視図である。
概略斜視図である。
概略斜視図である。
す概略斜視図である。
パターンである。
施例を示す回路図である。
伏電圧、24…n+ 導電形の半導体層、25…p+ 導電
形の半導体層、26…カソード電極、DF …フライホイ
ールダイオード、DS …スナバダイオード、IDS…スナ
バダイオードの電流波形、VDS…スナバダイオードの電
圧波形、101…三相誘導電動機。
Claims (15)
- 【請求項1】一対の主電極間に印加する逆方向電圧の大
きさが、 第1の逆方向電圧値以下では、実質的に逆方向電流が流
れず、 第1の逆方向電圧値以上かつ第2の逆方向電圧値以下で
は、逆方向電流の大きさが逆方向電圧の増加とともに増
大し、 第2の逆方向電圧値以上では、降伏電流が流れる、とい
う逆方向電流・電圧特性を有することを特徴とするダイ
オード。 - 【請求項2】請求項1のダイオードにおいて、 第1導電型の第1の半導体層と、 第1の半導体層に隣接する第2導電型の第2の半導体層
と、 第1の半導体層に隣接する第2導電型の第3の半導体層
と、 第2の半導体層にオーミック接触する第1の主電極と、 第1の半導体層及び第3の半導体層に電気的に接続され
る第2の主電極と、を有することを特徴とするダイオー
ド。 - 【請求項3】請求項2のダイオードにおいて、 第1の半導体層及び第3の半導体層に隣接する第1導電
型の第4の半導体層を有し、 第1の半導体層は、前記第4の半導体層を介して第2の
主電極とオーミック接触し、 前記第1の半導体層と第3の半導体層との接合部は、前
記第1の半導体層と前記第4の半導体層の接合部よりも
第1の主電極に近い位置に在ることを特徴とするダイオ
ード。 - 【請求項4】第1導電型の第1の半導体層と、 第1の半導体層に隣接する第2導電型の第2の半導体層
と、 第1の半導体層に隣接する第2導電型の第3の半導体層
と、 第1の半導体層及び第3の半導体層に隣接する第1導電
型の第4の半導体層と、 第2の半導体層にオーミック接触する第1の主電極と、 第1の半導体層及び第3の半導体層に電気的に接続され
る第2の主電極と、を有し、 第1の半導体層は、前記第4の半導体層を介して第2の
主電極とオーミック接触し、 前記第1の半導体層と第3の半導体層との接合部は、前
記第1の半導体層と前記第4の半導体層の接合部よりも
第1の主電極に近い位置に在ることを特徴とするダイオ
ード。 - 【請求項5】第1導電型の第1の半導体層と、 第1の半導体層に隣接する第2導電型の第2の半導体層
と、 第1の半導体層に隣接する第2導電型の第3の半導体層
と、 第1の半導体層及び第3の半導体層に隣接する第1導電
型の第4の半導体層と、を有し、 第1の半導体層は不純物濃度が異なる複数の領域を有
し、第1の領域が第2の半導体層に隣接し、第1の領域
よりも不純物濃度が高い第2の領域が第3の半導体層及
び第4の半導体層に隣接し、 第2の半導体層にオーミック接触する第1の主電極と、 第1の半導体層及び第3の半導体層に電気的に接続され
る第2の主電極と、を有し、 第1の半導体層は、前記第4の半導体層を介して第2の
主電極とオーミック接触し、 前記第1の半導体層と第3の半導体層との接合部は、前
記第1の半導体層と前記第4の半導体層の接合部よりも
第1の主電極に近い位置に在ることを特徴とするダイオ
ード。 - 【請求項6】請求項2,請求項3,請求項4,請求項5
のいずれか1項に記載のダイオードにおいて、 第1の半導体層と第2の半導体層の接合部と、第1の半
導体層と第3の半導体層の接合部との間において、第1
半導体層の単位面積あたりに含まれる第1導電型の不純
物量が、アバランシェ降伏電界をεm ,誘電率をεs ,
電子の電荷量をqとすると、(εm)・(εs)/q以下
であることを特徴とするダイオード。 - 【請求項7】請求項2,請求項3,請求項4,請求項5
のいずれか1項に記載のダイオードにおいて、 第1の半導体層と第2の半導体層の接合部と、第1の半
導体層と第3の半導体層の接合部との間において、第1
半導体層の単位面積あたりに含まれる第1導電型の不純
物量が、1.9373×1012(cm-2)以下であることを
特徴とするダイオード。 - 【請求項8】主電極間に印加する逆方向電圧の大きさ
が、 第1の逆方向電圧値以下では、実質的に逆方向電流が流
れず、 第1の逆方向電圧値以上かつ第2の逆方向電圧値以下で
は、逆方向電流の大きさが逆方向電圧の大きさとともに
増加し、 第2の逆方向電圧値以上では、降伏電流が流れる、とい
う逆方向電流・電圧特性を有するダイオードに、 前記第1の逆方向電圧値以上の大きさの逆方向電圧を主
電極間に印加することを特徴とするダイオードの駆動方
法。 - 【請求項9】ダイオードを含み、 該ダイオードは、 主電極間に印加する逆方向電圧の大きさが、 第1の逆方向電圧値以下では、実質的に逆方向電流が流
れず、 第1の逆方向電圧値以上かつ第2の逆方向電圧値以下で
は、逆方向電流の大きさが逆方向電圧の大きさとともに
増加し、 第2の逆方向電圧値以上では、降伏電流が流れる、とい
う逆方向電流・電圧特性を有し、 前記ダイオードに第1の逆方向電圧値以上の大きさの逆
方向電圧が印加されることを特徴とする半導体回路。 - 【請求項10】ダイオードを含み、 該ダイオードは、 第1導電型の第1の半導体層と、 第1の半導体層に隣接する第2導電型の第2の半導体層
と、 第1の半導体層に隣接する第2導電型の第3の半導体層
と、 第1の半導体層及び第3の半導体層に隣接する第1導電
型の第4の半導体層と、 第2の半導体層にオーミック接触する第1の主電極と、 第1の半導体層及び第3の半導体層に電気的に接続され
る第2の主電極と、を有し、 第1の半導体層は、前記第4の半導体層を介して第2の
主電極とオーミック接触し、 前記第1の半導体層と第3の半導体層との接合部は、前
記第1の半導体層と前記第4の半導体層の接合部よりも
第1の主電極に近い位置に在ることを特徴とする半導体
回路。 - 【請求項11】ダイオードを含み、 該ダイオードは、 第1導電型の第1の半導体層と、 第1の半導体層に隣接する第2導電型の第2の半導体層
と、 第1の半導体層に隣接する第2導電型の第3の半導体層
と、 第1の半導体層及び第3の半導体層に隣接する第1導電
型の第4の半導体層と、を有し、 第1の半導体層は不純物濃度が異なる複数の領域を有
し、第1の領域が第2の半導体層に隣接し、第1の領域
よりも不純物濃度が高い第2の領域が第3の半導体層及
び第4の半導体層に隣接し、 第2の半導体層にオーミック接触する第1の主電極と、 第1の半導体層及び第3の半導体層に電気的に接続され
る第2の主電極と、を有し、 第1の半導体層は、前記第4の半導体層を介して第2の
主電極とオーミック接触し、 前記第1の半導体層と第3の半導体層との接合部は、前
記第1の半導体層と前記第4の半導体層の接合部よりも
第1の主電極に近い位置に在ることを特徴とする半導体
回路。 - 【請求項12】請求項10または請求項11に記載の半
導体回路において、 前記ダイオードにおける第1の半導体層と第2の半導体
層の接合部と、第1の半導体層と第3の半導体層の接合
部との間において、第1半導体層の単位面積あたりに含
まれる第1導電型の不純物量が、アンバランシェ降伏電
界をεm ,誘電率をεs ,電子の電荷量をqとすると、
(εm)・(εs)/q以下であることを特徴とするダイ
オード。 - 【請求項13】請求項10または請求項11に記載の半
導体回路において、 ダイオードにおける第1の半導体層と第2の半導体層の
接合部と、第1の半導体層と第3の半導体層の接合部と
の間において、第1半導体層の単位面積あたりに含まれ
る第1導電型の不純物量が、1.9373×1012(c
m-2)以下であることを特徴とするダイオード。 - 【請求項14】請求項9,請求項10,請求項11,請
求項12,請求項13のいずれか1項の半導体回路にお
いて、 前記ダイオードに並列に接続される抵抗と、 これらダイオードと抵抗の並列接続回路に直列に接続さ
れるコンデンサと、を有することを特徴とする半導体回
路。 - 【請求項15】請求項9,請求項10,請求項11,請
求項12,請求項13のいずれか1項の半導体回路にお
いて、 スイッチング素子を含み、 該スイッチング素子と前記ダイオードが逆並列に接続さ
れることを特徴とする半導体回路。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12211795A JP3409503B2 (ja) | 1995-05-22 | 1995-05-22 | ダイオード及びダイオードの駆動方法並びに半導体回路 |
US08/651,875 US6204717B1 (en) | 1995-05-22 | 1996-05-21 | Semiconductor circuit and semiconductor device for use in equipment such as a power converting apparatus |
EP96108194A EP0744834A3 (en) | 1995-05-22 | 1996-05-22 | Semiconductor circuit, method of driving the same, and semiconductor device |
US09/639,801 US6414370B1 (en) | 1995-05-22 | 2000-08-17 | Semiconductor circuit preventing electromagnetic noise |
US10/135,530 US20020125548A1 (en) | 1995-05-22 | 2002-05-01 | Semiconductor circuit, method of driving the same and semiconductor device |
US10/668,963 US20040056702A1 (en) | 1995-05-22 | 2003-09-24 | Semiconductor circuit, method of driving the same and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12211795A JP3409503B2 (ja) | 1995-05-22 | 1995-05-22 | ダイオード及びダイオードの駆動方法並びに半導体回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08316501A true JPH08316501A (ja) | 1996-11-29 |
JP3409503B2 JP3409503B2 (ja) | 2003-05-26 |
Family
ID=14828055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12211795A Expired - Lifetime JP3409503B2 (ja) | 1995-05-22 | 1995-05-22 | ダイオード及びダイオードの駆動方法並びに半導体回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3409503B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0983326A (ja) * | 1995-09-20 | 1997-03-28 | Hitachi Ltd | 半導体回路およびその駆動方法並びに半導体素子 |
JP2002141418A (ja) * | 2001-09-05 | 2002-05-17 | Hitachi Ltd | 半導体回路およびその駆動方法並びに半導体素子 |
US6414370B1 (en) | 1995-05-22 | 2002-07-02 | Hitachi, Ltd. | Semiconductor circuit preventing electromagnetic noise |
US6552413B1 (en) | 2000-01-11 | 2003-04-22 | Mitsubishi Denki Kabushiki Kaisha | Diode |
CN104051547A (zh) * | 2014-06-18 | 2014-09-17 | 润奥电子(扬州)制造有限公司 | 一种高压快速软恢复二极管及其制备方法 |
US9202936B2 (en) | 2011-03-09 | 2015-12-01 | Mitsubishi Electric Corporation | Semiconductor device |
JP2019071408A (ja) * | 2017-08-31 | 2019-05-09 | イクシス・リミテッド・ライアビリティ・カンパニーIxys, Llc | 電荷キャリア取出インバースダイオード |
-
1995
- 1995-05-22 JP JP12211795A patent/JP3409503B2/ja not_active Expired - Lifetime
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6414370B1 (en) | 1995-05-22 | 2002-07-02 | Hitachi, Ltd. | Semiconductor circuit preventing electromagnetic noise |
JPH0983326A (ja) * | 1995-09-20 | 1997-03-28 | Hitachi Ltd | 半導体回路およびその駆動方法並びに半導体素子 |
US6552413B1 (en) | 2000-01-11 | 2003-04-22 | Mitsubishi Denki Kabushiki Kaisha | Diode |
JP2002141418A (ja) * | 2001-09-05 | 2002-05-17 | Hitachi Ltd | 半導体回路およびその駆動方法並びに半導体素子 |
US9202936B2 (en) | 2011-03-09 | 2015-12-01 | Mitsubishi Electric Corporation | Semiconductor device |
CN104051547A (zh) * | 2014-06-18 | 2014-09-17 | 润奥电子(扬州)制造有限公司 | 一种高压快速软恢复二极管及其制备方法 |
JP2019071408A (ja) * | 2017-08-31 | 2019-05-09 | イクシス・リミテッド・ライアビリティ・カンパニーIxys, Llc | 電荷キャリア取出インバースダイオード |
Also Published As
Publication number | Publication date |
---|---|
JP3409503B2 (ja) | 2003-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7572683B2 (en) | Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices | |
US5101244A (en) | Semiconductor schottky device with pn regions | |
US7400017B2 (en) | Reverse conducting semiconductor device and a fabrication method thereof | |
US6696705B1 (en) | Power semiconductor component having a mesa edge termination | |
JP2570022B2 (ja) | 定電圧ダイオード及びそれを用いた電力変換装置並びに定電圧ダイオードの製造方法 | |
US5166760A (en) | Semiconductor Schottky barrier device with pn junctions | |
JPH08306937A (ja) | 高耐圧半導体装置 | |
JP4116098B2 (ja) | 縦形パワーmosfet | |
JP2001185727A (ja) | 半導体装置およびその製造方法 | |
JP4109009B2 (ja) | 半導体素子及びその製造方法 | |
JP2862027B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JP2000077682A (ja) | ショットキーダイオード | |
US4901120A (en) | Structure for fast-recovery bipolar devices | |
EP2387077B1 (en) | Semiconductor device with a peripheral base region | |
JPH1093113A (ja) | ダイオード | |
US5079607A (en) | Mos type semiconductor device | |
JP3409503B2 (ja) | ダイオード及びダイオードの駆動方法並びに半導体回路 | |
US6914270B2 (en) | IGBT with PN insulation and production method | |
US6465874B2 (en) | Power semiconductor rectifier having schottky contact combined with insulation film | |
JP3695249B2 (ja) | 半導体装置及びそれを用いた電力変換装置 | |
JP2934606B2 (ja) | 半導体装置 | |
JP4080659B2 (ja) | 半導体装置 | |
JP6002387B2 (ja) | ダイオードおよびそれを用いた電力変換システム | |
JP3216315B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JP4136503B2 (ja) | 絶縁ゲートバイポーラトランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110320 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110320 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120320 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130320 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130320 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140320 Year of fee payment: 11 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |