TW201913743A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201913743A
TW201913743A TW107130162A TW107130162A TW201913743A TW 201913743 A TW201913743 A TW 201913743A TW 107130162 A TW107130162 A TW 107130162A TW 107130162 A TW107130162 A TW 107130162A TW 201913743 A TW201913743 A TW 201913743A
Authority
TW
Taiwan
Prior art keywords
region
semiconductor region
semiconductor device
semiconductor
plane
Prior art date
Application number
TW107130162A
Other languages
English (en)
Other versions
TWI670757B (zh
Inventor
中村秀幸
松崎欣史
伊藤広和
Original Assignee
日商新電元工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商新電元工業股份有限公司 filed Critical 日商新電元工業股份有限公司
Publication of TW201913743A publication Critical patent/TW201913743A/zh
Application granted granted Critical
Publication of TWI670757B publication Critical patent/TWI670757B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明的半導體裝置(100)，包括：n型半導體基體(110)；p型第一半導體區域(120)；從平面看包圍第一半導體區域(120)的多個第二角部(131)以及多個第二邊部(132)；摻雜物濃度比第一半導體區域(120)更低的p型表面半導體區域(130)；以及場板(154)，具有從平面看藉由絕緣膜(140)形成在與表面半導體區域(130)重疊區域上的多個場板角部(155)以及多個場板邊部(156)，其中，至少滿足（1）至少一部分上L1＞L2、以及（2）至少一部分上FP1＞FP2，這兩個條件中的任意一個，並且第二邊部(132)的耐壓低於第二角部(131)的耐壓。 根據本發明的半導體裝置，相較具有保護環構造的半導體裝置，能夠實現進一步的小型化，並且，相較以往的半導體裝置，能夠提高裝置整體的擊穿耐量。

Description

半導體裝置
本發明涉及半導體裝置。
以往，在周邊區域形成有保護環（Guard ring）的半導體裝置（保護環構造的半導體裝置）已被普遍認知（例如，參照專利文獻1）。
第27圖中所示的半導體裝置900，即以往的半導體裝置作為示例。
以往的半導體裝置900就是通常所說的半導體晶片。
半導體裝置900如第27圖中所示，包括：n型半導體基體910、形成在半導體基體910的第一主面的表面上的p型第一半導體區域920、在第一主面的表面上，從平面看被形成為將第一半導體區域920包圍的多個保護環930、在第一主面的表面上，從平面看從形成有第一半導體區域920的區域開始比保護環930更延展至外側區域的絕緣膜940、從平面看形成在與第一半導體區域920重疊的區域上的第一半導體區域側電極952、以及從平面看藉由絕緣膜940形成在從與第一半導體區域側電極952重疊的區域延展至與保護環930重疊的區域上的場板（Field plate）954。其中，第一電極950由第一半導體區域側電極952以及場板954構成。
另外，半導體裝置900除了上述構成要素以外，還包括：第二電極960、溝道截斷電極970、保護絕緣層980、以及溝道截斷環990。
根據以往的半導體裝置900，由於要在周邊區域形成有保護環930，因此就能夠使在反向偏置時，從第一半導體區域920與半導體基體910之間的pn結處擴展的耗盡層擴展至周邊區域，並且還能夠減小耗盡層的曲率，這樣一來，就能夠提高半導體裝置900的耐壓。
[習知技術文獻]
[專利文獻1] 特開平10-173174號公報
[發明欲解決的問題]
然而，在如以往的半導體裝置900這樣的具有保護環構造的半導體裝置中，為了要得到一定程度的高耐壓，就必須增加保護環930的數量。因此，對於具有保護環構造的半導體裝置來說，就會因保護環數量的增加導致周邊區域的面積變大，從而產生難以將其小型化的問題。
另外，以往的半導體裝置900在進行反向偏置時，保護環930的角部的耐壓有時會變得比保護環930的邊部的耐壓更小。例如，以往半導體裝置900的角部的規定的點（特別是，當角部的曲率固定時，距離角部與將該角部相夾的兩個邊部之間的邊界最遠的位置上的點。如以往的半導體裝置900般，當從平面看角部呈中心角90度的圓弧形時，位於45度位置上的點）處，以電荷平衡的關係來看，是耗盡層最難以延伸的區域。因此，在角部、特別是上述的角部的規定的點附近會首先發生雪崩擊穿，這樣一來，由於角部的電流密度，因此變高，其結果就會導致降低裝置整體的擊穿耐量。
所以，為了解決上述問題，本發明的目的在於提供一種半導體裝置，其相較具有保護環構造的半導體裝置，能夠實現進一步的小型化，並且，相較以往的半導體裝置，能夠提高裝置整體的擊穿耐量。
[解決問題的手段]
[1]本發明涉及的半導體裝置，可以包括：
第一導電型半導體基體；
第二導電型第一半導體區域，形成在所述半導體基體的第一主面的表面上，並且具有多個第一角部以及多個第一邊部；
第二導電型表面半導體區域，在所述第一主面的表面上，從平面看包含與所述第一半導體區域重疊的區域、並且具有從平面看包圍所述第一半導體區域的多個第二角部以及多個第二邊部，並且摻雜物濃度比所述第一半導體區域更低；
絕緣膜，在所述第一主面的表面上，從平面看從形成有所述第一半導體區域的區域延展至比所述表面半導體區域更外側的區域上；
第一半導體區域側電極，從平面看形成在與所述第一半導體區域重疊的區域上；以及
場板，具有從平面看藉由所述絕緣膜形成在與所述表面半導體區域重疊區域上的多個場板角部以及多個場板邊部；
其中，將從平面上看所述第二角部時從所述第一半導體區域的外邊緣直至所述表面半導體區域的外邊緣上的所述表面半導體區域的總長設為L1，將從平面上看所述第二邊部時從所述第一半導體區域的外邊緣直至所述表面半導體區域的外邊緣上的所述表面半導體區域的總長設為L2；並且
將從平面上看所述場板角部時從所述第一半導體區域側電極的外邊緣直至所述場板的外邊緣上的所述表面半導體區域的長度設為FP1，將從平面上看所述場板邊部時從所述第一半導體區域側電極的外邊緣直至所述場板的外邊緣上的長度設為FP2時；
至少滿足（1）在所述表面半導體區域的至少一部分上L1＞L2、以及（2）在所述場板的至少一部分上FP1＞FP2這兩個條件中的任意一個，並且所述第二邊部的耐壓低於所述第二角部的耐壓。
[2]在上述[1]所述的半導體裝置中，理想的情況是：
其中，滿足在所述表面半導體區域的至少一部分上L1＞L2的條件，
並且在所述第二邊部的外邊緣上，具有從平面看向內側凹陷的凹部。
[3]在上述[2]所述的半導體裝置中，理想的情況是：
其中，至少從平面看在位於離開所述第二邊部的外邊緣的位置上的第一區域上，未形成有所述表面半導體區域。
[4]在上述[3]所述的半導體裝置中，理想的情況是：
其中，從平面看所述凹部的底部部分沿在相鄰的所述第二角部之間的從一個所述第二角部向另一個所述第二角部的方向，也就是x方向呈直線形，
所述凹部的形狀從平面看呈所述第一半導體區域一側狹窄的錐形，
所述第一區域的形狀從平面看呈沿所述x方向延伸的長條形。
[5]在上述[1]所述的半導體裝置中，理想的情況是：
其中，滿足在所述表面半導體區域的至少一部分上L1＞L2的條件，
並且至少從平面看在位於離開所述第二邊部的外邊緣的位置上的第一區域上，未形成有所述表面半導體區域。
[6]在上述[3]至[5]所述的半導體裝置中，理想的情況是：
其中，在所述第一區域的至少一部分上，形成有電阻比所述表面半導體區域更大的高電阻區域。
[7]在上述[3]至[6]所述的半導體裝置中，理想的情況是：
其中，所述第一區域，從平面看位於與所述場板重疊的位置上。
[8]在上述[3]至[7]所述的半導體裝置中，理想的情況是：
其中，從平面看在位於離開所述第二角部的外邊緣的位置上的第二區域上，未形成有所述表面半導體區域。
[9]在上述[8]所述的半導體裝置中，理想的情況是：
其中，所述第一區域與所述第二區域是連續的。
[10]在上述[1]所述的半導體裝置中，理想的情況是：
其中，滿足在所述場板的至少一部分上FP1＞FP2的條件。
[11]在上述[10]所述的半導體裝置中，理想的情況是：
其中，滿足在所述表面半導體區域的至少一部分上L1＞L2的條件、
並且，至少從平面看在位於離開所述第二邊部的外邊緣的位置上的第一區域上，未形成有所述表面半導體區域。
[12]在上述[11]所述的半導體裝置中，理想的情況是：
其中，在所述第一區域的至少一部分上，形成有電阻比所述表面半導體區域更大的高電阻區域。
[發明效果 ]
根據本發明的半導體裝置，由於具備了表面半導體區域而非保護環，因此在反向偏置時就能夠同時將半導體基層和表面半導體區域耗盡，所以即使是在如保護環一般不增加數量的情況下也能得到所希望的耐壓，這樣一來，相較具有保護環構造的半導體裝置，就能夠實現進一步的小型化。
另外，根據本發明涉及的半導體裝置，由於在周邊區域上形成有表面半導體區域，因此藉由在反向偏置時耗盡層從最初就在表面半導體區域與半導體基體之間的pn結處擴展，並且將表面半導體區域進一步完全耗盡，就能夠提高半導體裝置的耐壓。而且，由於至少滿足（1）在表面半導體區域的至少一部分上L1＞L2、以及（2）在場板的至少一部分上FP1＞FP2這兩個條件中的任意一個，並且第二邊部的耐壓低於第二角部的耐壓，因此藉由有目的地縮小第二邊部的耐壓，並且在反向偏置時藉由比表面半導體區域的第二角部，先使第二邊部發生雪崩擊穿，就能夠相較以往的半導體裝置，進一步提高裝置整體的擊穿耐量。
因此，本發明的半導體裝置相較具有保護環構造的半導體裝置，能夠實現進一步的小型化，並且，相較以往的半導體裝置，能夠提高裝置整體的擊穿耐量。
下面，將基於圖式對本發明涉及的半導體裝置的實施方式進行說明。以下說明的各實施方式，不限於專利申請範圍中的發明。在各實施方式中說明的諸要素以及全部的組成不限於必須使用本發明的解決手段。在各實施方式中，使用相同符號來表示基本構成以及特徵相同的構成要素（包含形狀等不完全相同的構成要素），並省略了其說明。
[第一實施方式]
第一實施方式中的半導體裝置100，就是通常所說的半導體晶片。
如第1圖所示，半導體裝置100包括：第一導電型（在第一實施方式中為n型）半導體基體110；第二導電型（在第一實施方式中為p型）第一半導體區域120，形成在半導體基體110的第一主面的表面上，並且具有多個第一角部121以及多個第一邊部122；第二導電型表面半導體區域130，在第一主面的表面上，從平面看包含與第一半導體區域120重疊的區域、並且具有從平面看包圍第一半導體區域120的多個第二角部131以及多個第二邊部132，並且摻雜物濃度比第一半導體區域120更低；絕緣膜140，在第一主面的表面上，從平面看，從形成有第一半導體區域120的區域延展至比表面半導體區域130更外側的區域上；第一半導體區域側電極152，從平面看形成在與第一半導體區域120重疊的區域上；以及場板154，具有從平面看藉由絕緣膜140形成在與表面半導體區域130重疊區域上的多個場板角部155以及多個場板邊部156。其中，第一半導體區域側電極152以及場板154是連續的，並構成第一電極150。
另外，除了上述構成要素以外，半導體裝置100還包括：第二電極160、溝道截斷電極170、保護絕緣層180以及溝道截斷環190。
本說明書中的「第一邊部」指的是，在第一半導體區域的外邊緣部中，外邊緣呈直線的部分。
本說明書中的「第一角部」指的是，在第一半導體區域的外邊緣部中，在改變角度後將某個第一邊部與其他的第一邊部連接的部分。第一角部相當於第一半導體區域的角的部分。
本說明書中的「第二邊部」指的是，表面半導體區域中與第一邊部相對應的部分。第二邊部也可以稱為：在表面半導體區域中，從平面看時，與第一邊部外邊緣的直線相垂直並且存在於面向外方向側的部分。
本說明書中的「第二角部」指的是，在表面半導體區域中與第一角部相對應的部分。第二角部也可以稱為：在表面半導體區域中，從平面看時，在改變角度後將某個第二邊部與其他的第二邊部連接的部分。
本說明書中的「半導體區域的外邊緣」指的是，半導體區域的深度（厚度）保持固定的部分的外邊緣。也就是在半導體區域的外邊緣處，不包含所謂側擴散（Side diffusion）。
本說明書中的「外邊緣」指的是構成要素的外端，而「外邊緣部」指的是包含外邊緣的部分。
半導體基體110具有n+ 型半導體區域112、以及位於n+ 型半導體區域112的第一電極150側上的n型半導體區域114。n型半導體區域114與表面半導體區域130之間形成有pn結。
n+ 型半導體區域112的表面摻雜物濃度，例如可以設在1×1020 cm-3 以上。此外，自n+ 型半導體區域112的背面（第二電極160側）的深度（n+ 型半導體區域112的厚度）可以設為5～90μｍ。
n型半導體區域114的晶片電阻率，例如可以設為60～70Ω・cm。n型半導體區域114的晶片i層厚度，例如可以設為90～150μｍ。
第一半導體區域120最佳被交互設置的多個第一角部121與多個第一邊部122包圍的區域。第一實施方式中的第一半導體區域120具有四個第一角部121以及四個第一邊部122，並且大致呈四角形（大致呈正方形）。
第一半導體區域120的表面摻雜物濃度，例如可以設為1×1016 ～5×1019 cm-3 。第一半導體區域120的深度，例如可以設為1～4μｍ。
表面半導體區域130最佳是被交互設置的多個第二角部131與多個第二邊部132包圍的區域。第一實施方式中的表面半導體區域130具有四個第二角部131以及四個第二邊部132，並且大致呈四角形（大致呈正方形）。
表面半導體區域130的摻雜物濃度，例如可以設為5×1011 ～12×1011 cm-3 。表面半導體區域130的深度，例如可以設為3～6μｍ。
這裡，對耐壓與表面半導體區域的摻雜物濃度之間的關係進行簡單說明。
「摻雜物總和」指的是，將從表面向深度方向上的濃度分佈累計後的值。
如第2圖所示，經由調整（進行增減）表面半導體區域的摻雜物總和，就能夠在實際使用時在數百V的範圍內來進行調整（進行增減）耐壓。
另外，雖然摻雜物總和是與摻雜量（摻雜物投入量）相關聯的值，但是耐壓與摻雜量之間有時並不一定保持著有規律的關聯關係。這主要是因為在熱處理時摻雜物的量會發生變化。
第二角部131如第1圖所示，具有從平面看經過R倒角處理（將某個第二邊部132的外邊緣與其他的第二邊部132的外邊緣順暢連接）後的平面形狀。
第二角部131的外邊緣為圓弧形。
在半導體裝置100中，當將從平面上看第二角部131時從第一半導體區域120的外邊緣直至表面半導體區域130的外邊緣的表面半導體區域130的總長設為L1，將從平面上看第二邊部132時從第一半導體區域120的外邊緣直至表面半導體區域130的外邊緣的表面半導體區域130的總長設為L2時，滿足在表面半導體區域130上的至少一部分上，L1＞L2的條件（參照第1圖（b）、(c）)。此外，第二邊部132的耐壓低於第二角部131的耐壓。
本說明書中的滿足「在表面半導體區域上的至少一部分上L1＞L2」這一條件指的是，只要低於取最大值L1的L2存在於表面半導體區域中的一個部位上即可，而不必在整個第二角部以及第二邊部上均滿足L1＞L2。
本說明書中的「第二邊部的耐壓低於第二角部的耐壓」並非是指第二邊部的整個部分的耐壓低於第二角部的耐壓，而是指第二邊部的至少一部分的耐壓，低於第二角部中耐壓最低的部分的耐壓。
第一實施方式中表面半導體區域130的L1，例如可以設為300μm，L2可以設為180μm。
本說明書中的「表面半導體區域的總長」指的是，以單向度看表面半導體區域時形成有表面半導體區域的區域長度。也就是說，當存在未形成有表面半導體區域的區域（後述的第一區域或第二區域）時，該區域的長度（該區域的寬度）不包含在表面半導體區域的總長中（例如，參照後述的第二實施方式以及第4圖（c））。另外，表面半導體區域的總長中不包含所謂側擴散的部分。
在第一實施方式中，在第二角部131以及第二邊部132上，表面半導體區域130均從內側到外側是連續的（參照第1圖（b）、（c））。
半導體裝置100具有在第二邊部132的外邊緣上的，從平面看向內側凹陷的凹部134。此外，在第1圖（a）中，用符號135表示凹部134的底部。
凹部134的形狀呈第一半導體區域120一側（底部135一側）狹窄的錐形。
本說明書中的「具有在第二邊部的外邊緣上的，從平面看向內側凹陷的凹部」指的是，凹部包含在第二邊部內，也就是說，凹部的端（第二邊部的外邊緣開始凹陷的點）沒有進入至第二角部。
第二邊部132上位於第二角部131附近（比凹部134的底部135的端部更靠近第二角部131側的部分）的外邊緣由：從第二角部131的外邊緣的末端向其他第二角部131的方向延伸的第一直線部分、以及從第一直線部分向凹部134的底部135方向（構成凹部134的錐形）延伸的第二直線部分所而成。
因此，在第二角部131附近，第二邊部132的寬度漸漸變狹窄。
這裡，對耐壓與L1以及L2的長度之間的關係進行簡單說明。當表面半導體區域是連續形成（不存在未形成有類似如後述的第一區域的表面半導體區域的區域）時，如第3圖所示，L1或L2的長度越長時，耐壓也越高。當L1的長度與L2的長度相同時，第二邊部的耐壓高於第二角部的耐壓。
因此，想要將第二邊部的耐壓下降至比第二角部的耐壓更低，從而提高裝置整體的擊穿耐量，就需要將L2的長度設置為相較L1的長度足夠的短。
例如，當用第3圖的圖來說明時，藉由將L1設定為圖中a的線段右端的長度，將L2設定為圖中b的線段左端的長度，就能夠使耐壓的差留有餘地（例如，與圖中a的線段右端相對應的耐壓是1900V，與圖中b的左端相對應的耐壓是1800V，有100V的餘地），這樣就可以視為L2的長度相較L1的長度足夠的短。
場板154最佳是被交互設置的多個場板角部155與多個場板邊部156包圍的區域。第一實施方式中的場板154具有四個場板角部155以及四個場板邊部156，並且大致呈四角形（大致呈正方形）。
在第一實施方式中的場板154中，當將從平面看場板角部155時從第一半導體區域側電極152的外邊緣直至場板154的外邊緣的長度設為FP1（符號未圖示），將從平面看場板邊部156時從第一半導體區域側電極152的外邊緣直至場板154的外邊緣的長度設為FP2（無符號圖示）時，滿足FP1=FP2。
第一實施方式中的FP1以及FP2，例如可以設為60μm。
本說明書中「場板邊部」指的是，場板中與第一邊部相對應的部分。
本說明書中「場板角部」指的是，場板中與第一角部相對應的部分。「場板角部」還可稱為是在場板中，從平面看時某個場板邊部與其他場板邊部相連接的部分。
下面，將對第一實施方式中的半導體裝置100的效果進行說明。
根據第一實施方式中的半導體裝置100，由於具備了表面半導體區域130而非保護環，因此相較具有保護環構造的半導體裝置，就能夠實現進一步的小型化。
根據第一實施方式中的半導體裝置100，由於在周邊區域上形成有表面半導體區域130，因此藉由耗盡層在反向偏置時先從表面半導體區域130與半導體基體110之間的pn結處開始擴展，並且進一步將表面半導體區域130完全耗盡，就能夠提高半導體裝置100的耐壓。而且，由於至少滿足（1）在表面半導體區域130的至少一部分上L1＞L2、以及（2）在場板的至少一部分上FP1＞FP2這兩個條件中（第一實施方式1中（1）的條件）的任意一個，並且第二邊部132的耐壓低於第二角部131的耐壓，因此藉由有目的地減小第二邊部132的耐壓，並且在反向偏置時藉由比表面半導體區域130的第二角部131，先在第二邊部132處發生雪崩擊穿，相較以往的半導體裝置，就能夠進一步提高裝置整體的擊穿耐量。
因此，第一實施方式中的半導體裝置100，其相較具有保護環構造的半導體裝置能夠實現進一步的小型化，並且，相較以往的半導體裝置，能夠提高裝置整體的擊穿耐量。
另外，根據第一實施方式中的半導體裝置100，由於在第二邊部132的外邊緣上，具有從平面看向內側凹陷的凹部134，因此就能夠輕鬆地滿足在表面半導體區域130的至少一部分上L1＞L2這一個條件。
另外，根據第一實施方式中的半導體裝置100，由於凹部134包含在第二邊部132內，因此能夠防止第二角部131的耐壓降低。 [第二實施方式]
第二實施方式中的半導體裝置101，雖然基本上具有與第一實施方式中的半導體裝置100相同的結構，但是在存在未形成有表面半導體區域的第一區域這一點上與第一實施方式中的半導體裝置100有所不同。即，第二實施方式中的半導體裝置101如第4圖所示，至少從平面上看在位於離開第二邊部132的外邊緣的位置上的第一區域136上，未形成有表面半導體區域130。
如之前說明過的，「表面半導體區域的總長」中，當存在未形成有表面半導體區域的區域時，該區域的長度（寬度）不被包含在內。在第二實施方式中，在存在有第一區域136的情況下，在第二邊部132上具有與內側的表面半導體區域130和外側的表面半導體區域130分開的部位（參照第4圖（c））。這時，L2的長度為：內側的表面半導體區域130的長度（參照第4圖（c）的符號L2-1）與外側的表面半導體區域130的長度（參照第4圖（c）的符號L2-2）的總和。
在第二實施方式中，第一區域136並沒有越過第二角部131與第二邊部132的邊界並進入第二角部131側。
第一區域136，從平面上看位於與場板154重疊的位置上。第一區域136，能夠存在於場板154的下方（第二電極160側），或者也能夠通過絕緣膜140被場板154所覆蓋。
在第二實施方式中的半導體裝置101中，不存在相當於第一實施方式中凹部134的部分。
第一區域136中，也可以形成有高電阻區域（參照後述的第四實施方式）。
在這裡，對耐壓與第一區域的寬度之間的關係進行簡單說明。「第一區域的寬度」指的是，當將相鄰的第二角部之間的從一個第二角部向另一個第二角部的方向作為x方向時，從平面上看沿與x方向相垂直方向上的長度（從第一區域的第一半導體區域側的邊直至與該邊相向的邊的長度）（參照後述第9圖中的符號B）。第一區域的寬度中不包含所謂側擴散的部分。
當第一區域沿x方向充分延長時，在第一區域的寬度較窄的情況下，與不存在第一區域時相比，第二邊部的耐壓就會降低（參照第5圖中用符號c表示的區域）。但是，一旦第一區域的寬度擴寬至一定程度，與不存在第一區域時相比，第二邊部的耐壓就可能會升高（參照第5圖中用符號d表示的區域）。因此，在第二實施方式中，有必要將第一區域136的寬度設定為：使第二邊部132的耐壓比第二角部131的耐壓更低（將第一區域136的寬度設為合適的寬度）。
接下來，對電場強度與第一區域之間的關係進行簡單說明。
當雪崩電流流通時，在不存在第一區域的情況下，電場強度的峰值會出現在：表面半導體區域的外邊緣附近（參照第6圖的符號p1）以及場板（場板邊部）的端部附近（參照第6圖的符號p2）這兩個點上。另一方面，當存在有第一區域時，除了上述的兩個點以外，在第一區域附近也會出現電場強度的峰值（參照第7圖的符號p3）。因此，藉由存在有第一區域從而能夠分散電場強度的峰值，這樣一來，就能夠提高半導體裝置整體的擊穿耐量。
以下，對第二實施方式中半導體裝置101的效果進行說明。
如上述般，雖然第二實施方式中的半導體裝置101在存在未形成有表面半導體區域的第一區域這一點上與第一實施方式中的半導體裝置100有所不同，但是由於其同樣具備表面半導體區域130而非保護環，並且滿足在表面半導體區域130的至少一部分上L1＞L2的條件，而且第二邊部132的耐壓比第二角部131的耐壓更低，因此其與第一實施方式中半導體裝置100一樣，相較具有保護環構造的半導體裝置能夠實現進一步的小型化，並且，相較以往的半導體裝置，能夠提高裝置整體的擊穿耐量。
根據第二實施方式中半導體裝置101，由於當雪崩電流流通時能夠分散電場強度的峰值以及在表面半導體區域130的內側這樣的難以發生擊穿的位置上形成有第一區域136，因此能夠進一步提高裝置整體的擊穿耐量。
根據第二實施方式中半導體裝置101，由於第一區域136，從平面上看位於與場板154重疊的位置上，因此能夠減少耐壓的波動，從而是一種穩定耐壓的構造。
根據第二實施方式中半導體裝置101，由於第一區域136沒有進入第二角部131一側，因此就能夠防止第二角部131的耐壓降低。
第二實施方式中半導體裝置101，除了在存在未形成有表面半導體區域的第一區域這一點以外，具有與第一實施方式中半導體裝置100相同的結構，因此也具有第一實施方式中半導體裝置100所具有的相關效果。 [第三實施方式]
雖然第三實施方式中的半導體裝置102，基本上具有與第一實施方式中的半導體裝置100相同的結構，但是在存在未形成有表面半導體區域的第一區域這一點上與第一實施方式中的半導體裝置100有所不同。即，在第三實施方式中的半導體裝置102中，如第8圖以及第9圖所示，從平面看在位於離開第二邊部132的外邊緣的位置上的第一區域136上，未形成有表面半導體區域130。
從平面看，凹部134的底部135的部分的形狀為：沿在相鄰的第二角部131之間的從一個第二角部131向另一個第二角部131的方向，也就是x方向（參照第9圖）的直線。
凹部134的形狀為第一半導體區域120一側狹窄的錐形。該錐形的斜度，例如可以是45度。
本說明書中凹部的「錐形的斜度」指的是，將與x方向垂直的直線與沿凹部的錐形部分的直線交差時形成的角度中較小的角度。
第一區域136的形狀從平面看呈沿x方向延伸的長條形。
這裡，對第三實施方式中第一區域136的大小進行說明。
將從第一區域136的端部直至第二邊部132與第二角部131的邊界處的，從平面上看沿x方向的長度設為A，並且將第一區域136的從平面上看x方向是沿垂直方向的長度（第一區域136的寬度）設為B（參照第9圖）。
在耐壓與第一區域的寬度之間的關係的圖（參照第5圖）中，當B較小（第一區域136的寬度較窄）、第二邊部132的耐壓降低時（參照第5圖中用符號c表示的區域），A為大於0的適當的值即可（沒有越過第二邊部132與第二角部131的邊界處並進入第二角部131一側，並且不會使第一區域136消失的值）。
另外，即使當B較大（第一區域136的寬度較寬）、第二邊部132的耐壓上升時（參照第5圖中用符號d表示的區域），A同樣為大於0的適當的值即可。
B（第一區域136的寬度）能夠是根據半導體裝置的尺寸和耐壓的關係來決定，例如可以設為大約15μm。
如上述般，雖然第三實施方式中的半導體裝置102在存在未形成有表面半導體區域的第一區域這一點上與第一實施方式中的半導體裝置100有所不同，但是由於其同樣具備了表面半導體區域130而非保護環，並且滿足在表面半導體區域130的至少一部分上L1＞L2的條件，而且第二邊部132的耐壓低於第二角部131的耐壓，因此與第一實施方式中的半導體裝置100一樣，其相較具有保護環構造的半導體裝置，能夠實現進一步的小型化，並且，相較以往的半導體裝置，能夠提高裝置整體的擊穿耐量。
根據第三實施方式中半導體裝置102，由於從平面看在位於離開第二邊部132的外邊緣的位置上的第一區域136上，未形成有表面半導體區域130，因此當雪崩電流流通時能夠分散電場強度的峰值以及在表面半導體區域130的內側這樣的難以發生擊穿的位置上形成有第一區域136，因此能夠進一步提高裝置整體的擊穿耐量。
根據第三實施方式中半導體裝置102，由於從平面看凹部134的底部135的部分呈沿x方向的直線，並且凹部134的形狀從平面看呈第一半導體區域120一側狹窄的錐形，第一區域136的形狀從平面看呈沿所述x方向延伸的長條形，因此藉由使凹部134與第一區域136並存，就能夠進一步提高裝置整體的擊穿耐量。
根據第三實施方式中半導體裝置102，由於第一區域136並沒有進入第二角部131一側，因此就能夠防止第二角部131的耐壓降低。
根據第三實施方式中半導體裝置102，由於除了在存在未形成有表面半導體區域的第一區域這一點以外，具有與第一實施方式中半導體裝置100相同的結構，因此也同樣具有第一實施方式中半導體裝置100所具有的相關效果。 [第四實施方式]
雖然第四實施方式中的半導體裝置103基本上具有與第三實施方式中的半導體裝置102相同的結構，但是其在形成有高電阻區域一點上與第三實施方式中的半導體裝置102有所不同。即，第四實施方式中的半導體裝置103如第10圖所示，在第一區域136的至少一部分上，形成有比表面半導體區域130電阻更高的高電阻區域138。高電阻區域138能夠如後述般降低第二邊部132的耐壓。
在第四實施方式的第一區域136中，在第一區域136的第二角部131側的端部以外的區域上形成有高電阻區域138。這是為了將第二邊部132的耐壓降低至比第二角部131的耐壓更低的程度。
高電阻區域138例如可以藉由在與第一區域136相對應的位置上導入p型摻雜物（例如硼），並且藉由之後進行退火（anneal）處理來形成。
這裡，對耐壓與高電阻區域的表面摻雜物濃度間的關係進行簡單說明。
「表面摻雜物濃度」指的是，高電阻區域的表面上的摻雜物濃度。
基本上，隨著高電阻區域的表面摻雜物濃度的增加，第二邊部的耐壓有減少的趨勢（參照第11圖中用符號f表示的圖）。
因此，例如即使在因第二邊部上存在有第一區域時，第二邊部的耐壓持續升高的情況下(參照第5圖中用符號d表示的區域。)，藉由形成表面摻雜物濃度值較為合適的高電阻區域，也同樣能夠將第二邊部的耐壓降低至比在第二邊部上不存在第一區域時更低（參照第11圖中用符號e與用f表示的圖的相交點右側的區域）。
即便是因在第二邊部上存在第一區域，從而第二邊部的耐壓比在第二邊部上不存在第一區域時更低的情況下（參照第5圖中用符號c表示的區域），也能夠形成高電阻區域從而來調整耐壓。
從摻雜物總量的觀點來看，高電阻區域的摻雜物總量例如可以設為表面半導體區域的摻雜物總量的1/10程度。
雖然第四實施方式中的半導體裝置103在形成有高電阻區域這一點上與第三實施方式中的半導體裝置102有所不同，但是由於其具備了表面半導體區域130而非保護環，並且滿足在表面半導體區域130的至少一部分上L1＞L2的條件，而且第二邊部132的耐壓比第二角部131的耐壓更低，因此與第三實施方式中半導體裝置102一樣，其相較具有保護環構造的半導體裝置能夠實現進一步的小型化，並且，相較以往的半導體裝置，能夠提高裝置整體的擊穿耐量。
根據第四實施方式中的半導體裝置103，由於在第一區域136的至少一部分上形成有高電阻區域138，因此藉由調整高電阻區域138的位置或者藉由調整摻雜物總量以及表面摻雜物濃度，就能夠將第二邊部132上的，相鄰的第二角部131之間的從一個第二角部131向另一個第二角部131的方向（x方向）上的耐壓分佈調整為接近均勻的程度。
由於第四實施方式中的半導體裝置103除了在形成有高電阻區域這一點以外，具有與第三實施方式中半導體裝置102相同的結構，因此其也同樣具有第三實施方式中半導體裝置102所具有的相關效果。 [第五實施方式]
第五實施方式中的半導體裝置104，就是通常所說的半導體晶片。
如第12圖所示，半導體裝置104包括：第一導電型（在第五實施方式中為n型）半導體基體110；第二導電型（在第五實施方式中為p型）第一半導體區域120，形成在半導體基體110的第一主面的表面上，並且具有多個第一角部121以及多個第一邊部122；第二導電型表面半導體區域130，在第一主面的表面上，從平面看包含與第一半導體區域120重疊的區域、並且具有從平面看包圍第一半導體區域120的多個第二邊部132以及多個第二角部131，並且摻雜物濃度比第一半導體區域120更低；絕緣膜140，在第一主面的表面上，從平面看從形成有第一半導體區域120的區域延展至比表面半導體區域130更外側的區域上；第一半導體區域側電極152，從平面看形成在與第一半導體區域120重疊的區域上；以及場板154，具有從平面看藉由絕緣膜140形成在與表面半導體區域130重疊區域上的多個場板角部155以及多個場板邊部156。其中，第一半導體區域側電極152以及場板154是連續的，並構成第一電極150。
另外，半導體裝置104還包括：第二電極160、溝道截斷電極170、保護絕緣層180以及溝道截斷環190。
在第五實施方式中的半導體裝置104的構成要素中，僅對其與第一實施方式中的半導體裝置100不相同的構成要素進行說明，並省略其他的構成要素的說明。
將當從平面上看場板角部155時從第一半導體區域側電極152的外邊緣直至場板154的外邊緣上的長度設為FP1，並將當從平面上看場板邊部156時從第一半導體區域側電極152的外邊緣直至場板154的外邊緣上的長度設為FP2。
這時，滿足場板154的至少一部分上FP1＞FP2的條件（參照第12圖（b）、（c））。並且第二邊部132的耐壓更低於第二角部131的耐壓。
在本說明書中，想要滿足「場板的至少一部分上FP1＞FP2」的條件，只要低於取最大值FP1的FP2存在於場板中的一個部位上即可，而不必在整個場板角部以及場板邊部上均滿足FP1＞FP2。
在第五實施方式中，不存在與第一實施方式中表面半導體區域130的凹部134相對應的凹部。另一方面，半導體裝置100具有從平面看在場板邊部156的外邊緣上向內側凹陷的凹部158。
在此，對耐壓與FP1或FP2的長度之間的關係進行簡單說明。如第13圖所示般，隨著FP1以及FP2的長度越長其相對應部分的耐壓也隨之越高，一旦超過一定程度的長度其耐壓就會有不再變化的趨勢。另外，當FP1與FP2的長度相同時，相較第二角部的耐壓第二邊部的耐壓會更高。
因此，想要將第二邊部的耐壓下降至比第二角部的耐壓更低，從而提高裝置整體的擊穿耐量，就需要將FP2的長度設為比FP1的長度足夠的短。
例如，當用第13圖的圖來說明時，將FP2的長度設定為對額定電壓持有餘量，進一步將FP1的長度設定為持有第二角部131的耐壓更高於第二邊部132的耐壓餘量（例如，與圖中h的線段左端相對應的耐壓是1850V，與圖中g的線段右端相對應的耐壓是1920V，有70V的餘地），這樣就可以視為將FP1的長度設為比FP2的長度足夠的長，也就是說，將FP2的長度設為比FP1的長度足夠的短。
下面，對第五實施方式中的半導體裝置104的效果進行說明。
根據第五實施方式中的半導體裝置104，由於具備了表面半導體區域130而非保護環，因此相較具有保護環構造的半導體裝置，就能夠實現進一步的小型化。
根據第五實施方式中的半導體裝置104，由於在周邊區域上形成有表面半導體區域130，因此藉由在反向偏置時耗盡層從最初就在表面半導體區域130與半導體基體110之間的pn結處擴展，並且將表面半導體區域130進一步完全耗盡，就能夠提高半導體裝置104的耐壓。而且，由於至少滿足（1）在表面半導體區域130的至少一部分上L1＞L2以及（2）在場板154的至少一部分上FP1＞FP2這兩個條件中的任意一個條件（第五實施方式中（2）的條件），並且第二邊部132的耐壓更低於第二角部131的耐壓，因此藉由有目的地縮小第二邊部132的耐壓，並且在反向偏置時藉由比表面半導體區域130的第二角部131，先使第二邊部132發生雪崩擊穿，就能夠相較以往的半導體裝置，進一步提高裝置整體的擊穿耐量。
因此，第五實施方式中的半導體裝置104，其相較具有保護環構造的半導體裝置能夠實現進一步的小型化，並且，相較以往的半導體裝置，能夠提高裝置整體的擊穿耐量。 [第六實施方式]
第六實施方式中的半導體裝置105，雖然基本上具有與第三實施方式中的半導體裝置102相同的結構，但是在存在未形成有表面半導體區域的第二區域這一點上與第三實施方式中的半導體裝置102有所不同。也就是說，第六實施方式中的半導體裝置105如第14圖所示，至少從平面上看在位於離開第二角部131的外邊緣的位置上的第二區域137上，未形成有表面半導體區域130。
第二區域137的端部與第二邊部132相接觸。
第六實施方式中的L1的長度是，內側的表面半導體區域130的長度（參照第14圖（b）的符號L1-1）與外側的表面半導體區域130的長度（參照第14圖（c）的符號L1-2）的總和。
第六實施方式中第一區域136與第二區域137是連續的（第一區域136的端部與第二區域137的端部相接觸）。
第一區域136與第二區域137的寬度，既可以是相同的，也可以是不相同的。
本說明書中的「第二區域的寬度」指的是，從第二區域的第一半導體區域側邊直至與該邊相向的邊的長度。
在第一區域136上，能夠形成有高電阻區域（參照第四實施方式）。
在此，對耐壓與第一區域或第二區域的寬度之間的關係進行簡單說明。如第15圖所示般，當在第二角部131上有第二區域137時，第二區域137的寬度越延展，第二角部131的耐壓越有降低的趨勢。但是，即使在第二角部131上存在有第二區域137時，也能夠藉由第二區域137的寬度，將第二角部131的耐壓提高為比第二邊部132的耐壓更高。例如，當第一區域136與第二區域137的寬度相同時，如果該寬度是比第15圖的虛線更與左側的區域相對應的話，就能夠將第二邊部132的耐壓提高為比第二角部131的耐壓更高。
因此，當存在有第二區域137時，就必須將第一區域136以及第二區域137的寬度設定為第二角部131的耐壓不低於第二邊部132的耐壓（第二邊部132的耐壓更低於第二角部131的耐壓）。
第六實施方式中半導體裝置105，雖然在存在未形成有表面半導體區域的第二區域這一點上與第三實施方式中的半導體裝置102有所不同，但是具備了表面半導體區域130而非保護環，並且滿足在表面半導體區域130的至少一部分上L1＞L2的條件，由於第二邊部132的耐壓比第二角部131的耐壓更低，因此與第三實施方式中半導體裝置102相同，其相較具有保護環構造的半導體裝置能夠實現進一步的小型化，並且，相較以往的半導體裝置，能夠提高裝置整體的擊穿耐量。
根據第六實施方式中半導體裝置105，由於從平面看在位於離開第二角部131的外邊緣的位置上的第二區域137上，未形成有表面半導體區域130，因此，不僅是第二邊部132還能夠調整第二角部131的耐壓。
根據第六實施方式中半導體裝置105，由於第一區域136與第二區域137是連續的，因此能夠將表面半導體區域130從第一區域136以及第二區域137的內側與外側處切割，從而就能夠提高半導體裝置整體的耐壓。
第六實施方式中半導體裝置105，除了在存在未形成有表面半導體區域的第二區域這一點以外，具有與第三實施方式中半導體裝置102相同的結構，因此也具有第三實施方式中半導體裝置102所具有的相關效果。
以上雖然是基於上述中各實施方式對本發明進行說明的，但是本發明又不僅限於上述的各實施方式。能夠在不脫離其主要內容的範圍內實施各種態樣，例如能夠如後述般變形。
（1）上述各實施方式中所述的構成要素的數量、材質、形狀、位置、大小、角度等都有示例，但是能夠在不損害本發明效果的範圍內對其進行變更。
（2）上述各實施方式中，雖然第二角部131具有從平面看經過R倒角處理後的平面形狀，但是本發明並不僅限於此。例如，也可以如第一變形例中的半導體裝置106（參照第16圖）以及第二變形例中的半導體裝置107（參照第17圖）般，第二角部也能夠具有從平面看經過倒角處理後的（將某個第二邊部的外邊緣與另一個第二邊部的外邊緣直線連接）平面形狀。
（3）當第二角部具有從平面看經過倒角處理後的平面形狀時，如第三變形例中的半導體裝置106a（參照第18圖）以及第四變形例中的半導體裝置107a（參照第19圖）般，在相較第二角部具有從平面看經過R倒角處理後的平面形狀時能夠縮小周邊區域。這時，就能夠進一步將半導體裝置整體的尺寸（晶片尺寸）小型化。
（4）上述第一、三、四、六實施方式中，雖然在第二角部131附近的第二邊部132的外邊緣，是由從第二角部131的外邊緣末端向另一個第二角部131方向上的第一直線部分與從第一直線部分向凹部134的底部135上的第二直線部分而成的，但是本發明不僅限於此。例如，如第五變形例中的半導體裝置108（參照第20圖）般，在第二角部附近的第二邊部的外邊緣，能夠是由與第二角部的外邊緣的圓弧形狀連續的圓弧形狀構成。藉由這種結構，能夠確保第二角部的穩定耐壓。其中，「在第二角部附近的第二邊部的外邊緣是由與第二角部的外邊緣的圓弧形狀連續的圓弧形狀構成」的特徵是，也能夠適用於上述第三、四、六實施方式中的半導體裝置。
（5）上述第二～四、六實施方式以及上述第二、四變形例中顯示的第一區域136的位置為示例。第一區域，既能夠是如第六變形例中半導體裝置102a（參照第21圖）般在第二～四、六實施方式以及第二、四變形例中相較示例位置更靠近內側，也能夠是如第七變形例中半導體裝置102b（參照第22圖）與第八變形例中半導體裝置102c（參照第23圖）般在第二～四、六實施方式以及第二、四變形例中相較示例位置更靠近外側。其中，在第六實施方式中顯示的第二區域137，能夠是與第一區域136相同的情況。
（6）上述各實施方式中，雖然在第一半導體區域120的下方（第二電極160側）也能夠形成有表面半導體區域130，但是本發明不僅限於此。也能夠如第九變形例中的半導體裝置102d（參照第24圖）般，在第一半導體區域的下方形成無表面半導體區域的區域。
（7）上述第三實施方式中，凹部134的形狀是從平面上看呈第一半導體區域120一側狹窄的錐形，雖然該錐形的斜度可以是45度，但是本發明不僅限於此。錐形的斜度也可以不是45度。
（8）只要第二邊部的耐壓低於第二角部的耐壓，即使在滿足場板的至少一部分上FP1＞FP2的條件，也能夠如上述第六實施方式中所示般存在有第二區域。
（9）如上述第五實施方式中半導體裝置104，即使在滿足場板154的至少一部分上FP1＞FP2的條件，也能夠如第十變形例中半導體裝置104a（參照第25圖）與第十一變形例中半導體裝置104b（參照第26圖）般，既能夠存在有第一區域（參照第25圖以及第26圖的符號），也能夠進一步形成有高電阻區域（參照第26圖的符號138）。此外，上述的半導體裝置，能夠在第二邊部的外邊緣上，更具有從平面看向內側凹陷的凹部。
（10）上述各實施方式中，雖然將第一導電型設為n型、第二導電型設為p型，但是本發明不僅限於此。也能夠是將第一導電型設為p型、第二導電型設為n型。
100、101、102、102a、102b、102c、102d、103、104、104a、104b、105、106、106a、107、107a、108、900‧‧‧半導體裝置
110‧‧‧半導體基體
112‧‧‧n+型半導體區域
114‧‧‧n型半導體區域
120‧‧‧第一半導體區域
121‧‧‧第一角部
122‧‧‧第一邊部
130‧‧‧表面半導體區域
131‧‧‧第二角部
132‧‧‧第二邊部
134‧‧‧（第二邊部的）凹部
135‧‧‧凹部底部
136‧‧‧第一區域
137‧‧‧第二區域
138‧‧‧高電阻區域
140‧‧‧絕緣膜
150‧‧‧第一電極
152‧‧‧第一半導體區域側電極
154‧‧‧場板
155‧‧‧場板角部
156‧‧‧場板邊部
158‧‧‧（場板邊部的）凹部
160‧‧‧第二電極
170‧‧‧溝道截斷電極
180‧‧‧保護絕緣層
190‧‧‧溝道截斷環
910‧‧‧半導體基體
920‧‧‧第一半導體區域
930‧‧‧保護環
940‧‧‧絕緣膜
950‧‧‧第一電極
952‧‧‧第一半導體區域側電極
954‧‧‧場板
960‧‧‧第二電極
970‧‧‧溝道截斷電極
980‧‧‧保護絕緣層
990‧‧‧溝道截斷環
x‧‧‧x方向
[第1圖]第1圖是本發明第一實施方式中半導體裝置100的說明圖。其中，第1圖（a）是半導體裝置100的平面圖，第1圖（b）是第1圖（a）的C1-C1截面圖，第1圖（c）是第1圖（a）的C2-C2截面圖。本說明書中的「平面圖」指的是，將半導體裝置從半導體基體的第一主面側進行觀看的圖。在各圖式中的平面圖中，由於主要是為了將表面半導體區域130的形狀進行顯示，因此未圖示有絕緣膜140、第一半導體區域側電極152、以及保護絕緣層180，而且場板154也僅將其外邊緣用比其他線條粗的粗線進行了圖示。此外，場板154的內邊緣（與第一半導體區域側電極152的邊界），在平面看，位於與第一半導體區域120的外邊緣相重疊的位置上。在各圖式的平面圖中，未圖示有位於第一半導體區域120以及表面半導體區域130的外邊緣區域上的厚度逐漸減少的部分（也就是側面擴散所涉及的部分）。第1圖之後的各圖式中顯示半導體裝置構成的圖式為模式圖，圖示的構成要素等的大小，不一定與實際中的構成要素的大小相對應。
[第2圖]第2圖是對耐壓與摻雜物總和之間的關係進行說明的圖。第2圖中，的縱軸表示第二邊部的耐壓，橫軸表示表面半導體區域的摻雜物總和。在第2圖的圖中，縱軸與橫軸都是向正方向上的數值變大，這在後述各圖中也一樣。此外，第2圖中的圖是在被認為合適的條件下進行的，以模擬為基礎顯示的縱軸與橫軸之間關係的模式圖（大致顯示了其趨勢）。因此，在縱軸以及橫軸上無具體數值。圖中顯示的結果與從實際中的半導體裝置所得的結果不一定相一致。這一點在後述各圖中也是相同的。
[第3圖]第3圖是對耐壓與L1或L2的長度之間的關係進行說明的圖。第3圖中的縱軸表示第二角部或第二邊部的耐壓，橫軸表示L1或L2的長度。在第3圖中用符號a來表示關於L1的圖，用符號b來表示關於L2的圖。
[第4圖]第4圖是第二實施方式涉及的半導體裝置101的說明圖。其中，第4圖（a）是半導體裝置101的平面圖，第4圖（b）是第4圖（a）的C1-C1截面圖，第4圖（c）是第4圖（a）的C2-C2截面圖。
[第5圖]第5圖是對耐壓與第一區域的寬度之間的關係進行說明的圖。第5圖中的縱軸表示第二邊部的耐壓，橫軸表示第一區域的寬度。在第5圖的圖中被虛線劃分的區域中，用符號c來表示的區域是比在無第一區域時第二邊部的耐壓下降的更低的區域，用符號d來表示的區域是比在無第一區域時第二邊部的耐壓上升的更高的區域。
[第6圖]第6圖是在無第一區域的情況下對電場強度與離開基準點的距離之間的關係進行說明的圖。第6圖中的縱軸表示擊穿電流通過時的電場強度，橫軸表示離開基準點的距離。在第6圖中用符號p1、p2來表示電場強度的峰值。「基準點」則是指在形成有第一半導體區域的區域上設定的任意點。
[第7圖]第7圖是在有第一區域的情況下對電場強度與離開基準上的距離之間的關係進行說明的圖。第7圖中的縱軸表示擊穿電流通過時的電場強度，橫軸表示基準點上的距離。在第7圖中用符號p1、p2及p3來表示電場強度的峰值。此外，在第7圖中用符號p1、p2來表示的點與在第6圖中用符號p1、p2來表示的點均代表距離基準點的距離相同的點。第7圖中的基準點與第6圖中的基準點位於相同的位置。
[第8圖]第8圖是第三實施方式中半導體裝置102的說明圖。第8圖（a）是半導體裝置102的平面圖，第8圖（b）是第8圖（a）的C1-C1截面圖，第8圖（c）是第8圖（a）的C2-C2截面圖。
[第9圖]第9圖是將第8圖（a）中符號C3所示的部分放大後的部分放大圖。
[第10圖]第10圖是第四實施方式中半導體裝置103的說明圖。其中，第10圖（a）是相當於半導體裝置的C2-C2截面圖（第8圖（c）等）的截面圖（以下，在簡稱為截面圖時也一樣），第10圖（b）是相當於第9圖所述部分的部分放大圖。
[第11圖]第11圖是對耐壓與表面摻雜物濃度之間的關係進行說明的圖。第11圖中的縱軸表示第二邊部的耐壓，橫軸表示高電阻區域的表面摻雜物濃度。在第11圖中符號e表示在第二邊部上無第一區域時的圖，符號f表示在第二邊部上有第一區域以及高電阻區域時的圖。另外，由於在無第一區域時無法推斷出高電阻區域的表面摻雜物濃度，從而耐壓不發生變化，因此符號e所表示的圖為不依賴於表面摻雜物濃度的直線。
[第12圖]第12圖是第五實施方式中半導體裝置104的說明圖。其中，第12圖（a）是半導體裝置104的平面圖，第12圖（b）是第12圖（a）的C1-C1截面圖，第12圖（c）是第12圖（a）的C2-C2截面圖。
[第13圖]第13圖是對耐壓與FP1或FP2的長度之間的關係進行說明的圖。第13圖中的縱軸表示第二角部或第二邊部的耐壓，橫軸表示FP1或FP2的長度。第13圖中用符號g來表示關於FP1的圖，用符號h來表示關於FP2的圖。
[第14圖]第14圖是第六實施方式中半導體裝置105的說明圖。第14圖（a）是半導體裝置105的平面圖，第14圖（b）是第14圖（a）的C1-C1截面圖，第14圖（c）是第14圖（a）的C2-C2截面圖。
[第15圖]第15圖是對耐壓與第一區域或第二區域的寬度之間的關係進行說明的圖。第15圖中的縱軸表示耐壓，橫軸表示第一區域或第二區域的寬度。第15圖中用符號i來表示關於第二角部的圖，用符號j來表示關於第二邊部的圖。
[第16圖]第16圖是變形例一中半導體裝置106的說明圖。其中，第16圖（a）是半導體裝置106的平面圖，第16圖（b）是第16圖（a）的C1-C1截面圖，第16圖（c）是第16圖（a）的C2-C2截面圖。
[第17圖]第17圖是變形例二中半導體裝置107的說明圖。其中，第17圖（a）是半導體裝置107的平面圖，第17圖（b）是第17圖（a）的C1-C1截面圖，第17圖（c）是第17圖（a）的C2-C2截面圖。
[第18圖]第18圖是變形例三中半導體裝置106a的說明圖。其中，第18圖（a）是半導體裝置106a的平面圖，第18圖（b）是第18圖（a）的C1-C1截面圖，第18圖（c）是第18圖（a）的C2-C2截面圖。
[第19圖]第19圖是變形例四中半導體裝置107a的說明圖。其中，第19圖（a）是半導體裝置107a的平面圖，第19圖（b）是第19圖（a）的C1-C1截面圖，第19圖（c）是第19圖（a）的C2-C2截面圖。
[第20圖]第20圖是變形例五中半導體裝置108的平面圖。
[第21圖]第21圖是變形例六中半導體裝置102a的截面圖。
[第22圖]第22圖是變形例七中半導體裝置102b的截面圖。
[第23圖]第23圖是變形例八半導體裝置102c的截面圖。
[第24圖]第24圖是變形例九中半導體裝置102d的截面圖。
[第25圖]第25圖是變形例十中半導體裝置104a的平面圖。
[第26圖]第26圖是變形例十一中半導體裝置104b的平面圖。
[第27圖]第27圖是以往的半導體裝置900的說明圖。其中，第27圖（a）是半導體裝置900的平面圖，第27圖（b）是第27圖（a）的C-C截面圖。第27圖（a）中，由於主要是為了顯示保護環930的形狀，因此未圖示有絕緣膜940、第一半導體區域側電極952、以及保護絕緣層980，並且場板954也僅將其外邊緣用比其他線條粗的粗線進行了圖示。

Claims (12)

  1. 一種半導體裝置，其包括： 第一導電型半導體基體； 第二導電型第一半導體區域，形成在該半導體基體的第一主面的表面上，並且具有複數個第一角部以及複數個第一邊部； 第二導電型表面半導體區域，在該第一主面的表面上，從平面看包含與該第一半導體區域重疊的區域、並且具有從平面看包圍該第一半導體區域的複數個第二角部以及複數個第二邊部，並且摻雜物濃度比該第一半導體區域更低； 絕緣膜，在該第一主面的表面上，從平面看從形成有該第一半導體區域的區域延展至比該表面半導體區域更外側的區域上； 第一半導體區域側電極，從平面看形成在與該第一半導體區域重疊的區域上；以及 場板，具有從平面看通過該絕緣膜形成在與該表面半導體區域重疊區域上的複數個場板角部以及複數個場板邊部；其中，將從平面上看該第二角部時從該第一半導體區域的外邊緣直至該表面半導體區域的外邊緣上的該表面半導體區域的總長設為L1，將從平面上看該第二邊部時從該第一半導體區域的外邊緣直至該表面半導體區域的外邊緣上的該表面半導體區域的總長設為L2，並且 將從平面上看該場板角部時從該第一半導體區域側電極的外邊緣直至該場板的外邊緣上的該表面半導體區域的長度設為FP1，將從平面上看該場板邊部時從該第一半導體區域側電極的外邊緣直至該場板的外邊緣上的長度設為FP2時， 至少滿足（1）在該表面半導體區域的至少一部分上L1＞L2、以及（2）在該場板的至少一部分上FP1＞FP2這兩個條件中的任一個，並且該第二邊部的耐壓低於該第二角部的耐壓。
  2. 如申請專利範圍第1項所述的半導體裝置，其中，滿足在該表面半導體區域的至少一部分上L1＞L2的條件，並且在該第二邊部的外邊緣上，具有從平面看向內側凹陷的凹部。
  3. 如申請專利範圍第2項所述的半導體裝置，其中，至少從平面看在位於離開該第二邊部的外邊緣的位置上的第一區域上，未形成有該表面半導體區域。
  4. 如申請專利範圍第3項所述的半導體裝置，其中，從平面看該凹部的底部部分沿在相鄰的該第二角部之間的從一個該第二角部向另一個該第二角部的方向，也就是x方向呈直線形，該凹部的形狀從平面看呈該第一半導體區域一側狹窄的錐形，該第一區域的形狀從平面看呈沿所述x方向延伸的長條形。
  5. 如申請專利範圍第1項所述的半導體裝置，其中，滿足在該表面半導體區域的至少一部分上L1＞L2的條件，並且至少從平面看在位於離開該第二邊部的外邊緣的位置上的第一區域上，未形成有該表面半導體區域。
  6. 如申請專利範圍第3項至第5項中任一項所述的半導體裝置，其中，在該第一區域的至少一部分上，形成有電阻比該表面半導體區域更大的高電阻區域。
  7. 如申請專利範圍第3項至第5項中任一項所述的半導體裝置，其中，該第一區域，從平面看位於與該場板重疊的位置上。
  8. 如申請專利範圍第3項至第5項中任一項所述的半導體裝置，其中，從平面看在位於離開該第二角部的外邊緣的位置上的第二區域上，未形成有該表面半導體區域。
  9. 如申請專利範圍第8項所述的半導體裝置，其中，該第一區域與該第二區域是連續的。
  10. 如申請專利範圍第1項所述的半導體裝置，其中，滿足在該場板的至少一部分上FP1＞FP2的條件。
  11. 如申請專利範圍第10項所述的半導體裝置，其中，滿足在該表面半導體區域的至少一部分上L1＞L2的條件，並且至少從平面看在位於離開該第二邊部的外邊緣的位置上的第一區域上，未形成有該表面半導體區域。
  12. 如申請專利範圍第11項所述的半導體裝置，其中，在該第一區域的至少一部分上，形成有電阻比該表面半導體區域更大的高電阻區域。
TW107130162A 2017-08-31 2018-08-29 半導體裝置 TWI670757B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/JP2017/031350 WO2019043867A1 (ja) 2017-08-31 2017-08-31 半導体装置
WOPCT/JP2017/031350 2017-08-31

Publications (2)

Publication Number Publication Date
TW201913743A true TW201913743A (zh) 2019-04-01
TWI670757B TWI670757B (zh) 2019-09-01

Family

ID=64655957

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107130162A TWI670757B (zh) 2017-08-31 2018-08-29 半導體裝置

Country Status (8)

Country Link
US (1) US11152465B2 (zh)
JP (1) JP6438175B1 (zh)
CN (1) CN110447096B (zh)
DE (1) DE112017008002T5 (zh)
FR (1) FR3070536A1 (zh)
NL (1) NL2021436B1 (zh)
TW (1) TWI670757B (zh)
WO (1) WO2019043867A1 (zh)

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244405A (ja) * 1993-02-15 1994-09-02 Fuji Electric Co Ltd 半導体素子
JP3185474B2 (ja) * 1993-05-18 2001-07-09 株式会社日立製作所 半導体装置
JPH07249737A (ja) * 1994-03-11 1995-09-26 Mitsubishi Electric Corp プレーナ型半導体装置およびその製造方法
JP3872827B2 (ja) * 1995-04-11 2007-01-24 株式会社東芝 高耐圧半導体素子
JP3372176B2 (ja) 1996-12-06 2003-01-27 株式会社東芝 半導体装置とその製造方法
JP3931138B2 (ja) * 2002-12-25 2007-06-13 三菱電機株式会社 電力用半導体装置及び電力用半導体装置の製造方法
DE102005023668B3 (de) * 2005-05-23 2006-11-09 Infineon Technologies Ag Halbleiterbauelement mit einer Randstruktur mit Spannungsdurchbruch im linearen Bereich
US7592668B2 (en) * 2006-03-30 2009-09-22 Fairchild Semiconductor Corporation Charge balance techniques for power devices
US7541660B2 (en) * 2006-04-20 2009-06-02 Infineon Technologies Austria Ag Power semiconductor device
JP4915221B2 (ja) * 2006-11-28 2012-04-11 トヨタ自動車株式会社 半導体装置
JP5092610B2 (ja) * 2007-08-01 2012-12-05 トヨタ自動車株式会社 半導体装置
JP2009164486A (ja) 2008-01-09 2009-07-23 Toyota Motor Corp 縦型ダイオードとその製造方法
WO2011045834A1 (ja) * 2009-10-14 2011-04-21 三菱電機株式会社 電力用半導体装置
DE112010005272B4 (de) 2010-02-16 2014-12-24 Sansha Electric Manufacturing Co., Ltd. Pin-diode
US8802529B2 (en) * 2011-07-19 2014-08-12 Alpha And Omega Semiconductor Incorporated Semiconductor device with field threshold MOSFET for high voltage termination
US8368167B1 (en) * 2011-09-30 2013-02-05 Chengdu Monolithic Power Systems, Inc. Schottky diode with extended forward current capability
CN103872109A (zh) * 2012-12-07 2014-06-18 上海联星电子有限公司 一种绝缘栅双级晶体管
JP6146097B2 (ja) * 2013-04-04 2017-06-14 三菱電機株式会社 半導体装置
JP2014241367A (ja) * 2013-06-12 2014-12-25 三菱電機株式会社 半導体素子、半導体素子の製造方法
JP6168961B2 (ja) * 2013-10-10 2017-07-26 三菱電機株式会社 半導体装置
JP6199232B2 (ja) * 2014-04-22 2017-09-20 株式会社豊田中央研究所 半導体装置
JP6649102B2 (ja) * 2016-02-05 2020-02-19 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
WO2019043867A1 (ja) 2019-03-07
CN110447096B (zh) 2022-12-27
US11152465B2 (en) 2021-10-19
CN110447096A (zh) 2019-11-12
TWI670757B (zh) 2019-09-01
JP6438175B1 (ja) 2018-12-12
NL2021436B1 (en) 2019-05-24
DE112017008002T5 (de) 2020-07-02
US20200052069A1 (en) 2020-02-13
JPWO2019043867A1 (ja) 2019-11-07
NL2021436A (en) 2019-03-07
FR3070536A1 (fr) 2019-03-01

Similar Documents

Publication Publication Date Title
US8735982B2 (en) Semiconductor device with superjunction structure
US7919824B2 (en) Semiconductor device and method of manufacturing the same
JP5915076B2 (ja) 超接合半導体装置
US8063419B2 (en) Integrated circuit having compensation component
WO2011101956A1 (ja) Ｐｉｎダイオード
JP2007116190A (ja) 半導体素子およびその製造方法
JP6064547B2 (ja) 半導体装置
JP5559232B2 (ja) 電力用半導体素子
KR20070084339A (ko) 전압 균등 루프들을 구비한 페시베이션 구조
JP6224100B2 (ja) 半導体装置
CN106252385B (zh) 半导体结构
JP2007012801A (ja) 半導体装置
JP6129117B2 (ja) 半導体装置及びその製造方法
TWI670757B (zh) 半導體裝置
JP2015070185A (ja) 半導体装置及びその製造方法
WO2017090183A1 (ja) 半導体装置
JP2013033799A (ja) 半導体装置
JP4264316B2 (ja) 半導体装置とその製造方法
TW202018940A (zh) 半導體元件及其製造方法
CN210110757U (zh) 欧姆接触结构与半导体器件
CN106098750B (zh) 一种超级结终端的设计方法
JP6583700B2 (ja) 半導体装置
TWI419323B (zh) 半導體ｐｎ接面結構及其製造方法
JP2022110144A (ja) 半導体装置
TWM567482U (zh) 超接面半導體結構與具有超接面半導體結構的金氧半導體元件