TW202018940A

TW202018940A - 半導體元件及其製造方法

Info

Publication number: TW202018940A
Application number: TW107139401A
Authority: TW
Inventors: 蕭逸璿
Original assignee: 旺宏電子股份有限公司
Priority date: 2018-11-06
Filing date: 2018-11-06
Publication date: 2020-05-16
Also published as: TWI677982B

Abstract

本發明提供一種半導體元件，其包括基底、第一井區、源極區、汲極區、隔離結構、閘極結構以及頂摻雜區。第一井區設置於基底中。源極區與汲極區設置於基底中，且汲極區位於所述第一井區中。隔離結構設置於源極區與汲極區之間。閘極結構設置於源極區與汲極區之間的基底上，且閘極結構覆蓋部分的隔離結構。頂摻雜區設置於隔離結構下方的第一井區中。源極區與汲極區之間包括多個直線區域以及多個轉彎區域。在多個轉彎區域中，頂摻雜區的與基底的表面相對的截面包括多個特定寬度。多個特定寬度的最大寬度小於或等於6μm。本發明另提供一種半導體元件的製造方法。

Description

半導體元件及其製造方法

本發明是有關於一種半導體元件及其製造方法，且特別是有關於一種超高壓半導體元件及其製造方法。

超高壓半導體元件在操作時必須具備較高的崩潰電壓（breakdown voltage）以及較低的導通電阻（on-state resistance）。目前發現超高壓半導體元件的崩潰電壓對於基底的阻值的敏感度較高，使得超高壓半導體元件的崩潰電壓易受基底的阻值影響而下降。

本發明提供一種半導體元件及其製造方法，製造出的半導體元件的崩潰電壓對於基底的阻值的敏感度較低。

本發明的半導體元件包括基底、第一井區、源極區、汲極區、隔離結構、閘極結構以及頂摻雜區。基底具有第一導電型。第一井區設置於基底中且具有第二導電型。源極區與汲極區設置於基底中且具有第二導電型，且汲極區位於所述第一井區中。隔離結構設置於源極區與汲極區之間。源極區與汲極區之間包括多個直線區域以及多個轉彎區域。閘極結構設置於源極區與汲極區之間的基底上，且閘極結構覆蓋部分的隔離結構。頂摻雜區設置於隔離結構下方的第一井區中且具有第一導電型。在多個轉彎區域中，頂摻雜區的與基底的表面相對的截面包括多個特定寬度。多個特定寬度的最大寬度小於或等於6μm。

在本發明的一實施例中，在多個轉彎區域中，頂摻雜區的與基底的表面相對的截面包括梯形。

在本發明的一實施例中，多個特定寬度沿著多個轉彎區域的曲率減小的方向增大。

在本發明的一實施例中，在多個直線區域中，頂摻雜區的與基底的表面相對的截面的寬度實質上相等。

在本發明的一實施例中，多個轉彎區域包括C字形轉彎區域。

在本發明的一實施例中，上述的半導體元件更包括具有第二導電型的梯區，梯區設置於頂摻雜區與隔離結構之間。

在本發明的一實施例中，上述的半導體元件更包括第二井區以及塊狀井區。第二井區設置於第一井區中且具有第一導電型。源極區位於第二井區中，且閘極結構覆蓋部分的第二井區。塊狀井區設置於第二井區中且具有第一導電型。塊狀井區與源極區相鄰。

本發明的半導體元件的製造方法包括以下步驟。於具有第一導電型的基底中形成第一井區，且第一井區具有第二導電型。於第一井區中形成頂摻雜區，且頂摻雜區具有第一導電型。於基底上形成隔離結構，且頂摻雜區位於隔離結構下方。於基底上形成閘極結構，且閘極結構覆蓋部分的隔離結構。在閘極結構的一側與隔離結構的一側的基底中分別形成源極區與汲極區，源極區與閘極結構相鄰，且汲極區與隔離結構相鄰，源極區與汲極區具有第二導電型。源極區與汲極區之間包括多個直線區域以及多個轉彎區域。在多個轉彎區域中，頂摻雜區的與基底的表面相對的截面包括多個特定寬度。多個特定寬度的最大寬度小於或等於6μm。

在本發明的一實施例中，於第一井區中形成頂摻雜區包括以下步驟。藉由光罩於第一井區中形成初步頂摻雜區。對初步頂摻雜區進行熱處理製程。

在本發明的一實施例中，光罩包括多個圖案，且相鄰的圖案之間的間距小於或等於6μm。

在本發明的一實施例中，於第一井區中形成頂摻雜區後形成梯區，梯區設置於頂摻雜區與隔離結構之間，且梯區具有第二導電型。

在本發明的一實施例中，於第一井區中形成頂摻雜區之前，更於第一井區中形成第二井區，第二井區具有第二導電型。

在本發明的一實施例中，於基底中分別形成源極區與汲極區之後，更於第二井區中形成塊狀井區，塊狀井區與源極區相鄰且具有第一導電型。

基於上述，由於本發明的半導體元件的位於轉彎區域的頂摻雜區的多個特定寬度小於或等於6μm，因此可降低半導體元件的崩潰電壓對於基底的阻值的敏感度，從而形成的半導體元件的崩潰電壓可避免受基底的阻值的影響而降低。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

在以下的實施方式中，第一導電型為P型，且第二導電型為N型；然而，本發明並不以此為限。在其他實施方式中，第一導電型可以為P型，且第二導電型可以為N型。P型摻雜例如是硼，且N型摻雜例如是磷或砷。

除非另有定義，本文使用的所有術語（包括技術和科學術語）具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。

本文的示意圖僅是用以示意本發明部分的實施例。因此，示意圖中所示之各個元件的形狀、數量及比例大小不應被用來限制本發明。

圖1A為本發明的一實施方式的半導體元件的俯視示意圖。圖1B為圖1A的放大區域R的俯視示意圖。圖2I為依據圖1A的半導體元件的剖面示意圖。在此需說明的是，圖2I是對應於圖1A的剖線A-A’。

請同時參照圖1A、圖1B以及圖2I，本實施例的半導體元件10例如是一種超高壓元件（操作電壓300V至1000V）。在一實施方式中，半導體元件10包括基底100、第一井區110、頂摻雜區120、隔離結構200、閘極結構300、源極區130以及汲極區140。在本實施方式中，於源極區130或者汲極區140之間形成多個指狀區域，因此，本實施例的半導體元件10也可稱為指狀超高壓元件。詳細地說，源極區130與汲極區140之間例如包括多個直線區域L以及多個轉彎區域C，直線區域L與轉彎區域C彼此相連而形成多個指狀區域。舉例來說，兩個彼此平行的直線區域L與將所述兩個直線區域L相連的一個轉彎區域C可構成一個指狀區域。多個轉彎區域例如為C字形轉彎區域。

基底100例如為具有第一導電型的半導體基底。舉例來說，在本實施方式中，基底100為P型基底，且基底100的材料可例如是選自於由Si、Ge、SiGe、GaP、GaAs、SiC、SiGeC、InAs與InP所組成的群組中的至少一種材料。在另一實施方式中，基底10也可為覆矽絕緣（SOI）基底。在又一實施方式中，基底10可為P型磊晶（P-epi）晶圓。

第一井區110例如設置於基底100中且具有第二導電型。在本實施方式中，第一井區100例如為N型井區，且例如為高壓N型井區（HVNW）。

在本實施方式中，半導體元件10可更包括第二井區112。第二井區112例如為P型井區。在本實施方式中，第二井區112形成於第一井區100中，且例如作為半導體元件10的源極井區。

源極區130以及汲極區140例如設置於基底100中且具有第二導電型。源極區130以及汲極區140例如為N型井區。在本實施方式中，源極區130位於第二井區112中，且汲極區140位於第一井區110中。

在本實施方式中，半導體元件10可更包括塊狀井區132。塊狀井區132例如為P型井區。塊狀井區132例如位於第二井區112中且與源極區130相鄰。

隔離結構200例如設置於基底100上且位於源極區130以及汲極區140之間。在本實施方式中，隔離結構200包括第一隔離結構200a、第二隔離結構200b以及第三隔離結構200c。第一隔離結構200a例如覆蓋部分的第二井區112且與塊狀井區132相鄰。第三隔離結構200c例如與汲極區140相鄰。第二隔離結構200b例如與第二井區112以及汲極區140相鄰，且位於第一隔離結構200a與第三隔離結構200c之間。在本實施方式中，隔離結構200例如是場氧化物（field oxide）層。亦即，隔離結構200的材料例如為絕緣材料，且例如為未摻雜的氧化矽、氮化矽或其組合。

閘極結構300例如設置於源極區130與汲極區140之間的基底100上，且閘極結構300覆蓋部分的隔離結構200。從另一個角度來看，閘極結構300例如覆蓋部分的第二井區112且與源極區130相鄰。在本實施方式中，閘極結構300包括閘氧化層302、閘極304以及間隙壁306。閘氧化層302例如設置於基底100上，且位於源極區130與第二隔離結構200b之間。閘極304例如設置於閘氧化層302與第二隔離結構200b上。間隙壁306例如設置於閘極304的側壁上。閘氧化層302與間隙壁306的材料例如是氧化矽、氮化矽或其組合。閘極304的材料例如是金屬或其合金、多晶矽或其組合。

頂摻雜區120例如設置於第二隔離結構200b下方的第一井區110中且具有第一導電型。頂摻雜區120的導電型例如為P型。詳細地說，頂摻雜區120例如設置於源極區130與汲極區140之間的多個直線區域L以及多個轉彎區域C中。設置於直線區域L中的相鄰的頂摻雜區120a彼此分隔，且例如具有實質上相等的間距，但本發明不以此為限。設置於直線區域L中的頂摻雜區120a的與基底100的表面相對的截面亦具有實質上相等的寬度W_L ，寬度W_L 例如小於或等於5μm，但本發明不以此為限。相對地，設置於轉彎區域C中的頂摻雜區120b的與基底100的表面相對的截面包括多個特定寬度W。在一實施方式中，頂摻雜區120b的與基底100的表面相對的截面包括梯形、三角形、長方形、點狀或其組合。在本實施方式中，頂摻雜區120b的與基底100的表面相對的截面為梯形。多個特定寬度W例如小於或等於6μm，亦即，多個特定寬度W具有最大寬度Wc₁ 。在一實施方式中，多個特定寬度W亦具有最小寬度Wc₂ 。在一實施方式中，多個特定寬度W的範圍可為0~6μm。多個特定寬度W例如沿著多個轉彎區域C的曲率減小的方向增大。詳細地說，多個特定寬度W中的最小寬度Wc₂ 靠近轉彎區域C中曲率最大的區域，且多個特定寬度W中的最大寬度Wc₁ 靠近轉彎區域C中曲率最小的區域。在相鄰的頂摻雜區120b之間的區域的摻雜濃度會隨著遠離頂摻雜區120b而降低，由於位於轉彎區域C的頂摻雜區120b的多個特定寬度W小於或等於6μm，因此，在相鄰的頂摻雜區120b之間的所述區域的中線由於離頂摻雜區120b足夠遠而具有較低的摻雜濃度，於此情況下，可降低半導體元件10的崩潰電壓對於基底100的阻值的敏感度。

在本實施方式中，半導體元件10可更包括梯區122。梯區122的導電型例如為N型。梯區122例如位於頂摻雜區120與第二隔離結構200b之間。

在本實施方式的半導體元件10中，由於位於轉彎區域C的頂摻雜區120b的多個特定寬度W小於或等於6μm，因此可降低半導體元件10的崩潰電壓對於基底100的阻值的敏感度。詳細地說，半導體元件10的崩潰電壓可避免受基底100的阻值的影響而降低。

圖2A~圖2I為本發明的一實施方式的半導體元件的製造方法的剖面示意圖。在此必須說明的是，在此實施方式中省略了部分上述的相同技術內容的說明。關於省略部分的說明可參考上述實施方式的描述與效果，下述實施方式不再重複贅述。

請參照圖2A，提供具有第一導電型的基底100，且於基底100中形成具有第二導電型的第一井區110。在本實施方式中，基底100為P型基底，且第一井區110為N型高壓井區。於基底100中形成第一井區110例如包括以下步驟。首先，於基底100上形成光罩（未繪示）。接著，藉由光罩進行離子植入製程，於上述的離子植入製程所植入的摻雜例如是磷或砷，摻雜的劑量例如是2E12 cm^-2 至5E12 cm^-2 。之後，移除上述的光罩且進行熱處理製程，以於基底100中形成第一井區110。

請參照圖2B，於第一井區110中形成具有第一導電型的第二井區112。在本實施方式中，第二井區112為P型井區。於第一井區110中形成第二井區112例如包括以下步驟。首先，於基底100上形成光罩（未繪示）。接著，藉由光罩進行離子植入製程，於上述的離子植入製程所植入的摻雜例如是硼，摻雜的劑量例如是8E12 cm^-2 至1.2E13 cm^-2 。之後，移除上述的光罩且進行熱處理製程，以於第一井區110中形成第二井區112。

請參照圖2C，於第一井區110中形成初步頂摻雜區120P。在本實施方式中，初步頂摻雜區120P的導電型為P型。於第一井區110中形成初步頂摻雜區120P例如包括以下步驟。首先，於基底100上形成光罩400。接著，藉由光罩400進行離子植入製程，以於第一井區110中形成初步頂摻雜區120P，於上述的離子植入製程所植入的摻雜例如是硼，摻雜的劑量例如是5E12 cm^-2 至1E13 cm^-2 。之後，移除上述的光罩400。形成後的初步頂摻雜區120P例如由第一井區110的頂部表面向下延伸，且相鄰的初步頂摻雜區120P例如彼此分隔。在本實施方式中，上述使用的光罩400包括多個圖案。多個圖案的形狀可例如是V字型、U字型或其組合。在本實施方式中，相鄰的圖案之間具有間距，且間距例如小於或等於5μm。因此，形成後的相鄰的初步頂摻雜區120P的寬度可例如小於或等於5μm。此外，多個圖案的寬度例如小於或等於5μm。因此，形成後的相鄰的初步頂摻雜區120P的間距可小於或等於5μm。

請參照圖2D，於第一井區110中形成頂摻雜區120。於第一井區110中形成頂摻雜區120例如包括以下步驟。對初步頂摻雜區120P進行熱處理製程，以將植入的摻質擴散至預定的寬度以及深度。上述的熱處理製程的溫度例如為1000°C 。

請參照圖2E，於第一井區110中形成具有第二導電型的梯區122。在本實施方式中，梯區122的導電型為N型。於第一井區110中形成梯區122例如包括以下步驟。首先，於基底100上形成光罩（未繪示）。接著，藉由光罩進行離子植入製程，於上述的離子植入製程所植入的摻雜例如是磷或砷，摻雜的劑量例如是1E12 cm^-2 至5E12 cm^-2 。之後，移除上述的光罩且進行熱處理製程，以於第一井區110中形成具有第二導電型的梯區122。形成後的梯區122例如由第一井區110的頂部表面向下延伸，並且垂直（即沿著基底100的法線方向）對準頂摻雜區120。梯區122於基底100中的深度例如小於頂摻雜區120於基底100中的深度。

請參照圖2F，於基底100上形成隔離結構200。隔離結構200的形成方法可例如是局部氧化隔離法或淺溝渠隔離法。在本實施方式中，隔離結構200的形成方法為局部氧化隔離法。形成的隔離結構200例如包括第一隔離結構200a、第二隔離結構200b以及第三隔離結構200c。第一隔離結構200a例如覆蓋部分的第二井區112。第二隔離結構200b例如與第二井區112相鄰，且頂摻雜區120以及梯區122位於第二隔離結構200b下方，詳細地說，梯區122位於頂摻雜區120與第二隔離結構200b之間。此外，第二隔離結構200b位於第一隔離結構200a與第三隔離結構200c之間。

請參照圖2G，於基底100上形成閘極結構300，且形成的閘極結構300覆蓋部分的第二隔離結構200b。在本實施方式中，閘極結構300包括閘氧化層302、閘極304以及間隙壁306。於基底100上形成閘極結構300例如包括以下步驟。首先，藉由熱氧化法（或化學氣相沉積法）以及微影蝕刻法於基底100上形成閘氧化層302。形成的閘氧化層302例如與第二隔離結構200b相鄰且位於第一隔離結構200a與第二隔離結構200b之間。接著，藉由化學氣相沉積法以及微影蝕刻法於基底100上形成閘極304。形成的閘極304例如位於閘氧化層302與第二隔離結構200b上。之後，藉由熱氧化法（或化學氣相沉積法）以及微影蝕刻法於閘極304的側壁上形成間隙壁306。

請參照圖2H，在閘極結構300的一側與第二隔離結構200b的一側的基底100中分別形成源極區130與汲極區140。在本實施方式中，源極區130與汲極區140為N型井區。形成源極區130與汲極區140例如包括以下步驟。首先，於基底100上形成光罩（未繪示）。接著，藉由光罩進行離子植入製程，於上述的離子植入製程所植入的摻雜例如是磷或砷，摻雜的劑量例如是1E15 cm^-2 至5E15 cm^-2 。之後，移除上述的光罩且進行熱處理製程，以於基底100中分別形成源極區130與汲極區140。形成後的源極區130例如位於第二井區112中並與閘極結構300相鄰，且位於第一隔離結構200a與第二隔離結構200b之間。形成後的汲極區140例如位於第一井區110中且位於第二隔離結構200b與第三隔離結構200c之間。

請參照圖2I，於第二井區112中形成塊狀井區132。在本實施方式中，塊狀井區132為P型井區。於第二井區112中形成塊狀井區132例如包括以下步驟。首先，於基底100上形成光罩（未繪示）。接著，藉由光罩進行離子植入製程，於上述的離子植入製程所植入的摻雜例如是硼，摻雜的劑量例如是1E15 cm^-2 至5E15 cm^-2 。之後，移除上述的光罩且進行熱處理製程，以於第二井區112中形成塊狀井區132。形成後的塊狀井區132例如位於第一隔離結構200a與源極區130之間。

請同時參照圖1A、圖1B以及圖2I，形成後的源極區130與汲極區140之間例如包括多個直線區域L以及多個轉彎區域C。從另一個角度來看，頂摻雜區120例如設置於源極區130與汲極區140之間的多個直線區域L以及多個轉彎區域C中。設置於直線區域L中的相鄰的頂摻雜區120a彼此分隔，且例如具有實質上相等的間距，但本發明不以此為限。設置於直線區域L中的頂摻雜區120a的與基底100的表面相對的截面亦具有實質上相等的寬度W_L ，所述寬度W_L 例如小於或等於6μm，但本發明不以此為限。相對地，設置於轉彎區域C中的頂摻雜區120b的與基底100的表面相對的截面包括多個特定寬度W。在一實施方式中，頂摻雜區120b的與基底100的表面相對的截面包括梯形、三角形、長方形、點狀或其組合。在本實施方式中，頂摻雜區120b的與基底100的表面相對的截面為梯形。多個特定寬度W例如小於或等於6μm，亦即，多個特定寬度W具有最大寬度Wc₁ 。在一實施方式中，多個特定寬度W亦具有最小寬度Wc₂ 。在一實施方式中，多個特定寬度W的範圍可為0~6μm。多個特定寬度W例如沿著多個轉彎區域C的曲率減小的方向增大。詳細地說，多個特定寬度W中的最小寬度Wc₂ 靠近轉彎區域C中曲率最大的區域，且多個特定寬度W中的最大寬度Wc₁ 靠近轉彎區域C中曲率最小的區域。在相鄰的頂摻雜區120b之間的區域的摻雜濃度會隨著遠離頂摻雜區120b而降低，由於位於轉彎區域C的頂摻雜區120b的多個特定寬度W小於或等於6μm，因此，在相鄰的頂摻雜區120b之間的所述區域的中線由於離頂摻雜區120b足夠遠而具有較低的摻雜濃度，於此情況下，可降低半導體元件10的崩潰電壓對於基底100的阻值的敏感度。

因此，在本發明的半導體元件10的製造方法中，藉由使用包括多個圖案的光罩400來形成頂摻雜區120b，且相鄰圖案的間距小於或等於6μm，使得位於轉彎區域C的頂摻雜區120b的多個特定寬度W小於或等於6μm，因此可降低半導體元件10的崩潰電壓對於基底100的阻值的敏感度。詳細地說，半導體元件10的崩潰電壓可避免受基底100的阻值的影響而降低。

綜上所述，本發明的半導體元件的位於轉彎區域的頂摻雜區的多個特定寬度小於或等於6μm，因此，在相鄰的頂摻雜區之間的所述區域的中線由於離頂摻雜區足夠遠而具有較低的摻雜濃度，於此情況下，因此可降低半導體元件的崩潰電壓對於基底的阻值的敏感度。詳細地說，半導體元件的崩潰電壓可避免受基底的阻值的影響而降低。此外，本發明的半導體元件的製造方法使用具有由V字型、U字型或其組合組成的多個圖案的光罩來形成頂摻雜區，且相鄰圖案的間距小於或等於6μm，因此可使得形成於彎曲區域的頂摻雜區的多個特定寬度小於或等於6μm，從而形成的半導體元件的崩潰電壓可避免受基底的阻值的影響而降低。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10:半導體元件100:基底110:第一井區112:第二井區120、120a、120b:頂摻雜區122:梯區130:源極區132:塊狀井區140:汲極區200:隔離結構200a:第一隔離結構200b:第二隔離結構200c:第三隔離結構300:閘極結構302:閘氧化層304:閘極306:間隙壁400:光罩A-A’:剖線C:轉彎區域L:直線區域R:放大區域W:特定寬度W_L、Wc₁、Wc₂:寬度

圖1A為本發明的一實施方式的半導體元件的俯視示意圖。圖1B為圖1A的放大區域R的俯視示意圖。圖2A~圖2I為本發明的一實施方式的半導體元件的製造方法的剖面示意圖，其中圖2I為依據圖1A的半導體元件的剖面示意圖。

10:半導體元件

110:第一井區

130:源極區

140:汲極區

300:閘極結構

A-A’:剖線

C:轉彎區域

L:直線區域

R:放大區域

Claims

一種半導體元件，包括：基底，具有第一導電型；第一井區，設置於所述基底中且具有第二導電型；源極區與汲極區，設置於所述基底中且具有所述第二導電型，其中所述汲極區位於所述第一井區中，其中所述源極區與所述汲極區之間包括多個直線區域以及多個轉彎區域；隔離結構，設置於所述源極區與所述汲極區之間；閘極結構，設置於所述源極區與所述汲極區之間的所述基底上，其中所述閘極結構覆蓋部分的所述隔離結構；以及頂摻雜區，設置於所述隔離結構下方的所述第一井區中且具有所述第一導電型，其中在所述多個轉彎區域中，所述頂摻雜區的與所述基底的表面相對的截面包括多個特定寬度，所述多個特定寬度的最大寬度小於或等於6μm。
如申請專利範圍第1項所述的半導體元件，其中在所述多個轉彎區域中，所述頂摻雜區的與所述基底的表面相對的所述截面包括梯形。
如申請專利範圍第1項所述的半導體元件，其中所述多個特定寬度沿著所述多個轉彎區域的曲率減小的方向增大。
如申請專利範圍第1項所述的半導體元件，其中在所述多個直線區域中，所述頂摻雜區的與所述基底的表面相對的截面的寬度實質上相等。
如申請專利範圍第1項所述的半導體元件，其中所述多個轉彎區域包括C字形轉彎區域。
一種半導體元件的製造方法，包括：於具有第一導電型的基底中形成第一井區，所述第一井區具有第二導電型；於所述第一井區中形成頂摻雜區，所述頂摻雜區具有所述第一導電型；於所述基底上形成隔離結構，其中所述頂摻雜區位於所述隔離結構下方；於所述基底上形成閘極結構，其中所述閘極結構覆蓋部分的所述隔離結構；以及在所述閘極結構的一側與所述隔離結構的一側的所述基底中分別形成源極區與汲極區，其中所述源極區與所述閘極結構相鄰，且所述汲極區與所述隔離結構相鄰，所述源極區與所述汲極區具有所述第二導電型，其中所述源極區與所述汲極區之間包括多個直線區域以及多個轉彎區域，其中在所述多個轉彎區域中，所述頂摻雜區的與所述基底的表面相對的截面包括多個特定寬度，所述多個特定寬度的最大寬度小於或等於6μm。
如申請專利範圍第6項所述的半導體元件的製造方法，其中所述頂摻雜區的與所述基底的表面相對的所述截面包括梯形。
如申請專利範圍第6項所述的半導體元件的製造方法，其中所述多個特定寬度沿著所述多個轉彎區域的曲率減小的方向增大。
如申請專利範圍第6項所述的半導體元件的製造方法，其中於所述第一井區中形成所述頂摻雜區的步驟包括：藉由光罩於所述第一井區中形成初步頂摻雜區；以及對所述初步頂摻雜區進行熱處理製程。
如申請專利範圍第9項所述的半導體元件的製造方法，其中所述光罩包括多個圖案，其中相鄰的所述圖案之間的間距小於或等於6μm。