JP2017139392A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2017139392A
JP2017139392A JP2016020383A JP2016020383A JP2017139392A JP 2017139392 A JP2017139392 A JP 2017139392A JP 2016020383 A JP2016020383 A JP 2016020383A JP 2016020383 A JP2016020383 A JP 2016020383A JP 2017139392 A JP2017139392 A JP 2017139392A
Authority
JP
Japan
Prior art keywords
resistive field
field plate
semiconductor device
inner peripheral
intermediate resistive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016020383A
Other languages
English (en)
Other versions
JP6649102B2 (ja
Inventor
翔 中西
Sho Nakanishi
翔 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2016020383A priority Critical patent/JP6649102B2/ja
Priority to CN201710060910.2A priority patent/CN107046057B/zh
Priority to US15/423,283 priority patent/US10115795B2/en
Publication of JP2017139392A publication Critical patent/JP2017139392A/ja
Application granted granted Critical
Publication of JP6649102B2 publication Critical patent/JP6649102B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】破壊耐圧の向上と耐圧リーク電流の低減とを両立することにより、高信頼度の半導体装置を提供する。
【解決手段】中間抵抗性フィールドプレートＦＰＣを、その一端が内周側抵抗性フィールドプレートＦＰＩと接続し、その他端が外周側抵抗性フィールドプレートＦＰＯと接続する第１中間抵抗性フィールドプレートＦＰＣ１、および複数の第２中間抵抗性フィールドプレートＦＰＣ２から構成する。第１中間抵抗性フィールドプレートＦＰＣ１は、内周側抵抗性フィールドプレートＦＰＩと外周側抵抗性フィールドプレートＦＰＯとを結ぶ第１方向に互いに離間して配置され、かつ、第１方向と直交する第２方向に直線状に延在する複数の第１部分を備えた、第２方向に沿って往復を繰り返す平面パターンを有する。複数の第２中間抵抗性フィールドプレートＦＰＣ２は、複数の第１部分の一方側の第１端部にそれぞれ繋がり、曲率を有して延在する。
【選択図】図１

Description

本発明は半導体装置およびその製造技術に関し、例えば抵抗性フィールドプレートを備えるパワー半導体装置に好適に利用できるものである。
内周側の第１の環状部分と、外周側の第２の環状部分と、これ等の間の複数の幹部と、各幹部から横方向に突出した枝部と、で構成された抵抗性フィールドプレートが、特開２００３−３１７９１号公報（特許文献１）に開示されている。枝部は定常時に電流が流れないように形成されており、漏れ電流を低減することができる。
また、第１半導体領域の周囲を周方向に沿って隣り合う第１部分と第２部分とが存在し、第１および第２部分にそれぞれ設けられた第１および第２抵抗性フィールドプレート部から構成される抵抗性フィールドプレートが備わる横型半導体装置が、国際公開第２０１２／１５７２２３号（特許文献２）に開示されている。第１抵抗性フィールドプレート部と第２抵抗性フィールドプレート部とは互いに離れている。
特開２００３−３１７９１号公報 国際公開第２０１２／１５７２２３号
パワー半導体装置には、その周辺耐圧を向上させるために、抵抗性フィールドプレートが備わっている。しかし、抵抗性フィールドプレートには、破壊耐圧の向上と耐圧リーク電流の低減との両立が難しいという課題がある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態による半導体装置は、半導体基板の中央部に設けられた活性部と、活性部の周囲に設けられた周辺部と、周辺部に設けられ、活性部を包囲する抵抗性フィールドプレートと、を備える。抵抗性フィールドプレートは、内周側抵抗性フィールドプレート、外周側抵抗性フィールドプレートおよび内周側抵抗性フィールドプレートと外周側抵抗性フィールドプレートとの間に設けられた中間抵抗性フィールドプレートから構成される。中間抵抗性フィールドプレートは、第１中間抵抗性フィールドプレートと、複数の第２中間抵抗性フィールドプレートと、から構成され、第１中間抵抗性フィールドプレートの一端が、内周側抵抗性フィールドプレートと接続し、第１中間抵抗性フィールドプレートの他端が、外周側抵抗性フィールドプレートと接続する。第１中間抵抗性フィールドプレートは、内周側抵抗性フィールドプレートと外周側抵抗性フィールドプレートとを結ぶ第１方向に互いに離間して配置され、かつ、第１方向と直交する第２方向に直線状に延在する複数の第１部分を備えた、第２方向に沿って往復を繰り返す平面パターンを有する。複数の第２中間抵抗性フィールドプレートは、複数の第１部分の一方側の第１端部にそれぞれ繋がり、曲率を有して延在する。
一実施の形態によれば、破壊耐圧の向上と耐圧リーク電流の低減とを両立することにより、高信頼度の半導体装置を提供することができる。
実施の形態１による半導体装置の周辺部に形成された抵抗性フィールドプレートを示す平面図である。 実施の形態１による半導体装置の周辺部の断面図である。 半導体装置の周辺部に備わる表面電界緩和層の効果を説明するグラフ図である。 実施の形態１による半導体装置（ＩＧＢＴ素子および抵抗性フィールドプレート）の製造工程を示す断面図である。 図４に続く、半導体装置の製造工程を示す断面図である。 図５に続く、半導体装置の製造工程を示す断面図である。 図６に続く、半導体装置の製造工程を示す断面図である。 図７に続く、半導体装置の製造工程を示す断面図である。 図８に続く、半導体装置の製造工程を示す断面図である。 図９に続く、半導体装置の製造工程を示す断面図である。 図１０に続く、半導体装置の製造工程を示す断面図である。 図１１に続く、半導体装置の製造工程を示す断面図である。 図１２に続く、半導体装置の製造工程を示す断面図である。 図１３に続く、半導体装置の製造工程を示す断面図である。 図１４に続く、半導体装置の製造工程を示す断面図である。 実施の形態１の第１変形例による半導体装置の周辺部に形成された抵抗性フィールドプレートを示す平面図である。 実施の形態１の第２変形例による半導体装置の周辺部に形成された抵抗性フィールドプレートを示す平面図である。 実施の形態１の第３変形例による半導体装置の周辺部に形成された抵抗性フィールドプレートを示す平面図である。 実施の形態１の第４変形例による半導体装置の周辺部に形成された抵抗性フィールドプレートを示す平面図である。 実施の形態２による半導体装置の周辺部に形成された抵抗性フィールドプレートを示す平面図である。 （ａ）は、本発明者によって比較検討された抵抗性フィールドプレートを示す半導体装置の平面図であり、（ｂ）は、同図（ａ）のＸ３−Ｘ３´線に沿った抵抗性フィールドプレートの電位分布を示すグラフ図である。 半導体装置の耐圧リーク電流と逆方向電圧との関係を説明するグラフ図である。 抵抗性フィールドプレートの抵抗成分を模式的に示す半導体装置の平面図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一または関連する符号を付し、その繰り返しの説明は省略する。また、複数の類似の部材（部位）が存在する場合には、総称の符号に記号を追加し個別または特定の部位を示す場合がある。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
また、断面図および平面図において、各部位の大きさは実デバイスと対応するものではなく、図面を分かりやすくするため、特定の部位を相対的に大きく表示する場合がある。また、断面図と平面図が対応する場合においても、図面を分かりやすくするため、特定の部位を相対的に大きく表示する場合がある。
また、ここで使用する「−」および「＋」は、導電型がＮ型またはＰ型の相対的な不純物濃度を表記した符号であり、例えば「Ｎ−」、「Ｎ」、「Ｎ＋」の順にＮ型不純物の不純物濃度は高くなり、「Ｐ−」、「Ｐ」、「Ｐ＋」、「Ｐ＋＋」の順にＰ型不純物の不純物濃度は高くなる。
（課題の詳細な説明）
まず、本実施の形態によるパワー半導体装置に備わる抵抗性フィールドプレートの構造がより明確となると思われるため、本発明者が見出した抵抗性フィールドプレートにおいて生じる不具合について、以下に説明する。ここでは、パワー半導体素子として、ＩＧＢＴ（Insulated Gate Bipolar Transistor）を例示するが、これに限定されるものではなく、例えばダイオード、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）またはＲＣ−ＩＧＢＴ（Reverse Conducting ＩＧＢＴ（逆導通ＩＧＢＴ））などであってもよい。
抵抗性フィールドプレートとは、第１電極と第２電極との間（ＩＧＢＴ素子を備える半導体装置では、コレクタ電極とエミッタ電極との間）を、例えば多結晶シリコン（Ｓｉ）からなる導体層で接続したフィールドプレートであって、導体層内に電流を流すことにより生じる一定の電位分布を周辺耐圧確保に利用するものである。
図２１（ａ）は、本発明者によって比較検討された抵抗性フィールドプレートを示す半導体装置の平面図であり、図２１（ｂ）は、同図（ａ）のＸ３−Ｘ３´線に沿った抵抗性フィールドプレートの電位分布を示すグラフ図である。図２２は、半導体装置の耐圧リーク電流と逆方向電圧との関係を説明するグラフ図である。図２３は、抵抗性フィールドプレートの抵抗成分を模式的に示す半導体装置の平面図である。
図２１（ａ）に示すように、ＩＧＢＴ素子を備える半導体装置には、平面視において中央部に形成されたエミッタ電極ＥＥと、エミッタ電極ＥＥと離間して、平面視において周辺部に形成されたコレクタ電極ＣＥと、が備わっている。エミッタ電極ＥＥとコレクタ電極ＣＥとの間には、エミッタ電極ＥＥを螺旋状に取り巻く、多結晶シリコン（Ｓｉ）からなる抵抗性フィールドプレートＦＰが設けられており、図示は省略するが、その一端はコレクタ電極ＣＥと電気的に接続し、その他端はエミッタ電極ＥＥと電気的に接続する。
図２１（ｂ）に示すように、コレクタ電極ＣＥにコレクタ電圧、エミッタ電極ＥＥに、例えば０Ｖが印加された場合、抵抗性フィールドプレートＦＰに係る電圧は、抵抗性フィールドプレートＦＰの周回数に応じて電位が分割されて、抵抗性フィールドプレートＦＰの一端側（コレクタ電極ＣＥ側）から他端側（エミッタ電極ＥＥ側）に向かってその電位が線形的に減少する電位勾配が生じる。これにより、ＰＮ接合から空乏層が良好に広がり、ＰＮ接合または周辺部分の電界集中が緩和されて、半導体装置の耐圧特性の向上を図ることができる。
ところで、半導体装置の耐圧特性には、図２２に示すように、破壊耐圧が高く、かつ、耐圧リーク電流が低いことが要求される。破壊耐圧は、抵抗性フィールドプレートの曲率を有するコーナー部分の電界分布によって決まる。これは、直線部分に対し、コーナー部分の空乏層は均一に広がりづらく、電界集中しやすいからである。加えて、抵抗性フィールドプレートが曲率を有すると、抵抗性フィールドプレートの電界分布が不均一となり、より電界集中しやすくなることも破壊耐圧の低下に影響している。また、耐圧リーク電流は、抵抗性フィールドプレートの抵抗値、すなわち、抵抗性フィールドプレートを構成する多結晶シリコン（Ｓｉ）の不純物濃度および寸法によって決まる。
（１）抵抗性フィールドプレートの第１の問題点
図２３に示すように、抵抗性フィールドプレートが曲率を有するコーナー部分Ｂでは、各周回間で曲率半径が互いに異なるため、抵抗性フィールドプレートが外周に近づくに従い、抵抗性フィールドプレートの長さが長くなり、抵抗値が増加する。このため、コーナー部分Ｂでは、各周回間で電位配分が異なり、内周側と外周側とでは電界分布が不均一となることから、半導体装置の破壊耐圧の低下が懸念される。
なお、抵抗性フィールドプレートが直線となる直線部分Ａでは、直線部分Ａのみの抵抗値は一定となるが、コーナー部分Ｂの電位配分の影響を受けてしまうため、各周回間での電位配分はコーナー部分Ｂと同じであり、不均一な電界分布となる。
（２）抵抗性フィールドプレートの第２の問題点
半導体装置の破壊耐圧を高くするには、抵抗性フィールドプレートのコーナー部分において、内周側と外周側における電界分布を均一化することが望ましい。これには、抵抗性フィールドプレートを構成する多結晶シリコン（Ｓｉ）を高濃度化して、抵抗性フィールドプレートの抵抗値を低くする必要がある。
一方、半導体装置の耐圧リーク電流を低くするには、抵抗性フィールドプレートを構成する多結晶シリコン（Ｓｉ）を低濃度化する、または、周回数を増加して、抵抗性フィールドプレートの抵抗値を高くする必要がある。
従って、本発明者が検討した、前記図２１（ａ）に示す抵抗性フィールドプレートＦＰの螺旋状の平面レイアウトでは、破壊耐圧と耐圧リーク電流とがトレードオフの関係になり、両立できないという問題がある。例えば耐圧リーク電流を低減するため、抵抗性フィールドプレートを構成する多結晶シリコン（Ｓｉ）の不純物濃度を低くすると、各周回間のコーナー部分の抵抗差が増加して、破壊耐圧は低下してしまう。
前記特許文献１では、抵抗性フィールドプレートを、内側電極から外側電極に至る帯状幹部と、帯状幹部から枝状に分岐する複数の分岐部とから構成し、定常状態においては、抵抗性フィールドプレートを流れる電流を帯状幹部に流すことにより、漏れ電流を小さくしている。しかし、内側電極と外側電極とを直線の帯状幹部でつないでいるため、漏れ電流の低減効果は小さいと考えられる。
前記特許文献２では、コーナー部分および直線部分にそれぞれ、互いに分離した抵抗性フィールドプレートを形成し、ドリフト領域の横方向の長さに対する抵抗性フィールドプレートの配置間隔をコーナー部分と直線部分とで同一とすることにより、ドリフト領域の表面電界を緩和して、高耐圧なダイオードを具現化している。しかし、コーナー部分では、各周回間で電位配分が異なり、内周側と外周側とでは電界分布が不均一となることから、ダイオードの破壊耐圧の低下が懸念される。
（実施の形態１）
≪半導体装置の周辺構造≫
本実施の形態１による抵抗性フィールドプレートの平面レイアウトについて図１を用いて説明する。図１は、本実施の形態１による半導体装置の周辺部に形成された抵抗性フィールドプレートを示す平面図である。
図１に示すように、半導体装置ＳＭは、平面視において四角形状である。半導体装置ＳＭの中央部にＩＧＢＴ素子が形成され、半導体装置ＳＭの周辺部に、平面視において上記活性部を囲むように、抵抗性フィールドプレートＦＰが形成されている。以下の説明では、ＩＧＢＴ素子が形成された中央部を、活性部またはセル部と言う。
抵抗性フィールドプレートＦＰは、内周側抵抗性フィールドプレートＦＰＩと、外周側抵抗性フィールドプレートＦＰＯと、中間抵抗性フィールドプレートＦＰＣと、を有している。
内周側抵抗性フィールドプレートＦＰＩは、活性部を包囲するように配置されており、後述するエミッタ電極（図２参照）と電気的に接続されている。外周側抵抗性フィールドプレートＦＰＯは、内周側抵抗性フィールドプレートＦＰＩよりも半導体基板の外周側に、内周側抵抗性フィールドプレートＦＰＩから離間して活性部を包囲するように配置されており、後述する表面コレクタ電極（図２参照）と電気的に接続されている。
中間抵抗性フィールドプレートＦＰＣは、内周側抵抗性フィールドプレートＦＰＩと外周側抵抗性フィールドプレートＦＰＯとの間に配置されており、内周側抵抗性フィールドプレートＦＰＩおよび外周側抵抗性フィールドプレートＦＰＯの双方に接続されている。本実施の形態１では、内周側抵抗性フィールドプレートＦＰＩと外周側抵抗性フィールドプレートＦＰＯとの間に、４つの中間抵抗性フィールドプレートＦＰＣが並列に接続されている。
半導体基板の周辺部は、平面視において半導体基板の４辺にそれぞれ沿って位置する４つの直線部分Ａ１，Ａ２，Ａ３，Ａ４と、半導体基板の２つの対角線上に位置する４つのコーナー部分Ｂ１，Ｂ２，Ｂ３，Ｂ４の８つの部分に分けられている。そして、直線部分Ａ１、コーナー部分Ｂ１、直線部分Ａ２、コーナー部分Ｂ２、直線部分Ａ３、コーナー部分Ｂ３、直線部分Ａ４およびコーナー部分Ｂ４の順で活性部の周囲を一巡している。
１つの中間抵抗性フィールドプレートＦＰＣは、直線部分Ａ１に形成された第１中間抵抗性フィールドプレートＦＰＣ１と、コーナー部分Ｂ１に形成された複数の第２中間抵抗性フィールドプレートＦＰＣ２と、から構成される。他の３つの中間抵抗性フィールドプレートＦＰＣも同様である。
すなわち、直線部分Ａ２に形成された第１中間抵抗性フィールドプレートＦＰＣ１と、コーナー部分Ｂ２に形成された複数の第２中間抵抗性フィールドプレートＦＰＣ２と、から中間抵抗性フィールドプレートＦＰＣは構成される。また、直線部分Ａ３に形成された第１中間抵抗性フィールドプレートＦＰＣ１と、コーナー部分Ｂ３に形成された複数の第２中間抵抗性フィールドプレートＦＰＣ２と、から中間抵抗性フィールドプレートＦＰＣは構成される。また、直線部分Ａ４に形成された第１中間抵抗性フィールドプレートＦＰＣ１と、コーナー部分Ｂ４に形成された複数の第２中間抵抗性フィールドプレートＦＰＣ２と、から中間抵抗性フィールドプレートＦＰＣは構成される。
各直線部分Ａ１，Ａ２，Ａ３，Ａ４にそれぞれ形成される第１中間抵抗性フィールドプレートＦＰＣ１は、内周側抵抗性フィールドプレートＦＰＩと外周側抵抗性フィールドプレートＦＰＯとの間において、内周側抵抗性フィールドプレートＦＰＩと外周側抵抗性フィールドプレートＦＰＯとを結ぶ第１方向と直交する第２方向に沿って往復を繰り返した平面パターンを有する。そして、その一端は、内周側抵抗性フィールドプレートＦＰＩに接続され、その他端は、外周側抵抗性フィールドプレートＦＰＯに接続されている。言い換えると、第１中間抵抗性フィールドプレートＦＰＣ１は、上記第２方向に直線状に延びる複数の第１部分と、互いに隣り合う第１部分の一方の端部同士または他方の端部同士を繋ぐ複数の第２部分とから構成されている。
また、４つの第１中間抵抗性フィールドプレートＦＰＣ１の一端が、内周側抵抗性フィールドプレートＦＰＩに沿って等間隔で内周側抵抗性フィールドプレートＦＰＩと接続している。
図１では、第１中間抵抗性フィールドプレートＦＰＣ１が、内周側抵抗性フィールドプレートＦＰＩと外周側抵抗性フィールドプレートＦＰＯとの間で３往復しており、６つの第１部分を有している。
第１中間抵抗性フィールドプレートＦＰＣ１の幅は一定であり、第１中間抵抗性フィールドプレートＦＰＣ１の複数の第１部分の長さは同一である。また、内周側抵抗性フィールドプレートＦＰＩと外周側抵抗性フィールドプレートＦＰＯとを結ぶ第１方向で見たときに、第１中間抵抗性フィールドプレートＦＰＣ１の複数の第１部分は、同一ピッチとなるように配置されている。ここで、同一とは、完全同一という意味ではなく、実質同一またはほぼ同一という意味であって、ばらつきを考慮した一定の範囲を含む。
これにより、第１中間抵抗性フィールドプレートＦＰＣ１に係る電圧は、例えば前記図２１（ｂ）に示したように、第１中間抵抗性フィールドプレートＦＰＣ１の往復回数に応じて電圧が分散されて、外周側抵抗性フィールドプレートＦＰＯ側から内周側抵抗性フィールドプレートＦＰＩ側に向かってその電圧が線形的に減少する電位勾配が生じる。
各コーナー部分Ｂ１，Ｂ２，Ｂ３，Ｂ４にそれぞれ形成される複数の第２中間抵抗性フィールドプレートＦＰＣ２の一方の端部は、各直線部分Ａ１，Ａ２，Ａ３，Ａ４にそれぞれ形成された第１中間抵抗性フィールドプレートＦＰＣ１の複数の第１部分の一方側の端部にそれぞれ繋がり、一方向に枝状に、曲率を有して延びている。また、複数の第２中間抵抗性フィールドプレートＦＰＣ２の他方の端部（先端部分）は、開放されている。
図１では、直線部分Ａ１に形成された第１中間抵抗性フィールドプレートＦＰＣ１の６つの第１部分にそれぞれ第２中間抵抗性フィールドプレートＦＰＣ２が繋がり、６つの第２中間抵抗性フィールドプレートＦＰＣ２は、曲率を有してコーナー部分Ｂ１に形成されている。
同様に、直線部分Ａ２に形成された第１中間抵抗性フィールドプレートＦＰＣ１の６つの第１部分にそれぞれ第２中間抵抗性フィールドプレートＦＰＣ２が繋がり、６つの第２中間抵抗性フィールドプレートＦＰＣ２は、曲率を有してコーナー部分Ｂ２に形成されている。
同様に、直線部分Ａ３に形成された第１中間抵抗性フィールドプレートＦＰＣ１の６つの第１部分にそれぞれ第２中間抵抗性フィールドプレートＦＰＣ２が繋がり、６つの第２中間抵抗性フィールドプレートＦＰＣ２は、曲率を有してコーナー部分Ｂ３に形成されている。
同様に、直線部分Ａ４に形成された第１中間抵抗性フィールドプレートＦＰＣ１の６つの第１部分にそれぞれ第２中間抵抗性フィールドプレートＦＰＣ２が繋がり、６つの第２中間抵抗性フィールドプレートＦＰＣ２は、曲率を有してコーナー部分Ｂ４に形成されている。
複数の第２中間抵抗性フィールドプレートＦＰＣ２の幅は一定であり、第１中間抵抗性フィールドプレートＦＰＣ１の幅と同一である。また、複数の第２中間抵抗性フィールドプレートＦＰＣ２のピッチは、第１中間抵抗性フィールドプレートＦＰＣ１の複数の第１部分のピッチと同一である。
本実施の形態１による抵抗性フィールドプレートＦＰでは、コーナー部分Ｂ１，Ｂ２，Ｂ３，Ｂ４にそれぞれ形成された複数の第２中間抵抗性フィールドプレートＦＰＣ２は、内周側抵抗性フィールドプレートＦＰＩおよび外周側抵抗性フィールドプレートＦＰＯと直接繋がっていない。従って、熱平衡状態では、第１中間抵抗性フィールドプレートＦＰＣ１のみに電流が流れ、第２中間抵抗性フィールドプレートＦＰＣ２には電流は流れない。そのため、曲率半径の違いによる抵抗差の影響を受けることがない。
さらに、複数の第２中間抵抗性フィールドプレートＦＰＣ２は、複数の第２中間抵抗性フィールドプレートＦＰＣ２がそれぞれ繋がる第１中間抵抗性フィールドプレートＦＰＣ１の第１部分の電位を利用することができる。これにより、第２中間抵抗性フィールドプレートＦＰＣ２の電位が、その第２中間抵抗性フィールドプレートＦＰＣ２が繋がる第１中間抵抗性フィールドプレートＦＰＣ１の第１部分の電位と同じになるので、コーナー部分Ｂ１，Ｂ２，Ｂ３，Ｂ４においても、各周回間における電界分布を均一化することができる。
従って、抵抗性フィールドプレートＦＰでは、各周回間における電界分布が均一となり、半導体装置ＳＭの破壊耐圧の低下を防ぐことができる。
さらに、各コーナー部分Ｂ１，Ｂ２，Ｂ３，Ｂ４にそれぞれ形成された複数の第２中間抵抗性フィールドプレートＦＰＣ２の開放された先端部分は、直線状に形成されている。
図１では、例えばコーナー部分Ｂ１は互いに直交する半導体基板の第１辺と第２辺とを有しており、このコーナー部分Ｂ１には、第１辺に沿って配置される直線部分Ａ１と、第２辺に沿って配置される直線部分Ａ２とが接している。コーナー部分Ｂ１に形成された複数の第２中間抵抗性フィールドプレートＦＰＣ２の一方の端部は、直線部分Ａ１に形成された第１中間抵抗性フィールドプレートＦＰＣ１の複数の第１部分とそれぞれ繋がる。また、コーナー部分Ｂ１に形成された複数の第２中間抵抗性フィールドプレートＦＰＣ２の他方の端部（開放された先端部分）は、直線部分Ａ２に形成された第１中間抵抗性フィールドプレートＦＰＣ１の複数の第１部分が延びる方向と同一方向に延びて、直線状に形成されている。
従って、コーナー部分Ｂ１に形成された複数の第２中間抵抗性フィールドプレートＦＰＣ２のそれぞれの開放された先端部分は、直線部分Ａ２方向に延びて、直線部分Ａ２に形成された第１中間抵抗性フィールドプレートＦＰＣ１の複数の第１部分とそれぞれ対向するように、直線状に形成されている。
同様に、コーナー部分Ｂ２に形成された複数の第２中間抵抗性フィールドプレートＦＰＣ２のそれぞれの開放された先端部分は、直線部分Ａ３方向に延びて、直線部分Ａ３に形成された第１中間抵抗性フィールドプレートＦＰＣ１の複数の第１部分とそれぞれ対向するように、直線状に形成されている。
同様に、コーナー部分Ｂ３に形成された複数の第２中間抵抗性フィールドプレートＦＰＣ２のそれぞれの開放された先端部分は、直線部分Ａ４方向に延びて、直線部分Ａ４に形成された第１中間抵抗性フィールドプレートＦＰＣ１の複数の第１部分とそれぞれ対向するように、直線状に形成されている。
同様に、コーナー部分Ｂ４に形成された複数の第２中間抵抗性フィールドプレートＦＰＣ２のそれぞれの開放された先端部分は、直線部分Ａ１方向に延びて、直線部分Ａ１に形成された第１中間抵抗性フィールドプレートＦＰＣ１の複数の第１部分とそれぞれ対向するように、直線状に形成されている。
このように、複数の第２中間抵抗性フィールドプレートＦＰＣ２の第１中間抵抗性フィールドプレートＦＰＣ１の複数の第１部分と繋がらない、開放された先端部分を直線状に形成することにより、抵抗性フィールドプレートＦＰの平面レイアウト、形状および製造プロセスなどに起因した絶縁耐圧の低下のリスクを最小限に抑えることができる。
耐圧リーク電流の低減には、抵抗性フィールドプレートＦＰを構成する多結晶シリコン（Ｓｉ）の不純物濃度を低減することによって、対応することができる。熱平衡状態では、コーナー部分Ｂ１，Ｂ２，Ｂ３，Ｂ４に形成された複数の第２中間抵抗性フィールドプレートＦＰＣ２には電流が流れないことから、抵抗性フィールドプレートＦＰを構成する多結晶シリコン（Ｓｉ）の不純物濃度を独立したパラメータとして調整することができる。
従って、本実施の形態１による平面レイアウトを有する抵抗性フィールドプレートＦＰを備えることにより、半導体装置ＳＭの破壊電圧を向上することができ、かつ、耐圧リーク電流を低減することができる。
次に、本実施の形態１による半導体装置の周辺構造について図２を用いて説明する。図２は、本実施の形態１による半導体装置の周辺部の断面図であり、前記図１に示すＸ１−Ｘ１´線に沿った断面に対応する。図３は、半導体装置の周辺部に備わる表面電界緩和層の効果を説明するグラフ図である。
図２に示すように、半導体装置ＳＭを構成する半導体基板ＳＢは、例えば単結晶シリコン（Ｓｉ）からなり、表面（上面、第１主面）Ｓａと、表面Ｓａと反対側の裏面（下面、第２主面）Ｓｂとを有する。
表面電極としてエミッタ電極ＥＥおよび表面コレクタ電極ＣＥＳが、半導体基板ＳＢの表面Ｓａ側に形成され、裏面電極として裏面コレクタ電極ＣＥＲが、半導体基板ＳＢの裏面Ｓｂ側に形成されている。表面コレクタ電極ＣＥＳと裏面コレクタ電極ＣＥＲとは、半導体装置ＳＭの側面の切断面を介して表面リーク電流により電気的に接続される。
エミッタ電極ＥＥは、平面視において半導体装置ＳＭの中央部に配置され、図示は省略するが、ＩＧＢＴ素子のエミッタ領域などと電気的に接続されている。表面コレクタ電極ＣＥＳは、平面視において半導体装置ＳＭの周辺部に配置され、エミッタ電極ＥＥと離間して、エミッタ電極ＥＥの周囲を一巡して形成されている。裏面コレクタ電極ＣＥＲは、半導体基板ＳＢの裏面Ｓｂの全面に形成されている。
エミッタ電極ＥＥ、表面コレクタ電極ＣＥＳおよび裏面コレクタ電極ＣＥＲは、例えばＡｌ（アルミニウム）、ＡｌＳｉ（アルミニウム−シリコン合金）、ＡｌＣｕ（アルミニウム−銅合金）またはＡｌＳｉＣｕ（アルミニウム−シリコン−銅合金）などからなるが、Ａｌ（アルミニウム）スパイクの発生を抑制するために、ＡｌＳｉ（アルミニウム−シリコン合金）が好ましい。
Ｎ−型層ＮＤが、半導体基板ＳＢに形成されている。Ｎ−型層ＮＤは、ＩＧＢＴ素子のドリフト領域を構成し、Ｎ−型層ＮＤの不純物濃度は、例えば１×１０１３〜５×１０１４ｃｍ−３程度である。Ｎ型層ＮＦが、裏面Ｓｂ側の半導体基板ＳＢに形成されている。Ｎ型層ＮＦは、ＩＧＢＴ素子のフィールドストップ領域を構成し、その不純物濃度は、例えば１×１０１５〜１×１０１８ｃｍ−３程度である。Ｐ型層ＰＬが、Ｎ型層ＮＦより裏面Ｓｂ側の半導体基板ＳＢに形成されている。Ｐ型層ＰＬは、ＩＧＢＴ素子のコレクタ領域を構成し、その不純物濃度は、例えば１×１０１６〜１×１０２０ｃｍ−３程度である。
絶縁膜ＩＦ１が、半導体基板ＳＢの周辺部の表面Ｓａ上に形成され、絶縁膜ＩＦ２が、絶縁膜ＩＦ１を覆うように形成されている。絶縁膜ＩＦ１，ＩＦ２は、例えば酸化シリコン（ＳｉＯ２）からなり、絶縁膜ＩＦ１の厚さは、例えば５００〜１,０００ｎｍ程度、絶縁膜ＩＦ２の厚さは、例えば１００ｎｍ程度である。
抵抗性フィールドプレートＦＰが、絶縁膜ＩＦ１，ＩＦ２上に形成されている。抵抗性フィールドプレートＦＰは、例えばＰ型不純物が導入された多結晶シリコン（Ｓｉ）からなり、内周側抵抗性フィールドプレートＦＰＩと、外周側抵抗性フィールドプレートＦＰＯと、中間抵抗性フィールドプレートＦＰＣと、を有している。
内周側抵抗性フィールドプレートＦＰＩは、半導体基板ＳＢの中央部に形成された活性部を包囲するように配置されており、エミッタ電極ＥＥと電気的に接続されている。外周側抵抗性フィールドプレートＦＰＯは、内周側抵抗性フィールドプレートＦＰＩよりも半導体基板ＳＢの外周側に、内周側抵抗性フィールドプレートＦＰＩから離間して活性部を包囲するように配置されており、表面コレクタ電極ＣＥＳと電気的に接続されている。中間抵抗性フィールドプレートＦＰＣは、内周側抵抗性フィールドプレートＦＰＩと外周側抵抗性フィールドプレートＦＰＯとの間に配置されており、内周側抵抗性フィールドプレートＦＰＩおよび外周側抵抗性フィールドプレートＦＰＯの双方に接続されている。
抵抗性フィールドプレートＦＰは、絶縁膜ＩＦ３により覆われており、絶縁膜ＩＦ３上に、バリアメタル膜ＢＭを下層に有するエミッタ電極ＥＥおよび表面コレクタ電極ＣＥＳが形成されている。
内周側抵抗性フィールドプレートＦＰＩは、絶縁膜ＩＦ３に形成された接続孔ＣＮ１を介してエミッタ電極ＥＥと電気的に接続し、外周側抵抗性フィールドプレートＦＰＯは、絶縁膜ＩＦ３に形成された接続孔ＣＮ１を介して表面コレクタ電極ＣＥＳと電気的に接続している。
接続孔ＣＮ１の底面に露出する内周側抵抗性フィールドプレートＦＰＩおよび外周側抵抗性フィールドプレートＦＰＯには、Ｐ＋＋型層ＰＳが形成され、その下層には、Ｐ＋型層ＰＢが形成されており、接続抵抗の低減を図ることができる。これらは、活性部にＰ＋＋型層ＰＳおよびＰ＋型層ＰＢを形成する際に同時に形成される。活性部に形成されるＰ＋＋型層ＰＳは、接続抵抗を低減するために形成され、活性部に形成されるＰ＋型層ＰＢは、キャリア（正孔）排出時に発生するベース電位の上昇を抑制して寄生ＰＮＰ動作を防止するために、活性部のベース抵抗を下げる目的で形成される。
Ｐ型表面電界緩和層（Reduced Surface Field layer）ＲＦが、抵抗性フィールドプレートＦＰの直下の半導体基板ＳＢの表面Ｓａに形成されている。
図３は、Ｐ型表面電界緩和層ＲＦの底面（図２のＸ２−Ｘ２´線に沿った面）における電界分布を示すグラフである。図３から、Ｐ型表面電界緩和層ＲＦが形成されることにより、半導体基板ＳＢの表面Ｓａの電界が緩和し、破壊耐圧が向上できることが分かる。Ｐ型表面電界緩和層ＲＦの不純物濃度は、例えば１×１０１５〜１×１０１７ｃｍ−３程度である。
Ｐ型表面電界緩和層ＲＦは、エミッタ電極ＥＥと電気的な接続をとるために、抵抗性フィールドプレートＦＰの直下のみでなく、平面視において抵抗性フィールドプレートＦＰと重ならない領域にも形成されている。
Ｐ型ウェル層ＰＷが、平面視において抵抗性フィールドプレートＦＰと重ならない領域（周辺部の内側領域）に、Ｐ型表面電界緩和層ＲＦに包含されるように形成されている。Ｐ型ウェル層ＰＷの不純物濃度は、Ｐ型表面電界緩和層ＲＦの不純物濃度よりも高く、例えば１×１０１７〜１×１０１９ｃｍ−３程度である。Ｐ型ウェル層ＰＷは、絶縁膜ＩＦ２，ＩＦ３に形成された接続孔ＣＮ２を介して、エミッタ電極ＥＥと電気的に接続されている。従って、エミッタ電極ＥＥおよびＰ型ウェル層ＰＷを介して、内周側抵抗性フィールドプレートＦＰＩと、Ｐ型表面電界緩和層ＲＦとが電気的に接続する。
接続孔ＣＮ２の底面に露出するＰ型ウェル層ＰＷには、Ｐ＋＋型層ＰＳが形成され、その下層には、Ｐ＋型層ＰＢが形成されており、接続抵抗の低減を図ることができる。これらは、前述したように、活性部にＰ＋＋型層ＰＳおよびＰ＋型層ＰＢを形成する際に同時に形成される。
Ｎ＋型層ＮＳが、平面視において抵抗性フィールドプレートＦＰと重ならない領域（周辺部の外側領域）に形成されている。Ｎ＋型層ＮＳの不純物濃度は、Ｎ−型層ＮＤよりも高く、例えば１×１０１９〜１×１０２１ｃｍ−３程度である。活性部から延びてくる空乏層を止めて、半導体基板ＳＢの端部に空乏層が到達して耐圧が劣化するのを防ぐ機能を有する。Ｎ＋型層ＮＳは、絶縁膜ＩＦ２，ＩＦ３に形成された接続孔ＣＮ２を介して、表面コレクタ電極ＣＥＳと電気的に接続されている。従って、表面コレクタ電極ＣＥＳおよびＮ＋型層ＮＳを介して、外周側抵抗性フィールドプレートＦＰＯと、Ｎ−型層ＮＤとが電気的に接続する。
接続孔ＣＮ２の底面に露出するＮ＋型層ＮＳには、Ｐ＋＋型層ＰＳが形成され、その下層には、Ｐ＋型層ＰＢが形成されている。これらは、前述したように、活性部にＰ＋＋型層ＰＳおよびＰ＋型層ＰＢを形成する際に同時に形成される。
≪半導体装置の製造方法≫
本実施の形態１による半導体装置の製造方法について図４〜図１５を用いて工程順に説明する。図４〜図１５の各々の（ａ）および（ｂ）はそれぞれ、本実施の形態１によるＩＧＢＴ素子が形成される活性部の断面図および抵抗性フィールドプレートが形成される周辺部の断面図である。
まず、図４（ａ）および（ｂ）に示すように、表面Ｓａと、表面Ｓａに対向する裏面Ｓｂとを有する半導体基板（この段階では半導体ウェハを称する平面略円形状の半導体の薄板）ＳＢを準備する。半導体基板ＳＢは、例えば単結晶シリコン（Ｓｉ）からなり、例えばＣＺ（Czochralski Method）法、ＭＣＺ（Magnetic Field Applied Czochralski Method）法、ＦＺ（Floating Zone Method）法またはエピタキシャル成長法により形成される。半導体基板ＳＢの全体に、Ｎ−型層ＮＤ（ドリフト領域）が形成されている。Ｎ−型層ＮＤの不純物濃度は、例えば１×１０１３〜５×１０１４ｃｍ−３程度である。
次に、図５（ａ）および（ｂ）に示すように、半導体基板ＳＢの周辺部の表面Ｓａ上に、絶縁膜ＩＦ１を形成する。絶縁膜ＩＦ１は、例えば酸化シリコン（ＳｉＯ２）からなり、その厚さは、例えば５００〜１,０００ｎｍ程度である。
次に、半導体基板ＳＢの周辺部の表面Ｓａに対して、Ｐ型不純物、例えばボロン（Ｂ）をイオン注入することにより、半導体基板ＳＢの表面Ｓａから所定の深さを有するＰ型表面電界緩和層ＲＦを形成する。Ｐ型表面電界緩和層ＲＦは、後の工程で形成される抵抗性フィールドプレートＦＰの直下の半導体基板ＳＢに絶縁膜ＩＦ１を介して形成される。言い換えれば、絶縁膜ＩＦ１に接して、抵抗性フィールドプレートＦＰの直下の半導体基板ＳＢにＰ型表面電界緩和層ＲＦが形成される。Ｐ型表面電界緩和層ＲＦの不純物濃度は、例えば１×１０１５〜１×１０１７ｃｍ−３程度である。
次に、半導体基板ＳＢの周辺部の表面Ｓａに対して、Ｐ型不純物、例えばボロン（Ｂ）をイオン注入することにより、半導体基板ＳＢの表面Ｓａから所定の深さを有するＰ型ウェル層ＰＷを、周辺部の内周側のＰ型表面電界緩和層ＲＦ内に形成する。Ｐ型ウェル層ＰＷは、後の工程で形成されるエミッタ電極ＥＥが接続される領域に形成され、Ｐ型ウェル層ＰＷの深さは、Ｐ型表面電界緩和層ＲＦの深さより浅く形成される。また、Ｐ型ウェル層ＰＷの不純物濃度は、Ｐ型表面電界緩和層ＲＦの不純物濃度よりも高く、例えば１×１０１７〜１×１０１９ｃｍ−３程度である。
次に、図６（ａ）および（ｂ）に示すように、活性部の半導体基板ＳＢの表面Ｓａ側に、所定の深さを有する溝ＴＲを形成する。溝ＴＲの深さは、例えば２〜１０μｍ程度である。
次に、図７（ａ）および（ｂ）に示すように、溝ＴＲの内壁（側面および底面）を含む、半導体基板ＳＢの表面Ｓａ側にゲート絶縁膜ＧＩを形成する。ゲート絶縁膜ＧＩは、例えば酸化シリコン（ＳｉＯ２）からなる。ゲート絶縁膜ＧＩの厚さは、例えば５０〜１５０ｎｍ程度である。
次に、溝ＴＲの内部を埋め込むように、ゲート絶縁膜ＧＩ上に多結晶シリコン膜ＤＰ１を形成する。多結晶シリコン膜ＤＰ１の厚さは、例えば５００〜７００ｎｍ程度である。
次に、図８（ａ）および（ｂ）に示すように、多結晶シリコン膜ＤＰ１およびゲート絶縁膜ＧＩをエッチバックして、溝ＴＲの内部に、ゲート絶縁膜ＧＩを介して多結晶シリコン膜ＤＰ１を埋め込むことにより、多結晶シリコン膜ＤＰ１からなるゲート電極ＧＥを形成する。
次に、図９（ａ）および（ｂ）に示すように、半導体基板ＳＢの表面Ｓａ側に絶縁膜ＩＦ２を形成する。絶縁膜ＩＦ２は、例えば酸化シリコン（ＳｉＯ２）からなり、その厚さは、例えば１００ｎｍ程度である。
次に、絶縁膜ＩＦ２上に多結晶シリコン膜ＤＰ２を形成する。多結晶シリコン膜ＤＰ２には、Ｐ型不純物、例えばボロン（Ｂ）が導入されており、その厚さは、例えば５００〜７００ｎｍ程度である。多結晶シリコン膜ＤＰ２の不純物濃度は、所望する耐圧リーク電流が得られるように調整される。続いて、レジストパターンをマスクとしたドライエッチングにより、多結晶シリコン膜ＤＰ２を加工して、抵抗性フィールドプレートＦＰ（内周側抵抗性フィールドプレートＦＰＩ、外周側抵抗性フィールドプレートＦＰＯおよび中間抵抗性フィールドプレートＦＰＣ）を形成する。
次に、図１０（ａ）および（ｂ）に示すように、活性部の半導体基板ＳＢの表面Ｓａに対して、Ｐ型不純物をイオン注入することにより、半導体基板ＳＢの表面Ｓａから所定の深さを有するＰ型層ＰＣ（ボディ領域の一部）を形成する。Ｐ型層ＰＣの深さは、溝ＴＲの深さより浅く形成される。
次に、半導体基板ＳＢの活性部および周辺部の表面Ｓａに対して、Ｎ型不純物をイオン注入することにより、半導体基板ＳＢの表面Ｓａから所定の深さを有し、Ｐ型層ＰＣの深さよりも浅いＮ＋型層ＮＥ（エミッタ領域）を活性部に形成し、Ｎ＋型層ＮＳ（ソース領域）を周辺部の外周側に形成する。Ｎ＋型層ＮＥ，ＮＳの不純物濃度は、例えば１×１０１９〜１×１０２１ｃｍ−３程度であり、Ｎ＋型層ＮＥ，ＮＳの深さは、溝ＴＲの深さより浅く形成される。
次に、図１１（ａ）および（ｂ）に示すように、半導体基板ＳＢの表面Ｓａ側に、抵抗性フィールドプレートＦＰを覆うように絶縁膜ＩＦ３を形成する。絶縁膜ＩＦ３は、例えば酸化シリコン（ＳｉＯ２）からなる。
次に、図１２（ａ）および（ｂ）に示すように、活性部では、後の工程で形成される表面電極（エミッタ電極ＥＥ）が接続する領域の絶縁膜ＩＦ３をエッチングにより除去し、周辺部では、後の工程で形成される表面電極（エミッタ電極ＥＥおよび表面コレクタ電極ＣＥＳ）が接続する領域の絶縁膜ＩＦ２，ＩＦ３をエッチングにより除去して、接続孔ＣＮ１，ＣＮ２を形成する。さらに、活性部では、Ｐ型層ＰＣが露出するまで半導体基板ＳＢをエッチングにより除去する。
これにより、活性部では、表面電極が接続する領域にＰ型層ＰＣおよびＮ＋型層ＮＥのそれぞれの一部が露出する。また、周辺部では、接続孔ＣＮ１の底面に内周側抵抗性フィールドプレートＦＰＩまたは外周側抵抗性フィールドプレートＦＰＯのそれぞれの一部が露出し、接続孔ＣＮ２の底面にＰ型ウェル層ＰＷまたはＮ＋型層ＮＳのそれぞれの一部が露出する。
次に、活性部に露出したＰ型層ＰＣ（半導体基板ＳＢの表面Ｓａ）に対して、Ｐ型不純物をイオン注入することにより、Ｐ＋型層ＰＢ（ボディ領域の他の一部）を形成する。Ｐ＋型層ＰＢの深さは、Ｐ型層ＰＣの深さと同じかまたはＰ型層ＰＣの深さより深く形成され、かつ、溝ＴＲの深さより浅く形成される。さらに、Ｐ＋型層ＰＢの上部にＰ型不純物をイオン注入することにより、Ｐ＋型層ＰＢよりも不純物濃度の高いＰ＋＋型層ＰＳを形成する。
活性部にＰ＋型層ＰＢおよびＰ＋＋型層ＰＳを形成すると同時に、周辺部では、接続孔ＣＮ１の底面に露出する内周側抵抗性フィールドプレートＦＰＩおよび外周側抵抗性フィールドプレートＦＰＯ、並びに接続孔ＣＮ２の底面に露出するＰ型ウェル層ＰＷおよびＮ＋型層ＮＳにそれぞれＰ＋型層ＰＢおよびＰ＋＋型層ＰＳが形成される。
次に、図１３（ａ）および（ｂ）に示すように、活性部では、Ｐ＋＋型層ＰＳ、Ｎ＋型層ＮＥおよび絶縁膜ＩＦ３を覆うように、周辺部では、接続孔ＣＮ１，ＣＮ２の底面に露出したＰ型ウェル層ＰＷ、Ｎ＋型層ＮＳ、内周側抵抗性フィールドプレートＦＰＩおよび外周側抵抗性フィールドプレートＦＰＯに接して、絶縁膜ＩＦ３を覆うように、バリアメタル膜ＢＭを形成する。続いて、バリアメタル膜ＢＭ上に導電膜を堆積し、この導電膜を加工することにより、エミッタ電極ＥＥおよび表面コレクタ電極ＣＥＳを形成する。
バリアメタル膜ＢＭは、例えばＴｉＷ（チタン・タングステン）からなる。エミッタ電極ＥＥおよび表面コレクタ電極ＣＥＳは、例えばＡｌ（アルミニウム）、ＡｌＳｉ（アルミニウム−シリコン合金）、ＡｌＣｕ（アルミニウム−銅合金）またはＡｌＳｉＣｕ（アルミニウム−シリコン−銅合金）などからなるが、Ａｌ（アルミニウム）スパイクの発生を抑制するために、ＡｌＳｉ（アルミニウム−シリコン合金）が好ましい。
エミッタ電極ＥＥは、活性部では、Ｐ＋＋型層ＰＳおよびＮ＋型層ＮＥと電気的に接続し、周辺部では、Ｐ型ウェル層ＰＷおよび内周側抵抗性フィールドプレートＦＰＩと電気的に接続する。また、表面コレクタ電極ＣＥＳは、外周側抵抗性フィールドプレートＦＰＯおよびＮ＋型層ＮＳと電気的に接続する。
次に、図１４（ａ）および（ｂ）に示すように、半導体基板ＳＢの裏面Ｓｂを研磨して、半導体基板ＳＢを所定の厚さまで薄くする。半導体基板ＳＢの厚さは、例えば４０〜２００μｍ程度である。続いて、例えば混酸（フッ酸、硝酸、硫酸などを含む）を用いたスピンエッチングにより、半導体基板ＳＢの裏面Ｓｂの破砕層を除去する。
次に、半導体基板ＳＢの裏面Ｓｂ全面に、Ｎ型不純物、例えばリン（Ｐ）をイオン注入して、半導体基板ＳＢの裏面Ｓｂから所定の深さを有するＮ型層ＮＦ（フィールドストップ領域）を形成する。Ｎ型層ＮＦの不純物濃度は、例えば１×１０１５〜１×１０１８ｃｍ−３程度である。続いて、半導体基板ＳＢの裏面Ｓｂ全面に、Ｐ型不純物、例えばボロン（Ｂ）をイオン注入して、半導体基板ＳＢの裏面Ｓｂから所定の深さを有し、Ｎ型層ＮＦの深さよりも浅い領域にＰ型層ＰＬ（コレクタ領域）を形成する。Ｐ型層ＰＬの不純物濃度は、例えば１×１０１６〜１×１０２０ｃｍ−３程度である。
次に、半導体基板ＳＢに対してレーザアニール処理を行い、半導体基板ＳＢに注入された各不純物を活性化させる。
次に、図１５（ａ）および（ｂ）に示すように、半導体基板ＳＢの裏面Ｓｂに、裏面コレクタ電極ＣＥＲを形成する。裏面コレクタ電極ＣＥＲは、例えばＡｌ（アルミニウム）、ＡｌＳｉ（アルミニウム−シリコン合金）などからなるが、Ａｌ（アルミニウム）スパイクの発生を抑制するために、ＡｌＳｉ（アルミニウム−シリコン合金）が好ましい。
その後、半導体基板ＳＢを所定のスクライブラインで切断し、半導体基板ＳＢを各半導体装置（半導体チップ）に個片化する。
以上の製造工程によって、ＩＧＢＴ素子を備える半導体装置ＳＭが略完成する。
このように、本実施の形態１によれば、コーナー部分Ｂ１，Ｂ２，Ｂ３，Ｂ４にそれぞれ位置する複数の第２中間抵抗性フィールドプレートＦＰＣ２のそれぞれの電位が、第２中間抵抗性フィールドプレートＦＰＣ２が繋がる第１中間抵抗性フィールドプレートＦＰＣ１の第１部分の電位と同じとなる。これにより、コーナー部分Ｂ１，Ｂ２，Ｂ３，Ｂ４においても、各周回間における電界分布を均一化することができる。
従って、各周回間における抵抗性フィールドプレートＦＰのそれぞれの電界分布が均一となり、半導体装置ＳＭの破壊耐圧の向上を図ることができる。また、熱平衡状態では、コーナー部分Ｂ１，Ｂ２，Ｂ３，Ｂ４に形成された複数の第２中間抵抗性フィールドプレートＦＰＣ２には電流が流れないことから、抵抗性フィールドプレートＦＰを構成する多結晶シリコン（Ｓｉ）の不純物濃度を独立したパラメータとして調整することができるので、耐圧リーク電流を低減することができる。これらにより、半導体装置ＳＭの破壊電圧を向上することができ、かつ、耐圧リーク電流を低減することができる。
＜第１変形例＞
前記図１に示した抵抗性フィールドプレートＦＰと相違する点は、中間抵抗性フィールドプレートの平面レイアウトである。
以下に、本実施の形態１の第１変形例による抵抗性フィールドプレートの平面レイアウトについて図１６を用いて説明する。図１６は、本実施の形態１の第１変形例による半導体装置の周辺部に形成された抵抗性フィールドプレートを示す平面図である。
前記図１に示した抵抗性フィールドプレートＦＰでは、４つの第１中間抵抗性フィールドプレートＦＰＣ１と、これらにそれぞれ繋がる複数の第２中間抵抗性フィールドプレートＦＰＣ２と、からなる４つの中間抵抗性フィールドプレートＦＰＣを内周側抵抗性フィールドプレートＦＰＩと外周側抵抗性フィールドプレートＦＰＯとの間に並列に接続した。
これに対して、第１変形例では、図１６に示すように、２つの第１中間抵抗性フィールドプレートＦＰＣ１と、これらにそれぞれ繋がる複数の第２中間抵抗性フィールドプレートＦＰＣ２と、からなる２つの中間抵抗性フィールドプレートＦＰＣａを内周側抵抗性フィールドプレートＦＰＩと外周側抵抗性フィールドプレートＦＰＯとの間に並列に接続する。
半導体装置ＳＭ１の周辺部に形成された抵抗性フィールドプレートＦＰａの中間抵抗性フィールドプレートＦＰＣａは、互いに対向する２つの直線部分Ａ１，Ａ３にそれぞれ第１中間抵抗性フィールドプレートＦＰＣ１を有する。
直線部分Ａ１に配置された第１中間抵抗性フィールドプレートＦＰＣ１の６つの第１部分の一方側の端部のそれぞれには、第２中間抵抗性フィールドプレートＦＰＣ２が繋がり、一方向に枝状に延びている。これら第２中間抵抗性フィールドプレートＦＰＣ２は、コーナー部分Ｂ１、直線部分Ａ２およびコーナー部分Ｂ２まで延びており、直線部分Ａ２では、直線状であり、コーナー部分Ｂ１およびコーナー部分Ｂ２では、曲率を有している。また、複数の第２中間抵抗性フィールドプレートＦＰＣ２の他方の端部（先端部分）は、開放されている。
直線部分Ａ３に配置された第１中間抵抗性フィールドプレートＦＰＣ１の６つの第１部分の一方側の端部のそれぞれには、第２中間抵抗性フィールドプレートＦＰＣ２が繋がり、一方向に枝状に延びている。これら第２中間抵抗性フィールドプレートＦＰＣ２は、コーナー部分Ｂ３、直線部分Ａ４およびコーナー部分Ｂ４まで延びており、直線部分Ａ４では、直線状であり、コーナー部分Ｂ３およびコーナー部分Ｂ４では、曲率を有している。また、複数の第２中間抵抗性フィールドプレートＦＰＣ２の他方の端部（先端部分）は、開放されている。
複数の第２中間抵抗性フィールドプレートＦＰＣ２の幅は一定であり、第１中間抵抗性フィールドプレートＦＰＣ１の幅と同一である。また、複数の第２中間抵抗性フィールドプレートＦＰＣ２のピッチは、第１中間抵抗性フィールドプレートＦＰＣ１の複数の第１部分のピッチと同一である。
第１変形例による抵抗性フィールドプレートＦＰａでは、前述した抵抗性フィールドプレートＦＰと同様に、複数の第２中間抵抗性フィールドプレートＦＰＣ２は、内周側抵抗性フィールドプレートＦＰＩおよび外周側抵抗性フィールドプレートＦＰＯと直接繋がっていない。従って、熱平衡状態では、第１中間抵抗性フィールドプレートＦＰＣ１のみに電流が流れ、第２中間抵抗性フィールドプレートＦＰＣ２には電流は流れない。そのため、曲率半径の違いによる抵抗差の影響を受けることがない。
さらに、複数の第２中間抵抗性フィールドプレートＦＰＣ２は、複数の第２中間抵抗性フィールドプレートＦＰＣ２がそれぞれ繋がる第１中間抵抗性フィールドプレートＦＰＣ１の第１部分の電位を利用することができる。これにより、第２中間抵抗性フィールドプレートＦＰＣ２の電位が、その第２中間抵抗性フィールドプレートＦＰＣ２が繋がる第１中間抵抗性フィールドプレートＦＰＣ１の第１部分の電位と同じになるので、コーナー部分Ｂ１，Ｂ２，Ｂ３，Ｂ４においても、各周回間における電界分布を均一化することができる。
従って、抵抗性フィールドプレートＦＰａでは、各周回間における電界分布が均一となり、半導体装置ＳＭ１の破壊耐圧の低下を防ぐことができる。
さらに、複数の第２中間抵抗性フィールドプレートＦＰＣ２の開放された先端部分は、直線状に形成されている。
このように、複数の第２中間抵抗性フィールドプレートＦＰＣ２の開放された先端部分を直線状に形成することにより、前述した抵抗性フィールドプレートＦＰとほぼ同様に、抵抗性フィールドプレートＦＰａの平面レイアウト、形状および製造プロセスなどに起因した絶縁耐圧の低下のリスクを最小限に抑えることができる。
従って、第１変形例による抵抗性フィールドプレートＦＰａを備えることにより、破壊電圧が向上し、かつ、耐圧リーク電流が低減する半導体装置ＳＭ１を実現することができる。
＜第２変形例＞
前記図１に示した抵抗性フィールドプレートＦＰと相違する点は、中間抵抗性フィールドプレートの平面レイアウトである。
以下に、本実施の形態１の第２変形例による抵抗性フィールドプレートの平面レイアウトについて図１７を用いて説明する。図１７は、本実施の形態１の第２変形例による半導体装置の周辺部に形成された抵抗性フィールドプレートを示す平面図である。
前記図１に示した抵抗性フィールドプレートＦＰでは、４つの第１中間抵抗性フィールドプレートＦＰＣ１と、これらにそれぞれ繋がる複数の第２中間抵抗性フィールドプレートＦＰＣ２と、からなる４つの中間抵抗性フィールドプレートＦＰＣを内周側抵抗性フィールドプレートＦＰＩと外周側抵抗性フィールドプレートＦＰＯとの間に並列に接続した。
これに対して、第２変形例では、図１７に示すように、１つの第１中間抵抗性フィールドプレートＦＰＣ１と、これに繋がる複数の第２中間抵抗性フィールドプレートＦＰＣ２と、からなる１つの中間抵抗性フィールドプレートＦＰＣｂを内周側抵抗性フィールドプレートＦＰＩと外周側抵抗性フィールドプレートＦＰＯとの間に接続する。
半導体装置ＳＭ２の周辺部に形成された抵抗性フィールドプレートＦＰｂの中間抵抗性フィールドプレートＦＰＣｂは、１つの直線部分Ａ１のみに第１中間抵抗性フィールドプレートＦＰＣ１を有する。
直線部分Ａ１に配置された第１中間抵抗性フィールドプレートＦＰＣ１の６つの第１部分の一方側の端部のそれぞれには、第２中間抵抗性フィールドプレートＦＰＣ２が繋がり、一方向に枝状に延びている。これら第２中間抵抗性フィールドプレートＦＰＣ２は、コーナー部分Ｂ１、直線部分Ａ２、コーナー部分Ｂ２、直線部分Ａ３、コーナー部分Ｂ３、直線部分Ａ４およびコーナー部分Ｂ４まで延びており、直線部分Ａ２，Ａ３，Ａ４では、直線状であり、コーナー部分Ｂ１，Ｂ２，Ｂ３，Ｂ４では、曲率を有している。また、複数の第２中間抵抗性フィールドプレートＦＰＣ２の他方の端部（先端部分）は、開放されている。
複数の第２中間抵抗性フィールドプレートＦＰＣ２の幅は一定であり、第１中間抵抗性フィールドプレートＦＰＣ１の幅と同一である。また、複数の第２中間抵抗性フィールドプレートＦＰＣ２のピッチは、第１中間抵抗性フィールドプレートＦＰＣ１の複数の第１部分のピッチと同一である。
第２変形例による抵抗性フィールドプレートＦＰｂでは、前述した抵抗性フィールドプレートＦＰと同様に、複数の第２中間抵抗性フィールドプレートＦＰＣ２は、内周側抵抗性フィールドプレートＦＰＩおよび外周側抵抗性フィールドプレートＦＰＯと直接繋がっていない。従って、熱平衡状態では、第１中間抵抗性フィールドプレートＦＰＣ１のみに電流が流れ、第２中間抵抗性フィールドプレートＦＰＣ２には電流は流れない。そのため、曲率半径の違いによる抵抗差の影響を受けることがない。
さらに、複数の第２中間抵抗性フィールドプレートＦＰＣ２は、複数の第２中間抵抗性フィールドプレートＦＰＣ２がそれぞれ繋がる第１中間抵抗性フィールドプレートＦＰＣ１の第１部分の電位を利用することができる。これにより、第２中間抵抗性フィールドプレートＦＰＣ２の電位が、その第２中間抵抗性フィールドプレートＦＰＣ２が繋がる第１中間抵抗性フィールドプレートＦＰＣ１の第１部分の電位と同じになるので、コーナー部分Ｂ１，Ｂ２，Ｂ３，Ｂ４においても、各周回間における電界分布を均一化することができる。
従って、抵抗性フィールドプレートＦＰｂでは、各周回間における電界分布が均一となｓり、半導体装置ＳＭ２の破壊耐圧の低下を防ぐことができる。
さらに、複数の第２中間抵抗性フィールドプレートＦＰＣ２の開放された先端部分は、直線状に形成されている。
このように、複数の第２中間抵抗性フィールドプレートＦＰＣ２の開放された先端部分を直線状に形成することにより、前述した抵抗性フィールドプレートＦＰとほぼ同様に、抵抗性フィールドプレートＦＰｂの平面レイアウト、形状および製造プロセスなどに起因した絶縁耐圧の低下のリスクを最小限に抑えることができる。
従って、第２変形例による抵抗性フィールドプレートＦＰｂを備えることにより、破壊電圧が向上し、かつ、耐圧リーク電流が低減する半導体装置ＳＭ２を実現することができる。
＜第３変形例＞
前記図１に示した抵抗性フィールドプレートＦＰと相違する点は、中間抵抗性フィールドプレートの平面レイアウトである。
以下に、本実施の形態１の第３変形例による抵抗性フィールドプレートの平面レイアウトについて図１８を用いて説明する。図１８は、本実施の形態１の第３変形例による半導体装置の周辺部に形成された抵抗性フィールドプレートを示す平面図である。
前記図１に示した抵抗性フィールドプレートＦＰでは、４つの第１中間抵抗性フィールドプレートＦＰＣ１のそれぞれの一端が、内周側抵抗性フィールドプレートＦＰＩに沿って等間隔に内周側抵抗性フィールドプレートＦＰＩと接続されている。
これに対して、第３変形例では、図１８に示すように、内周側抵抗性フィールドプレートＦＰＩと接続する部分が互いに異なる中間抵抗性フィールドプレートＦＰＣｃｘと中間抵抗性フィールドプレートＦＰＣｃｙとが、周辺部に交互に配置されている。ここで、中間抵抗性フィールドプレートＦＰＣｃｘでは、第２中間抵抗性フィールドプレートＦＰＣ２と第１中間抵抗性フィールドプレートＦＰＣ１ｘの第１部分とが繋がる端部と反対側の端部において、内周側抵抗性フィールドプレートＦＰＩと繋がる。また、中間抵抗性フィールドプレートＦＰＣｃｙでは、第２中間抵抗性フィールドプレートＦＰＣ２と第１中間抵抗性フィールドプレートＦＰＣ１ｙの第１部分とが繋がる端部において、内周側抵抗性フィールドプレートＦＰＩと繋がる。
具体的には、直線部分Ａ１および直線部分Ａ３にそれぞれ配置された第１中間抵抗性フィールドプレートＦＰＣ１ｘでは、第２中間抵抗性フィールドプレートＦＰＣ２が接続しない第１部分の端部が、内周側抵抗性フィールドプレートＦＰＩと接続している。
また、直線部分Ａ２および直線部分Ａ４にそれぞれ配置された第１中間抵抗性フィールドプレートＦＰＣ１ｙでは、第２中間抵抗性フィールドプレートＦＰＣ２が接続する第１部分の端部が、内周側抵抗性フィールドプレートＦＰＩと接続している。
これにより、図１８中、Ｐ１およびＰ３で示す箇所では、中間抵抗性フィールドプレートＦＰＣｃｘの第１中間抵抗性フィールドプレートＦＰＣ１ｘの第１部分と、中間抵抗性フィールドプレートＦＰＣｃｙの第２中間抵抗性フィールドプレートＦＰＣ２との間において、電位差の発生を抑制することができる。また、図１８中、Ｐ２およびＰ４で示す箇所では、中間抵抗性フィールドプレートＦＰＣｃｙの第１中間抵抗性フィールドプレートＦＰＣ１ｙの第１部分と、中間抵抗性フィールドプレートＦＰＣｃｘの第２中間抵抗性フィールドプレートＦＰＣ２との間において、電位差の発生を抑制することができる。
従って、第３変形例による抵抗性フィールドプレートＦＰｃを備えることにより、電位の変曲点がなくなり、電位分布の均一化を図ることができるので、破壊電圧がさらに向上した半導体装置ＳＭ３を実現することができる。
＜第４変形例＞
前記図１に示した抵抗性フィールドプレートＦＰと相違する点は、中間抵抗性フィールドプレートの平面レイアウトである。
以下に、本実施の形態１の第４変形例による抵抗性フィールドプレートの平面レイアウトについて図１９を用いて説明する。図１９は、本実施の形態１の第４変形例による半導体装置の周辺部に形成された抵抗性フィールドプレートを示す平面図である。
前記図１に示した抵抗性フィールドプレートＦＰでは、４つの第１中間抵抗性フィールドプレートＦＰＣ１のそれぞれは互いに分離して、内周側抵抗性フィールドプレートＦＰＩと外周側抵抗性フィールドプレートＦＰＯと並列に接続されている。
これに対して、第４変形例では、図１９に示すように、互いに隣り合う中間抵抗性フィールドプレートＦＰＣｄにおいて、一方の中間抵抗性フィールドプレートＦＰＣｄの第１中間抵抗性フィールドプレートＦＰＣ１の第１部分と、これに近接する他方の中間抵抗性フィールドプレートＦＰＣｄの第２中間抵抗性フィールドプレートＦＰＣ２とを接続することにより、電位の変曲点をなくしている。
すなわち、第１中間抵抗性フィールドプレートＦＰＣ１および第２中間抵抗性フィールドプレートＦＰＣ２が、Ｎ型不純物を導入した多結晶シリコン（Ｓｉ）からなる場合は、互いに対向する第１中間抵抗性フィールドプレートＦＰＣ１の第１部分と、第２中間抵抗性フィールドプレートＦＰＣ２とを、Ｐ型不純物を導入した多結晶シリコン（Ｓｉ）からなる接続部分ＦＰＰで繋げる。これにより、接続部分ＦＰＰにＰＮ接合が形成されるので、接続部分ＦＰＰには電流は流れないが、互いに対向する第１中間抵抗性フィールドプレートＦＰＣ１の第１部分と、他方の第２中間抵抗性フィールドプレートＦＰＣ２との間で、電位差が発生し難くなる。
具体的には、前記図１に示した抵抗性フィールドプレートＦＰと同様に、４つの第１中間抵抗性フィールドプレートＦＰＣ１と、これらにそれぞれ繋がる複数の第２中間抵抗性フィールドプレートＦＰＣ２と、からなる４つの中間抵抗性フィールドプレートＦＰＣｄが並列に配置されている。第１中間抵抗性フィールドプレートＦＰＣ１および第２中間抵抗性フィールドプレートＦＰＣ２は、例えばＮ型不純物を導入した多結晶シリコン（Ｓｉ）から形成されている。
直線部分Ａ１に配置された第１中間抵抗性フィールドプレートＦＰＣ１の複数の第１部分にそれぞれ繋がる複数の第２中間抵抗性フィールドプレートＦＰＣ２は、例えばＰ型不純物を導入した多結晶シリコン（Ｓｉ）からなる接続部分ＦＰＰを介して、直線部分Ａ２に配置された第１中間抵抗性フィールドプレートＦＰＣ１の複数の第１部分にそれぞれ繋がる。
同様に、直線部分Ａ２に配置された第１中間抵抗性フィールドプレートＦＰＣ１の複数の第１部分にそれぞれ繋がる第２中間抵抗性フィールドプレートＦＰＣ２は、接続部分ＦＰＰを介して、直線部分Ａ３に配置された第１中間抵抗性フィールドプレートＦＰＣ１の複数の第１部分にそれぞれ繋がる。
同様に、直線部分Ａ３に配置された第１中間抵抗性フィールドプレートＦＰＣ１の複数の第１部分にそれぞれ繋がる第２中間抵抗性フィールドプレートＦＰＣ２は、接続部分ＦＰＰを介して、直線部分Ａ４に配置された第１中間抵抗性フィールドプレートＦＰＣ１の複数の第１部分にそれぞれ繋がる。
同様に、直線部分Ａ４に配置された第１中間抵抗性フィールドプレートＦＰＣ１の複数の第１部分にそれぞれ繋がる第２中間抵抗性フィールドプレートＦＰＣ２は、接続部分ＦＰＰを介して、直線部分Ａ１に配置された第１中間抵抗性フィールドプレートＦＰＣ１の複数の第１部分にそれぞれ繋がる。
なお、上記説明では、中間抵抗性フィールドプレートＦＰＣｄをＮ型不純物が導入された多結晶シリコン（Ｓｉ）で形成し、接続部分ＦＰＰをＰ型不純物が導入された多結晶シリコン（Ｓｉ）で形成したが、中間抵抗性フィールドプレートＦＰＣｄをＰ型不純物が導入された多結晶シリコン（Ｓｉ）で形成し、接続部分ＦＰＰをＮ型不純物が導入された多結晶シリコン（Ｓｉ）で形成してもよい。
これにより、互いに隣り合う中間抵抗性フィールドプレートＦＰＣｄにおいて、互いに対向する第１中間抵抗性フィールドプレートＦＰＣ１の第１部分と、第２中間抵抗性フィールドプレートＦＰＣ２との間で、電位差が発生し難くなる。
従って、第４変形例による抵抗性フィールドプレートＦＰｄを備えることにより、電位の変曲点がなくなり、電位分布の均一化を図ることができるので、破壊電圧がさらに向上した半導体装置ＳＭ４を実現することができる。
（実施の形態２）
前記図１に示した抵抗性フィールドプレートＦＰと相違する点は、中間抵抗性フィールドプレートの平面レイアウトおよび中間抵抗性フィールドプレートＦＰの不純物濃度である。
以下に、本実施の形態２による抵抗性フィールドプレートの平面レイアウトについて図２０を用いて説明する。図２０は、本実施の形態２による半導体装置の周辺部に形成された抵抗性フィールドプレートを示す平面図である。
前記図１に示した抵抗性フィールドプレートＦＰでは、４つの第１中間抵抗性フィールドプレートＦＰＣ１と、これらにそれぞれ繋がる複数の第２中間抵抗性フィールドプレートＦＰＣ２と、からなる４つの中間抵抗性フィールドプレートＦＰＣを内周側抵抗性フィールドプレートＦＰＩと外周側抵抗性フィールドプレートＦＰＯとの間に並列に接続した。
これに対して、本実施の形態２では、図２０に示すように、中間抵抗性フィールドプレートＦＰＣｅは、活性部を螺旋状に取り巻いており、その一方の端部は内周側抵抗性フィールドプレートＦＰＩと接続し、その他方の端部は外周側抵抗性フィールドプレートＦＰＯと接続している。
さらに、コーナー部分Ｂ１，Ｂ２，Ｂ３，Ｂ４に位置する中間抵抗性フィールドプレートＦＰＣｅを構成する多結晶シリコン（Ｓｉ）の不純物濃度を、直線部分Ａ１，Ａ２，Ａ３，Ａ４に位置する中間抵抗性フィールドプレートＦＰＣｅを構成する多結晶シリコン（Ｓｉ）の不純物濃度よりも高くする。
これにより、コーナー部分Ｂ１，Ｂ２，Ｂ３，Ｂ４の中間抵抗性フィールドプレートＦＰＣｅの抵抗値が低くなり、コーナー部分Ｂ１，Ｂ２，Ｂ３，Ｂ４において、内周側と外周側における電界分布を均一化できるので、破壊耐性を高くすることができる。
また、直線部分Ａ１，Ａ２，Ａ３，Ａ４の中間抵抗性フィールドプレートＦＰＣｅの抵抗値が高くなるので、耐圧リーク電流を低くすることができる。
従って、本実施の形態２による抵抗性フィールドプレートＦＰｂを備えることにより、破壊電圧が向上し、かつ、耐圧リーク電流が低減する半導体装置ＳＭ５を実現することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
Ａ，Ａ１，Ａ２，Ａ３，Ａ４ 直線部分
Ｂ，Ｂ１，Ｂ２，Ｂ３，Ｂ４ コーナー部分
ＢＭ バリアメタル膜
ＣＥ コレクタ電極
ＣＥＲ 裏面コレクタ電極
ＣＥＳ 表面コレクタ電極
ＣＮ１，ＣＮ２ 接続孔
ＤＰ１，ＤＰ２ 多結晶シリコン膜
ＥＥ エミッタ電極
ＦＰ 抵抗性フィールドプレート
ＦＰａ，ＦＰｂ，ＦＰｃ，ＦＰｄ，ＦＰｅ 抵抗性フィールドプレート
ＦＰＣ 中間抵抗性フィールドプレート
ＦＰＣａ，ＦＰＣｂ，ＦＰＣｄ，ＦＰＣｅ 中間抵抗性フィールドプレート
ＦＰＣｃｘ，ＦＰＣｃｙ 中間抵抗性フィールドプレート
ＦＰＣ１，ＦＰＣ１ｘ，ＦＰＣ１ｙ 第１中間抵抗性フィールドプレート
ＦＰＣ２ 第２中間抵抗性フィールドプレート
ＦＰＩ 内周側抵抗性フィールドプレート
ＦＰＯ 外周側抵抗性フィールドプレート
ＦＰＰ 接続部分
ＧＥ ゲート電極
ＧＩ ゲート絶縁膜
ＩＦ１，ＩＦ２，ＩＦ３ 絶縁膜
ＮＤ Ｎ−型層
ＮＥ Ｎ＋層
ＮＦ Ｎ型層
ＮＳ Ｎ＋型層
ＰＢ Ｐ＋型層
ＰＣ Ｐ型層
ＰＬ Ｐ型層
ＰＳ Ｐ＋＋型層
ＰＷ Ｐ型ウェル層
ＲＦ Ｐ型表面電界緩和層
Ｓａ 表面（上面、第１主面）
Ｓｂ 裏面（下面、第２主面）
ＳＢ 半導体基板
ＳＭ，ＳＭ１，ＳＭ２，ＳＭ３，ＳＭ４，ＳＭ５ 半導体装置
ＴＲ 溝

Claims (20)

  1. 平面視において四角形状の半導体基板と、
    前記半導体基板の中央部に設けられた活性部と、
    前記活性部の周囲に設けられた周辺部と、
    前記周辺部に設けられ、前記活性部を包囲する抵抗性フィールドプレートと、
    を備える半導体装置であって、
    前記抵抗性フィールドプレートは、
    前記活性部を包囲する内周側抵抗性フィールドプレートと、
    前記内周側抵抗性フィールドプレートから離間して、前記内周側抵抗性フィールドプレートよりも前記半導体基板の外周側に設けられ、前記活性部を包囲する外周側抵抗性フィールドプレートと、
    前記内周側抵抗性フィールドプレートと前記外周側抵抗性フィールドプレートとの間に設けられ、前記内周側抵抗性フィールドプレートと前記外周側抵抗性フィールドプレートとを電気的に接続する中間抵抗性フィールドプレートと、
    を有し、
    前記中間抵抗性フィールドプレートは、
    第１中間抵抗性フィールドプレートと、
    複数の第２中間抵抗性フィールドプレートと、
    から構成され、
    前記第１中間抵抗性フィールドプレートの一端は、前記内周側抵抗性フィールドプレートと接続し、前記第１中間抵抗性フィールドプレートの他端は、前記外周側抵抗性フィールドプレートと接続し、
    前記第１中間抵抗性フィールドプレートは、前記内周側抵抗性フィールドプレートと前記外周側抵抗性フィールドプレートとを結ぶ第１方向に互いに離間して配置され、かつ、前記第１方向と直交する第２方向に直線状に延在する複数の第１部分を備えた、前記第２方向に沿って往復を繰り返す平面パターンを有し、
    複数の前記第２中間抵抗性フィールドプレートは、複数の前記第１部分の一方側の第１端部にそれぞれ繋がり、曲率を有して延在する、半導体装置。
  2. 請求項１記載の半導体装置において、
    前記第１端部に繋がる前記第２中間抵抗性フィールドプレートの端部と反対側の前記第２中間抵抗性フィールドプレートの端部は、開放されている、半導体装置。
  3. 請求項１記載の半導体装置において、
    前記第１端部に繋がる前記第２中間抵抗性フィールドプレートの端部と反対側の前記第２中間抵抗性フィールドプレートの端部は、直線形状である、半導体装置。
  4. 請求項１記載の半導体装置において、
    複数の前記第１部分の長さは、同じである、半導体装置。
  5. 請求項１記載の半導体装置において、
    前記第１方向における前記第１部分のピッチは同一である、半導体装置。
  6. 請求項１記載の半導体装置において、
    前記第１中間抵抗性フィールドプレートの幅と前記第２中間抵抗性フィールドプレートの幅とは同じである、半導体装置。
  7. 請求項１記載の半導体装置において、
    熱平行状態では、複数の前記第２中間抵抗性フィールドプレートに電流が流れない、半導体装置。
  8. 請求項１記載の半導体装置において、
    前記抵抗性フィールドプレートは、絶縁膜を介して前記半導体基板の第１主面上に形成されており、
    前記抵抗性フィールドプレートの下方の前記半導体基板には、前記第１主面から第１深さを有する表面電界緩和層が設けられている、半導体装置。
  9. 請求項１記載の半導体装置において、
    前記活性部には、複数のＩＧＢＴ素子が形成されており、前記ＩＧＢＴ素子のエミッタ領域に第１電極を介して前記内周側抵抗性フィールドプレートが電気的に接続され、前記ＩＧＢＴ素子のコレクタ領域に第２電極を介して前記外周側抵抗性フィールドプレートが電気的に接続される、半導体装置。
  10. 請求項１記載の半導体装置において、
    ４つの前記中間抵抗性フィールドプレートが、前記内周側抵抗性フィールドプレートと前記外周側抵抗性フィールドプレートとの間に並列に接続されており、
    前記周辺部は、前記半導体基板のそれぞれの辺に沿って位置する４つの直線部分と、前記半導体基板の対角線上に位置する４つのコーナー部分と、を含み、
    前記第１中間抵抗性フィールドプレートは、前記直線部分に配置され、
    前記第２中間抵抗性フィールドプレートは、前記コーナー部分に配置され、
    ４つの前記中間抵抗性フィールドプレートが前記活性部を囲むように配置されている、半導体装置。
  11. 請求項１０記載の半導体装置において、
    ４つの前記第１中間抵抗性フィールドプレートのそれぞれの前記一端が、前記内周側抵抗性フィールドプレートに沿って等間隔に前記内周側抵抗性フィールドプレートと接続している、半導体装置。
  12. 請求項１０記載の半導体装置において、
    前記内周側抵抗性フィールドプレートに最も近い位置にある前記第１部分の前記第１端部と反対側の第２端部が、前記内周側抵抗性フィールドプレートと接続している、半導体装置。
  13. 請求項１０記載の半導体装置において、
    前記内周側抵抗性フィールドプレートに最も近い位置にある前記第１部分の前記第１端部が、前記内周側抵抗性フィールドプレートと接続する、前記第１中間抵抗性フィールドプレートと、
    前記内周側抵抗性フィールドプレートに最も近い位置にある前記第１部分の前記第１端部と反対側の第２端部が、前記内周側抵抗性フィールドプレートと接続する、前記第１中間抵抗性フィールドプレートとが、前記周辺部に交互に配置されている、半導体装置。
  14. 請求項１０記載の半導体装置において、
    前記第１中間抵抗性フィールドプレートおよび前記第２中間抵抗性フィールドプレートは、第１導電型の多結晶シリコンからなり、
    隣り合う２つの前記中間抵抗性フィールドプレートにおいて、互いに対向する、一方の前記中間抵抗性フィールドプレートを構成する前記第１中間抵抗性フィールドプレートの複数の前記第１部分の前記第１端部と反対側の第２端部と、他方の前記中間抵抗性フィールドプレートを構成する複数の前記第２中間抵抗性フィールドプレートの開放された端部とが、前記第１導電型と異なる第２導電型の多結晶シリコンからなる接続部分を介してそれぞれ繋がる、半導体装置。
  15. 請求項１記載の半導体装置において、
    ２つの前記中間抵抗性フィールドプレートが、前記内周側抵抗性フィールドプレートと前記外周側抵抗性フィールドプレートとの間に並列に接続されており、
    前記周辺部は、前記半導体基板のそれぞれの辺に沿って位置する４つの直線部分と、前記半導体基板の対角線上に位置する４つのコーナー部分と、を含み、
    前記第１中間抵抗性フィールドプレートは、対向する２つの前記直線部分に配置され、
    前記第２中間抵抗性フィールドプレートは、前記第１中間抵抗性フィールドプレートが配置されない前記周辺部に配置され、
    ２つの前記中間抵抗性フィールドプレートが前記活性部を囲むように配置されている、半導体装置。
  16. 請求項１５記載の半導体装置において、
    前記内周側抵抗性フィールドプレートに最も近い位置にある前記第１部分の前記第１端部と反対側の第２端部が、前記内周側抵抗性フィールドプレートと接続している、半導体装置。
  17. 請求項１記載の半導体装置において、
    １つの前記中間抵抗性フィールドプレートが、前記内周側抵抗性フィールドプレートと前記外周側抵抗性フィールドプレートとの間に接続されており、
    前記周辺部は、前記半導体基板のそれぞれの辺に沿って位置する４つの直線部分と、前記半導体基板の対角線上に位置する４つのコーナー部分と、を含み、
    前記第１中間抵抗性フィールドプレートは、１つの前記直線部分に配置され、
    前記第２中間抵抗性フィールドプレートは、前記第１中間抵抗性フィールドプレートが配置されない前記周辺部に配置され、
    １つの前記中間抵抗性フィールドプレートが前記活性部を囲むように配置されている、半導体装置。
  18. 請求項１７記載の半導体装置において、
    前記内周側抵抗性フィールドプレートに最も近い位置にある前記第１部分の前記第１端部と反対側の第２端部が、前記内周側抵抗性フィールドプレートと接続している、半導体装置。
  19. 平面視において四角形状の半導体基板と、
    前記半導体基板の中央部に設けられた活性部と、
    前記活性部の周囲に設けられた周辺部と、
    前記周辺部に、前記活性部を包囲するように配置された内周側抵抗性フィールドプレートと、
    前記周辺部に、前記内周側抵抗性フィールドプレートから離間して前記内周側抵抗性フィールドプレートよりも前記半導体基板の外周側に、前記活性部を包囲するように配置された外周側抵抗性フィールドプレートと、
    前記内周側抵抗性フィールドプレートと前記外周側抵抗性フィールドプレートとの間の前記周辺部に設けられ、一端を前記内周側抵抗性フィールドプレートと接続し、他端を前記外周側抵抗性フィールドプレートと接続し、前記活性部を螺旋状に取り巻く中間抵抗性フィールドプレートと、
    を備え、
    前記周辺部は、前記半導体基板のそれぞれの辺に沿って位置する４つの直線部分と、前記半導体基板の対角線上に位置する４つのコーナー部分と、を含み、
    前記中間抵抗性フィールドプレートは、多結晶シリコンからなり、前記コーナー部分に位置する前記中間抵抗性フィールドプレートを構成する前記多結晶シリコンの不純物濃度が、前記直線部分に位置する前記中間抵抗性フィールドプレートを構成する前記多結晶シリコンの不純物濃度よりも高い、半導体装置。
  20. 以下の工程を含む半導体装置の製造方法：
    （ａ）第１主面および前記第１主面と反対側の第２主面を有する第１導電型の半導体基板を準備する工程；
    （ｂ）前記半導体基板の前記第１主面上の外周部に、第１絶縁膜を形成する工程；
    （ｃ）前記第１絶縁膜を介して、前記半導体基板に前記第１導電型と異なる第２導電型の不純物をイオン注入し、前記半導体基板の前記第１主面から第１深さを有する表面電界緩和層を形成する工程；
    （ｄ）前記第１絶縁膜上に導電膜を堆積した後、前記導電膜を加工して、前記外周部に抵抗性フィールドプレートを形成する工程、
    ここで、
    前記抵抗性フィールドプレートは、
    内周側抵抗性フィールドプレートと、
    前記内周側抵抗性フィールドプレートから離間して、前記内周側抵抗性フィールドプレートよりも前記半導体基板の外周側に設けられた外周側抵抗性フィールドプレートと、
    前記内周側抵抗性フィールドプレートと前記外周側抵抗性フィールドプレートとの間に設けられ、前記内周側抵抗性フィールドプレートと前記外周側抵抗性フィールドプレートとを電気的に接続する中間抵抗性フィールドプレートと、
    を有し、
    前記中間抵抗性フィールドプレートは、
    第１中間抵抗性フィールドプレートと、
    複数の第２中間抵抗性フィールドプレートと、
    から構成され、
    前記第１中間抵抗性フィールドプレートの一端は、前記内周側抵抗性フィールドプレートと接続し、前記第１中間抵抗性フィールドプレートの他端は、前記外周側抵抗性フィールドプレートと接続し、
    前記第１中間抵抗性フィールドプレートは、前記内周側抵抗性フィールドプレートと前記外周側抵抗性フィールドプレートとを結ぶ第１方向に互いに離間して配置され、かつ、前記第１方向と直交する第２方向に直線状に延在する複数の第１部分を備えた、前記第２方向に沿って往復を繰り返す平面パターンを有し、
    複数の前記第２中間抵抗性フィールドプレートは、複数の前記第１部分の一方側の第１端部にそれぞれ繋がり、曲率を有して延在する。
JP2016020383A 2016-02-05 2016-02-05 半導体装置 Active JP6649102B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016020383A JP6649102B2 (ja) 2016-02-05 2016-02-05 半導体装置
CN201710060910.2A CN107046057B (zh) 2016-02-05 2017-01-25 半导体器件及其制造方法
US15/423,283 US10115795B2 (en) 2016-02-05 2017-02-02 Semiconductor device and method of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016020383A JP6649102B2 (ja) 2016-02-05 2016-02-05 半導体装置

Publications (2)

Publication Number Publication Date
JP2017139392A true JP2017139392A (ja) 2017-08-10
JP6649102B2 JP6649102B2 (ja) 2020-02-19

Family

ID=59496459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016020383A Active JP6649102B2 (ja) 2016-02-05 2016-02-05 半導体装置

Country Status (3)

Country Link
US (1) US10115795B2 (ja)
JP (1) JP6649102B2 (ja)
CN (1) CN107046057B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6438175B1 (ja) * 2017-08-31 2018-12-12 新電元工業株式会社 半導体装置
JP2019062031A (ja) * 2017-09-25 2019-04-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107710408B (zh) * 2016-05-26 2021-06-18 新电元工业株式会社 半导体装置
JP2018206842A (ja) * 2017-05-31 2018-12-27 ルネサスエレクトロニクス株式会社 半導体装置
DE102019008580A1 (de) 2019-02-19 2020-08-20 Semiconductor Components Industries, Llc Verfahren zum bilden einer halbleitervorrichtung und struktur dafür
US11152454B2 (en) * 2019-02-19 2021-10-19 Semiconductor Components Industries, Llc Method of forming a semiconductor device having a resistor and structure therefor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022175A (ja) * 1998-06-30 2000-01-21 Toshiba Corp 高耐圧半導体装置
JP2003031791A (ja) * 2001-05-07 2003-01-31 Sanken Electric Co Ltd 半導体装置
JP2005093550A (ja) * 2003-09-12 2005-04-07 Toshiba Corp 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2646019B1 (fr) * 1989-04-14 1991-07-19 Sgs Thomson Microelectronics Resistance spirale haute tension
JP2940399B2 (ja) * 1994-05-31 1999-08-25 サンケン電気株式会社 半導体装置
EP1032046A1 (en) * 1999-02-01 2000-08-30 Fuji Electric Co., Ltd. Semiconductor device having a thin film field-shaping structure
GB0122120D0 (en) * 2001-09-13 2001-10-31 Koninkl Philips Electronics Nv Edge termination in MOS transistors
US7183626B2 (en) * 2004-11-17 2007-02-27 International Rectifier Corporation Passivation structure with voltage equalizing loops
JP5224289B2 (ja) * 2009-05-12 2013-07-03 三菱電機株式会社 半導体装置
JP5543758B2 (ja) * 2009-11-19 2014-07-09 ルネサスエレクトロニクス株式会社 半導体装置
JP5182766B2 (ja) * 2009-12-16 2013-04-17 三菱電機株式会社 高耐圧半導体装置
JP5509908B2 (ja) * 2010-02-19 2014-06-04 富士電機株式会社 半導体装置およびその製造方法
JP5748353B2 (ja) 2011-05-13 2015-07-15 株式会社豊田中央研究所 横型半導体装置
CN103534809B (zh) * 2011-08-05 2016-08-17 富士电机株式会社 半导体器件及半导体器件的制造方法
ITTO20130541A1 (it) * 2013-06-28 2014-12-29 St Microelectronics Srl Dispositivo a semiconduttore integrante un partitore resistivo e procedimento di fabbricazione di un dispositivo a semiconduttore
JP6134219B2 (ja) * 2013-07-08 2017-05-24 ルネサスエレクトロニクス株式会社 半導体装置
EP3238260B1 (en) * 2014-12-23 2020-03-25 ABB Power Grids Switzerland AG Reverse-conducting semiconductor device
JP6492903B2 (ja) * 2015-04-08 2019-04-03 富士電機株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022175A (ja) * 1998-06-30 2000-01-21 Toshiba Corp 高耐圧半導体装置
JP2003031791A (ja) * 2001-05-07 2003-01-31 Sanken Electric Co Ltd 半導体装置
JP2005093550A (ja) * 2003-09-12 2005-04-07 Toshiba Corp 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6438175B1 (ja) * 2017-08-31 2018-12-12 新電元工業株式会社 半導体装置
WO2019043867A1 (ja) * 2017-08-31 2019-03-07 新電元工業株式会社 半導体装置
CN110447096A (zh) * 2017-08-31 2019-11-12 新电元工业株式会社 半导体装置
JP2019062031A (ja) * 2017-09-25 2019-04-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20170229551A1 (en) 2017-08-10
US10115795B2 (en) 2018-10-30
CN107046057B (zh) 2021-08-24
JP6649102B2 (ja) 2020-02-19
CN107046057A (zh) 2017-08-15

Similar Documents

Publication Publication Date Title
US10290729B2 (en) Narrow active cell IE type trench gate IGBT and a method for manufacturing a narrow active cell IE type trench gate IGBT
JP6649102B2 (ja) 半導体装置
JP5509908B2 (ja) 半導体装置およびその製造方法
JP5920970B2 (ja) 半導体装置
JP4289123B2 (ja) 半導体装置
CN106469751B (zh) 半导体器件及其制作方法
JP2018046187A (ja) 半導体装置
JP2023065461A (ja) 半導体装置
JP2011054885A (ja) 半導体装置及び半導体装置の製造方法
JP6232089B2 (ja) 半導体装置
JP6566835B2 (ja) 半導体装置およびその製造方法
JP6870516B2 (ja) 半導体装置および半導体装置の製造方法
JP2020077674A (ja) 半導体装置および製造方法
JP2020191441A (ja) 超接合半導体装置および超接合半導体装置の製造方法
JP7211516B2 (ja) 半導体装置
JP5629994B2 (ja) 半導体装置及び半導体装置の製造方法
JP6954449B2 (ja) 半導体装置
JP7099017B2 (ja) 半導体装置
JP2019140169A (ja) 炭化珪素半導体装置
JP2008103551A (ja) 半導体装置
US11430862B2 (en) Superjunction semiconductor device including parallel PN structures and method of manufacturing thereof
WO2022080495A1 (ja) 半導体装置
JP7103435B2 (ja) 半導体装置および半導体装置の製造方法
JP2020174170A (ja) 超接合半導体装置および超接合半導体装置の製造方法
JP2016201563A (ja) 狭アクティブセルｉｅ型トレンチゲートｉｇｂｔ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160803

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200116

R150 Certificate of patent or registration of utility model

Ref document number: 6649102

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150