JP2018206842A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2018206842A
JP2018206842A JP2017107956A JP2017107956A JP2018206842A JP 2018206842 A JP2018206842 A JP 2018206842A JP 2017107956 A JP2017107956 A JP 2017107956A JP 2017107956 A JP2017107956 A JP 2017107956A JP 2018206842 A JP2018206842 A JP 2018206842A
Authority
JP
Japan
Prior art keywords
region
semiconductor
semiconductor device
main surface
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017107956A
Other languages
English (en)
Inventor
斎藤　滋晃
Shigeaki Saito
滋晃 斎藤
中沢　芳人
Yoshito Nakazawa
芳人 中沢
仁 松浦
Hitoshi Matsuura
仁 松浦
高橋　幸雄
Yukio Takahashi
幸雄 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2017107956A priority Critical patent/JP2018206842A/ja
Priority to US15/971,139 priority patent/US10475882B2/en
Priority to CN201810532000.4A priority patent/CN108987394A/zh
Publication of JP2018206842A publication Critical patent/JP2018206842A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】半導体装置の信頼性を向上させる。
【解決手段】半導体装置の角部に位置するフィールドプレートとフィールドリミッティングリングとを接続するためのコンタクト溝ＣＴ３を、結晶方位＜０１１＞に対して線対称に配置された直線部ＳＬ１および直線部ＳＬ２で構成し、直線部ＳＬ１および直線部ＳＬ２のそれぞれの一端を結晶方位＜０１１＞で接続し、かつ、直線部ＳＬ１および直線部ＳＬ２を結晶方位＜０１０＞および結晶方位＜０１１＞とは異なる方向に延在させる。
【選択図】図５

Description

本発明は、半導体装置に関し、例えば、パワートランジスタを有する半導体装置に好適に利用できるものである。
パワートランジスタを有する半導体装置は、複数のパワートランジスタが形成されたセル形成領域と、セル形成領域の周囲を囲むターミネーション領域とを有する。
パワートランジスタとして、例えば、トレンチゲートを有するパワーＭＩＳＦＥＴおよびトレンチゲートを有するＩＧＢＴが有る。また、ターミネーション領域のターミネーション構造としては、フィールドリミッティングリング、フィールドプレート等が知られている。
特開２００５−１９７３４号公報（特許文献１）には、半導体基板に形成されたｐ型半導体領域からなるフィールドリミッティングリングと、それに接続された配線からなるフィールドプレートとを有する半導体装置が記載されている。
特開２００５−１９７３４号公報
パワートランジスタを有する半導体装置において、信頼性向上が望まれている。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、半導体装置の角部に位置するフィールドプレートとフィールドリミッティングリングとを接続するためのコンタクト溝を、結晶方位＜０１１＞に対して線対称に配置された第１直線部および第２直線部で構成する。そして、第１直線部および第２直線部のそれぞれの一端を結晶方位＜０１１＞で接続し、かつ、第１直線部および第２直線部を結晶方位＜０１０＞および結晶方位＜０１１＞とは異なる方向に延在させる。
一実施の形態によれば、半導体装置の信頼性を向上させることができる。
一実施の形態の半導体装置の平面透視図である。 一実施の形態の半導体装置の要部平面図である。 図２のＡ−Ａ線に沿う要部断面図である。 図１のＢ−Ｂ線に沿う要部断面図である。 一実施の形態の半導体装置の要部平面図である。 一実施の形態の半導体装置の要部鳥瞰図である。 一実施の形態の半導体装置の耐圧特性である。 検討例の半導体装置の耐圧特性である。 検討例の半導体装置の要部平面図である。 検討例の半導体装置の要部平面図である。 検討例の半導体装置の要部断面図である。 検討例の半導体装置のモデル図である。 変形例１の半導体装置の要部平面図である。 図１３のＹ１−Ｙ１線に沿う要部断面図である。 変形例２の半導体装置の要部平面図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
また、以下の実施の形態で、結晶方位＜１００＞は、結晶学的に等価な結晶方位［１００］、［０１０］ほかを含む。また、結晶面｛１００｝は、結晶学的に等価な結晶面（１００）、（０１０）ほかを含む。
（実施の形態）
＜半導体装置の構造について＞
本実施の形態の半導体装置を、図面を参照して説明する。
図１は、本実施の形態の半導体装置（半導体チップ）ＣＰの平面透視図であり、表面保護膜である絶縁膜ＰＡを透視した平面図を示している。図２は、本実施の形態の半導体装置ＣＰの要部平面図であり、図１に示す領域ＲＧ１を拡大した部分拡大平面図である。図３は、図２のＡ−Ａ線に沿う要部断面図である。図４は、図１のＢ−Ｂ線に沿う要部断面図である。
図１に示すように、半導体装置ＣＰの主面の外周部には、半導体装置ＣＰの外周に沿って周回する環状のガードリングＧＲが形成されており、そのガードリングＧＲの内側には、ガードリングＧＲに沿って周回する環状のフィールドプレートＦＰが形成されている。図１の場合は、フィールドプレートＦＰは、３本形成されているが、これに限定されず、一本または複数本のフィールドプレートＦＰを形成することができる。フィールドプレートＦＰは、半導体装置ＣＰを構成する半導体基板ＳＳに形成された環状のフィールドリミッティングリングに接続されている。フィールドリミッティングリングは、環状のｐ型フローティング拡散層からなり、フィールドプレートＦＰの直下に設けられている。フィールドリミッティングリングとフィールドプレートＦＰとは電気的に接続されている。
図１に示すように、半導体装置ＣＰの主面において、フィールドプレートＦＰの内側に、エミッタ電極（エミッタ用電極）ＥＥとゲート電極（ゲート用電極）ＧＥとゲート配線（ゲート用配線）ＧＬとが形成されている。ガードリングＧＲとフィールドプレートＦＰとエミッタ電極ＥＥとゲート電極ＧＥとゲート配線ＧＬとは、互いに同層に形成されており、半導体基板ＳＳ上に形成された層間絶縁膜（後述の層間絶縁膜ＩＬに対応）上に形成されている。ガードリングＧＲとフィールドプレートＦＰとエミッタ電極ＥＥとゲート電極ＧＥとゲート配線ＧＬとは、例えば、アルミニウム（Ａｌ）を主成分とする金属膜からなる。アルミニウム（Ａｌ）を主成分とする金属膜には、例えば、微量のシリコン（Ｓｉ）または銅（Ｃｕ）またはその両者が含まれる。
平面視において環状のフィールドプレートＦＰの内側であって、半導体装置ＣＰを構成する半導体基板ＳＳの活性部（活性領域）の主要部には、ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲート型バイポーラトランジスタ）が形成されたセル形成領域ＣＲが設けられている。そのセル形成領域ＣＲ上に、セル形成領域ＣＲ全体を覆うように、エミッタ電極ＥＥが配置されている。エミッタ電極ＥＥは、セル形成領域ＣＲに形成されたＩＧＢＴのエミッタに電気的に接続されている。つまり、平面視において、フィールドプレートＦＰおよびガードリングＧＲは、セル形成領域ＣＲの周囲を連続的に取り囲んでいる。
なお、「平面視」または「平面的に見て」などと言うときは、半導体基板ＳＳの主面に平行な平面で見た場合をいう。
エミッタ電極ＥＥとゲート電極ＧＥとは、互いに分離されており、また、エミッタ電極ＥＥとゲート配線ＧＬとは、互いに分離されている。一方、ゲート電極ＧＥとゲート配線ＧＬとは、一体的に形成されており、従って、ゲート電極ＧＥとゲート配線ＧＬとは、互いに電気に接続されている。ゲート電極ＧＥの幅は、ゲート配線ＧＬの幅よりも大きい。
平面視で環状のフィールドプレートＦＰの内側において、ゲート配線ＧＬは、エミッタ電極ＥＥと離間し、エミッタ電極ＥＥとフィールドプレートＦＰとの間に配置されている。図１の場合は、平面視において、エミッタ電極ＥＥとフィールドプレートＦＰとの間に、エミッタ電極ＥＥの周囲を囲むように、ゲート配線ＧＬが配置されている。ゲート配線ＧＬは、セル形成領域ＣＲに形成されたＩＧＢＴのゲート（後述のトレンチゲート電極ＴＧ１，ＴＧ２に対応）に電気的に接続されており、従って、ゲート電極ＧＥは、ゲート配線ＧＬを介して、セル形成領域ＣＲに形成されたＩＧＢＴのゲートに電気的に接続されている。
半導体装置ＣＰの上面側の最上層には、表面保護膜としての絶縁膜（ファイナルパッシベーション膜）ＰＡが形成されている。ガードリングＧＲおよびフィールドプレートＦＰは、全体が絶縁膜ＰＡで覆われているため、露出していない。一方、エミッタ電極ＥＥは、一部（中央部）が絶縁膜ＰＡのエミッタ用開口部ＯＰＥから露出され、エミッタ電極ＥＥの露出部に、エミッタ用のボンディングワイヤ（外部接続端子）が接続される。また、ゲート電極ＧＥは、一部（中央部）が絶縁膜ＰＡのゲート用開口部ＯＰＧから露出され、ゲート電極ＧＥの露出部に、ゲート用のボンディングワイヤ（外部接続端子）が接続される。また、図３に示すように、半導体装置ＣＰの裏面側の最上層は裏面電極ＢＥであり、半導体装置ＣＰの裏面全体に裏面電極ＢＥが形成されている。
半導体装置ＣＰを構成する半導体基板ＳＳには、半導体装置ＣＰの上面側に形成された第１端子（エミッタ用パッドＰＤＥ）と半導体装置ＣＰの裏面側に形成された第２端子（裏面電極ＢＥ）との間の導通を制御する半導体素子として、ＩＧＢＴが形成されている。このため、半導体装置ＣＰは、半導体基板ＳＳに形成されたＩＧＢＴを制御することにより、上面側の第１端子と裏面側の第２端子との間の導通が制御されて、上面側の第１端子と裏面側の第２端子との間に電流が流れるようになっている。このため、半導体装置ＣＰは、例えば、大電流が流れるスイッチング素子として用いることができる。ゲート電極ＧＥは、第１端子と第２端子との間の導通を制御する制御用端子として機能する。
なお、セル形成領域ＣＲの外側、特に、ゲート配線ＧＬの外側の領域は、ターミネーション領域と呼ばれる。つまり、ターミネーション領域には、前述のフィールドプレートＦＰ、フィールドリミッティングリング、および、ガードリングＧＲが形成されている。フィールドプレートＦＰ、フィールドリミッティングリング、および、ガードリングＧＲの各々は、セル形成領域ＣＲの周囲を連続的に取り囲む形状を有する。つまり、フィールドプレートＦＰ、フィールドリミッティングリング、および、ガードリングＧＲの各々は、
セル形成領域ＣＲを周回する環状の平面形状を有する。
また、半導体装置ＣＰの平面形状は、略矩形であり、半導体装置ＣＰは、Ｘ方向に略平行な長辺ＣＰＬ１およびＣＰＬ２と、Ｙ方向に略平行な短辺ＣＰＳ１およびＣＰＳ２とを有している。そして、半導体装置ＣＰは、単結晶シリコン基板に形成されており、前述の主面は、単結晶シリコン基板の結晶面｛１００｝に対応する。さらに、図１において、Ｘ方向に延在する長辺ＣＰＬ１およびＣＰＬ２は、結晶方位＜０１０＞に対応し、Ｘ方向に対して直交するＹ方向に延在する短辺ＣＰＳ１およびＣＰＳ２も、結晶方位＜０１０＞に対応している。
＜セル形成領域の構造＞
次に、上記半導体装置ＣＰの内部構造について、図２および図３を参照して説明する。
図２に示すように、セル形成領域ＣＲには、単位セル領域（線状単位セル領域）ＬＣが、Ｘ方向に周期的に配列されている。すなわち、単位セル領域ＬＣが、Ｘ方向に複数繰り返されて、セル形成領域ＣＲが構成されている。つまり、単位セル領域ＬＣは、繰り返し単位の単位セルである。
各単位セル領域ＬＣは、単位セル領域（第１線状単位セル領域）ＬＣ１と単位セル領域（第２線状単位セル領域）ＬＣ２とから構成されている。図２の場合は、単位セル領域ＬＣ１の幅Ｗ１と単位セル領域ＬＣ２の幅Ｗ２とは、ほぼ同じである。ここで、幅Ｗ１，Ｗ２は、いずれもＸ方向の幅（寸法）である。単位セル領域ＬＣ１の幅Ｗ１と単位セル領域ＬＣ２の幅Ｗ２との合計が、単位セル領域ＬＣの幅（Ｘ方向の寸法）に対応している。
各単位セル領域ＬＣ１は、中央のアクティブセル領域（線状アクティブセル領域、トランジスタセル領域）ＬＣａとこれを囲む一対の半幅のインアクティブセル領域（線状インアクティブセル領域）ＬＣｉとから構成されている。アクティブセル領域ＬＣａとインアクティブセル領域ＬＣｉとの間（境界）には、上記ゲート配線ＧＬと電気的に接続されたトレンチゲート電極（第１線状トレンチゲート電極）ＴＧ１またはトレンチゲート電極（第２線状トレンチゲート電極）ＴＧ２が配置されている。すなわち、各アクティブセル領域ＬＣａにおいて、Ｘ方向の一方の端部側に、Ｙ方向（結晶方位＜０１０＞方向）に延在するトレンチゲート電極ＴＧ１が配置され、Ｘ方向の他方の端部側に、Ｙ方向（結晶方位＜０１０＞方向）に延在するトレンチゲート電極ＴＧ２が配置されている。各アクティブセル領域ＬＣａにおいて、トレンチゲート電極ＴＧ１とトレンチゲート電極ＴＧ２とは、Ｘ方向に対向している。
一方、各単位セル領域ＬＣ２は、中央のホールコレクタセル領域（線状ホールコレクタセル領域、ホール排出用セル領域）ＬＣｃとこれを囲む一対の半幅のインアクティブセル領域ＬＣｉとから構成されている。ホールコレクタセル領域ＬＣｃとインアクティブセル領域ＬＣｉとの間（境界）には、上記エミッタ電極ＥＥと電気的に接続されたトレンチゲート電極（第３線状トレンチゲート電極）ＴＧ３またはトレンチゲート電極（第４線状トレンチゲート電極）ＴＧ４が配置されている。すなわち、各ホールコレクタセル領域ＬＣｃにおいて、Ｘ方向の一方の端部側に、Ｙ方向に延在するトレンチゲート電極ＴＧ３が配置され、Ｘ方向の他方の端部側に、Ｙ方向に延在するトレンチゲート電極ＴＧ４が配置されている。各ホールコレクタセル領域ＬＣｃにおいて、トレンチゲート電極ＴＧ３とトレンチゲート電極ＴＧ４とは、Ｘ方向に対向している。
従って、Ｘ方向に隣り合う単位セル領域ＬＣ１と単位セル領域ＬＣ２とは、インアクティブセル領域ＬＣｉを共有し、そのインアクティブセル領域ＬＣｉの半分（単位セル領域ＬＣ１側の半分）が、単位セル領域ＬＣ１に属し、残りの半分（単位セル領域ＬＣ２側の半分）が、単位セル領域ＬＣ２に属すことになる。すなわち、Ｘ方向に隣り合う単位セル領域ＬＣ１と単位セル領域ＬＣ２とにおいて、その単位セル領域ＬＣ１のアクティブセル領域ＬＣａと、その単位セル領域ＬＣ２のホールコレクタセル領域ＬＣｃとの間に、全幅のインアクティブセル領域ＬＣｉが介在しており、その全幅のインアクティブセル領域ＬＣｉの半幅分が、単位セル領域ＬＣ１に属し、残りの半幅分が、単位セル領域ＬＣ２に属する。但し、インアクティブセル領域ＬＣｉを、単位セル領域ＬＣ１に属する半幅分と、単位セル領域ＬＣ２に属するもう半幅分とに分けるとしても、それらの間に境界等が存在するわけではなく、仮想的に分けたに過ぎない。
なお、図２の場合は、アクティブセル領域ＬＣａの幅Ｗａと、ホールコレクタセル領域ＬＣｃの幅Ｗｃとは、ほぼ同じである。また、アクティブセル領域ＬＣａの幅Ｗａおよびホールコレクタセル領域ＬＣｃの幅Ｗｃは、インアクティブセル領域ＬＣｉの幅Ｗｉよりも狭く（小さく）なっている。ここで、幅Ｗａ，Ｗｃ、Ｗｉは、いずれもＸ方向の幅（寸法）である。
また、図２の場合は、アクティブセル領域ＬＣａまたはホールコレクタセル領域ＬＣｃと、インアクティブセル領域ＬＣｉとをＸ方向に交互に配列（配置）して、単位セル領域ＬＣを構成している。
アクティブセル領域ＬＣａおよびホールコレクタセル領域ＬＣｃには、それぞれのＸ方向の中央部において、Ｙ方向に延在するコンタクト溝（開口部）ＣＴが設けられており、そのコンタクト溝ＣＴの底部は、半導体基板ＳＳに形成されたｐ＋型ボディコンタクト領域ＰＢＣに達している。
なお、Ｙ方向は、Ｘ方向に交差する方向であり、好ましくは、Ｙ方向は、Ｘ方向に直交する方向である。Ｘ方向は、単位セル領域ＬＣの繰り返し方向であり、Ｙ方向は、単位セル領域ＬＣ、単位セル領域ＬＣ１、単位セル領域ＬＣ２、アクティブセル領域ＬＣａ、ホールコレクタセル領域ＬＣｃ、インアクティブセル領域ＬＣｉ、コンタクト溝ＣＴおよび溝Ｔ１，Ｔ２，Ｔ３，Ｔ４のそれぞれの長手方向（長辺方向、延在方向）である。このため、単位セル領域ＬＣ、単位セル領域ＬＣ１、単位セル領域ＬＣ２、アクティブセル領域ＬＣａ、ホールコレクタセル領域ＬＣｃ、インアクティブセル領域ＬＣｉ、コンタクト溝ＣＴおよび溝Ｔ１，Ｔ２，Ｔ３，Ｔ４は、いずれもＹ方向に延在している。
アクティブセル領域ＬＣａにおいては、Ｙ方向に周期的に、ｎ＋型エミッタ領域ＮＥが形成された領域（平面領域）、すなわち、アクティブセクションＬＣａａと、ｎ＋型エミッタ領域ＮＥが形成されていない領域（平面領域）、すなわち、インアクティブセクションＬＣａｉとが、交互に設けられている。
ホールコレクタセル領域ＬＣｃにおいては、Ｙ方向に周期的に、トレンチゲート電極（トレンチ電極）ＴＧ３とトレンチゲート電極（トレンチ電極）ＴＧ４とを相互に接続する連結トレンチゲート電極（エミッタ接続部）ＴＧｃが設けられている。
各ホールコレクタセル領域ＬＣｃにおいて、トレンチゲート電極ＴＧ３とトレンチゲート電極ＴＧ４とは、それぞれＹ方向に延在し、かつ、Ｘ方向に離間しており、連結トレンチゲート電極ＴＧｃは、トレンチゲート電極ＴＧ３およびトレンチゲート電極ＴＧ４と一体的に形成され、トレンチゲート電極ＴＧ３とトレンチゲート電極ＴＧ４とを繋ぐように、Ｘ方向に延在している。このため、各ホールコレクタセル領域ＬＣｃにおいて、トレンチゲート電極ＴＧ３とトレンチゲート電極ＴＧ４とは、連結トレンチゲート電極ＴＧｃを介して一体的に形成され、連結トレンチゲート電極ＴＧｃを介して互いに電気的に接続されている。
各ホールコレクタセル領域ＬＣｃにおいて、Ｙ方向に延在するトレンチゲート電極ＴＧ３とＹ方向に延在するトレンチゲート電極ＴＧ４との間に、Ｙ方向に延在するコンタクト溝ＣＴが配置されている。このため、各ホールコレクタセル領域ＬＣｃにおいて、コンタクト溝ＣＴは連結トレンチゲート電極ＴＧｃと交差し、その交差部において、連結トレンチゲート電極ＴＧｃはエミッタ電極ＥＥと電気的に接続されている。これにより、各ホールコレクタセル領域ＬＣｃにおいて、トレンチゲート電極ＴＧ３とトレンチゲート電極ＴＧ４とは、連結トレンチゲート電極ＴＧｃを介して互いに電気的に接続されるとともに、連結トレンチゲート電極ＴＧｃを介して、エミッタ電極ＥＥと電気的に接続されている。
トレンチゲート電極ＴＧ１，ＴＧ２は、電界効果トランジスタのゲート電極として機能するが、トレンチゲート電極ＴＧ３，ＴＧ４は、電界効果トランジスタのゲート電極としては機能せず、いわゆるダミーのトレンチゲート電極である。トレンチゲート電極ＴＧ３，ＴＧ４は、溝Ｔ３，Ｔ４に埋め込まれているため、トレンチ電極とみなすことができる。
インアクティブセル領域ＬＣｉにはｐ型フローティング領域（ｐ型半導体領域）ＰＦが設けられている。図２は、平面図であるが、理解をしやすくするために、ｐ型フローティング領域ＰＦと、後述のｐ型フローティング領域ＰＦｐとに、ハッチングを付してある。
セル形成領域ＣＲの周辺外部には、セル形成領域ＣＲを取り囲むように、例えばｐ型フローティング領域（ｐ型半導体領域）ＰＦｐが設けられている部分があり、このｐ型フローティング領域ＰＦｐは、ｐ型フローティング領域ＰＦｐと平面視で重なる位置に配置されたコンタクト溝ＣＴ（ｐ＋型ボディコンタクト領域ＰＢＣｐ）によって、エミッタ電極ＥＥと電気的に接続されている。
また、セル形成領域ＣＲの周辺外部には、例えばゲート配線ＧＬが配置されている。このゲート配線ＧＬに向けて、セル形成領域ＣＲ内から、トレンチゲート電極ＴＧ１およびトレンチゲート電極ＴＧ２が延在している。このため、トレンチゲート電極ＴＧ１およびトレンチゲート電極ＴＧ２は、主としてセル形成領域ＣＲ内をＹ方向に延在しているが、更に、セル形成領域ＣＲの周辺外部にまで延在している。そして、セル形成領域ＣＲの周辺外部（ゲート引き出し部ＴＧｗ）において、トレンチゲート電極ＴＧ１のＹ方向の端部とトレンチゲート電極ＴＧ２のＹ方向の端部とが、Ｘ方向に延在する端部連結トレンチゲート電極（ゲート接続部）ＴＧｚを介して、連結されている。端部連結トレンチゲート電極ＴＧｚは、トレンチゲート電極ＴＧ１およびトレンチゲート電極ＴＧ２と一体的に形成され、トレンチゲート電極ＴＧ１とトレンチゲート電極ＴＧ２とを繋ぐように、Ｘ方向に延在している。このため、トレンチゲート電極ＴＧ１とトレンチゲート電極ＴＧ２とは、端部連結トレンチゲート電極ＴＧｚを介して互いに電気的に接続されている。
端部連結トレンチゲート電極ＴＧｚは、平面視でゲート配線ＧＬと重なっている。そして、端部連結トレンチゲート電極ＴＧｚは、端部連結トレンチゲート電極ＴＧｚと平面視で重なる位置に設けられた接続部（ゲート配線−トレンチゲート電極接続部）ＧＴＧを介して、ゲート配線ＧＬと電気的に接続されている。この接続部ＧＴＧは、層間絶縁膜ＩＬに形成されたコンタクトホールおよびそのコンタクトホールに埋め込まれた部分のゲート配線ＧＬからなる。すなわち、層間絶縁膜ＩＬに形成されたコンタクトホールに埋め込まれた部分のゲート配線ＧＬが、端部連結トレンチゲート電極ＴＧｚに接続することで、トレンチゲート電極ＴＧ１とトレンチゲート電極ＴＧ２とは、ゲート配線ＧＬに電気的に接続されている。
また、インアクティブセル領域ＬＣｉとセル形成領域ＣＲの周辺外部との間は、端部トレンチゲート電極ＴＧｐによって区画されている。この端部トレンチゲート電極ＴＧｐは、トレンチゲート電極ＴＧ１およびトレンチゲート電極ＴＧ２と一体的に形成されている。
従って、セル形成領域ＣＲに形成された複数の単位セル領域ＬＣのトレンチゲート電極ＴＧ１，ＴＧ２は、互いに電気的に接続され、かつ、共通のゲート配線ＧＬに電気的に接続され、更にそのゲート配線ＧＬを介して上記ゲート電極ＧＥに電気的に接続されている。また、セル形成領域ＣＲに形成された複数の単位セル領域ＬＣのトレンチゲート電極ＴＧ３，ＴＧ４は、互いに電気的に接続され、かつ、共通のエミッタ電極ＥＥに電気的に接続されている。
次に、半導体装置ＣＰの断面構造について、図３を参照して説明する。
図３に示すように、半導体装置ＣＰを構成する半導体基板ＳＳは、例えばリン（Ｐ）などのｎ型の不純物が導入されたｎ型の単結晶シリコンなどからなる。半導体基板ＳＳは、一方の主面である表面Ｓａと、表面Ｓａとは反対側の主面である裏面Ｓｂとを有している。
半導体基板ＳＳの底部には、すなわち半導体基板ＳＳの裏面Ｓｂ側には、所定の厚さのｐ＋型コレクタ層（ｐ＋型コレクタ領域、ｐ＋型半導体領域）ＰＣが形成されている。ｐ＋型コレクタ層ＰＣは、ｐ型不純物が導入されたｐ型の半導体領域（半導体層）であり、半導体基板ＳＳの裏面Ｓｂ全体にわたって形成することができる。そして、半導体基板ＳＳの裏面Ｓｂ全面上に、ｐ＋型コレクタ層ＰＣに接するように、裏面電極（コレクタ電極）ＢＥが形成されている。裏面電極ＢＥは、コレクタ電極である。
また、半導体基板ＳＳにおいて、ｐ＋型コレクタ層ＰＣの、裏面電極ＢＥに隣接する側とは反対側には、ｐ＋型コレクタ層ＰＣに接するように、ｎ型フィールドストップ層（ｎ型半導体領域）ＮＳが形成されている。ｎ型フィールドストップ層ＮＳは、ｎ型不純物が導入されたｎ型の半導体領域（半導体層）であり、ｎ−型ドリフト領域ＮＤよりも高い不純物濃度を有している。このため、ｐ＋型コレクタ層ＰＣは、裏面電極ＢＥに隣接するとともに、裏面電極ＢＥに隣接する側とは反対側において、ｎ型フィールドストップ層ＮＳに隣接している。半導体基板ＳＳ内において、ｐ＋型コレクタ層ＰＣとｎ型フィールドストップ層ＮＳとの積層構造は、半導体基板ＳＳの裏面Ｓｂ全体にわたって形成することができる。
ｎ型フィールドストップ層ＮＳは、省略することも可能であるが、半導体基板ＳＳの表面側から延びる空乏層がｐ＋型コレクタ層ＰＣに到達しないようにするフィールドストップ層として機能することができるため、形成した方が、より好ましい。ｎ型フィールドストップ層ＮＳを省略した場合は、ｐ＋型コレクタ層ＰＣの上面（裏面電極ＢＥに隣接する側とは反対側の面）は、ｎ−型ドリフト領域ＮＤに接することになる。
裏面電極ＢＥは、例えば、半導体基板ＳＳの裏面Ｓｂから順にアルミニウム（Ａｌ）層、チタン（Ｔｉ）層、ニッケル（Ｎｉ）層および金（Ａｕ）層の積層膜などにより、形成することができる。裏面電極ＢＥはｐ＋型コレクタ層ＰＣに接しており、裏面電極ＢＥとｐ＋型コレクタ層ＰＣとは電気的に接続されている。
図３に示すように、半導体基板ＳＳの主要部は、ｎ型半導体領域としてのｎ−型ドリフト領域ＮＤが占めている。すなわち、ｎ−型ドリフト領域ＮＤは、半導体基板ＳＳにおいて、下層部および上層部以外の領域に形成されている。ｎ−型ドリフト領域ＮＤの不純物濃度は、ｎ型フィールドストップ層ＮＳ、ｎ＋型エミッタ領域ＮＥ、ｎ型ホールバリア領域ＨＢ１およびｎ型ホールバリア領域ＨＢ２のそれぞれの不純物濃度よりも、低い。ｎ型フィールドストップ層ＮＳの上面（ｐ＋型コレクタ層ＰＣに隣接する側とは反対側の面）は、ｎ−型ドリフト領域ＮＤの底面（下面）に隣接している。すなわち、ｎ型フィールドストップ層ＮＳは、ｎ−型ドリフト領域ＮＤとｐ＋型コレクタ層ＰＣとの間に介在している。
半導体基板ＳＳの表面Ｓａ側には、すなわち、半導体基板ＳＳの上層部には、セル形成領域ＣＲのほぼ全面にわたって、ｐ型ボディ領域（ｐ型半導体領域、ｐ型半導体層）ＰＢが形成されている。ｐ型ボディ領域ＰＢは、ｐ型不純物が導入されたｐ型の半導体領域（半導体層）である。ｐ型ボディ領域ＰＢの底面の深さ（深さ位置）は、溝Ｔ１，Ｔ２，Ｔ３，Ｔ４の底面の深さ（深さ位置）よりも浅い。
なお、「深さ」または「深さ位置」とは、半導体基板ＳＳの表面Ｓａが基準面であり、半導体基板ＳＳの表面Ｓａからの距離（半導体基板ＳＳの主面に垂直な方向の距離）に対応している。そして、半導体基板ＳＳの表面Ｓａに近い側を浅い側とし、半導体基板ＳＳの表面Ｓａから遠い側（換言すれば半導体基板ＳＳの裏面Ｓｂに近い側）を深い側とする。
半導体基板ＳＳには、その表面Ｓａから半導体基板ＳＳの深さ方向（厚さ方向）に延びる溝（トレンチ）Ｔ１，Ｔ２，Ｔ３，Ｔ４が形成されており、その溝Ｔ１，Ｔ２，Ｔ３，Ｔ４内に、それぞれゲート絶縁膜ＧＩを介してトレンチゲート電極（ゲート電極、トレンチ型ゲート電極）ＴＧ１，ＴＧ２，ＴＧ３，ＴＧ４が埋め込まれている。溝Ｔ１，Ｔ２，Ｔ３，Ｔ４は、半導体基板ＳＳの表面Ｓａ側に形成されており、半導体基板ＳＳを貫通しておらず、溝Ｔ１，Ｔ２，Ｔ３，Ｔ４の底面は、半導体基板ＳＳの厚みの途中に位置している。溝Ｔ１の底面の深さと、溝Ｔ２の底面の深さと、溝Ｔ３の底面の深さと、溝Ｔ４の底面の深さとは、互いにほぼ同じである。
半導体基板ＳＳに形成された溝Ｔ１，Ｔ２，Ｔ３，Ｔ４の底面および側面には、酸化シリコン膜などの絶縁膜からなるゲート絶縁膜ＧＩが形成されている。このため、溝Ｔ１，Ｔ２，Ｔ３，Ｔ４に埋め込まれたトレンチゲート電極ＴＧ１，ＴＧ２，ＴＧ３，ＴＧ４と半導体基板ＳＳとの間には、ゲート絶縁膜ＧＩが介在している。トレンチゲート電極ＴＧ１，ＴＧ２，ＴＧ３，ＴＧ４は、半導体基板ＳＳの溝Ｔ１，Ｔ２，Ｔ３，Ｔ４内に埋め込まれた導電膜からなり、例えばドープトポリシリコン膜（例えばリンなどが導入されたドープトポリシリコン膜）からなる。
各アクティブセル領域ＬＣａにおいて、Ｘ方向の一方の端部側に、溝Ｔ１とその溝Ｔ１に埋め込まれたトレンチゲート電極ＴＧ１とが配置され、Ｘ方向の他方の端部側に、溝Ｔ２とその溝Ｔ２に埋め込まれたトレンチゲート電極ＴＧ２とが配置されている。溝Ｔ１，Ｔ２およびそこに埋め込まれたトレンチゲート電極ＴＧ１，ＴＧ２は、Ｙ方向に延在している。トレンチゲート電極ＴＧ１およびトレンチゲート電極ＴＧ２は、上述したように、互いに電気的に接続され、かつゲート配線ＧＬおよびゲート電極ＧＥと電気的に接続されている。
各ホールコレクタセル領域ＬＣｃにおいて、Ｘ方向の一方の端部側に、溝Ｔ３とその溝Ｔ３に埋め込まれたトレンチゲート電極ＴＧ３とが配置され、Ｘ方向の他方の端部側に、溝Ｔ４とその溝Ｔ４に埋め込まれたトレンチゲート電極ＴＧ４とが配置されている。溝Ｔ３，Ｔ４およびそこに埋め込まれたトレンチゲート電極ＴＧ３，ＴＧ４は、Ｙ方向に延在している。トレンチゲート電極ＴＧ３およびトレンチゲート電極ＴＧ４は、上述したように、互いに電気的に接続され、かつエミッタ電極ＥＥと電気的に接続されている。
アクティブセル領域ＬＣａのアクティブセクションＬＣａａにおいて、半導体基板ＳＳの表面Ｓａ側には、ｎ＋型エミッタ領域（ｎ＋型半導体領域）ＮＥが形成されている。すなわち、ｎ＋型エミッタ領域ＮＥは、ｐ型ボディ領域ＰＢの上部（上層部）に形成されている。ｎ＋型エミッタ領域ＮＥは、ｎ型不純物が導入されたｎ型の半導体領域である。上述のように、アクティブセル領域ＬＣａのアクティブセクションＬＣａａにおいては、ｎ＋型エミッタ領域ＮＥが形成されているが、アクティブセル領域ＬＣａのインアクティブセクションＬＣａｉにおいては、ｎ＋型エミッタ領域ＮＥは形成されていない（図２参照）。
半導体基板ＳＳの表面Ｓａ上には、半導体基板ＳＳの表面Ｓａのほぼ全体にわたって、酸化シリコン膜などからなる層間絶縁膜ＩＬが形成されている。トレンチゲート電極ＴＧ１，ＴＧ２，ＴＧ３，ＴＧ４は、層間絶縁膜ＩＬで覆われている。層間絶縁膜ＩＬ上には、例えばアルミニウム（Ａｌ）を主要な成分とする金属膜からなるエミッタ電極ＥＥが形成されている。層間絶縁膜ＩＬ上には、エミッタ電極ＥＥを覆うように、表面保護膜である絶縁膜（ファイナルパッシベーション膜）ＰＡが形成されている。絶縁膜ＰＡは、例えばポリイミド系の有機絶縁膜（樹脂膜）などからなる。
コンタクト溝ＣＴは、層間絶縁膜ＩＬを貫通し、更に、半導体基板ＳＳの一部を掘り込んでいる。つまり、コンタクト溝ＣＴは、層間絶縁膜ＩＬおよび半導体基板ＳＳに形成されている。そして、コンタクト溝ＣＴの底面は、ｎ＋型エミッタ領域ＮＥとｐ型ボディ領域ＰＢとの界面よりも深い。アクティブセル領域ＬＣａにおいて、コンタクト溝ＣＴは、Ｘ方向に隣り合う溝Ｔ１と溝Ｔ２との間に形成され、従って、Ｘ方向に隣り合うトレンチゲート電極ＴＧ１とトレンチゲート電極ＴＧ２との間に形成されている。また、ホールコレクタセル領域ＬＣｃにおいて、コンタクト溝ＣＴは、Ｘ方向に隣り合う溝Ｔ３と溝Ｔ４との間に形成され、従って、Ｘ方向に隣り合うトレンチゲート電極ＴＧ３とトレンチゲート電極ＴＧ４との間に形成されている。
アクティブセル領域ＬＣａの半導体基板ＳＳにおいて、コンタクト溝ＣＴの底面に隣接する位置に、すなわち、コンタクト溝ＣＴの底面の下に、ｐ＋型ボディコンタクト領域（ｐ＋型半導体領域）ＰＢＣが形成され、そのｐ＋型ボディコンタクト領域ＰＢＣの下に、ｐ＋型ボディコンタクト領域ＰＢＣに接するように、ｐ＋型ラッチアップ防止領域（ｐ＋型半導体領域）ＰＬＰが形成されている。アクティブセル領域ＬＣａに形成されたｐ＋型ボディコンタクト領域ＰＢＣとｐ＋型ラッチアップ防止領域ＰＬＰとｐ型ボディ領域ＰＢとは、互いに電気的に接続されている。つまり、図３に示すように、アクティブセル領域ＬＣａにおけるアクティブセクションＬＣａａでは、ｎ＋型エミッタ領域ＮＥ、ｐ＋型ボディコンタクト領域ＰＢＣ、ｐ＋型ラッチアップ防止領域ＰＬＰ、および、ｐ型ボディ領域ＰＢは、エミッタ電極ＥＥに接続されている。言い換えると、コンタクト溝ＣＴに埋め込まれた接続電極ＶＥ１（エミッタ電極ＥＥの一部分）は、コンタクト溝ＣＴの側面で、ｐ型ボディ領域ＰＢおよびｎ＋型エミッタ領域ＮＥに接してそれらと電気的に接続され、コンタクト溝ＣＴの底面で、ｐ＋型ボディコンタクト領域ＰＢＣに接して電気的に接続されている。
また、ホールコレクタセル領域ＬＣｃの半導体基板ＳＳにおいても、コンタクト溝ＣＴの底面に隣接する位置に、すなわち、コンタクト溝ＣＴの底面の下に、ｐ＋型ボディコンタクト領域ＰＢＣが形成され、そのｐ＋型ボディコンタクト領域ＰＢＣの下に、ｐ＋型ボディコンタクト領域ＰＢＣに接するように、ｐ＋型ラッチアップ防止領域（ｐ＋型半導体領域）ＰＬＰが形成されている。ホールコレクタセル領域ＬＣｃに形成されたｐ＋型ボディコンタクト領域ＰＢＣとｐ＋型ラッチアップ防止領域ＰＬＰとｐ型ボディ領域ＰＢとは、互いに電気的に接続されている。つまり、図３に示すように、ホールコレクタセル領域ＬＣｃでは、ｐ＋型ボディコンタクト領域ＰＢＣ、ｐ＋型ラッチアップ防止領域ＰＬＰ、および、ｐ型ボディ領域ＰＢは、エミッタ電極ＥＥに接続されている。言い換えると、コンタクト溝ＣＴに埋め込まれた接続電極ＶＥ２（エミッタ電極ＥＥの一部分）は、コンタクト溝ＣＴの側面で、ｐ型ボディ領域ＰＢに接してそれらと電気的に接続され、コンタクト溝ＣＴの底面で、ｐ＋型ボディコンタクト領域ＰＢＣに接して電気的に接続されている。
ｐ＋型ボディコンタクト領域ＰＢＣおよびｐ＋型ラッチアップ防止領域ＰＬＰは、それぞれ、ｐ型不純物が導入されたｐ型の半導体領域である。ｐ＋型ラッチアップ防止領域ＰＬＰの不純物濃度は、ｐ型ボディ領域ＰＢの不純物濃度よりも高く、また、ｐ＋型ボディコンタクト領域ＰＢＣの不純物濃度は、ｐ＋型ラッチアップ防止領域ＰＬＰの不純物濃度よりも高い。
前記の通り、アクティブセル領域ＬＣａに形成されたコンタクト溝ＣＴに埋め込まれた部分のエミッタ電極ＥＥを、接続電極ＶＥ１と称し、ホールコレクタセル領域ＬＣｃに形成されたコンタクト溝ＣＴに埋め込まれた部分のエミッタ電極ＥＥを、接続電極ＶＥ２と称した。接続電極ＶＥ１は、アクティブセル領域ＬＣａに形成されたコンタクト溝ＣＴに埋め込まれており、接続電極ＶＥ２は、ホールコレクタセル領域ＬＣｃに形成されたコンタクト溝ＣＴに埋め込まれている。接続電極ＶＥ１と接続電極ＶＥ２とは、いずれもエミッタ電極ＥＥと一体的に形成されている。このため、接続電極ＶＥ１，ＶＥ２はエミッタ電極ＥＥと電気的に接続されている。
他の形態として、接続電極ＶＥ１，ＶＥ２を、エミッタ電極ＥＥとは異なる金属膜で構成しても良い。
アクティブセル領域ＬＣａの半導体基板ＳＳにおいて、ｐ＋型ラッチアップ防止領域ＰＬＰおよびｐ型ボディ領域ＰＢの下に、ｎ型ホールバリア領域（ｎ型半導体領域）ＨＢ１が形成されている。また、ホールコレクタセル領域ＬＣｃの半導体基板ＳＳにおいて、ｐ＋型ラッチアップ防止領域ＰＬＰおよびｐ型ボディ領域ＰＢの下に、ｎ型ホールバリア領域（ｎ型半導体領域）ＨＢ２が形成されている。ｎ型ホールバリア領域ＨＢ１，ＨＢ２の下にはｎ−型ドリフト領域ＮＤが存在し、ｎ型ホールバリア領域ＨＢ１，ＨＢ２のそれぞれの底面（下面）は、ｎ−型ドリフト領域ＮＤに接している。
ｎ型ホールバリア領域ＨＢ１およびｎ型ホールバリア領域ＨＢ２は、いずれも、ｎ型不純物が導入されたｎ型の半導体領域である。ｎ型ホールバリア領域ＨＢ１の底面の深さは、溝Ｔ１，Ｔ２の底面の深さと概ね同じであり、また、ｎ型ホールバリア領域ＨＢ２の底面の深さは、溝Ｔ３，Ｔ４の底面の深さと概ね同程度である。
アクティブセル領域ＬＣａに形成されたｎ型ホールバリア領域ＨＢ１の不純物濃度は、ｎ型ホールバリア領域ＨＢ１の下のｎ−型ドリフト領域ＮＤの不純物濃度よりも高く、かつ、ｎ＋型エミッタ領域ＮＥの不純物濃度よりも低い。また、ホールコレクタセル領域ＬＣｃに形成されたｎ型ホールバリア領域ＨＢ２の不純物濃度は、ｎ型ホールバリア領域ＨＢ２の下に位置するｎ−型ドリフト領域ＮＤの不純物濃度よりも高い。
インアクティブセル領域ＬＣｉにおいて、半導体基板ＳＳの表面Ｓａ側には、ｐ型ボディ領域ＰＢの下に、ｐ型フローティング領域（ｐ型半導体領域）ＰＦが形成されている。ｐ型フローティング領域ＰＦは、ｐ型不純物が導入されたｐ型の半導体領域である。ｐ型フローティング領域ＰＦの上面は、ｐ型ボディ領域ＰＢの底面に接している。
アクティブセル領域ＬＣａのアクティブセクションＬＣａａにおける断面構造（図３のアクティブセル領域ＬＣａの断面構造に対応）をまとめると、次のようになっている。
すなわち、溝Ｔ１と溝Ｔ２とに挟まれた領域の半導体基板ＳＳにおいて、最上層部にｎ＋型エミッタ領域ＮＥが形成され、ｎ＋型エミッタ領域ＮＥの下にｐ型ボディ領域ＰＢが形成され、ｐ型ボディ領域ＰＢの下にｎ型ホールバリア領域ＨＢ１が形成されている。ｎ＋型エミッタ領域ＮＥとｐ型ボディ領域ＰＢとｎ型ホールバリア領域ＨＢ１とは、溝Ｔ１（または溝Ｔ２）の側面に隣接しており、溝Ｔ１（または溝Ｔ２）の側面に隣接する領域において、ｎ＋型エミッタ領域ＮＥとｎ型ホールバリア領域ＨＢ１との間にｐ型ボディ領域ＰＢが介在した状態になっている。
ｎ型ホールバリア領域ＨＢ１の下には、ｎ−型ドリフト領域ＮＤが存在し、そのｎ−型ドリフト領域ＮＤの下にはｎ型フィールドストップ層ＮＳが形成され、そのｎ型フィールドストップ層ＮＳの下にはｐ＋型コレクタ層ＰＣが形成されている。このｐ＋型コレクタ層ＰＣが、半導体基板ＳＳ中における最下層であり、半導体基板ＳＳの裏面Ｓｂ上に、ｐ＋型コレクタ層ＰＣに接するように、裏面電極ＢＥが形成されている。半導体基板ＳＳに形成された溝Ｔ１内には、ゲート絶縁膜ＧＩを介してトレンチゲート電極ＴＧ１が形成され、半導体基板ＳＳに形成された溝Ｔ２内には、ゲート絶縁膜ＧＩを介してトレンチゲート電極ＴＧ２が形成されている。トレンチゲート電極ＴＧ１およびトレンチゲート電極ＴＧ２は、それぞれゲート絶縁膜ＧＩを介して、ｎ＋型エミッタ領域ＮＥ、ｐ型ボディ領域ＰＢおよびｎ型ホールバリア領域ＨＢ１に対向している。
半導体基板ＳＳの表面Ｓａ上に、トレンチゲート電極ＴＧ１，ＴＧ２を覆うように形成された層間絶縁膜ＩＬには、平面視において溝Ｔ１と溝Ｔ２との間にコンタクト溝ＣＴが形成されている。このコンタクト溝ＣＴは、層間絶縁膜ＩＬを貫通するだけではなく、溝Ｔ１と溝Ｔ２とに挟まれた領域の半導体基板ＳＳにおいて、半導体基板ＳＳの一部を掘り込んでいる。具体的には、このコンタクト溝ＣＴは、ｎ＋型エミッタ領域ＮＥを貫通しており、コンタクト溝ＣＴの底面は、ｐ型ボディ領域ＰＢの厚みの途中に位置している。コンタクト溝ＣＴの底面の深さ位置は、ｐ型ボディ領域ＰＢの上面（すなわちｎ＋型エミッタ領域ＮＥとｐ型ボディ領域ＰＢとの間のｐｎ接合面）よりも深く、かつ、ｐ型ボディ領域ＰＢの底面（すなわちｐ型ボディ領域ＰＢとｎ型ホールバリア領域ＨＢ１との間のｐｎ接合面）よりも浅い。
ｐ＋型ボディコンタクト領域ＰＢＣとｐ＋型ラッチアップ防止領域ＰＬＰとは、形成することが好ましいが、そのうちの一方または両方を省略することも可能である。ｐ＋型ボディコンタクト領域ＰＢＣおよびｐ＋型ラッチアップ防止領域ＰＬＰを省略するか否かにかかわらず、接続電極ＶＥ１は、ｐ型ボディ領域ＰＢおよびｎ＋型エミッタ領域ＮＥのそれぞれに電気的に接続される。
アクティブセル領域ＬＣａのインアクティブセクションＬＣａｉにおける断面構造は、ｎ＋型エミッタ領域ＮＥが設けられていないこと以外は、アクティブセル領域ＬＣａのアクティブセクションＬＣａａにおける断面構造と同様である。
ホールコレクタセル領域ＬＣｃの断面構造は、溝（Ｔ３，Ｔ４）に挟まれた領域の半導体基板ＳＳにおいて、ｎ＋型エミッタ領域ＮＥが設けられずに、表面Ｓａまでｐ型ボディ領域ＰＢが形成されている。そして、ｐ型ボディ領域ＰＢ上には、エミッタ電極ＥＥに電気的に接続されたｎ型の半導体領域（ｎ型のエミッタ領域）は形成されていない。
しかしながら、図３のホールコレクタセル領域ＬＣｃの断面構造は、ｎ型ホールバリア領域ＨＢ１の代わりに、ｎ型ホールバリア領域ＨＢ１よりも高不純物濃度のｎ型ホールバリア領域ＨＢ２が形成されているが、ｎ型ホールバリア領域ＨＢ２の不純物濃度は、ｎ型ホールバリア領域ＨＢ１の不純物濃度と等しくしても良い。ホールコレクタセル領域ＬＣｃの溝Ｔ３，Ｔ４には、エミッタ電極ＥＥに電気的に接続されたトレンチゲート電極ＴＧ３，ＴＧ４がゲート絶縁膜ＧＩを介して埋め込まれている。
すなわち、図３に示すように、ホールコレクタセル領域ＬＣｃにおいては、溝Ｔ３と溝Ｔ４とに挟まれた領域の半導体基板ＳＳにおいて、表面Ｓａまでｐ型ボディ領域ＰＢが形成され、ｐ型ボディ領域ＰＢの下にｎ型ホールバリア領域ＨＢ２が形成されている。ｎ型ホールバリア領域ＨＢ２の下には、ｎ−型ドリフト領域ＮＤが存在し、そのｎ−型ドリフト領域ＮＤの下にはｎ型フィールドストップ層ＮＳが形成され、そのｎ型フィールドストップ層ＮＳの下にはｐ＋型コレクタ層ＰＣが形成されている。このｐ＋型コレクタ層ＰＣが、半導体基板ＳＳ中における最下層であり、半導体基板ＳＳの裏面Ｓｂ上に、ｐ＋型コレクタ層ＰＣに接するように、裏面電極ＢＥが形成されている。半導体基板ＳＳに形成された溝Ｔ３内には、ゲート絶縁膜ＧＩを介してトレンチゲート電極ＴＧ３が形成され、半導体基板ＳＳに形成された溝Ｔ４内には、ゲート絶縁膜ＧＩを介してトレンチゲート電極ＴＧ４が形成されている。
半導体基板ＳＳの表面Ｓａ上に、トレンチゲート電極ＴＧ３，ＴＧ４を覆うように形成された層間絶縁膜ＩＬには、平面視において溝Ｔ３と溝Ｔ４との間にコンタクト溝ＣＴが配置されている。このコンタクト溝ＣＴは、層間絶縁膜ＩＬを貫通するだけではなく、溝Ｔ３と溝Ｔ４とに挟まれた領域の半導体基板ＳＳにおいて、半導体基板ＳＳの一部を掘り込んでいる。このコンタクト溝ＣＴの底面は、ｐ型ボディ領域ＰＢの厚みの途中に位置しており、コンタクト溝ＣＴの底面の深さ位置は、ｐ型ボディ領域ＰＢの上面（すなわち半導体基板ＳＳの表面）よりも深く、かつ、ｐ型ボディ領域ＰＢの底面（すなわちｐ型ボディ領域ＰＢとｎ型ホールバリア領域ＨＢ２との間のｐｎ接合面）よりも浅い。
＜ターミネーション領域の構造＞
次に、セル形成領域ＣＲの外側を囲むターミネーション領域の構造について、図１および図４を参照して説明する。図４は、図１のＢ−Ｂ線に沿う要部断面図である。
図４に示すように、ターミネーション領域には、複数のフィールドリミッティングリングＦＬと、複数のフィールドプレートＦＰと、ガードリングＧＲとが形成されている。半導体基板ＳＳには、複数（図４では、３つ）のフィールドリミッティングリング（ｐ型半導体領域）ＦＬが、等間隔に形成されている。フィールドリミッティングリングＦＬは、半導体基板ＳＳのｎ−型ドリフト領域ＮＤに形成されたｐ型半導体領域であり、セル形成領域ＣＲのｐ型フローティング領域ＰＦと等しい不純物濃度および深さを有する。
フィールドリミッティングリングＦＬの内部には、ｐ型半導体領域ＰＦＬ１が形成されており、ｐ型半導体領域ＰＦＬ１の内部にはｐ型半導体領域ＰＦＬ２が形成されている。ｐ型半導体領域ＰＦＬ１は、セル形成領域ＣＲのｐ＋型ラッチアップ防止領域ＰＬＰと等しい不純物濃度および深さを有する。ｐ型半導体領域ＰＦＬ２は、セル形成領域ＣＲのｐ＋型ボディコンタクト領域ＰＢＣと等しい不純物濃度および深さを有する。つまり、ｐ型半導体領域ＰＦＬ２の不純物濃度は、ｐ型半導体領域ＰＦＬ１の不純物濃度よりも高く、ｐ型半導体領域ＰＦＬ１の不純物濃度は、フィールドリミッティングリングＦＬの不純物濃度よりも高い。また、ｐ型半導体領域ＰＦＬ１およびｐ型半導体領域ＰＦＬ２は、半導体基板ＳＳの表面Ｓａよりも深い位置（言い換えると、表面Ｓａから裏面Ｓｂ側に下がった位置）に形成されている。
半導体基板ＳＳの表面Ｓａ上にフィールド絶縁膜ＦＩおよび層間絶縁膜ＩＬを介して、複数のフィールドプレートＦＰおよびガードリングＧＲが形成されている。フィールドプレートＦＰおよびガードリングＧＲは、セル形成領域ＣＲのエミッタ電極ＥＥと等しい金属膜で形成されており、等しい材質および膜厚を有する。
フィールド絶縁膜ＦＩ、層間絶縁膜ＩＬ、および、半導体基板ＳＳには、コンタクト溝ＣＴが形成されている。コンタクト溝ＣＴは、フィールド絶縁膜ＦＩおよび層間絶縁膜ＩＬを貫通し、更に、半導体基板ＳＳの一部を掘り込んで、ｐ型半導体領域ＰＦＬ２に達している。そして、コンタクト溝ＣＴ内には、フィールドプレートＦＰを構成する金属膜が形成され、ｐ型半導体領域ＰＦＬ２に接触している。つまり、フィールドリミッティングリングＦＬ、ｐ型半導体領域ＰＦＬ１およびｐ型半導体領域ＰＦＬ２は、電気的に、フィールドプレートＦＰに接続されている。なお、ｐ型半導体領域ＰＦＬ１およびｐ型半導体領域ＰＦＬ２は、フィールドプレートＦＰとフィールドリミッティングリングＦＬとの間のオーミック接触の為に形成されているが、その一方を省略することができる。
また、ガードリングＧＲは、半導体基板ＳＳのｎ−型ドリフト領域ＮＤに形成されたｎ＋型半導体領域ＮＧＲに接続されている。つまり、ガードリングＧＲは、ｎ−型ドリフト領域ＮＤに電気的に接続されている。ｎ＋型半導体領域ＮＧＲは、セル形成領域ＣＲのｎ＋型エミッタ領域ＮＥと等しい不純物濃度および深さを有する。ｎ＋型半導体領域ＮＧＲも、フィールドリミッティングリングＦＬの外側で、セル形成領域ＣＲを周回する環状の平面形状を有する。
このように、多重のフィールドリミッティングリングＦＬを設けたことで、図４の左側に位置する図示しないセル形成領域ＣＲ（図１参照）からガードリングＧＲに向かう方向に、空乏層を延ばすことができるので、セル形成領域ＣＲに印加される高電圧に伴う電界を緩和することができる。
また、図４に示すように、フィールドリミッティングリングＦＬに接続されたフィールドプレートＦＰで、フィールドリミッティングリングＦＬとｎ−型ドリフト領域ＮＤとの境界を覆っているので、フィールドリミッティングリングＦＬの肩部ＦＬＳの電界を緩和することができる。
＜検討例＞
次に、図９〜図１２を用いて、検討例の構造および本願発明者によって確認された検討例の課題を説明する。図９は、検討例の半導体装置の要部平面図である。図１０は、検討例の半導体装置の要部平面図である。図１１は、検討例の半導体装置の要部断面図である。図１２は、検討例の半導体装置のモデル図である。
図９は、例えば、図１に示す最外周（ガードリングＧＲ側）のフィールドプレートＦＰを例にとり、フィールドプレートＦＰ、フィールドリミッティングリングＦＬ、および、コンタクト溝ＣＴの形状およびそれらの位置関係を示している。図９に示すように、フィールドプレートＦＰの内部には、セル形成領域ＣＲが配置されている。従って、フィールドプレートＦＰ、フィールドリミッティングリングＦＬ、および、コンタクト溝ＣＴの各々は、セル形成領域ＣＲの周囲を連続的に取り囲む平面形状を有する。つまり、フィールドプレートＦＰ、フィールドリミッティングリングＦＬ、および、コンタクト溝ＣＴの各々は、セル形成領域ＣＲを周回する環状の平面形状を有する。
図９に示すように、平面視にて、フィールドプレートＦＰの幅は、フィールドリミッティングリングＦＬおよびコンタクト溝ＣＴの幅よりも広い。そして、フィールドリミッティングリングＦＬの幅は、コンタクト溝ＣＴの幅よりも広い。従って、フィールドプレートＦＰは、フィールドリミッティングリングＦＬの内周辺および外周辺を覆っている。
また、フィールドプレートＦＰ、フィールドリミッティングリングＦＬ、および、コンタクト溝ＣＴは、半導体装置ＣＰの長辺ＣＰＬ１およびＣＰＬ２に沿う第１領域ＡＲ１と、半導体装置ＣＰの短辺ＣＰＳ１およびＣＰＳ２に沿う第２領域ＡＲ２と、第１領域と第２領域とを繋ぐ第３領域ＡＲ３と、を有する。第３領域ＡＲ３は、半導体装置ＣＰの角部に位置している。第１領域ＡＲ１に位置するフィールドプレートＦＰ１、フィールドリミッティングリングＦＬ１、および、コンタクト溝ＣＴ１は、長辺ＣＰＬ１およびＣＰＬ２に平行に延在している。つまり、図９のＸ方向であって、結晶方位＜０１０＞の方向に延在している。第２領域ＡＲ２に位置するフィールドプレートＦＰ２、フィールドリミッティングリングＦＬ２、および、コンタクト溝ＣＴ２は、短辺ＣＰＳ２およびＣＰＳ２に平行に延在している。つまり、図９のＹ方向であって、結晶方位＜０１０＞の方向に延在している。そして、第３領域ＡＲ３のフィールドプレートＦＰ３は、第１領域ＡＲ１のフィールドプレートＦＰ１と第２領域ＡＲ２のフィールドプレートＦＰ２とを接続している。同様に、第３領域ＡＲ３のフィールドリミッティングリングＦＬ３は、第１領域ＡＲ１のフィールドリミッティングリングＦＬ１と第２領域ＡＲ２のフィールドリミッティングリングＦＬ２とを接続している。同様に、第３領域ＡＲ３のコンタクト溝ＣＨ３は、第１領域ＡＲ１のコンタクト溝ＣＨ１と第２領域ＡＲ２のコンタクト溝ＣＨ２とを接続している。
第３領域ＡＲ３に位置するフィールドプレートＦＰ３、フィールドリミッティングリングＦＬ３、および、コンタクト溝ＣＴ３は、円弧形状を有している。因みに、コンタクト溝ＣＴ３の曲率半径ｒは、５００〜７００μｍ程度となっている。そして、図９に示すように、第３領域ＡＲ３は、結晶方位＜０１０＞から４５°傾斜した方向である結晶方位＜０１１＞と交差している。
図１０は、第３領域ＡＲ３のコンタクト溝ＣＴ３に発生した欠陥である大転位ループＤＬ１および小転位ループＤＬ２の様子を示している。本願発明者の検討により、第３領域ＡＲ３のコンタクト溝ＣＴ３の近傍に大量の大転位ループＤＬ１および小転位ループＤＬ２が発生しているのが確認された。大転位ループＤＬ１は、深さ７μｍ以上の比較的大きな転位ループであり、小転位ループＤＬ２は、深さ３μｍ以下の比較的小さな転位ループである。図１０に示すように、第３領域ＡＲ３において、大転位ループＤＬ１は、結晶方位＜０１１＞から±θ１（θ１＝１５°）の領域（「大ループ領域ＤＬＲ１」と呼ぶ）に分布し、小転位ループＤＬ２は、大転位ループ領域ＤＬＲ１の両端の領域（「小ループ領域ＤＬＲ２」と呼ぶ）に分布していることが確認された。
図１１は、検討例の半導体装置の要部断面図であり、大転位ループＤＬ１および小転位ループＤＬ２とフィールドリミッティングリングＦＬとの関係を示している。つまり、図１１は、図１０の大ループ領域ＤＬＲ１に発生する大転位ループＤＬ１と、小ループ領域ＤＬＲ２に発生する小転位ループＤＬ２とを示している。また、図１２は、大転位ループＤＬ１の発生を説明するモデル図である。
図１１に示すように、大転位ループＤＬ１は、フィールドリミッティングリングＦＬの深さ（３μｍ程度）よりも深く、フィールドリミッティングリングＦＬを横断してｎ−型ドリフト領域ＮＤに達している。つまり、フィールドリミッティングリングＦＬとｎ−型ドリフト領域ＮＤとの間のリーク電流が増加し、耐圧不良の要因となっている。一方、小転位ループＤＬ２は、フィールドリミッティングリングＦＬを横断する可能性は低く、フィールドリミッティングリングＦＬとｎ−型ドリフト領域ＮＤとの間のリーク電流を増加させる程ではない。
図１２に示すように、大転位ループＤＬ１は、半導体基板ＳＳの内部に位置する、コンタクト溝ＣＴ３の側壁ＣＴｓに発生している。特に、側壁ＣＴｓが結晶面（０１１）およびその近傍の場合に大転位ループＤＬ１が発生している。結晶面（０１１）は、結晶面（０１０）または結晶面（００１）に比べ、面密度が低い（疎な）構造であるため、応力が発生した場合に、すべり面である結晶面（１１１）に沿って転位ループが発生しやすい。従って、図１０に示すように、結晶方位＜０１１＞の±１５°の範囲に大転位ループＤＬ１が発生している。また、本願発明者の検討によれば、応力は、コンタクト溝ＣＴ３内に埋め込まれた金属膜（例えば、アルミニウム膜）が、半導体装置ＣＰの動作時に膨張することにより引き起こされる。つまり、半導体装置ＣＰの動作時に、半導体装置ＣＰが高温になるため、アルミニウムと半導体基板ＳＳのシリコンとの線膨張係数の差に起因してコンタクト溝ＣＴ３の側壁ＣＴｓに応力が発生する。因みに、アルミニウムの線膨張係数（２３×１０−６／Ｋ）は、シリコンの線膨張係数（２．４×１０−６／Ｋ）に比べ、一桁大きい。つまり、コンタクト溝ＣＴ３が半導体基板ＳＳの内部に達しており、コンタクト溝ＣＴ３の側壁ＣＴｓが結晶面（０１１）である場合に、大転位ループＤＬ１が発生しやすい。
なお、図９に示す第１領域ＡＲ１および第２領域ＡＲ２において、コンタクト溝ＣＴ１およびＣＴ２の側壁ＣＴｓは、結晶面｛０１０｝であり、面密度が高いため、側壁ＣＴｓに前述の応力が印加されても、大転位ループＤＬ１は発生しない。
本願発明者の検討により、半導体装置ＣＰのコーナー部である第３領域ＡＲ３において、特に、結晶方位＜０１１＞の±１５°の範囲（大ループ領域ＤＬＲ１）に大転位ループＤＬ１が発生し、耐圧不良が発生していることが確認された。さらに、第３領域ＡＲ３において、大ループ領域ＤＬＲ１の両端の小ループ領域ＤＬＲ２には、比較的小さな小転位ループＤＬ２が発生しているが、それに起因する耐圧不良には至らないことが確認された。また、第１領域ＡＲ１および第２領域ＡＲ２にも、大転位ループＤＬ１は発生していないことも確認できた。
本願発明者は、前述の新たな課題に対する対応策を検討した。次に、半導体装置ＣＰの耐圧不良を低減または防止するための構成を説明する。
＜実施の形態における改良点＞
図５は、本実施の形態の半導体装置の要部平面図である。前述の第３領域ＡＲ３に対応するコンタクト溝ＣＴ３の構成を示している。図５では、３重のコンタクト溝ＣＴ３を示している。図５に示す本実施の形態では、コンタクト溝ＣＴ３の側壁が結晶面｛０１１｝とならないように、結晶方位＜０１１＞の両側に位置するコンタクト溝ＣＴ３の一部を２つの直線部ＳＬ１およびＳＬ２で構成している。この点を除く構成は、検討例の構成と同様であり、つまり、図１および図９は本実施の形態の一部である。但し、第３領域ＡＲ３におけるコンタクト溝ＣＴ３の構成は、図５に示すとおりである。図６は、本実施の形態の半導体装置の要部鳥瞰図である。
コンタクト溝ＣＴ３は、コンタクト溝ＣＴ１とコンタクト溝ＣＴ２との間に位置し、両者間を接続している。図９で説明したとおり、コンタクト溝ＣＴ１は、半導体装置ＣＰの長辺ＣＰＬ１またはＣＰＬ２に沿う第１領域ＡＲ１に位置する。同様に、コンタクト溝ＣＴ２は、半導体装置ＣＰの短辺ＣＰＳ１またはＣＰＳ２に沿う第２領域ＡＲ２に位置する。
図５に示すように、コンタクト溝ＣＴ３は、直線領域ＳＬＲと、直線領域ＳＬＲの両側に配置された円弧領域ＡＣＲとからなる。
直線領域ＳＬＲには、結晶方位＜０１１＞に対して線対称に配置された２つの直線部ＳＬ１およびＳＬ２が配置され、直線部ＳＬ１およびＳＬ２は、結晶方位＜０１０＞および結晶方位＜０１１＞とは異なる方向に直線的に延在している。また、直線部ＳＬ１およびＳＬ２は、互いに異なる方向に延在している。このように、直線領域ＳＬＲを、結晶方位＜０１０＞および結晶方位＜０１１＞とは異なる方向に延在する２つの直線部ＳＬ１およびＳＬ２で構成することで、直線領域ＳＬＲにおいて、コンタクト溝ＣＴ３の側壁に結晶面｛０１１｝が出るのを防止することができる。したがって、直線領域ＳＬＲに前述の大転位ループＤＬ１が形成されるのを防止することができる。
円弧領域ＡＣＲには、円弧形状の円弧部ＡＣ１およびＡＣ２が配置されている。直線部ＳＬ１の一端と直線部ＳＬ２の一端とは、結晶方位＜０１１＞の軸上で接続されており、直線部ＳＬ１の他端は、円弧部ＡＣ１の一端と接続され、円弧部ＡＣ１の他端は、コンタクト溝ＣＴ１に接続されている。また、直線部ＳＬ２の他端は、円弧部ＡＣ２の一端と接続され、円弧部ＡＣ２の他端は、コンタクト溝ＣＴ２に接続されている。
また、直線領域ＳＬＲの範囲は、結晶方位＜０１１＞を中心に±θ２（１８°≦θ２≦２７°）の範囲とする。ここで、θ２＜１８°とすると、直線領域ＳＬＲが検討例の円弧に近づくため、θ２≧１８°とするのが好適である。因みに、θ２＝１８°の場合、図６に示す直線部ＳＬ１の側壁ＳＬ１ｓは、結晶面｛０２１｝であり、直線部ＳＬ２の側壁ＳＬ２ｓは、結晶面｛０１２｝となる。そして、θ２＝２７°の場合、図６に示す直線部ＳＬ１の側壁ＳＬ１ｓは、結晶面｛０３１｝であり、直線部ＳＬ２の側壁ＳＬ２ｓは、結晶面｛０１３｝となる。
なお、円弧領域ＡＣＲのコンタクト溝ＣＴ３を、平面視にて、円弧状の円弧部ＡＣ１およびＡＣ２としているが、この部分を直線部に変更することも出来る。
次に、図７は、本実施の形態の半導体装置ＣＰの耐圧特性である。また、図８は、検討例の半導体装置の耐圧特性である。検討例では、およそ３５０Ｖで耐圧リークが発生しているが、本実施の形態では、およそ９００Ｖまで耐圧リークを防止することができる。
このように、半導体装置ＣＰの角部に位置するフィールドプレートＦＰとフィールドリミッティングリングＦＬとを接続するためのコンタクト溝ＣＴ３を、結晶方位＜０１１＞に対して線対称に配置された２つの直線部ＳＬ１およびＳＬ２で構成する。そして、２つの直線部ＳＬ１およびＳＬ２のそれぞれの一端を接続し、かつ、直線部ＳＬ１およびＳＬ２を結晶方位＜０１０＞および結晶方位＜０１１＞とは異なる方向に延在させたことにより、コンタクト溝ＣＴ３の側壁が結晶面｛０１１｝になるのを防止できるため、前述の大転位ループＤＬ１の発生を防止することができる。
図５における直線領域ＳＬＲにおいて、結晶方位＜０１１＞で交差する直線部ＳＬ１およびＳＬ２によって構成される
＜変形例１＞
図１３は、変形例１の半導体装置の要部平面図である。図１４は、図１３のＹ１−Ｙ１線に沿う要部断面図である。変形例１の半導体装置ＣＰ１は、上記実施の形態の半導体装置ＣＰと同様であり、半導体装置ＣＰ１は、単結晶シリコン基板に形成されており、その表面Ｓａは、単結晶シリコン基板の結晶面｛１００｝に対応する。しかしながら、図１３に示すように、Ｘ方向に延在する長辺ＣＰＬ１およびＣＰＬ２は、結晶方位＜０１１＞に対応し、Ｘ方向に対して直交するＹ方向に延在する短辺ＣＰＳ１およびＣＰＳ２も、結晶方位＜０１１＞に対応している。そして、上記実施の形態と同様に、フィールドプレートＦＰとフィールドリミッティングリングＦＬを接続するためのコンタクト溝ＣＴ４は、セル形成領域ＣＲを囲むように、環状に形成されている。
図１４に示すように、コンタクト溝ＣＴ４の側壁ＣＴｓは、半導体基板ＳＳの表面Ｓａに垂直な方向に対して傾斜θ３（θ３＝３５°）を有している。因みに、傾斜θ３＝３５°とした場合、コンタクト溝ＣＴ４の側壁ＣＴｓは、結晶面｛１１１｝となる。
そして、図１３に示すように、セル形成領域ＣＲを周回する環状のコンタクト溝ＣＴ４の側壁は、全周に渡って、半導体基板ＳＳの表面Ｓａに垂直な方向に対して傾斜θ３（θ３＝３５°）を有している。ただし、図１３に示す第１領域ＡＲ１および第２領域ＡＲ２において、コンタクト溝ＣＴ１およびＣＴ２の側壁に傾斜θ３を持たせることが肝要であり、第３領域ＡＲ３では、コンタクト溝ＣＴ３の側壁を半導体基板ＳＳの表面Ｓａに垂直な方向と一致させても良い。
変形例１では、図１３に示す、第１領域ＡＲ１および第２領域ＡＲ２において、半導体基板ＳＳの表面Ｓａに垂直な面が結晶面｛０１１｝となるため、コンタクト溝ＣＴ３の側壁に傾斜をつけない場合、第１領域ＡＲ１および第２領域ＡＲ２において、前述の大転位ループＤＬ１が発生する可能性が高い。したがって、大転位ループＤＬ１を防止するために、第１領域ＡＲ１および第２領域ＡＲ２において、コンタクト溝ＣＴ１およびＣＴ２の側壁に傾斜θ３をつけることが肝要となる。
変形例１では、コンタクト溝ＣＴ４の側壁を、結晶面｛０１１｝よりも面密度の高い結晶面｛１１１｝とすることにより、コンタクト溝ＣＴ４の側壁に、大転位ループＤＬ１が発生するのを防止することができる。
＜変形例２＞
図１５は、変形例２の半導体装置ＣＰ２の要部平面図である。変形例２は、変形例１の変形例であり、セル形成領域ＣＲを周回して、連側的に形成されていたコンタクト溝ＣＴ４を、複数のコンタクト溝ＣＴ５で構成したものである。例えば、図１５のＹ２−Ｙ２線に沿うコンタクト溝ＣＴ５の断面構造は、変形例１の図１４と同様である。つまり、コンタクト溝ＣＴ５の側壁ＣＴｓは、半導体基板ＳＳの表面Ｓａに垂直な方向に対して傾斜θ３（θ３＝３５°）を有している。また、変形例２では、図１５のＸ１−Ｘ１に沿う断面においても、コンタクト溝ＣＴ５の側壁ＣＴｓは、半導体基板ＳＳの表面Ｓａに垂直な方向に対して傾斜θ３（θ３＝３５°）を有している。
変形例２では、コンタクト溝ＣＴ５のＸ方向およびＹ方向の断面において、変形例１と同様の効果を奏することができる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
ＡＣＲ 円弧領域
ＡＣ１、ＡＣ２ 円弧部
ＡＲ１ 第１領域
ＡＲ２ 第２領域
ＡＲ３ 第３領域
ＢＥ 裏面電極
ＣＰ、ＣＰ１、ＣＰ２ 半導体装置
ＣＰＬ１、ＣＰＬ２ 長辺
ＣＰＳ１、ＣＰＳ２ 短辺
ＣＲ セル形成領域
ＣＴ、ＣＴ１、ＣＴ２、ＣＴ３、ＣＴ４、ＣＴ５ コンタクト溝
ＣＴｓ 側壁
ＤＬ１ 大転位ループ
ＤＬ２ 小転位ループ
ＤＬＲ１ 大ループ領域
ＤＬＲ２ 小ループ領域
ＥＥ エミッタ電極
ＦＩ フィールド絶縁膜
ＦＬ、ＦＬ１、ＦＬ２、ＦＬ３ フィールドリミッティングリング（ｐ型半導体領域）
ＦＬＳ 肩部
ＦＰ、ＦＰ１、ＦＰ２、ＦＰ３ フィールドプレート（配線）
ＧＥ ゲート電極
ＧＩ ゲート絶縁膜
ＧＬ ゲート配線
ＧＲ ガードリング
ＧＴＧ 接続部
ＨＢ１，ＨＢ２ ｎ型ホールバリア領域
ＩＦ 絶縁膜
ＩＬ 層間絶縁膜（絶縁膜）
ＬＣ，ＬＣ１，ＬＣ２ 単位セル領域
ＬＣａ アクティブセル領域
ＬＣａａ アクティブセクション
ＬＣａｉ インアクティブセクション
ＬＣｃ ホールコレクタセル領域
ＬＣｉ インアクティブセル領域
ＮＤ ｎ−型ドリフト領域
ＮＥ ｎ＋型エミッタ領域
ＮＧＲ ｎ＋型半導体領域
ＮＳ ｎ型フィールドストップ層
ＯＰＥ エミッタ用開口部
ＯＰＧ ゲート用開口部
ＰＡ 絶縁膜（ファイナルパッシベーション膜）
ＰＢ ｐ型ボディ領域
ＰＢＣ ｐ＋型ボディコンタクト領域
ＰＣ ｐ＋型コレクタ層
ＰＦ ｐ型フローティング領域
ＰＦＬ１ ｐ型半導体領域
ＰＦＬ２ ｐ型半導体領域
ＰＬＰ ｐ＋型ラッチアップ防止領域
Ｓａ 表面
Ｓｂ 裏面
ＳＬＲ 直線領域
ＳＬ１、ＳＬ２ 直線部
ＳＬ１Ｓ、ＳＬ２Ｓ 側壁
ＳＳ 半導体基板
ＳＴ 応力
Ｔ１，Ｔ２，Ｔ３，Ｔ４ 溝
ＴＧ１，ＴＧ２，ＴＧ３，ＴＧ４ トレンチゲート電極
ＴＧｃ 連結トレンチゲート電極
ＴＧｐ 端部トレンチゲート電極
ＴＧｗ ゲート引き出し部
ＴＧｚ 端部連結トレンチゲート電極
Ｗａ，Ｗｂ，Ｗｉ，Ｗ１，Ｗ２，Ｗ３，Ｗ４ 幅

Claims (13)

  1. 第１辺と、前記第１辺と直交する第２辺とを有する第１主面、および、前記第１主面と反対側の第２主面を有する半導体基板と、
    前記第１主面に形成され、複数のトランジスタを有するセル形成領域と、
    前記セル形成領域の周囲を連続して取り囲み、前記半導体基板の前記第１主面に形成された第１導電型の第１半導体領域と、
    前記半導体基板の前記第１主面上に形成された絶縁膜と、
    前記セル形成領域の周囲を連続して取り囲み、かつ、前記絶縁膜および前記半導体基板に形成されたコンタクト溝と、
    前記セル形成領域の周囲を連続して取り囲み、かつ、前記コンタクト溝の内部および前記絶縁膜上に形成され、前記第１半導体領域に接続された配線と、
    を有し、
    前記半導体基板の前記第１主面は、単結晶シリコンの｛１００｝面であり、
    前記半導体基板の前記第１辺および前記第２辺は、＜０１０＞方向に延在し、
    前記コンタクト溝は、前記第１辺に沿って直線的に延在する第１コンタクト溝と、前記第２辺に沿って直線的に延在する第２コンタクト溝と、前記第１コンタクト溝と前記第２コンタクト溝とを接続する第３コンタクト溝と、を有し、
    前記第３コンタクト溝は、前記＜０１０＞方向に対して４５°傾斜した＜０１１＞方向を対称軸として対称配置された第１直線部および第２直線部を有し、
    前記第１直線部の一端と前記第２直線部の一端とは、互いに接続され、
    前記第１直線部および前記第２直線部は、互いに異なる方向に延在し、かつ、前記＜０１０＞方向および前記＜０１１＞方向とは異なる方向に延在している、半導体装置。
  2. 請求項１記載の半導体装置において、
    前記配線は、アルミニウム膜からなる、半導体装置。
  3. 請求項２記載の半導体装置において、
    前記配線は、前記アルミニウム膜と窒化タングステン膜との積層構造からなる、半導体装置。
  4. 請求項１記載の半導体装置において、
    前記第１直線部および前記第２直線部は、前記＜０１１＞方向に対して±１８°以上かつ±２７°以下の範囲である、半導体装置。
  5. 請求項１記載の半導体装置において、
    さらに、
    前記第１直線部の他端と、前記第１コンタクト溝とを接続する第１接続部と、
    前記第２直線部の他端と、前記第２コンタクト溝とを接続する第２接続部と、
    を有し、
    前記第１接続部および前記第２接続部は、円弧状の形状を有する、半導体装置。
  6. 請求項１記載の半導体装置において、
    前記第１直線部は、＜０２１＞方向に延在し、
    前記第２直線部は、＜０１２＞方向に延在する、半導体装置。
  7. 請求項６記載の半導体装置において、
    前記第３コンタクト溝の前記第１直線部の第１側壁は、（０２１）面であり、
    前記第３コンタクト溝の前記第２直線部の第２側壁は、（０１２）面である、半導体装置。
  8. 請求項１記載の半導体装置において、
    前記第１直線部は、＜０３１＞方向に延在し、
    前記第２直線部は、＜０１３＞方向に延在する、半導体装置。
  9. 請求項８記載の半導体装置において、
    前記第３コンタクト溝の前記第１直線部の第１側壁は、（０３１）面であり、
    前記第３コンタクト溝の前記第２直線部の第２側壁は、（０１３）面である、半導体装置。
  10. 請求項１記載の半導体装置において、
    前記トランジスタは、
    前記第２主面側に形成され、前記第１導電型の第２半導体領域と、
    前記第２半導体領域上に形成され、前記第１導電型とは反対導電型である第２導電型の第３半導体領域と、
    前記半導体基板の前記第１主面から前記第２主面に向かって形成された第１溝および第２溝と、
    前記第１溝内に形成された第１ゲート電極および前記第２溝内に形成された第２ゲート電極と、
    前記第１溝および前記第２溝との間において、前記第３半導体領域上に形成された前記第１導電型の第４半導体領域と、
    前記第１溝および前記第２溝との間において、前記第４半導体領域上に形成された前記第２導電型の第５半導体領域と、
    を有する、半導体装置。
  11. 第１辺と、前記第１辺と直交する第２辺とを有する第１主面、および、前記第１主面と反対側の第２主面を有する半導体基板と、
    前記第１主面に形成され、複数のトランジスタを有するセル形成領域と、
    前記セル形成領域の周囲を連続して取り囲み、前記半導体基板の前記第１主面に形成された第１導電型の第１半導体領域と、
    前記半導体基板の前記第１主面上に形成された絶縁膜と、
    前記セル形成領域の周囲を連続して取り囲み、かつ、前記絶縁膜および前記半導体基板に形成されたコンタクト溝と、
    前記セル形成領域の周囲を連続して取り囲み、かつ、前記コンタクト溝の内部および前記絶縁膜上に形成され、前記第１半導体領域に接続された配線と、
    を有し、
    前記半導体基板の前記第１主面は、単結晶シリコンの｛１００｝面であり、
    前記半導体基板の前記第１辺および前記第２辺は、＜０１１＞方向に延在し、
    前記コンタクト溝は、前記第１辺に沿って直線的に延在する第１コンタクト溝を有し、
    前記第１コンタクト溝の側壁は、前記第１主面に垂直な面に対して３５°傾斜している、半導体装置。
  12. 請求項１１記載の半導体装置において、
    前記第１コンタクト溝の側壁は、（１１１）面である、半導体装置。
  13. 第１辺と、前記第１辺と直交する第２辺とを有する第１主面、および、前記第１主面と反対側の第２主面を有する半導体基板と、
    前記第１主面に形成され、複数のトランジスタを有するセル形成領域と、
    前記セル形成領域の周囲を連続して取り囲み、前記半導体基板の前記第１主面に形成された第１導電型の第１半導体領域と、
    前記半導体基板の前記第１主面上に形成された絶縁膜と、
    前記セル形成領域の周囲を取り囲むように配置され、前記絶縁膜および前記半導体基板に形成された複数のコンタクト溝と、
    前記セル形成領域の周囲を連続して取り囲み、かつ、前記コンタクト溝の内部および前記絶縁膜上に形成され、前記第１半導体領域に接続された配線と、
    を有し、
    前記半導体基板の前記第１主面は、単結晶シリコンの｛１００｝面であり、
    前記半導体基板の前記第１辺および前記第２辺は、＜０１１＞方向に延在し、
    前記複数のコンタクト溝の側壁は、前記第１主面に垂直な面に対して３５°傾斜している、半導体装置。
JP2017107956A 2017-05-31 2017-05-31 半導体装置 Pending JP2018206842A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017107956A JP2018206842A (ja) 2017-05-31 2017-05-31 半導体装置
US15/971,139 US10475882B2 (en) 2017-05-31 2018-05-04 Semiconductor device
CN201810532000.4A CN108987394A (zh) 2017-05-31 2018-05-29 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017107956A JP2018206842A (ja) 2017-05-31 2017-05-31 半導体装置

Publications (1)

Publication Number Publication Date
JP2018206842A true JP2018206842A (ja) 2018-12-27

Family

ID=64460851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017107956A Pending JP2018206842A (ja) 2017-05-31 2017-05-31 半導体装置

Country Status (3)

Country Link
US (1) US10475882B2 (ja)
JP (1) JP2018206842A (ja)
CN (1) CN108987394A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021210293A1 (ja) * 2020-04-16 2021-10-21 富士電機株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018022776A (ja) * 2016-08-03 2018-02-08 ルネサスエレクトロニクス株式会社 半導体装置
JP6909666B2 (ja) * 2017-07-27 2021-07-28 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN109713037B (zh) * 2018-12-29 2021-11-23 安建科技(深圳)有限公司 一种绝缘栅双极性晶体管器件及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4860102B2 (ja) 2003-06-26 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置
DE102015103070B4 (de) * 2015-03-03 2021-09-23 Infineon Technologies Ag Leistungshalbleitervorrichtung mit trenchgatestrukturen mit zu einer hauptkristallrichtung geneigten längsachsen und herstellungsverfahren
JP6649102B2 (ja) * 2016-02-05 2020-02-19 ルネサスエレクトロニクス株式会社 半導体装置
JP6588363B2 (ja) * 2016-03-09 2019-10-09 トヨタ自動車株式会社 スイッチング素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021210293A1 (ja) * 2020-04-16 2021-10-21 富士電機株式会社 半導体装置および半導体装置の製造方法
JPWO2021210293A1 (ja) * 2020-04-16 2021-10-21
JP7384274B2 (ja) 2020-04-16 2023-11-21 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US20180350910A1 (en) 2018-12-06
CN108987394A (zh) 2018-12-11
US10475882B2 (en) 2019-11-12

Similar Documents

Publication Publication Date Title
JP4097417B2 (ja) 半導体装置
US10121887B2 (en) Insulated gate semiconductor device and method
JPWO2020031971A1 (ja) ＳｉＣ半導体装置
JP2018206842A (ja) 半導体装置
US20100006927A1 (en) Charge Balance Techniques for Power Devices
TWI712174B (zh) 半導體裝置
JP5511019B2 (ja) 半導体装置
US11430781B2 (en) Semiconductor die
JP2023040134A (ja) 半導体装置
JP2005302952A (ja) 半導体装置
JP7188230B2 (ja) 半導体装置
CN112786691A (zh) 半导体装置及其制造方法
CN112038407A (zh) 一种集成静电放电保护二极管的半导体功率器件
JP2019192678A (ja) 半導体装置
US20220216313A1 (en) Semiconductor device
JP2003332588A (ja) 半導体素子
CN111883585B (zh) 超结器件
JP7507756B2 (ja) 半導体装置
JP7404601B2 (ja) 半導体集積回路
US20230215944A1 (en) Semiconductor device
WO2023223589A1 (ja) 半導体チップ
JP2024007911A (ja) 半導体装置
JP2016162898A (ja) 半導体装置
JP2023155622A (ja) 半導体装置
JP2023181665A (ja) 半導体装置及び電子機器