JP2006319073A - 保護素子 - Google Patents
保護素子 Download PDFInfo
- Publication number
- JP2006319073A JP2006319073A JP2005139108A JP2005139108A JP2006319073A JP 2006319073 A JP2006319073 A JP 2006319073A JP 2005139108 A JP2005139108 A JP 2005139108A JP 2005139108 A JP2005139108 A JP 2005139108A JP 2006319073 A JP2006319073 A JP 2006319073A
- Authority
- JP
- Japan
- Prior art keywords
- impurity diffusion
- diffusion region
- semiconductor substrate
- conductivity type
- type impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】 1チップで複数の印加電圧に対応できる保護素子を安価に提供すること。
【解決手段】 p型の半導体基板10上に、同一の工程で形成された複数のn導電型不純物拡散領域11と、同一の工程で形成された複数のp導電型不純物拡散領域12を、PN間距離が2種類の異なる値LA,LBを示すように配置することで、PN間距離が異なる2種類のダイオード13a,13bを1つの半導体基板10に構成した。
【選択図】 図1
【解決手段】 p型の半導体基板10上に、同一の工程で形成された複数のn導電型不純物拡散領域11と、同一の工程で形成された複数のp導電型不純物拡散領域12を、PN間距離が2種類の異なる値LA,LBを示すように配置することで、PN間距離が異なる2種類のダイオード13a,13bを1つの半導体基板10に構成した。
【選択図】 図1
Description
本発明は、半導体装置の入出力保護に用いられる保護素子に関するものである。
従来、静電気放電(Electro Static Discharge、ESD)やサージ電圧・電流による半導体装置の破壊を防止するため、半導体装置の外部端子(入力端子又は出力端子)と接地端子(又は電源端子)との間に、保護素子としてダイオードを配置する構成が知られている(例えば特許文献1参照)。
特許文献1に示されるダイオードは、一導電型の半導体基板に、半導体基板とは異なる導電型の拡散領域を形成するとともに、この拡散領域を取り囲むように半導体基板と同一の導電型の拡散領域を形成してなるものである。
特開平2−11020号公報
ところで、印加電圧の異なる複数の電源に外部端子を介して半導体装置が接続される場合、それぞれの印加電圧に適した(必要とされるDC耐圧及びESD耐量を確保した)ダイオードを各外部端子に配置する必要がある。しかしながら、特許文献1に示す構成において、同一の半導体基板に、拡散領域形成条件(不純物濃度や拡散深さ)の異なるダイオードを複数形成した場合、製造工程が増加し、コストアップとなる。
本発明は上記問題点に鑑み、1チップで複数の印加電圧に対応できる保護素子を安価に提供することを目的としている。
請求項1〜8に記載の発明は、第1導電型の半導体基板上に、第1導電型の第1不純物拡散領域と、第2導電型の第2不純物拡散領域とを隣接配置してなるダイオードが設けられた保護素子に関するものである。
先ず請求項1に記載のように、半導体基板に複数のダイオードが設けられ、ダイオードを構成する第1不純物拡散領域と第2不純物拡散領域との対向部分間の距離が複数設定されていることを特徴とする。
このように本発明によると、第1不純物拡散領域と第2不純物拡散領域との対向部分間の距離が複数設定されている。すなわち、同一の半導体基板に、DC耐圧の異なる少なくとも2種類のダイオードが存在する。従って、1チップで複数の印加電圧に対応することができる。印加電圧に対応したDC耐圧を有するダイオードを設定することで、極力半導体基板におけるダイオードの占有領域を小さくすることができる。尚、対向部分間の距離が長くなるとDC耐圧が大きくなり、短くなるとDC耐圧が小さくなる。従って、印加電圧に対応したDC耐圧を有するダイオードを設定することで、極力半導体基板におけるダイオードの占有領域を小さくすることができる。
また、対向部分間の距離の設定のみによって(不純物濃度や拡散深さを変えることなく)、DC耐圧が異なるダイオードを構成することができるので、製造工程の増加を抑制でき、上記保護素子を安価に提供することができる。
尚、印加電圧の異なる複数の電源に対向部分間の距離の設定によって、DC耐圧とともにESD耐量も変化する。従って、対向部分間の距離を適宜設定することで、異なるESD耐量を確保した複数のダイオードを構成することができる。
請求項2に記載のように、1つの第2不純物拡散領域に対向する第1不純物拡散領域距離の等しい第2不純物拡散領域同士がそれぞれ電気的に接続されていることが好ましい。この場合、サージ電流を均一に流すことができるので、ESD耐量を向上することができる。
具体的には、請求項3に記載のように、半導体基板の別領域には半導体装置が設けられ、第2不純物拡散領域が、前記距離の等しい毎に、異なる電圧が印加される半導体装置の外部端子にそれぞれ接続され、第1不純物拡散領域が、接地端子に接続されると良い。このような構成とすることで、半導体装置の破壊を防ぐことができる。
請求項4に記載のように、第1不純物拡散領域と第2不純物拡散領域は、半導体基板の表層部に配置された構成とすると良い。
半導体基板の内部に構成しても良いが、上記構成とすると、例えば第1不純物拡散領域のマスク開口部と第2不純物拡散領域のマスク開口部の間隔を複数設定することで、製造工程を増やすことなく、異なる印加電圧に対応する複数のダイオードを1チップに形成することができる。また、第1不純物拡散領域と第2不純物拡散領域の拡散深さや表面不純物濃度を適宜設定することで、大きなESD耐量を持つように設計することができる。
請求項5に記載のように、半導体基板の平面方向において、第1不純物拡散領域と第2不純物拡散領域の形状は短冊形状であり、短冊形状の長手方向を平行にして交互に配置され、第2不純物拡散領域に隣接する両側の第1の不純物拡散領域との距離が等しい構成としても良い。
この場合、単純な平面形状であるため、第1不純物拡散領域のマスク開口部と第2不純物拡散領域のマスク開口部の間隔や、それぞれのマスク開口部の周囲長さを容易に設定できる。また、単純な平面形状であるため、占有面積も小さくすることができる。
また、第2不純物拡散領域に隣接する両側の第1の不純物拡散領域との距離が等しいので、サージ電流を均一に流すことができ、ESD耐量を向上できる。さらに、第1不純物拡散領域の一部が隣接する両側の第2不純物拡散領域に対して共有された構成とすることができるので、第1不純物拡散領域の形成領域を小さくすることができる。
請求項6に記載のように、第1不純物拡散領域は、複数の第2不純物拡散領域をそれぞれ取り囲むように一体的に配置されていることが好ましい。
このような構成とすると、第1不純物拡散領域の形成領域を小さくすることができる。また、第1不純物拡散領域と第2不純物拡散領域の対向面積(周囲長)が大きくなる。従って、従来よりも小さな面積で大きなESD耐量を実現することができる。
具体的には、請求項7に記載のように、半導体基板の平面方向において、第1不純物拡散領域は梯子状に配置され、第2不純物拡散領域は梯子状の第1不純物拡散領域の各開口部位に、開口部位に対応した形状をもって配置された構成とすると良い。
また、請求項8に記載のように、半導体基板の平面方向において、第1の不純物拡散領域は格子状に配置され、第2不純物拡散領域は格子状の第1不純物拡散領域の各開口部位に、開口部位に対応した形状をもって配置された構成としても良い。
以下、本発明の実施の形態を図に基づいて説明する。
(第1の実施の形態)
図1は、本実施形態における保護素子の概略構成を示す図であり、(a)は平面図、(b)は(a)のA−A断面図である。尚、保護素子の基本的な構成は、本出願人が先に出願した特願2002−20135号、特願2004−319663号等に記載されており、以下の説明においては、本実施形態に特徴的な部分を中心に説明する。
図1は、本実施形態における保護素子の概略構成を示す図であり、(a)は平面図、(b)は(a)のA−A断面図である。尚、保護素子の基本的な構成は、本出願人が先に出願した特願2002−20135号、特願2004−319663号等に記載されており、以下の説明においては、本実施形態に特徴的な部分を中心に説明する。
図1に示す保護素子100は、p型の半導体基板10の表層部において、隣接して配置される複数のn導電型不純物拡散領域11と複数のp導電型不純物拡散12とを有している。
n導電型不純物拡散領域11とp導電型不純物拡散領域12は、マスクを用いたイオン注入により形成される。複数のn導電型不純物拡散領域11(図1(a)においては5つ)は、同一の工程(不純物濃度や拡散深さが同一)で形成されている。また、複数のp導電型不純物拡散領域12(図1(a)においては6つ)は、同一の工程(不純物濃度や拡散深さが同一)で形成されている。図1(a),(b)に示す符号LA,LBはPN間距離で、隣接する領域にあるn導電型不純物拡散領域11のマスク開口部とp導電型不純物拡散領域12のマスク開口部の間隔である。このように、本実施形態における保護素子100は、PN間距離がLAのダイオード13aとPN間距離がLBのダイオード13bの、2種類のダイオード13a,13bを同一工程により1つの半導体基板10に形成してなるものである。
尚、図1(a)に示した符号Wは接合幅で、PN間距離L(LA,LB)にあるn導電型不純物拡散領域11もしくはp導電型不純物拡散領域12の対向した平行部位(接合部位)にあたるマスク開口部の長さである。本実施形態においては、各接合部位の接合幅Wが一定となっている。また、本実施形態においては、後述するがPN間距離の等しいn導電型不純物拡散領域11を電気的に接続する構成としている。従って、接合幅Wは、PN間距離LAにあるn導電型不純物拡散領域11もしくはPN間距離LBにあるn導電型不純物拡散領域11のマスク開口部の長さの総和になる。このように構成すると、サージ電流が分散されるので、ESD耐量を向上することができる。
図1(a)に示すように、n導電型不純物拡散領域11とp導電型不純物拡散領域12の平面形状は短冊形状であり、短冊形状の長手方向を平行にしてn導電型不純物拡散領域11とp導電型不純物拡散領域12が交互に配置されている。このように、単純な平面形状であるため、PN間距離LA,LBや接合幅Wを容易に設定できる。従って、ダイオード13a,13bの設計が容易であり、単純な平面形状であるため、占有面積も小さくすることができる。
また、n導電型不純物拡散領域11と、隣接する両側のp導電型不純物拡散領域12との間のそれぞれのPN間距離が等しくなるように配置されており、PN間距離の等しい複数のn導電型不純物拡散領域11同士が電気的に接続されている。本実施形態においては、PN間距離LAのn導電型不純物拡散領域11(図1(a)において3つ)が電気的に接続されて第1の入力端子14aに接続され、PN間距離LBのn導電型不純物拡散領域11(図1(a)において2つ)が電気的に接続されて第2の入力端子14bに接続されている。また、p導電型不純物拡散領域12は、p型の半導体基板10を介してグランドに接続されている。従って、6つのダイオード13aが第1の入力端子14aとグランドとの間に並列に接続されており、4つのダイオード13bが第2の入力端子14bとグランドとの間に並列に接続されている。このように、ESDやサージ電圧・電流が発生すると、ダイオード13a,13bを通ってグランドに電流が流れ、半導体装置が保護されるように構成されている。尚、本実施形態における保護素子100は、車両に搭載されており、第1の入力端子14aは16.5Vバッテリ電源に接続され、第2の入力端子14bは5V電源に接続されている。
また、n導電型不純物拡散領域11に隣接する両側のp導電型不純物拡散領域12との間のそれぞれのPN間距離が等しく設定されているので、n導電型不純物拡散領域11から両側のp導電型不純物拡散領域12にサージ電流を均一に流すことができる。すなわち、ESD耐量を向上できる。さらには、p導電型不純物拡散領域12が2種類のダイオード13a,13bに共用されているので、占有面積をより小さくすることができる。
尚、n導電型不純物拡散領域11とp導電型不純物拡散領域12内の表面には、それぞれ、入力端子14a,14bに接続される金属電極(図示略)とオーミックコンタクトをとるために形成されたn導電型高濃度不純物拡散領域とp導電型高濃度不純物拡散領域が形成されている。また、半導体基板10上にはLOCOS(図示略)が配置され、半導体基板10の表面におけるPN接合部は、LOCOSの下に配置されている。これによって、ダイオード13a,13bのPN接合部を、LOCOSにより保護することができる。また、PN接合部の不純物濃度が初期設定値からずれにくく、所望のDC耐圧およびESD耐量が確保される構成となっている。
ここで、ダイオードについて、接合幅Wをパラメータとして、PN間距離Lに対してDC耐圧とESD耐量を評価した結果を図2に示す。図2に示すように、PN間距離Lを異なる値とすることで、DC耐圧とESD耐量が変化することが分かる。尚、図2は、本出願人が先に出願した特願2004−319663号に示されている。尚、図2において、DC耐圧は接合幅Wに依存しないため、1つのグラフで示されている。
このように、本実施形態における保護素子100は、半導体基板10にPN間距離の異なる2種類のダイオード13a,13bを有している。従って、1チップで複数の印加電圧に対応することができる。この場合、印加電圧に対応したDC耐圧を有するダイオード13,a,13bを設定することで、印加される電圧の最大値に合わせて複数のダイオードを構成する場合よりも、半導体基板10におけるダイオード13a,13bの占有領域を小さくすることができる。
また、PN間距離の設定のみによって(不純物濃度や拡散深さを変えることなく)、DC耐圧が異なるダイオード13a,13bを構成することができるので、製造工程の増加を抑制でき、上記保護素子100を安価に提供することができる。
尚、図2に示すように、PN間距離Lによって、DC耐圧及びESD耐量がを調整することができる。従って、必要とされるDC耐圧及びESD耐量となるように、PN間距離Lを設定すれば良い。尚、ESD耐量については、図2に示すように、接合幅Wを大きくすることで、同一工程であっても、ESD耐量を向上させることができる。
また、本実施形態においては、ダイオード13aが3つのn導電型不純物拡散領域11から構成され、ダイオード13bが2つのn導電型不純物拡散領域11から構成され、6つのp導電型不純物拡散領域12が、ダイオード13a,13bに共用される例を示した。しかしながら、各ダイオード13a,13bの構成は上記例に限定されるものではない。少なくとも、PN間距離LAである一対のn導電型不純物拡散領域11及びp導電型不純物拡散領域12によりダイオード13aが構成され、PN間距離LBである一対のn導電型不純物拡散領域11及びp導電型不純物拡散領域12によりダイオード13bが構成されれば良い。
また、ダイオード13a,13bで、p導電型不純物拡散領域12を共用しない構成としても良い。しかしながら、半導体基板10におけるp導電型不純物拡散領域12の配置領域が大きくなるので、共用する構成の方が好ましい。
(第2の実施形態)
次に、本発明の第2の実施形態を、図3に基づいて説明する。図3は、本実施形態における保護素子100の概略構成を示す平面図である。
次に、本発明の第2の実施形態を、図3に基づいて説明する。図3は、本実施形態における保護素子100の概略構成を示す平面図である。
第2の実施形態における保護素子100は、第1の実施形態によるものと共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。
第1の実施形態において、p導電型不純物拡散領域12は複数に分割された構成であった。それに対し、本実施形態におけるp導電型不純物拡散領域12は、図3に示すように複数(図3においては5つ)のn導電型不純物拡散領域11(11a,11b)をそれぞれ取り囲むように一体的に配置されている。
具体的には、半導体基板10の平面方向において梯子状に配置されている。そして梯子状の開口領域12a,12bに、それぞれn導電型不純物拡散領域11が1つづつ配置されている。半導体基板10の平面方向において、開口領域12aとダイオード13aを構成するn導電型不純物拡散領域11aは同一形状であり、n導電型不純物拡散領域11aが全周にわたってp導電型不純物拡散領域12とのPN間距離がLAとなるように、開口領域12aの中心位置にn導電型不純物拡散領域11aが配置されている。尚、本実施形態においては、開口領域12aとn導電型不純物拡散領域11aの形状は矩形状である。また、半導体基板10の平面方向において、開口領域12bとダイオード13bを構成するn導電型不純物拡散領域11bは同一形状であり、n導電型不純物拡散領域11bが全周にわたってp導電型不純物拡散領域12とのPN間距離がLBとなるように、開口領域12bの中心位置にn導電型不純物拡散領域11bが配置されている。尚、本実施形態においては、開口領域12bとn導電型不純物拡散領域11bの形状は矩形状である。
このように、本実施形態における保護素子100は、第1の実施形態に示した効果に加え、さらにp導電型不純物拡散領域12の形成領域を小さくすることができる。また、n導電型不純物拡散領域11a,11bとp導電型不純物拡散領域12の接合幅Wが大きくなる。従って、第1の実施形態に示す構成よりも小さな面積で大きなESD耐量を実現することができる。
尚、本実施形態においては、開口領域12a,12b及びn導電型不純物拡散領域11a,11bの形状を矩形状としたが、その形状は特に限定されるものではない。例えば、その他の多角形状(三角、六角等)や円形状としても良い。円形より多角形状としたほうが同一面積で接合幅Wを大きくとることができる。また、ダイオード13a,13bとで異なる形状としても良い。
また、本実施形態においては、開口領域12a,12bが交互に設けられた例を示した。しかしながら、それぞれの開口領域12a,12bを連続して設けた構成としても良い。
(第3の実施形態)
次に、本発明の第3の実施形態を、図4に基づいて説明する。図4は、本実施形態における保護素子100の概略構成を示す平面図である。
次に、本発明の第3の実施形態を、図4に基づいて説明する。図4は、本実施形態における保護素子100の概略構成を示す平面図である。
第3の実施形態における保護素子100は、第2の実施形態によるものと共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。
p導電型不純物拡散領域12が、複数のn導電型不純物拡散領域11(11a,11b)をそれぞれ取り囲むように一体的に配置された例として、第2の実施形態において、p導電型不純物拡散領域12が、半導体基板10の平面方向において梯子状に構成された例を示した。それに対し、本実施形態におけるp導電型不純物拡散領域12は、図4に示すように、半導体基板10の平面方向において格子状に配置され、格子状の各開口領域12cに、それぞれn導電型不純物拡散領域11(11a,11b)が1つづつ配置されている。
開口領域12cは、半導体基板10の平面方向において、全て(4行×4列の16箇所)同一の大きさの正方形に設けられ、そのうちの下半分の8箇所に、n導電型不純物拡散領域11aが、全周にわたってp導電型不純物拡散領域12とのPN間距離がLAとなるように、開口領域12cと同一形状をもって開口領域12cの中心位置に配置されている。また、残りの上半分の8箇所に、n導電型不純物拡散領域11bが、全周にわたってp導電型不純物拡散領域12とのPN間距離がLBとなるように、開口領域12cと同一形状をもって開口領域12cの中心位置に配置されている。
このように、本実施形態に示す構成によっても、第1の実施形態に示した効果に加え、さらにp導電型不純物拡散領域12の形成領域を小さくすることができる。また、n導電型不純物拡散領域11a,11bとp導電型不純物拡散領域12の接合幅Wが大きくなる。従って、第2の実施形態に示す構成同様、小さな面積で大きなESD耐量を実現することができる。
また、2次元配置することにより、同じPN間距離を有するn導電型不純物拡散領域11a,11b間同士の電気的な接続がしやすくなる。
尚、本実施形態においては、開口領域12c及びn導電型不純物拡散領域11a,11bの形状を正方形としたが、その形状は特に限定されるものではない。例えば、その他の多角形状(三角、六角等)や円形状としても良い。円形より多角形状としたほうが同一面積で接合幅Wを大きくとることができる。また、ダイオード13a,13bによって異なる形状としても良い。
また、本実施形態においては、下半分にダイオード13aを構成するn導電型不純物拡散領域11aをかためて配置し、上半分にダイオード13bを構成するn導電型不純物拡散領域11bをかためて配置する例を示した。しかしながら、ランダムに配置しても良い。しかしながら、PN間距離の等しいn導電型不純物拡散領域11a,11b同士をかためて配置した方が、電気的な接続がしやすくなる。
以上本発明の好ましい実施形態について説明したが、本発明は上述の実施形態のみに限定されず、種々変更して実施することができる。
尚、本実施形態においては、半導体基板10がp型である場合について説明したが、n型の半導体基板を適用することもできる。また、半導体基板10上に、pウェル、ウェルを設け、その中にn導電型不純物拡散領域11とp導電型不純物拡散領域12を配置する構成としても良い。
また、本実施形態においては、半導体基板10にPN間距離の異なる2種類のダイオード13a,13bを設ける例を示した。しかしながら、3種類以上のダイオードを設けた構成としても良い。
また、本実施形態においては、半導体基板10に半導体装置(図示略)が設けられる例を示した。しかしながら、半導体基板10にPN間距離の異なるダイオード13a,13bのみが設けられた構成としても良い。
10・・・半導体基板
11,11a,11b・・・n導電型不純物拡散領域(第2不純物拡散領域)
12・・・p導電型不純物拡散領域(第1不純物拡散領域)
12a,12b,12c・・・開口領域
13a,13b・・・ダイオード
14a・・・第1の入力端子
14b・・・第2の入力端子
100・・・保護素子
11,11a,11b・・・n導電型不純物拡散領域(第2不純物拡散領域)
12・・・p導電型不純物拡散領域(第1不純物拡散領域)
12a,12b,12c・・・開口領域
13a,13b・・・ダイオード
14a・・・第1の入力端子
14b・・・第2の入力端子
100・・・保護素子
Claims (8)
- 第1導電型の半導体基板上に、前記第1導電型の第1不純物拡散領域と、第2導電型の第2不純物拡散領域とを隣接配置してなるダイオードが設けられた保護素子であって、
前記半導体基板には複数の前記ダイオードが設けられ、
前記ダイオードを構成する前記第1不純物拡散領域と前記第2不純物拡散領域との対向部分間の距離が複数設定されていることを特徴とする保護素子。 - 前記距離の等しい複数の前記第2不純物拡散領域同士がそれぞれ電気的に接続されていることを特徴とする請求項1に記載の保護素子。
- 前記半導体基板の別領域には半導体装置が設けられ、
前記第2不純物拡散領域が、前記距離の等しい毎に、異なる電圧が印加される前記半導体装置の外部端子にそれぞれ接続され、前記第1不純物拡散領域が、接地端子に接続されていることを特徴とする請求項2に記載の保護素子。 - 前記第1不純物拡散領域と前記第2不純物拡散領域は、前記半導体基板の表層部に配置されていることを特徴とする請求項1〜3いずれか1項に記載の保護素子。
- 前記半導体基板の平面方向において、前記第1不純物拡散領域と前記第2不純物拡散領域の形状は短冊形状であり、
前記短冊形状の長手方向を平行にして交互に配置され、前記第2不純物拡散領に隣接する両側の前記第1不純物拡散領域との前記距離が等しいことを特徴とする請求項1〜4いずれか1項に記載の保護素子。 - 前記第1不純物拡散領域は、複数の前記第2不純物拡散領域をそれぞれ取り囲むように一体的に配置されていることを特徴とする請求項1〜4いずれか1項に記載の保護素子。
- 前記半導体基板の平面方向において、前記第1不純物拡散領域は梯子状に配置され、前記第2不純物拡散領域は梯子状の前記第1不純物拡散領域の各開口部位に、前記開口部位に対応した形状をもって配置されていることを特徴とする請求項6に記載の保護素子。
- 前記半導体基板の平面方向において、前記第1の不純物拡散領域は格子状に配置され、前記第2不純物拡散領域は格子状の前記第1不純物拡散領域の各開口部位に、前記開口部位に対応した形状をもって配置されていることを特徴とする請求項6に記載の保護素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005139108A JP2006319073A (ja) | 2005-05-11 | 2005-05-11 | 保護素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005139108A JP2006319073A (ja) | 2005-05-11 | 2005-05-11 | 保護素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006319073A true JP2006319073A (ja) | 2006-11-24 |
Family
ID=37539482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005139108A Pending JP2006319073A (ja) | 2005-05-11 | 2005-05-11 | 保護素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006319073A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013038616A1 (ja) * | 2011-09-16 | 2013-03-21 | パナソニック株式会社 | 半導体集積回路装置 |
JP2013073991A (ja) * | 2011-09-27 | 2013-04-22 | Semiconductor Components Industries Llc | 半導体装置 |
JP7396103B2 (ja) | 2020-02-19 | 2023-12-12 | セイコーエプソン株式会社 | 静電気保護回路、半導体装置、電子機器および移動体 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05235379A (ja) * | 1992-02-19 | 1993-09-10 | Nec Ic Microcomput Syst Ltd | 保護用ダイオード素子 |
JP2000022173A (ja) * | 1998-06-29 | 2000-01-21 | Nec Corp | ダイオード構造を含む半導体装置およびその製造方法 |
JP2003224133A (ja) * | 2002-01-29 | 2003-08-08 | Denso Corp | ダイオードおよびその製造方法 |
-
2005
- 2005-05-11 JP JP2005139108A patent/JP2006319073A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05235379A (ja) * | 1992-02-19 | 1993-09-10 | Nec Ic Microcomput Syst Ltd | 保護用ダイオード素子 |
JP2000022173A (ja) * | 1998-06-29 | 2000-01-21 | Nec Corp | ダイオード構造を含む半導体装置およびその製造方法 |
JP2003224133A (ja) * | 2002-01-29 | 2003-08-08 | Denso Corp | ダイオードおよびその製造方法 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013038616A1 (ja) * | 2011-09-16 | 2013-03-21 | パナソニック株式会社 | 半導体集積回路装置 |
US8994111B2 (en) | 2011-09-16 | 2015-03-31 | Panasonic Corporation | Semiconductor integrated circuit device |
US9224725B2 (en) | 2011-09-16 | 2015-12-29 | Socionext Inc. | Semiconductor integrated circuit device |
US9385113B2 (en) | 2011-09-16 | 2016-07-05 | Socionext Inc. | Semiconductor integrated circuit device |
US9653452B2 (en) | 2011-09-16 | 2017-05-16 | Socionext Inc. | Semiconductor integrated circuit device having an ESD protection circuit |
US9871033B2 (en) | 2011-09-16 | 2018-01-16 | Socionext Inc. | Semiconductor integrated circuit device |
US10096593B2 (en) | 2011-09-16 | 2018-10-09 | Socionext Inc. | Semiconductor integrated circuit device having an ESD protection circuit |
US10446540B2 (en) | 2011-09-16 | 2019-10-15 | Socionext Inc. | Semiconductor integrated circuit device |
US10658355B2 (en) | 2011-09-16 | 2020-05-19 | Socionext Inc. | Semiconductor integrated circuit device |
JP2013073991A (ja) * | 2011-09-27 | 2013-04-22 | Semiconductor Components Industries Llc | 半導体装置 |
JP7396103B2 (ja) | 2020-02-19 | 2023-12-12 | セイコーエプソン株式会社 | 静電気保護回路、半導体装置、電子機器および移動体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8008723B2 (en) | Semiconductor device including a plurality of diffusion layers and diffusion resistance layer | |
US7863682B2 (en) | SIC semiconductor having junction barrier Schottky diode | |
CN103296075A (zh) | 半导体器件 | |
US20220231152A1 (en) | Tiled Lateral Thyristor | |
KR100514239B1 (ko) | 반도체장치 | |
JP2006319073A (ja) | 保護素子 | |
JP2004119870A (ja) | ダイオード | |
US10636781B2 (en) | Semiconductor device | |
JP2016035952A (ja) | 半導体素子および半導体装置 | |
CN101510559B (zh) | 功率金属氧化物半导体晶体管元件与布局 | |
US7402867B2 (en) | Semiconductor device | |
JP2005203738A (ja) | ダイオード | |
TWI575759B (zh) | 半導體裝置佈局結構 | |
US20060006490A1 (en) | Method of fabricating a semiconductor device | |
JP2011009630A (ja) | 保護ダイオード | |
TWI836837B (zh) | 靜電放電保護裝置 | |
JP2007035796A (ja) | 半導体装置 | |
EP4187602A1 (en) | A semiconductor device and a method of manufacture | |
JP2014165317A (ja) | 半導体装置 | |
CN113497027B (zh) | 半导体器件 | |
TWI462268B (zh) | 高壓半導體結構及其操作方法 | |
JP5310100B2 (ja) | 静電気保護回路および半導体装置 | |
KR100636836B1 (ko) | 정전기 방전 보호 소자 | |
JP4863430B2 (ja) | サージ保護用半導体装置 | |
JPH0370908B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20070621 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101026 |