JP7396103B2 - 静電気保護回路、半導体装置、電子機器および移動体 - Google Patents

Description

本発明は、静電気保護回路、半導体装置、電子機器および移動体に関するものである。

特許文献１には、双方向ダイオード型の静電気保護用半導体装置が開示されている。この静電気保護用半導体装置は、ｐ型支持基板と、その上面に絶縁膜を介して設けられた埋め込みｎ^＋型領域と、その上面に形成されたｎ型半導体基板と、その表面部に設けられた２つのアノードｐ型領域と、アノードｐ型領域と埋め込みｎ^＋型領域とを接続する２つのシンクｐ型領域と、を備えている。そして、２つのシンクｐ型領域と埋め込みｎ^＋型領域との接合により、双方向ダイオードが形成される。

特開２００８－９８４７９号公報

このような双方向ダイオード型の静電気保護用半導体装置では、２つのダイオードの構造が同じであるため、保持電圧も同じになる。そうすると、この静電気保護用半導体装置が適用される回路によっては、静電気保護用半導体装置を有効に機能させることができない場合がある。このような場合、回路内のトランジスター等の要素がサージによって破壊されてしまうおそれがある。

そこで、シンクｐ型領域同士で不純物濃度を異ならせることにより、２つのダイオードの保持電圧を異ならせることも考えられる。しかしながら、シンクｐ型領域同士で不純物濃度を異ならせるためには、半導体装置の製造プロセスの工数を増やす必要がある。このため、半導体装置の高コスト化を招くという課題がある。

本発明の適用例に係る静電気保護回路は、
保護対象回路と並列に接続される静電気保護回路であって、
第１伝導型の極性を有する第１半導体領域と、
前記第１半導体領域と接続され、前記第１半導体領域よりも前記第１伝導型のキャリアー濃度が高い共通不純物領域と、
前記第１半導体領域と接続され、第２伝導型の極性を有する第１不純物領域と、
前記第１半導体領域と接続され、前記第２伝導型の極性を有し、前記第１不純物領域と離間する第２不純物領域と、
を備え、
前記第１不純物領域と前記第１半導体領域とで構成される第１ダイオードと、前記第２不純物領域と前記第１半導体領域とで構成される第２ダイオードとが、前記共通不純物領域を介して互いに逆方向に接続されており、
前記第１不純物領域と前記共通不純物領域との距離と、前記第２不純物領域と前記共通不純物領域との距離と、が異なることを特徴とする。

第１実施形態に係る静電気保護回路を含む半導体装置の内部ブロック構成を示す回路図である。 従来の静電気保護回路が適用された半導体装置（従来例）の内部ブロック構成図に、静電サージが印加されたときの電荷の移動経路を追記した図である。 図１に示す内部ブロック構成図に、静電サージが印加されたときの電荷の移動経路を追記した図である。 図１に示す出力端子静電気保護回路の断面構造を示す縦断面図である。 図４に示す第１ダイオードの距離Ｌ１と電流－電圧特性との関係を示す図である。 図３に示す電荷の移動経路Ａ１を、図４に示す断面構造に追記した図である。 図６とは逆方向に電荷が移動した場合を示す図である。 図６に示す静電サージが印加された場合の電流－電圧特性、および、図７に示す静電サージが印加された場合の電流－電圧特性を示す図である。 第２実施形態に係る静電気保護回路が適用された出力端子静電気保護回路を示す回路図である。 図９に示す静電気保護回路において、ノードＮ１の電位がノードＮ２の電位より高いときの等価回路を示す図である。 第３実施形態に係る静電気保護回路が適用された出力端子静電気保護回路を示す回路図である。 図１１に示す回路図に、静電サージが印加されたときの電荷の移動経路を追記した図である。 第４実施形態に係る静電気保護回路が適用された出力端子静電気保護回路の断面構造を示す縦断面図である。 図１３に示す出力端子静電気保護回路の断面構造をより広い範囲において示す縦断面図である。 第５実施形態に係る静電気保護回路が適用された出力端子静電気保護回路の断面構造を示す縦断面図である。 図１１の出力端子静電気保護回路に、第６実施形態に係る静電気保護回路を適用したときの断面構造を示す縦断面図である。 実施形態に係る電子機器の構成例を示すブロック図である。 実施形態に係る移動体を適用した自動車を示す斜視図である。

以下、本発明の静電気保護回路、半導体装置、電子機器および移動体の好適な実施形態を添付図面に基づいて詳細に説明する。なお、以下に説明する各実施形態は、特許請求の範囲に記載された内容を不当に限定するものではなく、本実施形態で説明される構成の全てが必須構成要件であるとは限らない。また、以下に説明する各実施形態において、本発明に係る静電気保護回路は、単に「実施形態に係る静電気保護回路」としている。

１．第１実施形態
まず、第１実施形態に係る静電気保護回路および半導体装置について説明する。

１．１．半導体装置の概略
図１は、第１実施形態に係る静電気保護回路を含む半導体装置の内部ブロック構成を示す回路図である。

図１に示す半導体装置１０は、電源配線１１と、ＧＮＤ配線１２と、出力配線１３と、出力端子静電気保護回路２と、電源端子静電気保護回路１５と、内部回路１６と、を備えている。

電源配線１１は、一端に電源端子１１１が接続され、例えば正の電位である電源電位ＶＤＤを供給する電源ラインである。ＧＮＤ配線１２は、一端にＧＮＤ端子１２１が接続され、例えばＧＮＤ電位ＶＳＳを供給するＧＮＤラインである。出力配線１３は、一端に出力端子１３１が接続され、内部回路１６の出力信号を出力する。

出力端子静電気保護回路２は、例えば出力端子１３１とＧＮＤ端子１２１との間に静電サージが印加されたとき、内部回路１６に誘起される電圧の上昇を抑え、内部回路１６を保護する機能を有する。図１に示す出力端子静電気保護回路２には、第１実施形態に係る静電気保護回路が適用されている。出力端子静電気保護回路２は、ノードＮ１を介して出力配線１３と接続され、ノードＮ２を介してＧＮＤ配線１２と接続されている。なお、出力端子静電気保護回路２については後述する。

電源端子静電気保護回路１５は、クランプ素子（ＰＣ）であり、例えば電源端子１１１とＧＮＤ端子１２１との間に静電サージが印加されたとき、内部回路１６に誘起される電圧の上昇を抑え、内部回路１６を保護する機能を有する。図１に示す電源端子静電気保護回路１５は、内部回路１６と並列、すなわち、電源配線１１とＧＮＤ配線１２との間に設けられている。電源端子静電気保護回路１５の構成は、特に限定されない。例えば、電源端子静電気保護回路１５は、ダイオード、および、ゲートがドレインもしくはソースに接続されているＰＭＯＳトランジスターまたはＮＭＯＳトランジスター、のうちの少なくとも１つを含む。なお、この電源端子静電気保護回路１５には、第１実施形態に係る静電気保護回路が採用されていない。以降に記述する各実施形態においても、電源端子静電気保護回路１５には、各実施形態に係る静電気保護回路が採用されていない。

内部回路１６は、ＰＭＯＳトランジスター１６１と、ＮＭＯＳトランジスター１６２と、を含んでいる。ＰＭＯＳは、P-channel Metal Oxide Semiconductorのことであり、ＮＭＯＳは、N-channel Metal Oxide Semiconductorのことである。ＰＭＯＳトランジスター１６１は、電源配線１１と出力配線１３との間に設けられている。ＮＭＯＳトランジスター１６２は、出力配線１３とＧＮＤ配線１２との間に設けられている。内部回路１６は、出力端子１３１の電位が電源電位ＶＤＤより高くなっても電流が流れず、出力端子１３１の電位がＧＮＤ電位ＶＳＳより高くなっても電流が流れない、というトレラント機能を有している。なお、内部回路１６は、出力端子静電気保護回路２や電源端子静電気保護回路１５による保護対象の回路であればよく、その回路構成は図示したものに限定されない。

１．１．１．半導体装置の作動
次に、半導体装置１０の作動について説明する。ここでは、まず、従来の静電気保護回路が適用された半導体装置が有する課題について説明する。

図２は、従来の静電気保護回路が適用された半導体装置（従来例）の内部ブロック構成図に、静電サージが印加されたときの電荷の移動経路を追記した図である。図２では、電源端子１１１が接地され、出力端子１３１がマイナス電位になるような静電サージが印加された場合の、電荷の移動経路Ａ１を示している。

図２に示す従来の半導体装置９０は、第１実施形態に係る静電気保護回路が用いられていない。すなわち、図２に示す従来の半導体装置９０は、出力端子静電気保護回路９４の半導体構造が出力端子静電気保護回路２と異なる以外、図１に示す半導体装置１０と同様である。

図２に示す半導体装置９０では、一例として、電源電位ＶＤＤの範囲を＋５Ｖ～＋４０Ｖとし、ＧＮＤ電位ＶＳＳを０Ｖとし、出力端子１３１の電位Ｖｏの範囲を－１０Ｖ～＋５０Ｖとする。なお、出力端子１３１の電位Ｖｏの範囲は、例えば、出力信号のオーバーシュートやアンダーシュート、および、正の静電サージや負の静電サージで発生する信号波形の電位等を考慮して適宜設定される。

従来の出力端子静電気保護回路９４は、例えば、正の保持電圧Ｖｈｐが＋５５Ｖであり、負の保持電圧Ｖｈｍが－５５Ｖであるものとする。つまり、従来の静電気保護回路が適用された出力端子静電気保護回路９４では、２つのダイオードの構造が同じであるため、正の保持電圧と負の保持電圧とが等しくなっている。通常、出力端子静電気保護回路９４の正の保持電圧は、例えば、出力端子１３１の電位Ｖｏの範囲より高い値に設定される。そうすると、出力端子静電気保護回路９４の負の保持電圧は、正の保持電圧と同じになる。

さらに、電源端子静電気保護回路１５は、例えば、正の保持電圧Ｖｈｐが＋４５Ｖであり、負の保持電圧Ｖｈｍが－０．６Ｖであるものとする。なお、電源端子静電気保護回路１５の正の保持電圧は、例えば、電源電位ＶＤＤの範囲より高く、かつ、後述するＰＭＯＳトランジスター１６１のソース・ドレイン間破壊電圧およびＮＭＯＳトランジスター１６２のソース・ドレイン間破壊電圧の双方より低い値に設定される。

また、内部回路１６のＰＭＯＳトランジスター１６１のソース・ドレイン間破壊電圧Ｖｔ２を７０Ｖとし、ＮＭＯＳトランジスター１６２のソース・ドレイン間破壊電圧Ｖｔ２を７０Ｖとする。

このような仕様の半導体装置９０において、前述した静電サージが印加された場合、図２に示した電荷の移動経路Ａ１でサージ電流が流れる可能性がある。電荷の移動経路Ａ１は、電源端子静電気保護回路１５と出力端子静電気保護回路９４の双方を通過する経路である。ここで、電源端子静電気保護回路１５の正の保持電圧Ｖｈｐは、前述したように＋４５Ｖであり、出力端子静電気保護回路９４の負の保持電圧Ｖｈｍは、前述したように－５５Ｖである。したがって、この経路では、電源端子１１１と出力端子１３１との電位差が１００Ｖになって、はじめてサージ電流が流れることになる。つまり、電位差が１００Ｖにならないと、静電サージを放電することができない。

そうすると、この静電サージが印加されたとき、電源端子１１１と出力端子１３１との電位差が７０Ｖを超える可能性が生じ、内部回路１６のＰＭＯＳトランジスター１６１にも同じ電位差が印加される可能性が生じる。この電位差は、前述したＰＭＯＳトランジスター１６１のソース・ドレイン間破壊電圧Ｖｔ２を超えている。したがって、従来の半導体装置９０では、ＰＭＯＳトランジスター１６１を保護することができないという課題が生じる。

このような課題に鑑み、本実施形態に係る半導体装置１０は、出力端子静電気保護回路９４に代えて、本実施形態に係る静電気保護回路が適用された出力端子静電気保護回路２を備えている。以下、本実施形態に係る静電気保護回路が適用された半導体装置１０について説明する。

図３は、図１に示す内部ブロック構成図に、静電サージが印加されたときの電荷の移動経路を追記した図である。図３でも、電源端子１１１が接地され、出力端子１３１がマイナス電位になるような静電サージが印加された場合の、電荷の移動経路Ａ１を示している。

図３に示す半導体装置１０は、前述した出力端子静電気保護回路９４に代えて、以下の出力端子静電気保護回路２を備えている以外、前述した従来の半導体装置９０と同じ仕様を有している。

図３に示す出力端子静電気保護回路２では、正の保持電圧と負の保持電圧とが異なっている。具体的には、正の保持電圧Ｖｈｐを＋５５Ｖとする一方、負の保持電圧Ｖｈｍが－１５Ｖとする。なお、出力端子静電気保護回路２の正の保持電圧は、例えば、出力端子１３１の電位Ｖｏの範囲より高い値に設定される。また、出力端子静電気保護回路２の負の保持電圧は、例えば、出力端子１３１の電位Ｖｏの範囲より低い値に設定される。

このような仕様の半導体装置１０において、前述した静電サージが印加された場合、図２に示す電荷の移動経路Ａ１と同様、図３に示す電荷の移動経路Ａ１でサージ電流が流れる可能性がある。電荷の移動経路Ａ１は、電源端子静電気保護回路１５と出力端子静電気保護回路２の双方を通過する経路である。ここで、電源端子静電気保護回路１５の正の保持電圧Ｖｈｐは、前述したように＋４５Ｖであり、出力端子静電気保護回路２の負の保持電圧Ｖｈｍは、前述したように－１５Ｖである。したがって、この経路では、電源端子１１１と出力端子１３１との電位差が６０Ｖになったとき、サージ電流が流れることになる。

そうすると、この静電サージが印加されたとき、電源端子１１１と出力端子１３１との電位差が７０Ｖを超えることはないため、ＰＭＯＳトランジスター１６１を静電サージから保護することができる。

以上を踏まえ、本実施形態では、後述するように、出力端子静電気保護回路２の正の保持電圧と負の保持電圧とを異ならせている。これにより、図３に示すようなサージ電流が発生する静電サージが印加された場合でも、内部回路１６を保護することができる。以下、出力端子静電気保護回路２について詳述する。

１．１．２．出力端子静電気保護回路
図４は、図１に示す出力端子静電気保護回路２の断面構造を示す縦断面図である。

図４に示す出力端子静電気保護回路２は、Ｐ型半導体基板２０３Ｐと、Ｎ－－半導体領域２０４Ｎ（第１半導体領域）と、Ｐ－不純物領域２０５Ｐ（第１不純物領域）と、Ｐ－不純物領域２０６Ｐ（第２不純物領域）と、Ｎ－不純物領域２０７Ｎ（共通不純物領域）と、Ｎ＋コンタクト領域２０８Ｎと、Ｐ＋コンタクト領域２０９Ｐと、Ｐ＋コンタクト領域２１０Ｐと、を備えている。そして、Ｐ－不純物領域２０５ＰとＮ－－半導体領域２０４Ｎとで第１ダイオード２０１が構成されている。また、Ｐ－不純物領域２０６ＰとＮ－－半導体領域２０４Ｎとで第２ダイオード２０２が構成されている。以下、各部について詳述する。なお、以下の説明では、Ｐ型半導体基板２０３Ｐの厚さ方向、すなわち、図４の上下方向を「厚さ方向」といい、厚さ方向に直交する方向、例えば図４の左右方向を「面方向」という。本明細書における「厚さ方向」は、Ｐ型半導体基板２０３Ｐの主面に直交する軸に沿う一方側の方向とその反対方向の双方を含む。同様に、「面方向」は、Ｐ型半導体基板２０３Ｐの主面に平行な軸に沿う一方側の方向とその反対方向の双方を含む。

Ｐ型半導体基板２０３Ｐは、Ｐ型（第２伝導型）の極性を有する半導体基板である。後述する各領域は、例えば、この半導体基板に不純物を拡散させることによって形成された領域である。

Ｎ－－半導体領域２０４Ｎは、Ｐ型半導体基板２０３Ｐに隣接して配置され、Ｎ型（第１伝導型）の極性を有する領域である。

Ｐ－不純物領域２０５Ｐは、Ｎ－－半導体領域２０４Ｎと接続され、Ｐ型の極性を有する領域である。Ｐ－不純物領域２０６Ｐは、Ｎ－－半導体領域２０４ＮおよびＰ型半導体基板２０３Ｐと接続され、Ｐ型の極性を有する領域である。

Ｎ－不純物領域２０７Ｎは、Ｎ－－半導体領域２０４Ｎと接続され、Ｎ型の極性を有し、かつ、Ｎ－－半導体領域２０４ＮよりもＮ型のキャリアー濃度が高い領域である。Ｐ－不純物領域２０５ＰとＮ－不純物領域２０７Ｎとの間、および、Ｐ－不純物領域２０６ＰとＮ－不純物領域２０７Ｎとの間には、それぞれＮ－－半導体領域２０４Ｎが介在している。また、Ｐ－不純物領域２０５Ｐ、２０６Ｐは、Ｎ－不純物領域２０７Ｎを介して互いに反対側に位置している。

そして、Ｐ－不純物領域２０５Ｐが第１アノード、Ｎ－－半導体領域２０４ＮおよびＮ－不純物領域２０７Ｎが共通カソードとなって、前述した第１ダイオード２０１が構成される。また、Ｐ－不純物領域２０６Ｐが第２アノード、Ｎ－－半導体領域２０４ＮおよびＮ－不純物領域２０７Ｎが共通カソードとなって、前述した第２ダイオード２０２が構成される。また、Ｐ＋コンタクト領域２０９Ｐは、第１アノード端子となり、Ｐ＋コンタクト領域２１０Ｐは、第２アノード端子となり、Ｎ＋コンタクト領域２０８Ｎは、共通カソード端子となる。第１ダイオード２０１および第２ダイオード２０２は、Ｎ－不純物領域２０７Ｎを介して互いに逆方向で直列に接続されている。互いに逆方向とは、ダイオードの順方向が互いに反対であることをいう。

ここで、出力端子静電気保護回路２の保持電圧は、第１ダイオード２０１の耐圧と第２ダイオード２０２の耐圧とで決まる。図４に示す出力端子静電気保護回路１４では、第１ダイオード２０１の耐圧および第２ダイオード２０２の耐圧を、個別に設定することができる。このため、正の保持電圧および負の保持電圧を、個別に設定することができる。

具体的には、第１ダイオード２０１の耐圧は、図４に示す距離Ｌ１を長くすることによって上げることができる。距離Ｌ１は、Ｐ－不純物領域２０５ＰとＮ－不純物領域２０７Ｎとの離間距離である。距離Ｌ１は、不純物イオンの濃度分布を分析することによって計測することができる。また、別の計測方法としては、Ｐ－不純物領域２０５ＰおよびＮ－不純物領域２０７Ｎを形成する際の不純物注入用マスクの開口同士の距離に基づいて求めることができる。この場合、不純物注入用マスクの開口同士の距離だけでなく、不純物イオンの拡散距離も考慮して、距離Ｌ１を求めるようにしてもよい。

第２ダイオード２０２の耐圧は、図４に示す距離Ｌ２を長くすることによって上げることができる。距離Ｌ２は、Ｐ－不純物領域２０６ＰとＮ－不純物領域２０７Ｎとの離間距離である。距離Ｌ２も、距離Ｌ１と同様の方法で計測することができる。

図５は、図４に示す第１ダイオード２０１の距離Ｌ１と電流－電圧特性との関係を示す図である。図５に示すように、第１ダイオード２０１では、距離Ｌ１を１．０μｍ、２．０μｍ、３．０μｍと長くしていくと、それに伴って耐圧が高くなり、距離Ｌ１を短くすると、耐圧が低くなる。また、図示しないが、第２ダイオード２０２でも、同様に、距離Ｌ２を長くすると、それに伴って耐圧が高くなり、距離Ｌ２を短くすると、それに伴って耐圧が低くなる。したがって、距離Ｌ１、Ｌ２と耐圧との間には相関関係があるため、必要な耐圧と、この相関関係と、に基づいて、距離Ｌ１、Ｌ２を決めることができる。

図６は、図３に示す電荷の移動経路Ａ１を、図４に示す断面構造に追記した図である。図６に示す電荷の移動経路Ａ１は、前述したように、ノードＮ２が接地され、ノードＮ１がマイナス電位になるような静電サージが印加された場合の電荷の移動経路である。この場合、出力端子静電気保護回路２の負の保持電圧は、第１ダイオード２０１の逆方向電圧と、第２ダイオード２０２の順方向電圧と、の和で決まる。

図７は、図６とは逆方向に電荷が移動した場合を示す図である。図７に示す電荷の移動経路Ａ２は、ノードＮ２が接地され、ノードＮ１がプラス電位になるような静電サージが印加された場合の電荷の移動経路である。この場合、出力端子静電気保護回路２の正の保持電圧は、第１ダイオード２０１の順方向電圧と、第２ダイオード２０２の逆方向電圧と、の和で決まる。

ここで、前述した距離Ｌ１は、第１ダイオード２０１の耐圧、すなわち、第１ダイオード２０１の逆方向電圧に影響を及ぼす。同様に、距離Ｌ２も、第２ダイオード２０２の耐圧、すなわち、第２ダイオード２０２の逆方向電圧に影響を及ぼす。このため、距離Ｌ１と距離Ｌ２とを異ならせることによって、出力端子静電気保護回路２の正の保持電圧と負の保持電圧とを異ならせることができる。

以上のように、本実施形態に係る出力端子静電気保護回路２は、保護対象回路である内部回路１６と並列に接続され、第１ダイオード２０１と第２ダイオード２０２とが互いに逆方向に接続されてなる双方向ダイオードを備える静電気保護回路である。そして、この出力端子静電気保護回路２は、前述したように、Ｎ－－半導体領域２０４Ｎ（第１半導体領域）と、Ｐ－不純物領域２０５Ｐ（第１不純物領域）と、Ｐ－不純物領域２０６Ｐ（第２不純物領域）と、Ｎ－不純物領域２０７Ｎ（共通不純物領域）と、Ｐ＋コンタクト領域２０９Ｐ（第１アノード端子）と、Ｐ＋コンタクト領域２１０Ｐ（第２アノード端子）と、を備えている。また、Ｐ－不純物領域２０５ＰとＮ－－半導体領域２０４Ｎとで第１ダイオード２０１が構成され、Ｐ－不純物領域２０６ＰとＮ－－半導体領域２０４Ｎとで第２ダイオード２０２が構成されている。さらに、Ｐ－不純物領域２０５ＰとＮ－不純物領域２０７Ｎとの距離Ｌ１と、Ｐ－不純物領域２０６ＰとＮ－不純物領域２０７Ｎとの距離Ｌ２と、が異なっている。

このような構成によれば、正の保持電圧と負の保持電圧とが異なる出力端子静電気保護回路２を、容易に製造することができる。つまり、距離Ｌ１、Ｌ２を異ならせることは、Ｐ－不純物領域２０５Ｐ、Ｐ－不純物領域２０６Ｐ、およびＮ－不純物領域２０７Ｎの各形成位置を適宜選択することによって、比較的簡単に実現することができる。その結果、出力端子静電気保護回路２の製造コストの削減を図ることができる。なお、従来技術では、距離Ｌ１、Ｌ２に相当する距離を変更することができず、上記の効果が得られない。

また、例えば、負の保持電圧を正の保持電圧よりも小さくした場合、出力端子静電気保護回路２では、負の保持電圧に関係する部位のレイアウト面積を従来よりも小さくすることができる。その結果、正の保持電圧と負の保持電圧とが等しい場合に比べて、出力端子静電気保護回路２の小型化を図ることができる。

そして、本実施形態に係る半導体装置１０は、この出力端子静電気保護回路２を備えている。これにより、正の保持電圧と負の保持電圧とが異なるという特長を有する半導体装置１０の小型化を図ることができる。

さらに、本実施形態では、前述した第１伝導型がＮ型であり、第２伝導型がＰ型である。これにより、第１伝導型がＰ型であり、第２伝導型がＮ型である場合に比べて、特性に優れた出力端子静電気保護回路２を実現することができる。

また、図４に示す出力端子静電気保護回路２は、Ｐ型半導体基板２０３Ｐを備えている。Ｐ型半導体基板２０３Ｐは、Ｎ－－半導体領域２０４Ｎ（第１半導体領域）と接続され、Ｐ型（第２伝導型）の極性を有する半導体で構成された基板である。さらに、図４に示す出力端子静電気保護回路２では、Ｐ－不純物領域２０６Ｐ（第２不純物領域）とＰ型半導体基板２０３Ｐとが接続されている。

このような構成によれば、Ｐ－不純物領域２０６ＰをＰ型半導体基板２０３Ｐと同電位にすることができる。また、Ｎ－－半導体領域２０４Ｎのレイアウト面積を小さくしやすいので、出力端子静電気保護回路２の小型化を図りやすい。

なお、図１では、出力端子静電気保護回路２に対して本実施形態に係る静電気保護回路が適用されているが、適用先はこれに限定されず、例えば、電源配線１１と出力配線１３との間に設けられた静電気保護回路に適用されていてもよい。また、出力配線１３は、入力信号が入力される入力配線であってもよいし、信号が入出力される入出力配線であってもよい。

２．第２実施形態
次に、第２実施形態に係る静電気保護回路について説明する。

図８は、図６に示す静電サージが印加された場合の電流－電圧特性、および、図７に示す静電サージが印加された場合の電流－電圧特性を示す図である。図９は、第２実施形態に係る静電気保護回路が適用された出力端子静電気保護回路を示す回路図である。

以下、第２実施形態について説明するが、以下の説明では、第１実施形態との相違点を中心に説明し、同様の事項については説明を省略する。なお、図８および図９において、第１実施形態と同様の構成については、同一の符号を付している。

図８に示す電流－電圧特性は、ノードＮ２が接地され、ノードＮ１がプラス電位になるような、正極性の静電サージが印加された場合の特性Ｃ１と、ノードＮ２が接地され、ノードＮ１がマイナス電位になるような、負極性の静電サージが印加された場合の特性Ｃ２と、を含んでいる。図８に示す電位６０１は、半導体装置１０の動作最大電位であり、電位６０２は、半導体装置１０の動作最小電位である。また、図８に示す電圧６０３は、正極性の静電サージが印加された場合の、出力端子静電気保護回路２の正の保持電圧であり、電圧６０４は、負極性の静電サージが印加された場合の、出力端子静電気保護回路２の負の保持電圧である。

ここで、図７には、説明の便宜のため、Ｐ－不純物領域２０５Ｐ、Ｎ－－半導体領域２０４ＮおよびＮ－不純物領域２０７Ｎ、Ｐ－不純物領域２０６Ｐ、で構成される寄生ＰＮＰバイポーラートランジスター７０１を図示している。換言すれば、図７に示す双方向ダイオードは、Ｎ＋コンタクト領域２０８Ｎ（共通カソード端子）をベースとし、Ｐ＋コンタクト領域２０９Ｐ（第１アノード端子）をエミッターとし、Ｐ＋コンタクト領域２１０Ｐ（第２アノード端子）をコレクターとする寄生ＰＮＰバイポーラートランジスター７０１を含んでいる。

図４において、Ｎ＋コンタクト領域２０８Ｎは、電位が浮いている。このため、静電サージ等の異常電圧が印加されていないとき、つまり、通常動作時において、ノードＮ１のプラス電位とノードＮ２との間の電位差が、電圧６０３を一瞬でも超えた場合、図７に示す寄生ＰＮＰバイポーラートランジスター７０１は容易にオン状態になってしまう。そうすると、例えば動作最大電位である電位６０１が高い場合等には、寄生ＰＮＰバイポーラートランジスター７０１の保持電圧６０７が、図８に示すように、電位６０１を下回ることがある。そのタイミングで、さらに、正極性の静電サージが印加された場合、寄生ＰＮＰバイポーラートランジスター７０１がオン状態になっているため、動作最大電位である電位６０１よりも低い電位である保持電位６１７において放電が生じる。その結果、内部回路１６では、本来のＡＣ特性（動的特性）とは異なる特性となり、誤作動のリスクが生じる。また、通常動作時において、ノードＮ１のマイナス電位とノードＮ２との間の電位差が、電圧６０４を一瞬でも超えた場合にも、上記と同様のリスクが生じる。

そこで、本実施形態に係る静電気保護回路が適用された、図９に示す出力端子静電気保護回路２Ａについて、一部を図４を参照しつつ説明する。出力端子静電気保護回路２Ａは、図４に示す、Ｐ＋コンタクト領域２０９Ｐ（第１アノード端子）、Ｐ＋コンタクト領域２１０Ｐ（第２アノード端子）、および、Ｎ＋コンタクト領域２０８Ｎ（共通カソード端子）を備えている。また、出力端子静電気保護回路２Ａは、図４に示す、Ｎ＋コンタクト領域２０８Ｎ、Ｐ＋コンタクト領域２０９ＰおよびＰ＋コンタクト領域２１０Ｐと接続される、図９に示す第１スイッチ回路ＳＷ１および第２スイッチ回路ＳＷ２を備えている。つまり、出力端子静電気保護回路２Ａでは、これらの第１スイッチ回路ＳＷ１および第２スイッチ回路ＳＷ２が追加されている。そして、出力端子１３１の電位Ｖｏ（第１電位）がＧＮＤ電位ＶＳＳ（第２電位）より大きいとき、第１スイッチ回路ＳＷ１は、Ｐ＋コンタクト領域２０９Ｐ（図９のAnode1）とＮ＋コンタクト領域２０８Ｎ（図９のCathode）とを接続し、第２スイッチ回路ＳＷ２は、Ｐ＋コンタクト領域２１０Ｐ（図９のAnode2）とＮ＋コンタクト領域２０８Ｎ（図９のCathode）とを切断するように動作する。また、出力端子１３１の電位Ｖｏ（第１電位）がＧＮＤ電位ＶＳＳ（第２電位）より小さいとき、第１スイッチ回路ＳＷ１は、Ｐ＋コンタクト領域２０９Ｐ（図９のAnode1）とＮ＋コンタクト領域２０８Ｎ（図９のCathode）とを切断し、第２スイッチ回路ＳＷ２は、Ｐ＋コンタクト領域２１０Ｐ（図９のAnode2）とＮ＋コンタクト領域２０８Ｎ（図９のCathode）とを接続するように動作する。

このような出力端子静電気保護回路２Ａによれば、例えば、出力端子１３１の電位ＶｏがＧＮＤ電位ＶＳＳより大きいとき、第１スイッチ回路ＳＷ１がオン状態となり、第２スイッチ回路ＳＷ２がオフ状態となる。このため、Ｎ＋コンタクト領域２０８Ｎは、ノードＮ１と同電位となり、Ｐ＋コンタクト領域２０９Ｐと同電位となる。また、出力端子１３１の電位ＶｏがＧＮＤ電位ＶＳＳより小さいとき、第１スイッチ回路ＳＷ１がオフ状態となり、第２スイッチ回路ＳＷ２がオン状態となる。このため、Ｎ＋コンタクト領域２０８Ｎは、ノードＮ２と同電位となり、Ｐ＋コンタクト領域２１０Ｐと同電位となる。

この結果、出力端子静電気保護回路２Ａでは、出力端子１３１の電位ＶｏがＧＮＤ電位ＶＳＳより大きいとき、Ｐ＋コンタクト領域２０９ＰとＮ＋コンタクト領域２０８Ｎとの電位差が特に小さくなる。このため、通常動作時において、ノードＮ１のプラス電位とノードＮ２との間の電位差が、電圧６０３を一瞬でも超えた場合であっても、その時間が短時間であれば、寄生ＰＮＰバイポーラートランジスター７０１がオン状態になりにくい。その結果、通常動作時に、動作最大電位である電位６０１よりも低い電圧で放電が生じる可能性が低くなり、内部回路１６における誤作動のリスクを低減することができる。なお、ノードＮ１のプラス電位とノードＮ２との間の電位差が電圧６０３を超える時間が短時間である例としては、出力信号のオーバーシュートや外部から印加される正極性の静電サージ等が挙げられる。

また、出力端子静電気保護回路２Ａでは、出力端子１３１の電位ＶｏがＧＮＤ電位ＶＳＳより小さいとき、Ｐ＋コンタクト領域２１０ＰとＮ＋コンタクト領域２０８Ｎとの電位差が特に小さくなる。このため、通常動作時において、ノードＮ２のマイナス電位とノードＮ１との間の電位差が、電圧６０４を一瞬でも超えた場合であっても、その時間が短時間であれば、内部回路１６における誤作動のリスクを低減することができる。

つまり、動作最小電位である電位６０２が低い場合等には、寄生ＰＮＰバイポーラートランジスターの保持電圧６０８が、図８に示すように、電位６０２を上回ることがある。そのタイミングで、さらに、負極性の静電サージが印加された場合、寄生ＰＮＰバイポーラートランジスターがオン状態になっているため、動作最小電位である電位６０２よりも高い電位である保持電位６１８において放電が生じる。その結果、内部回路１６では、本来のＡＣ特性（動的特性）とは異なる特性となり、誤作動のリスクが生じる。しかしながら、出力端子静電気保護回路２Ａでは、このリスクを低減することができる。なお、ノードＮ２のマイナス電位とノードＮ１との間の電位差が電圧６０４を超える時間が短時間である例としては、出力信号のアンダーシュートや外部から印加される負極性の静電サージ等が挙げられる。

本実施形態では、第１スイッチ回路ＳＷ１がＰＭＯＳトランジスター８０１（第１電界効果型トランジスター）であり、第２スイッチ回路ＳＷ２がＰＭＯＳトランジスター８０２（第２電界効果型トランジスター）である。ＰＭＯＳトランジスター８０１のゲートは、ノードＮ２と接続され、ドレインは、ノードＮ１と接続され、ソースは、共通カソード端子であるＮ＋コンタクト領域２０８Ｎ（図９のCathode）と接続されている。ＰＭＯＳトランジスター８０２のゲートは、ノードＮ１と接続され、ドレインは、ノードＮ２と接続され、ソースは、共通カソード端子であるＮ＋コンタクト領域２０８Ｎ（図９のCathode）と接続されている。

ＰＭＯＳトランジスター８０１、８０２では、ゲート・ソース間電圧が大きいほど、オン抵抗が小さくなる。このため、前述したような場合において、第１スイッチ回路ＳＷ１および第２スイッチ回路ＳＷ２のオン抵抗を小さくすることができ、内部回路１６における誤作動のリスクをより確実に低減することができる。
以上のような第２実施形態においても、第１実施形態と同様の効果が得られる。

３．第３実施形態
次に、第３実施形態に係る静電気保護回路について説明する。

図１０は、図９に示す静電気保護回路において、ノードＮ１の電位がノードＮ２の電位より高いときの等価回路を示す図である。図１１は、第３実施形態に係る静電気保護回路が適用された出力端子静電気保護回路を示す回路図である。図１２は、図１１に示す回路図に、静電サージが印加されたときの電荷の移動経路を追記した図である。

以下、第３実施形態について説明するが、以下の説明では、第２実施形態との相違点を中心に説明し、同様の事項については説明を省略する。なお、図１０ないし図１２において、第２実施形態と同様の構成については、同一の符号を付している。また、図１０ないし図１２では、説明の便宜のため、第１ダイオード２０１と第２ダイオード２０２との接続点をノードＮ３とする。

ノードＮ１の電位がノードＮ２の電位より高いとき、ＰＭＯＳトランジスター８０１はオン状態になるため、等価的には、図１０に示すように、ＰＭＯＳトランジスター８０１のオン抵抗がＭＯＳ抵抗９０１として存在する。そうすると、第２実施形態は、次のような課題を有している。

まず、ＰＭＯＳトランジスター８０１には、第２ダイオード２０２の耐圧と同じゲート耐圧が必要となる。このため、例えば、ノードＮ１の電位がノードＮ２の電位より高いとき、ＰＭＯＳトランジスター８０１のゲート・ソース間電圧およびゲート・ドレイン間電圧は、ノードＮ１とノードＮ２の電位差と等しくなる。よって、ＰＭＯＳトランジスター８０１のゲート絶縁膜の膜厚は、この電位差に耐え得る程度の十分な厚さである必要がある。また、ゲート絶縁膜の膜厚を厚くすることは、出力端子静電気保護回路２の製造コストの上昇を招く。

そこで、本実施形態に係る静電気保護回路が適用された、図１１に示す出力端子静電気保護回路２Ｂについて説明する。出力端子静電気保護回路２Ｂでは、第１スイッチ回路ＳＷ１がＰＮＰバイポーラートランジスター１００１（第１バイポーラートランジスター）であり、第２スイッチ回路ＳＷ２がＰＮＰバイポーラートランジスター１００２（第２バイポーラートランジスター）であること以外、出力端子静電気保護回路２Ａと同様である。

ＰＮＰバイポーラートランジスター１００１では、コレクター（Collector）がＮ＋コンタクト領域２０８Ｎ（共通カソード端子）と接続され、エミッター（Emitter）がＰ＋コンタクト領域２０９Ｐ（第１アノード端子）と接続されている。ＰＮＰバイポーラートランジスター１００２では、コレクター（Collector）がＮ＋コンタクト領域２０８Ｎ（共通カソード端子）と接続され、エミッター（Emitter）がＰ＋コンタクト領域２１０Ｐ（第２アノード端子）と接続されている。そして、ＰＮＰバイポーラートランジスター１００１のベース（Base）およびＰＮＰバイポーラートランジスター１００２のベース（Base）が、互いに接続されている。

このような構成によれば、ＰＮＰバイポーラートランジスター１００１のベース・エミッター間の耐圧を第１ダイオード２０１の耐圧と等しくすることが、比較的容易に行える。また、ＰＮＰバイポーラートランジスター１００２のベース・エミッター間の耐圧を第２ダイオード２０２の耐圧と等しくすることが、構造上、容易に行える。

次に、出力端子静電気保護回路２Ｂの作動について説明する。
まず、ノードＮ１の電位がノードＮ２の電位より高い場合であって、かつ、ノードＮ１とノードＮ２の電位差が第２ダイオード２０２の耐圧を上回ったときの出力端子静電気保護回路２Ｂの作動について説明する。この場合、第２ダイオード２０２がブレークダウンするため、双方向ダイオードには図１２に示す電流１１０１が流れる。また、第２ダイオード２０２がブレークダウンすると、ＰＮＰバイポーラートランジスター１００２のベース・エミッター間もブレークダウンするため、図１２に示す電流１１０２が流れる。

電流１１０２が流れると、ＰＮＰバイポーラートランジスター１００１のエミッターからベースへ電流が流れ、ＰＮＰバイポーラートランジスター１００１がオン状態になる。そうすると、ＰＮＰバイポーラートランジスター１００１のエミッター・コレクター間および第２ダイオード２０２には、図１２に示す電流１１０３が流れる。その結果、ＰＮＰバイポーラートランジスター１００１のコレクターは、エミッターと同電位になる。

電流１１０２が流れると、ＰＮＰバイポーラートランジスター１００２のベースからエミッターへ電流が流れ、ＰＮＰバイポーラートランジスター１００２がオフ状態になる。そうすると、ＰＮＰバイポーラートランジスター１００２のエミッター・コレクター間は、電気的に切断される。

以上の作動の結果、ノードＮ３（Ｎ＋コンタクト領域２０８Ｎ）は、Ｐ＋コンタクト領域２０９Ｐと同電位になり、図１１に示す出力端子静電気保護回路２Ｂは、図９に示す出力端子静電気保護回路２Ａと同様に作動することになる。したがって、本実施形態では、製造コストを著しく上昇させることなく、第２実施形態と同様の効果を得ることができる。

なお、上記の説明は、ＰＮＰバイポーラートランジスター１００１のベース・エミッター間の耐圧が、第１ダイオード２０１の耐圧と等しく、ＰＮＰバイポーラートランジスター１００２のベース・エミッター間の耐圧が、第２ダイオード２０２の耐圧と等しい例についての説明であった。

一方、ＰＮＰバイポーラートランジスター１００１のベース・エミッター間の耐圧、および、ＰＮＰバイポーラートランジスター１００２のベース・エミッター間の耐圧を、それぞれ以下のように変更すれば、内部回路１６における誤作動のリスクをより確実に低減することができる。

まず、ＰＮＰバイポーラートランジスター１００１のベース・エミッター間の耐圧を、第１ダイオード２０１の耐圧より低くする。また、ＰＮＰバイポーラートランジスター１００２のベース・エミッター間の耐圧を、第２ダイオード２０２の耐圧より低くする。

このように耐圧を設定することにより、例えば、ノードＮ１の電位がノードＮ２の電位より高い場合であって、かつ、ノードＮ１とノードＮ２の電位差が第２ダイオード２０２の耐圧を上回ったとき、第２ダイオード２０２がブレークダウンする電圧に達する前に、ＰＮＰバイポーラートランジスター１００２のベース・エミッター間がブレークダウンする。これにより、第２実施形態と同様の効果がより確実に得られ、内部回路１６における誤作動のリスクをより確実に低減することができる。

また、例えば、ノードＮ１の電位がノードＮ２の電位より低い場合であって、かつ、ノードＮ１とノードＮ２の電位差が第１ダイオード２０１の耐圧を上回ったときも、上記と同様の効果を得ることができる。

４．第４実施形態
次に、第４実施形態に係る静電気保護回路について説明する。

図１３は、第４実施形態に係る静電気保護回路が適用された出力端子静電気保護回路の断面構造を示す縦断面図である。

以下、第４実施形態について説明するが、以下の説明では、第１実施形態との相違点を中心に説明し、同様の事項については説明を省略する。なお、図１３において、第１実施形態と同様の構成については、同一の符号を付している。

第４実施形態は、Ｐ－不純物領域２０６Ｐの構成が異なること以外、第１実施形態と同様である。

前述した図４に示すＰ－不純物領域２０６Ｐは、Ｐ型半導体基板２０３Ｐと接続されているのに対し、図１３に示すＰ－不純物領域２０６Ｐは、Ｎ－－半導体領域２０４Ｎを介してＰ型半導体基板２０３Ｐと接続されている。つまり、図１３に示す出力端子静電気保護回路２Ｃは、Ｎ－－半導体領域２０４Ｎ（第１半導体領域）と接続され、Ｐ型（第２伝導型）の極性を有する半導体で構成された基板を備えており、Ｎ－－半導体領域２０４Ｎは、Ｐ－不純物領域２０６Ｐ（第２不純物領域）とＰ型半導体基板２０３Ｐとの間に介在している。

このような構成によれば、Ｐ－不純物領域２０６ＰとＰ型半導体基板２０３Ｐとの間にＮ－－半導体領域２０４Ｎが介在しているため、図４に示す構成とは異なり、Ｐ－不純物領域２０６ＰがＰ型半導体基板２０３Ｐと同電位になるという制約がなくなる。このため、図１３に示す出力端子静電気保護回路２Ｃは、図４に示す出力端子静電気保護回路２とは異なる使用方法で使用され得るものとなる。具体的には、図４に示す出力端子静電気保護回路２は、電源配線１１と出力配線１３との間に設けることはできないが、そこに、図１３に示す出力端子静電気保護回路２Ｃを設けることは可能である。

また、図１３に示す出力端子静電気保護回路２Ｃは、さらに、Ｐ－不純物領域２１１ＰおよびＰ＋コンタクト領域２１２Ｐを備えている。Ｐ－不純物領域２１１Ｐは、Ｐ型半導体基板２０３Ｐと接続されている。Ｐ＋コンタクト領域２１２Ｐは、Ｐ－不純物領域２１１Ｐと接続されている。
以上のような第４実施形態においても、第１実施形態と同様の効果が得られる。

５．第５実施形態
次に、第５実施形態に係る静電気保護回路について説明する。

図１４は、図１３に示す出力端子静電気保護回路の断面構造をより広い範囲において示す縦断面図である。図１５は、第５実施形態に係る静電気保護回路が適用された出力端子静電気保護回路の断面構造を示す縦断面図である。

以下、第５実施形態について説明するが、以下の説明では、第２実施形態との相違点を中心に説明し、同様の事項については説明を省略する。なお、図１４および図１５において、第２実施形態と同様の構成については、同一の符号を付している。

図１４に示す出力端子静電気保護回路２Ｃでは、双方向ダイオード（第１ダイオード２０１および第２ダイオード２０２）と隣り合う位置にＰＭＯＳトランジスター８０１が設けられている。なお、図１４では、ＰＭＯＳトランジスター８０２の図示を省略している。双方向ダイオードとＰＭＯＳトランジスター８０１との間には、前述したＰ－不純物領域２１１Ｐが設けられ、ＰＭＯＳトランジスター８０１の近傍には、Ｐ－不純物領域２１３ＰおよびＰ＋コンタクト領域２１４Ｐが設けられている。Ｐ－不純物領域２１３Ｐは、Ｐ型半導体基板２０３Ｐと接続されている。Ｐ＋コンタクト領域２１４Ｐは、Ｐ－不純物領域２１３Ｐと接続されている。

より具体的には、図１４に示す出力端子静電気保護回路２Ｃは、Ｎ－－半導体領域２２０Ｎと、Ｐ－不純物領域２２１Ｐと、Ｐ－不純物領域２２２Ｐと、Ｎ－不純物領域２２３Ｎと、Ｎ＋コンタクト領域２２４Ｎと、Ｐ＋コンタクト領域２２５Ｐと、Ｐ＋コンタクト領域２２６Ｐと、ゲート電極２２７と、を備えている。これらの各部により、ＰＭＯＳトランジスター８０１が構成されている。

Ｎ－－半導体領域２２０Ｎは、Ｐ型半導体基板２０３Ｐに隣接して配置され、Ｎ型の極性を有する領域である。

Ｐ－不純物領域２２１Ｐは、Ｎ－－半導体領域２２０Ｎと接続され、Ｐ型の極性を有する領域である。Ｐ－不純物領域２２２Ｐは、Ｎ－－半導体領域２２０Ｎと接続され、Ｐ型の極性を有する領域である。Ｐ－不純物領域２２１ＰとＰ－不純物領域２２２Ｐとの間には、Ｎ－－半導体領域２２０Ｎが介在している。Ｎ－不純物領域２２３Ｎは、Ｐ－不純物領域２２２Ｐと接続されている。

ゲート電極２２７は、Ｐ－不純物領域２２１ＰおよびＰ－不純物領域２２２Ｐとそれぞれ接続されている。

このような出力端子静電気保護回路２Ｃでは、双方向ダイオードを構成するＮ＋コンタクト領域２０８Ｎと、ＰＭＯＳトランジスター８０１を構成するＮ＋コンタクト領域２２４Ｎと、が配線１３０２を介して電気的に接続されている。

以上のような出力端子静電気保護回路２Ｃでは、双方向ダイオードを構成するＮ－－半導体領域２０４Ｎと、ＰＭＯＳトランジスター８０１を構成するＮ－－半導体領域２２０Ｎとが、Ｐ－不純物領域２１１Ｐを介して互いに分離されている。このとき、ＰＭＯＳトランジスター８０１とＰ－不純物領域２２１Ｐとの間の耐圧を、出力端子静電気保護回路２Ｃの正の保持電圧より高くするためには、Ｐ－不純物領域２１１ＰとＰ－不純物領域２２１Ｐとの距離Ａを長くする必要がある。そうすると、出力端子静電気保護回路２Ｃの小型化が困難になるという課題がある。

そこで、本実施形態に係る静電気保護回路が適用された、図１５に示す出力端子静電気保護回路２Ｄについて説明する。出力端子静電気保護回路２Ｄは、図１４に示す、双方向ダイオードを構成するＮ－－半導体領域２０４Ｎと、図１４に示す、ＰＭＯＳトランジスター８０１を構成するＮ－－半導体領域２２０Ｎと、が一体になったＮ－－半導体領域２３０Ｎを備えている。

換言すれば、Ｎ－－半導体領域２３０Ｎ（第１半導体領域）は、双方向ダイオードを構成するＮ－－半導体領域２０４Ｎを延長し、第１スイッチ回路ＳＷ１を構成するＰＭＯＳトランジスター８０１とＰ型半導体基板２０３Ｐとの間に介在させてなるものである。

このような構成によれば、図１４に設けられた、Ｎ－－半導体領域２０４ＮとＮ－－半導体領域２２０Ｎとを分離するＰ－不純物領域２１１Ｐを省略することができる。また、図１４に設けられた、Ｎ＋コンタクト領域２０８ＮとＮ＋コンタクト領域２２４Ｎとを電気的に接続する配線１３０２も省略することができる。これにより、距離Ａに相当するスペースが不要になるとともに、配線１３０２に必要なスペースも不要になる。その結果、出力端子静電気保護回路２Ｄは、出力端子静電気保護回路２Ｃに比べて小型化を図ることができる。
以上のような第５実施形態においても、第２実施形態と同様の効果が得られる。

６．第６実施形態
次に、第６実施形態に係る静電気保護回路について説明する。

図１６は、図１１の出力端子静電気保護回路に、第６実施形態に係る静電気保護回路を適用したときの断面構造を示す縦断面図である。

以下、第６実施形態について説明するが、以下の説明では、第３、第４実施形態との相違点を中心に説明し、同様の事項については説明を省略する。なお、図１６において、第３、第４実施形態と同様の構成については、同一の符号を付している。また、図１６では、説明の便宜のため、第１ダイオード２０１と第２ダイオード２０２との接続点をノードＮ３とする。

出力端子静電気保護回路２Ｅでは、双方向ダイオード（第１ダイオード２０１および第２ダイオード２０２）と隣り合う位置にＰＮＰバイポーラートランジスター１００１、１００２が設けられている。

より具体的には、図１６に示す出力端子静電気保護回路２Ｅは、Ｎ－－半導体領域２４０Ｎと、Ｐ－不純物領域２４１Ｐと、Ｎ－不純物領域２４２Ｎと、Ｐ－不純物領域２４３Ｐと、Ｎ－不純物領域２４４Ｎと、Ｐ－不純物領域２４５Ｐと、を備えている。そして、Ｎ－－半導体領域２４０Ｎと、Ｐ－不純物領域２４１Ｐと、Ｎ－不純物領域２４２Ｎと、Ｐ－不純物領域２４３Ｐと、により、ＰＮＰバイポーラートランジスター１００１が構成されている。また、Ｎ－－半導体領域２４０Ｎと、Ｐ－不純物領域２４３Ｐと、Ｎ－不純物領域２４４Ｎと、Ｐ－不純物領域２４５Ｐと、により、ＰＮＰバイポーラートランジスター１００２が構成されている。

Ｎ－－半導体領域２４０Ｎは、Ｐ型半導体基板２０３Ｐに隣接して配置され、Ｎ型の極性を有する領域である。

Ｐ－不純物領域２４１Ｐ、２４３Ｐ、２４５Ｐは、それぞれ、Ｎ－－半導体領域２４０Ｎと接続され、Ｐ型の極性を有する領域である。Ｎ－不純物領域２４２Ｎ、２４４Ｎは、それぞれ、Ｎ－－半導体領域２４０Ｎと接続され、Ｎ型の極性を有する領域である。

また、ＰＮＰバイポーラートランジスター１００１は、Ｐ－不純物領域２４１Ｐと接続されたＰ＋コンタクト領域２４６Ｐと、Ｎ－不純物領域２４２Ｎと接続されたＮ＋コンタクト領域２４７Ｎと、Ｐ－不純物領域２４３Ｐと接続されたＰ＋コンタクト領域２４８Ｐと、を備えている。同様に、ＰＮＰバイポーラートランジスター１００２は、Ｐ－不純物領域２４３Ｐと接続されたＰ＋コンタクト領域２４８Ｐと、Ｎ－不純物領域２４４Ｎと接続されたＮ＋コンタクト領域２４９Ｎと、Ｐ－不純物領域２４５Ｐと接続されたＰ＋コンタクト領域２５０Ｐと、を備えている。

そして、Ｐ＋コンタクト領域２４６ＰがＰＮＰバイポーラートランジスター１００１のエミッター（Emitter）となり、Ｎ＋コンタクト領域２４７ＮがＰＮＰバイポーラートランジスター１００１のベース（Base）となり、Ｐ＋コンタクト領域２４８ＰがＰＮＰバイポーラートランジスター１００１のコレクター（Collector）となる。同様に、Ｐ＋コンタクト領域２４８ＰがＰＮＰバイポーラートランジスター１００２のコレクター（Collector）となり、Ｎ＋コンタクト領域２４９ＮがＰＮＰバイポーラートランジスター１００２のベース（Base）となり、Ｐ＋コンタクト領域２５０ＰがＰＮＰバイポーラートランジスター１００２のエミッター（Emitter）となる。

したがって、出力端子静電気保護回路２Ｅでは、Ｐ＋コンタクト領域２４８Ｐが、ＰＮＰバイポーラートランジスター１００１とＰＮＰバイポーラートランジスター１００２の間で共通のコレクターとなっている。このため、Ｐ＋コンタクト領域２４８Ｐと接続されたＰ－不純物領域２４３Ｐについても、ＰＮＰバイポーラートランジスター１００１とＰＮＰバイポーラートランジスター１００２の間で共通化することができる。その結果、出力端子静電気保護回路２Ｅが占めるレイアウト面積を小さくすることができ、出力端子静電気保護回路２Ｅの小型化を図ることができる。

また、前述した第３実施形態では、ＰＮＰバイポーラートランジスター１００１のベース・エミッター間の耐圧を、第１ダイオード２０１の耐圧と等しくしたり、第１ダイオード２０１の耐圧より低くしたりすることが求められる。同様に、ＰＮＰバイポーラートランジスター１００２のベース・エミッター間の耐圧を、第２ダイオード２０２の耐圧と等しくしたり、第２ダイオード２０２の耐圧より低くしたりすることが求められる。

そこで、出力端子静電気保護回路２Ｅでは、Ｐ－不純物領域２４１ＰとＮ－不純物領域２４２Ｎとの間にＮ－－半導体領域２４０Ｎを介在させている。そして、Ｐ－不純物領域２４１ＰとＮ－不純物領域２４２Ｎとの距離Ｌ３を調整することによって、ＰＮＰバイポーラートランジスター１００１のベース・エミッター間の耐圧が調整されるようになっている。したがって、例えば、ＰＮＰバイポーラートランジスター１００１のベース・エミッター間の耐圧を、第１ダイオード２０１の耐圧と等しくするためには、距離Ｌ３と、前述した距離Ｌ１と、を等しくすればよく、ＰＮＰバイポーラートランジスター１００１のベース・エミッター間の耐圧を、第１ダイオード２０１の耐圧より低くするためには、距離Ｌ３を、距離Ｌ１より短くすればよい。

同様に、出力端子静電気保護回路２Ｅでは、Ｐ－不純物領域２４５ＰとＮ－不純物領域２４４Ｎとの間にＮ－－半導体領域２４０Ｎを介在させている。そして、Ｐ－不純物領域２４５ＰとＮ－不純物領域２４４Ｎとの距離Ｌ４を調整することによって、ＰＮＰバイポーラートランジスター１００２のベース・エミッター間の耐圧が調整されるようになっている。したがって、例えば、ＰＮＰバイポーラートランジスター１００２のベース・エミッター間の耐圧を、第２ダイオード２０２の耐圧と等しくするためには、距離Ｌ４と、前述した距離Ｌ２と、を等しくすればよく、ＰＮＰバイポーラートランジスター１００２のベース・エミッター間の耐圧を、第２ダイオード２０２の耐圧より低くするためには、距離Ｌ４を、距離Ｌ２より短くすればよい。

以上のように、出力端子静電気保護回路２Ｅは、Ｎ－－半導体領域２４０Ｎ（第２半導体領域）と、Ｐ－不純物領域２４１Ｐ（第３不純物領域）と、Ｎ－不純物領域２４２Ｎ（第４不純物領域）と、Ｐ－不純物領域２４３Ｐ（第７不純物領域）と、Ｎ－不純物領域２４４Ｎ（第６不純物領域）と、Ｐ－不純物領域２４５Ｐ（第５不純物領域）と、を備えている。Ｎ－－半導体領域２４０Ｎ（第２半導体領域）は、Ｎ型（第１伝導型）の極性を有する領域である。Ｐ－不純物領域２４１Ｐ（第３不純物領域）は、Ｎ－－半導体領域２４０ＮおよびＰＮＰバイポーラートランジスター１００１（第１バイポーラートランジスター）のエミッターに接続され、Ｐ型（第２伝導型）の極性を有する不純物領域である。Ｎ－不純物領域２４２Ｎ（第４不純物領域）は、Ｎ－－半導体領域２４０ＮおよびＰＮＰバイポーラートランジスター１００１のベースに接続され、Ｎ型の極性を有する不純物領域である。Ｐ－不純物領域２４５Ｐ（第５不純物領域）は、Ｎ－－半導体領域２４０ＮおよびＰＮＰバイポーラートランジスター１００２（第２バイポーラートランジスター）のエミッターに接続され、Ｐ型の極性を有する不純物領域である。Ｎ－不純物領域２４４Ｎ（第６不純物領域）は、Ｎ－－半導体領域２４０ＮおよびＰＮＰバイポーラートランジスター１００２のベースに接続され、Ｎ型の極性を有する不純物領域である。Ｐ－不純物領域２４３Ｐ（第７不純物領域）は、Ｎ－－半導体領域２４０Ｎ、ＰＮＰバイポーラートランジスター１００１のコレクターおよびＰＮＰバイポーラートランジスター１００２のコレクターに接続され、Ｐ型の極性を有する不純物領域である。

このような構成によれば、Ｐ－不純物領域２４３Ｐを、ＰＮＰバイポーラートランジスター１００１、１００２で共通化することができる。これにより、出力端子静電気保護回路２Ｅが占めるレイアウト面積を小さくすることができ、出力端子静電気保護回路２Ｅの小型化を図ることができる。

７．電子機器
次に、実施形態に係る電子機器について説明する。

図１７は、実施形態に係る電子機器の構成例を示すブロック図である。
図１７に示すように、この電子機器１００は、ＣＰＵ２２０（中央演算処理装置）と、操作部２３０と、ＲＯＭ２４０（リードオンリー・メモリー）と、ＲＡＭ２５０（ランダムアクセス・メモリー）と、通信部２６０と、表示部２７０と、音声出力部２８０と、を備えている。

ここで、ＣＰＵ２２０、ＲＯＭ２４０、ＲＡＭ２５０、通信部２６０、表示部２７０および音声出力部２８０のうちの少なくとも一部は、図示しないが、前記実施形態に係る半導体装置１０に内蔵されている。つまり、電子機器１００は、各機能を実現する機能部と、前述した静電気保護回路と、を内蔵する半導体装置１０を備えている。これにより、半導体装置１０では、内蔵されたＣＰＵ２２０等を、静電サージや異常信号等から保護することができる。そして、信頼性が高く、かつ低コストの電子機器１００を実現することができる。

なお、図１７に示す構成要素の一部は、省略または変更されていてもよく、図１７に示す構成要素に他の構成要素が付加されていてもよい。

ＣＰＵ２２０は、ＲＯＭ２４０等に記憶されているプログラムにしたがって、外部から供給されるデータ等を用いて各種の信号処理や制御処理を行う。例えば、ＣＰＵ２２０は、操作部２３０から供給される操作信号に応じて各種の信号処理を行ったり、外部との間でデータ通信を行うために通信部２６０を制御したり、表示部２７０に各種の画像を表示させるための画像信号を生成したり、音声出力部２８０に各種の音声を出力させるための音声信号を生成したりする。

操作部２３０は、例えば、操作キーやボタンスイッチ等を含む入力装置であり、ユーザーによる操作に応じた操作信号をＣＰＵ２２０に出力する。ＲＯＭ２４０は、ＣＰＵ２２０が各種の信号処理や制御処理を行うためのプログラムやデータ等を記憶する。ＲＡＭ２５０は、ＣＰＵ２２０の作業領域として用いられ、ＲＯＭ２４０から読み出されたプログラムやデータ、操作部２３０を用いて入力されたデータ、または、ＣＰＵ２２０がプログラムにしたがって実行した演算結果等を一時的に記憶する。

通信部２６０は、例えば、アナログ回路およびデジタル回路で構成され、ＣＰＵ２２０と外部装置との間のデータ通信を行う。表示部２７０は、例えば、ＬＣＤ（液晶表示装置）等を含み、ＣＰＵ２２０から供給される画像信号に基づいて各種の画像を表示する。

音声出力部２８０は、例えば、スピーカー等を含み、ＣＰＵ２２０から供給される音声信号に基づいて音声を出力する。

このような電子機器１００としては、例えば、腕時計や置時計等の時計、タイマー、携帯電話機等の移動端末、デジタルスチルカメラ、デジタルムービー、テレビ、テレビ電話、防犯用テレビモニター、ヘッドマウント・ディスプレイ、パーソナルコンピューター、プリンター、ネットワーク機器、複合機、車載装置、電卓、電子辞書、電子ゲーム機器、ロボット、測定機器、医療機器等が挙げられる。

８．移動体
次に、実施形態に係る移動体について説明する。

図１８は、実施形態に係る移動体を適用した自動車を示す斜視図である。
図１８に示す自動車１５０（移動体）は、前記実施形態に係る半導体装置１０を備えている。具体的には、半導体装置１０は、例えば、カーナビゲーションシステム、アンチロックブレーキシステム（ＡＢＳ）、エンジンコントロールユニット、ハイブリッド自動車や電気自動車の電池制御ユニット、車体姿勢制御システム、自動運転システムのような電子制御ユニット（ＥＣＵ：electronic control unit）、駆動用モーター、ジェネレーター、エアコンユニット等の各種自動車部品に内蔵される。そして、信頼性が高く、かつ低コスト化が可能な自動車１５０を実現することができる。

なお、本実施形態に係る移動体は、図１８に示す自動車の他、例えば、二輪車、自転車、航空機、ヘリコプター、ドローン、船舶、潜水艦、鉄道、ロケット、宇宙船等にも適用することができる。

以上、本発明の静電気保護回路、半導体装置、電子機器および移動体を図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではない。例えば、本発明の静電気保護回路、半導体装置、電子機器および移動体は、前記実施形態の各部の構成を、同様の機能を有する任意の構成に置換したものであってもよく、前記実施形態に任意の構成物が付加されたものであってもよい。また、前記実施形態では、Ｐ型半導体基板を用いているが、Ｎ型半導体基板を用いるようにしてもよい。

２…出力端子静電気保護回路、２Ａ…出力端子静電気保護回路、２Ｂ…出力端子静電気保護回路、２Ｃ…出力端子静電気保護回路、２Ｄ…出力端子静電気保護回路、２Ｅ…出力端子静電気保護回路、１０…半導体装置、１１…電源配線、１２…ＧＮＤ配線、１３…出力配線、１４…出力端子静電気保護回路、１５…電源端子静電気保護回路、１６…内部回路、９０…半導体装置、９４…出力端子静電気保護回路、１００…電子機器、１１１…電源端子、１２１…ＧＮＤ端子、１３１…出力端子、１５０…自動車、１６１…ＰＭＯＳトランジスター、１６２…ＮＭＯＳトランジスター、２０１…第１ダイオード、２０２…第２ダイオード、２０３Ｐ…Ｐ型半導体基板、２０４Ｎ…半導体領域、２０５Ｐ…不純物領域、２０６Ｐ…不純物領域、２０７Ｎ…不純物領域、２０８Ｎ…コンタクト領域、２０９Ｐ…コンタクト領域、２１０Ｐ…コンタクト領域、２１１Ｐ…不純物領域、２１２Ｐ…コンタクト領域、２１３Ｐ…不純物領域、２１４Ｐ…コンタクト領域、２２０…ＣＰＵ、２２０Ｎ…半導体領域、２２１Ｐ…不純物領域、２２２Ｐ…不純物領域、２２３Ｎ…不純物領域、２２４Ｎ…コンタクト領域、２２５Ｐ…コンタクト領域、２２６Ｐ…コンタクト領域、２２７…ゲート電極、２３０…操作部、２３０Ｎ…半導体領域、２４０…ＲＯＭ、２４０Ｎ…半導体領域、２４１Ｐ…不純物領域、２４２Ｎ…不純物領域、２４３Ｐ…不純物領域、２４４Ｎ…不純物領域、２４５Ｐ…不純物領域、２４６Ｐ…コンタクト領域、２４７Ｎ…コンタクト領域、２４８Ｐ…コンタクト領域、２４９Ｎ…コンタクト領域、２５０…ＲＡＭ、２５０Ｐ…コンタクト領域、２６０…通信部、２７０…表示部、２８０…音声出力部、６０１…電位、６０２…電位、６０３…電圧、６０４…電圧、６０７…保持電圧、６０８…保持電圧、６１７…保持電位、６１８…保持電位、７０１…寄生ＰＮＰバイポーラートランジスター、８０１…ＰＭＯＳトランジスター、８０２…ＰＭＯＳトランジスター、９０１…ＭＯＳ抵抗、１００１…ＰＮＰバイポーラートランジスター、１００２…ＰＮＰバイポーラートランジスター、１１０１…電流、１１０２…電流、１１０３…電流、１３０２…配線、Ａ…距離、Ａ１…電荷の移動経路、Ａ２…電荷の移動経路、Ｃ１…特性、Ｃ２…特性、Ｌ１…距離、Ｌ２…距離、Ｌ３…距離、Ｌ４…距離、Ｎ１…ノード、Ｎ２…ノード、Ｎ３…ノード、ＳＷ１…第１スイッチ回路、ＳＷ２…第２スイッチ回路、ＶＤＤ…電源電位、ＶＳＳ…ＧＮＤ電位

Claims (12)

1. 保護対象回路と並列に接続される静電気保護回路であって、
   第１伝導型の極性を有する第１半導体領域と、
   前記第１半導体領域と接続され、前記第１半導体領域よりも前記第１伝導型のキャリアー濃度が高い共通不純物領域と、
   前記第１半導体領域と接続され、第２伝導型の極性を有する第１不純物領域と、
   前記第１半導体領域と接続され、前記第２伝導型の極性を有し、前記第１不純物領域と離間する第２不純物領域と、
   を備え、
   前記第１不純物領域と前記第１半導体領域とで構成される第１ダイオードと、前記第２不純物領域と前記第１半導体領域とで構成される第２ダイオードとが、前記共通不純物領域を介して互いに逆方向に接続されており、
   前記第１不純物領域と前記共通不純物領域との距離と、前記第２不純物領域と前記共通不純物領域との距離と、が異なることを特徴とする静電気保護回路。
2. 前記第１伝導型は、Ｎ型であり、前記第２伝導型は、Ｐ型である請求項１に記載の静電気保護回路。
3. 前記第１半導体領域と接続され、前記第２伝導型の極性を有する半導体基板を備え、
   前記第２不純物領域と前記半導体基板とが接続されている請求項１または２に記載の静電気保護回路。
4. 前記共通不純物領域と接続される共通カソード端子と、
   前記第１不純物領域と接続され、第１電位が供給される第１アノード端子と、
   前記第２不純物領域と接続され、第２電位が供給される第２アノード端子と、
   前記共通カソード端子、前記第１アノード端子、および、前記第２アノード端子と接続される第１スイッチ回路および第２スイッチ回路と、
   を備え、
   前記第１電位が前記第２電位より大きいとき、前記第１スイッチ回路は、前記第１アノード端子と前記共通カソード端子とを接続し、前記第２スイッチ回路は、前記第２アノード端子と前記共通カソード端子とを切断するように動作し、
   前記第１電位が前記第２電位より小さいとき、前記第１スイッチ回路は、前記第１アノード端子と前記共通カソード端子とを切断し、前記第２スイッチ回路は、前記第２アノード端子と前記共通カソード端子とを接続するように動作する請求項１ないし３のいずれか１項に記載の静電気保護回路。
5. 前記第１半導体領域と接続され、前記第２伝導型の極性を有する半導体基板を備え、
   前記第１半導体領域は、前記第２不純物領域と前記半導体基板との間に介在している請求項４に記載の静電気保護回路。
6. 前記第１半導体領域は、前記第１スイッチ回路と前記半導体基板との間に介在している請求項５に記載の静電気保護回路。
7. 前記第１スイッチ回路は、ソースが前記共通カソード端子と接続され、ドレインが前記第１アノード端子と接続され、ゲートが前記第２アノード端子と接続されている第１電界効果型トランジスターを含み、
   前記第２スイッチ回路は、ソースが前記共通カソード端子と接続され、ドレインが前記第２アノード端子と接続され、ゲートが前記第１アノード端子と接続されている第２電界効果型トランジスターを含む請求項４ないし６のいずれか１項に記載の静電気保護回路。
8. 前記第１スイッチ回路は、コレクターが前記共通カソード端子と接続され、エミッターが前記第１アノード端子と接続されている第１バイポーラートランジスターを含み、
   前記第２スイッチ回路は、コレクターが前記共通カソード端子と接続され、エミッターが前記第２アノード端子と接続されている第２バイポーラートランジスターを含み、
   前記第１バイポーラートランジスターのベースおよび前記第２バイポーラートランジスターのベースが互いに接続されている請求項４ないし６のいずれか１項に記載の静電気保護回路。
9. 前記第１伝導型の極性を有する第２半導体領域と、
   前記第２半導体領域および前記第１バイポーラートランジスターのエミッターと接続され、前記第２伝導型の極性を有する第３不純物領域と、
   前記第２半導体領域および前記第１バイポーラートランジスターのベースと接続され、前記第１伝導型の極性を有する第４不純物領域と、
   前記第２半導体領域および前記第２バイポーラートランジスターのエミッターと接続され、前記第２伝導型の極性を有する第５不純物領域と、
   前記第２半導体領域および前記第２バイポーラートランジスターのベースと接続され、前記第１伝導型の極性を有する第６不純物領域と、
   前記第２半導体領域、前記第１バイポーラートランジスターのコレクターおよび前記第２バイポーラートランジスターのコレクターと接続され、前記第２伝導型の極性を有する第７不純物領域と、
   を備える請求項８に記載の静電気保護回路。
10. 請求項１ないし９のいずれか１項に記載の静電気保護回路を備えることを特徴とする半導体装置。
11. 請求項１０に記載の半導体装置を備えることを特徴とする電子機器。
12. 請求項１０に記載の半導体装置を備えることを特徴とする移動体。

Images