JP4863430B2 - サージ保護用半導体装置 - Google Patents
サージ保護用半導体装置 Download PDFInfo
- Publication number
- JP4863430B2 JP4863430B2 JP2005021406A JP2005021406A JP4863430B2 JP 4863430 B2 JP4863430 B2 JP 4863430B2 JP 2005021406 A JP2005021406 A JP 2005021406A JP 2005021406 A JP2005021406 A JP 2005021406A JP 4863430 B2 JP4863430 B2 JP 4863430B2
- Authority
- JP
- Japan
- Prior art keywords
- type semiconductor
- semiconductor layer
- concentration
- low
- breakdown voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
本発明は、サージ保護用半導体装置に関する。
サージ保護用半導体装置として、定電圧ダイオードのブレークダウン電圧に達するサージが加わった際に定電圧ダイオードがサージ電流をグランド方向へ流す事によってサージを抑制させることが広く知られている。
従来のサージ保護用半導体装置として、サージが加わった際に機器が破壊されることのない高いサージ抑制力(クランプ電圧が低い)と、機器の特性に影響を及ぼさない低端子間容量の構造としているものがあった（例えば、特許文献１参照）。
図２は前記特許文献１に記載された従来のサージ保護用半導体装置を示すものである。図２において１１０は高濃度Ｎ型半導体基板、１１１は低濃度Ｎ型半導体層、１１２はＰ型半導体層、１１３は高濃度Ｎ型半導体層、１１４はカソード電極、１１５はアノード電極、１１６は絶縁皮膜、Ｊ１１は低濃度Ｎ型半導体層１１１とＰ型半導体層１１２との界面、Ｊ１２は高濃度Ｎ型半導体層１１３とＰ型半導体層１１２との界面である。
高濃度Ｎ型半導体基板１１０の上層に低濃度Ｎ型半導体層１１１を有し、低濃度Ｎ型半導体層１１１表面から層内へＰ型半導体層１１２の領域が選択的に形成されている。Ｐ型半導体層１１２の表面から層内へ高濃度Ｎ型半導体層１１３の領域が選択的に形成され、低濃度Ｎ型半導体層１１１の表面領域とＰ型半導体層１１２の表面領域と高濃度Ｎ型半導体層１１３の表面領域とから成る半導体基板の第一主面上に、高濃度Ｎ型半導体層１１３の表面領域中央部に窓明けされた絶縁皮膜１１６が形成され、絶縁露出した高濃度Ｎ型半導体層１１３の表面から絶縁皮膜１１６の表面の一部を覆うようにカソード電極１１４が形成され、高濃度Ｎ型半導体基板１１０の表面から成る半導体基板の第二主面上にアノード電極１１５が形成されていた。
特開２００３−１１０１１９号公報
しかしながら、前記従来の構成では、その寄生容量とサージ抑制力はＰ型半導体層１１２と低濃度Ｎ型半導体層１１１とで形成される半導体接合部（Ｊ１１）と、高濃度Ｎ型半導体層１１３とＰ型半導体層１１２とで形成される半導体接合部（Ｊ１２）の降伏電圧に依存する。寄生容量を低減させるためには、低濃度Ｎ型半導体層１１１の比抵抗を高くすることが有効であるが、低濃度Ｎ型半導体層１１１の比抵抗を高くすると半導体接合部Ｊ１１,Ｊ１２の降伏電圧が大きくなる。しかし、半導体接合部Ｊ１１,Ｊ１２の降伏電圧を大きくするとサージの抑制電圧（クランプ電圧）が上昇するため、サージ抑制力が低下する。上述の機構により、寄生容量とサージ抑制力はトレードオフとなり、両者の要求を満たすサージ保護用半導体装置は出来なかった。
本発明は前記従来の課題を解決するもので、低端子間容量でサージの抑制電圧(クランプ電圧)を低くした高いサージ抑制力を有するサージ保護用半導体装置を提供することを目的とする。
前記従来の課題を解決するために、本発明のサージ保護用半導体装置は、第１導電型半導体基板の上層に形成され、ＰＮ接合部の底部の降伏電圧が側面部の降伏電圧より高くなる濃度と厚みを有する低濃度第１導電型半導体層と、前記低濃度第１導電型半導体層表面から内部にかけて一定間隔でストライプの列状に複数個形成され、前記低濃度第１導電型半導体層とＰＮ接合された第２導電型領域とで等価回路的に直列配線されるダイオードと、前記低濃度第１導電型半導体層の表面に前記低濃度第１導電型半導体層の一部と、前記第２導電型半導体領域の列の端部と他端部とを露出した状態に形成される絶縁皮膜と、前記第２導電型半導体領域の前記列の端部にアノード電極を、前記他端部にカソード電極を有することを特徴とする。
前記低容量サージ保護用半導体装置は低濃度第１導電型半導体層と、複数個の第２導電型半導体層によって、半導体接合部をそれぞれ形成し、半導体接合部の側面部の降伏電圧がパンチスルー型で決定されるように、複数個の第２導電型半導体層で挟まれている低濃度第１導電型半導体層の幅を決める。また、半導体接合部それぞれの底部の降伏電圧はアバランシェ型で決定され、且つパンチスルー型で決定されている側面部の降伏電圧よりも高くなるように、低濃度第１導電型半導体層の濃度と層の厚みを決める。
かかる構成では、隣り合う第２導電型半導体層に挟まれた低濃度第１導電型半導体層の幅を狭くし、空乏層の伸びを制限し、サージ保護用半導体装置の降伏電圧をパンチスルー型で決定することで、降伏電圧を増大させることなく、低濃度第１導電型半導体層の比抵抗を高くして、容量を低減できる。また、アノード電極とカソード電極の間で低濃度第１導電型半導体層と第２導電型半導体層との界面が複数存在し、等価回路的に複数個のダイオードが直列的に配線された形となるため、その寄生容量をＣとすると、端子間容量Ｃtは（１）式で表現されるように
となり、端子間容量を低減することができる。これによって降伏電圧を大きくせずに寄生容量を低減できる。
上述のように本発明のサージ保護用半導体装置では、装置の降伏電圧を大きくせずに端子間容量を低減できるため、低端子間容量でサージの抑制電圧(クランプ電圧)を低くしたサージ抑制力の高いサージ保護用半導体装置を提供できる。
以下本発明の実施の形態について説明する。
図１（ａ）は本発明の実施の形態におけるサージ保護用半導体装置の正面図であり、図１（ｂ）は図１（ａ）のＡ−Ｂ線に沿った断面図である。図１（ａ）、（ｂ）において、第１導電型半導体基板であるＮ型半導体基板１の上層に、エピタキシャル成長により低濃度第１導電型半導体層である低濃度Ｎ型半導体層２が形成されている。そして、低濃度Ｎ型半導体層２表面から内部にかけて、ＰＮ接合を形成する第２導電型領域としてＰ型半導体層３、４、５がＮ型半導体基板１に接触しないように、各々一定間隔に正面視ストライプ状に形成されている。ここで低濃度Ｎ型半導体層２と第１のＰ型半導体層３との界面をＪ１とし、低濃度Ｎ型半導体層２と第２のＰ型半導体層４との界面をＪ２とし、低濃度Ｎ型半導体層２と第３のＰ型半導体層５との界面をＪ３とする。
また低濃度Ｎ型半導体層２の表面には低濃度Ｎ型半導体層２の一部と、Ｐ型半導体層３、５を露出した状態となるように熱酸化膜による絶縁皮膜６が形成され、Ｐ型半導体層３にはアルミからなるアノード電極７が形成され、Ｐ型半導体層５にはアルミからなるカソード電極８が形成されている。
かかる構成によれば、半導体装置は低濃度Ｎ型半導体層２と、複数個のＰ型半導体層３、４、５によって、ＰＮ接合部をそれぞれ形成し、ＰＮ接合部の側面部の降伏電圧がパンチスルー型で決定されるように、複数個のＰ型半導体層３、４、５で挟まれている低濃度Ｎ型半導体層２の幅を決める。また、ＰＮ接合部それぞれの底部の降伏電圧はアバランシェ型で決定され、且つパンチスルー型で決定されている側面部の降伏電圧よりも高くなるように、低濃度Ｎ型半導体層２の濃度と層の厚みを決める。かかる構成では、隣り合うＰ型半導体層３、４、５に挟まれた低濃度Ｎ型半導体層２の幅を狭くし、空乏層の伸びを制限し、半導体装置の降伏電圧をパンチスルー型で決定することで、降伏電圧を増大させることなく、低濃度Ｎ型半導体層２の比抵抗を高くして、寄生容量を低減できる。
例えばこのとき、Ｎ型半導体基板１の不純物濃度を１０20[ｃｍ-3]、低濃度Ｎ型半導体層２の不純物濃度を１０14[ｃｍ-3]、厚みを２０[μｍ]、Ｐ型半導体層３、４、５の不純物濃度を１０20[ｃｍ-3]、厚みを５[μｍ]、隣り合うＰ型半導体層に挟まれた低濃度Ｎ型半導体層２の幅を１[μｍ]とすると、低濃度Ｎ型半導体層２と第１のＰ型半導体層３との界面Ｊ１の底部の降伏電圧は２００[Ｖ]程度であるが、側面部の降伏電圧は７[Ｖ]程度に出来る。これによれば、低濃度Ｎ型半導体層２と第１のＰ型半導体層３との界面Ｊ１のもつ寄生容量ＣはＣ＝２×１０-4[ｐＦ／μｍ2]となる。これは低濃度Ｎ型半導体層２と第２のＰ型半導体層４との界面Ｊ２、低濃度Ｎ型半導体層２と第３のＰ型半導体層５との界面Ｊ３についても同様である。
従来構造で降伏電圧を７Ｖ、サージ耐量を１０ｋＶとした場合、必要なＰＮ接合面積ＳはＳ＝２０００[μｍ2]となり、その寄生容量は６[ｐＦ]となるが、かかる構成では同じ面積でＰ型半導体層３の寄生容量Ｃ3を計算すると、以下の（２）式で表すように
となり、また直列に接続することで更なる寄生容量の低減が図れる。実施例の場合、ＰＮ接合が直列に４個接続されているため、端子間容量Ｃtは（３）式で表すように
となり、これによって降伏電圧を大きくせずに寄生容量を低減できるものである。上記の実施形態では形成する第２導電型半導体層の数を３個としたが、第２導電型半導体層の数は３個以上であってもよい。なお、本実施の形態による半導体装置は従来から用いられている製造方法により製造できるため、製造方法の説明は省略する。
低端子間容量でサージの抑制電圧(クランプ電圧)を低くした高いサージ抑制力の改善に有用であり、特にサージ保護用半導体装置に適用できる。
１ 第１導電型半導体基板
２ 低濃度第１導電型半導体層
３、４、５ Ｐ型半導体層
６、１１６ 絶縁皮膜
７ アノード電極
８ カソード電極
１１４ カソード電極
１１５ アノード電極
１１０ 高濃度Ｎ型半導体基板
１１１ 低濃度Ｎ型半導体層
１１２ Ｐ型半導体層
１１３ 高濃度Ｎ型半導体層
Ｊ１ 低濃度Ｎ型半導体層２とＰ型半導体層３との界面
Ｊ２ 低濃度Ｎ型半導体層２とＰ型半導体層４との界面
Ｊ３ 低濃度Ｎ型半導体層２とＰ型半導体層５との界面
Ｊ１１ Ｐ型半導体層１１２と低濃度Ｎ型半導体層１１１との界面
Ｊ１２ 高濃度Ｎ型半導体層１１３とＰ型半導体層１１２との界面
２ 低濃度第１導電型半導体層
３、４、５ Ｐ型半導体層
６、１１６ 絶縁皮膜
７ アノード電極
８ カソード電極
１１４ カソード電極
１１５ アノード電極
１１０ 高濃度Ｎ型半導体基板
１１１ 低濃度Ｎ型半導体層
１１２ Ｐ型半導体層
１１３ 高濃度Ｎ型半導体層
Ｊ１ 低濃度Ｎ型半導体層２とＰ型半導体層３との界面
Ｊ２ 低濃度Ｎ型半導体層２とＰ型半導体層４との界面
Ｊ３ 低濃度Ｎ型半導体層２とＰ型半導体層５との界面
Ｊ１１ Ｐ型半導体層１１２と低濃度Ｎ型半導体層１１１との界面
Ｊ１２ 高濃度Ｎ型半導体層１１３とＰ型半導体層１１２との界面
Claims (1)
- 第１導電型半導体基板の上層に形成され、ＰＮ接合部の底部の降伏電圧が側面部の降伏電圧より高くなる濃度と厚みを有する低濃度第１導電型半導体層と、
前記低濃度第１導電型半導体層表面から内部にかけて一定間隔でストライプの列状に複数個形成され、前記低濃度第１導電型半導体層とＰＮ接合された第２導電型領域とで等価回路的に直列配線されるダイオードと、
前記低濃度第１導電型半導体層の表面に前記低濃度第１導電型半導体層の一部と、前記第２導電型半導体領域の列の端部と他端部とを露出した状態に形成される絶縁皮膜と、
前記第２導電型半導体領域の前記列の端部にアノード電極を、前記他端部にカソード電極を有することを特徴とするサージ保護用半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005021406A JP4863430B2 (ja) | 2005-01-28 | 2005-01-28 | サージ保護用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005021406A JP4863430B2 (ja) | 2005-01-28 | 2005-01-28 | サージ保護用半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006210690A JP2006210690A (ja) | 2006-08-10 |
| JP4863430B2 true JP4863430B2 (ja) | 2012-01-25 |
Family
ID=36967180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005021406A Expired - Fee Related JP4863430B2 (ja) | 2005-01-28 | 2005-01-28 | サージ保護用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4863430B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN203242609U (zh) * | 2010-06-02 | 2013-10-16 | 株式会社村田制作所 | Esd保护装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57128960A (en) * | 1981-02-04 | 1982-08-10 | Nippon Denso Co Ltd | Semiconductor device |
| JPS6136979A (ja) * | 1984-07-30 | 1986-02-21 | Nec Corp | 定電圧ダイオ−ド |
| JPS61147570A (ja) * | 1984-12-20 | 1986-07-05 | Sanyo Electric Co Ltd | ショットキバリア半導体装置 |
| JPH0715010A (ja) * | 1993-06-15 | 1995-01-17 | Nissan Motor Co Ltd | 半導体装置の保護回路 |
| JP4746734B2 (ja) * | 2000-06-14 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2003060045A (ja) * | 2001-06-07 | 2003-02-28 | Sony Corp | 保護ダイオードを備えた半導体装置およびその製造方法 |
-
2005
- 2005-01-28 JP JP2005021406A patent/JP4863430B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006210690A (ja) | 2006-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7863682B2 (en) | SIC semiconductor having junction barrier Schottky diode | |
| KR101840967B1 (ko) | 반도체 장치 | |
| KR102372117B1 (ko) | 접합 장벽 쇼트키 정류기 | |
| US6639278B2 (en) | Semiconductor device | |
| US10297593B2 (en) | Semiconductor device | |
| US20130248882A1 (en) | Semiconductor device | |
| US9570630B2 (en) | Schottky diode structure | |
| KR102502093B1 (ko) | 버퍼 영역을 갖는 반도체 디바이스 | |
| KR101444081B1 (ko) | 종형 트렌치 ｉｇｂｔ 및 그 제조방법 | |
| JP6653461B2 (ja) | 半導体装置 | |
| CN107579121B (zh) | 肖特基势垒二极管及其制造方法 | |
| JP2010232335A (ja) | 絶縁ゲートバイポーラトランジスタ | |
| US20230268448A1 (en) | Fast-Turn-On Floating Island Device and Method for Manufacturing Thereof | |
| JP4631268B2 (ja) | 半導体装置 | |
| KR100898655B1 (ko) | 서지 보호용 반도체 장치 | |
| CN111697057B (zh) | 半导体结构及其制造方法 | |
| JP2015170654A (ja) | 半導体装置 | |
| JP4863430B2 (ja) | サージ保護用半導体装置 | |
| US11699722B2 (en) | Stacked, high-blocking InGaAs semiconductor power diode | |
| JP5460504B2 (ja) | 半導体装置 | |
| JP7257912B2 (ja) | 半導体装置 | |
| US11342435B2 (en) | Wide-gap semiconductor device | |
| JP4383250B2 (ja) | ショットキバリアダイオード及びその製造方法 | |
| JP2014165317A (ja) | 半導体装置 | |
| US20220393058A1 (en) | Optoelectronic Semiconductor Component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080122 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110701 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110826 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110901 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111102 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111107 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |