KR102372117B1 - 접합 장벽 쇼트키 정류기 - Google Patents

접합 장벽 쇼트키 정류기 Download PDF

Info

Publication number
KR102372117B1
KR102372117B1 KR1020150183158A KR20150183158A KR102372117B1 KR 102372117 B1 KR102372117 B1 KR 102372117B1 KR 1020150183158 A KR1020150183158 A KR 1020150183158A KR 20150183158 A KR20150183158 A KR 20150183158A KR 102372117 B1 KR102372117 B1 KR 102372117B1
Authority
KR
South Korea
Prior art keywords
drift layer
section
emitter
layer section
doping concentration
Prior art date
Application number
KR1020150183158A
Other languages
English (en)
Other versions
KR20160078268A (ko
Inventor
프리드헬름 바우어
안드레이 미하일라
Original Assignee
히타치 에너지 스위처랜드 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히타치 에너지 스위처랜드 아게 filed Critical 히타치 에너지 스위처랜드 아게
Publication of KR20160078268A publication Critical patent/KR20160078268A/ko
Application granted granted Critical
Publication of KR102372117B1 publication Critical patent/KR102372117B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명의 접합 장벽 쇼트키 정류기에서, 드리프트층 (22A, 22B) 은 제 1 드리프트층 섹션 (22A) 과 제 2 드리프트층 섹션 (22B) 을 포함하고, 제 1 드리프트층 섹션 (22A) 의 피크 순 도핑 농도는 제 2 드리프트층 섹션 (22B) 의 최소 순 도핑 농도보다 적어도 2배 더 낮다. 각각의 에미터 영역 (3) 의 경우, 제 1 드리프트층 섹션 (22A) 은, 개별 에미터 영역 (3) 과 컨택하여 제 1 드리프트층 섹션 (22A) 과 개별 에미터 영역 (3) 사이에 pn 접합을 형성하는 층 섹션을 포함하고, 제 1 드리프트층 섹션 (22A) 과 개별 에미터 영역 (3) 사이의 계면에 직교하는 방향으로 이 층 섹션의 두께는 적어도 0.1 ㎛ 이다. 본 발명의 JBS 정류기는, 정전기력을 낮추고 그렇지 않은 경우 순방향 바이어스 조건하에서 에미터 영역을 향한 전자의 수송을 저해시키는 것으로 인해, 보다 낮은 순방향 바이어스에서 단극성으로부터 양극성 전도 모드로의 천이를 갖는다. 동시에, 2개 섹션의 드리프트층은 공통 JBS 정류기에서 보여지는 스냅 백 현상을 최소화할 수 있다.

Description

접합 장벽 쇼트키 정류기{JUNCTION BARRIER SCHOTTKY RECTIFIER}
본 발명은 청구항 1의 전제부에 따른 접합 장벽 쇼트기 (junction barrier Schottky; JBS) 정류기에 관한 것이다.
US 2006/022292 A1에는, 적어도 얇은 저농도 도핑의 N형 상부 에피택셜 층, 및 최상부 에피택셜 층이 배치되어 있는 N형 에피택셜 층을 포함하는 2 이상의 에피택셜 층들 및 기판을 갖는 접합 장벽 쇼트기 (JBS) 다이오드가 알려져 있다. 복수의 에피택셜 층들은 다이오드의 차단 전압을 지원하고, 복수의 에피택셜 층 각각은 차단 전압의 상당 부분을 지원한다. 적어도 상부 2개의 에피택셜 층들의 두께 및 도펀트 농도의 최적화는 감소된 커패시턴스 및 스위칭 손실을 초래하는 한편, 순방향 전압에 대한 효과 및 온 저항을 낮게 유지한다.
US 2009/160008 A1에는, n형 반도체 기판과 반도체 기판의 상면에 형성된 상부 전극을 포함하는 반도체 디바이스 및 그 반도체 디바이스의 제조 방법이 알려져 있다. p형 반도체 영역이, 반도체 기판의 상면에 노출되도록, 기판 면에 평행한 적어도 하나의 방향으로 반도체 기판에 반복적으로 형성된다. 상부 전극은 금속 전극 부분; 및 밴드 갭이 반도체 기판보다 더 좁은 반도체 재료로 제조된 반도체 전극 부분을 포함한다. 반도체 전극 부분은, 반도체 기판의 상면에 노출된 각각의 p형 반도체 영역 상에 제공된다. 금속 전극 부분은 반도체 기판의 상면에 노출된 n형 반도체 영역과 쇼트키 컨택하며, 반도체 전극 부분과 오믹 컨택한다.
JP H07 2265521 A에는, 2개 섹션의 에미터 영역들을 갖는 접합 장벽 쇼트기 (JBS) 다이오드가 알려져 있다. 에미터 영역의 2개의 섹션은 상이한 도핑 농도를 갖는다.
접합 장벽 쇼트기 (JBS) 정류기는, 쇼트기 및 핀 다이오드 구조를 하나의 디바이스에 조합하여, 양 구조의 이점을 이용하는, 하이브리드 전력 디바이스이다. 그것은 낮은 온 상태 저항 및 높은 차단 능력을 갖는다. 탄화 규소 (SiC) 기반의 JBS 정류기는 높은 차단 전압을 위해 규소 (Si) 기반의 핀 다이오드를 대체할 후보이다. SiC 재료 특성은 규소에 비해 더 높은 전압 등급과 더 높은 동작 온도를 갖는 디바이스를 허용한다.
공통의 SiC 기반의 JBS 정류기는 도 1에 도시되어 있다. 그것은, 고농도로 도핑된 n형 탄화 규소로 제조되는 기판층 (1) 을 포함한다. 디바이스의 드리프트층 (2) 인 저농도 도핑된 n형 탄화 규소층은 기판층 (1) 상에 형성된다. JBS 정류기의 제 1 기판층 (1) 과 반대되는 제 1 주면 (4) 의 드리프트 층의 표면에 인접하여, 복수의 p형 에미터 영역들 (3) 이 형성되어 있다. 디바이스의 애노드 측인 JBS 정류기의 제 1 주면 (4) 은, 제 1 금속 컨택층 (5) 이 n형 드리프트층 (2) 에 컨택하는 곳에서 쇼트키 배리어를 형성하고 제 1 금속 컨택층 (5) 이 p형 에미터 영역 (3) 에 컨택하는 곳에서 p형 에미터 영역 (3) 과 오믹 컨택을 형성하는, 제 1 금속 컨택층 (5) 으로 커버된다. 통상적으로, 드리프트층 (2) 은 기판층 (1) 으로서 사용되는 고농도 도핑된 n형 SiC 기판 웨이퍼 상에서 애피택셜 성장된다.
애노드와 캐소드 사이의 전압의 전기 극성에 의존하여, 쇼트키 컨택이 전류를 차단하거나 또는 다수 캐리어 (n-도핑된 반도체 재료 내의 전자) 의 통과를 허용한다. 이들 두 모드는 정상 작동 조건하에서의 JBS 정류기의 차단 및 온 상태 동작에 대응한다.
JBS 정류기의 차단 능력은 주로 n-도핑 드리프트 층의 두께 및 도핑 농도에 의해 주어진다. 그러나, 쇼트키 컨택의 특성의 결과로서, 높은 차단 전압에서 상승 전기장 레벨에서 저하하는 경상력 (image force) 은 전자 장벽의 축소를 야기한다. p-도핑 영역이 없는 순수한 쇼트키 장벽 다이오드는 높은 역방향 바이어스에서 누설 전류의 레벨을 증가시키는 경향이 있을 것이다. 비교적 많은 수의 캐리어는 임팩트 이온화 동안에 강화된 쌍 생성을 수반할 것이다. 그 결과, 순수한 쇼트키 장벽 다이오드는 상대적으로 높은 누설 전류와 낮은 항복 전압을 나타낸다. JBS 정류기에서, p형 에미터 영역은 이 상황을 개선하는 것을 돕는다. 역방향 바이어스 하에서, 공핍층은 핀 다이오드에서와 동일한 방식으로 p형 에미터 영역 (3) 과 n형 드리프트 층 (2) 사이의 pn 접합을 가로질러 전개된다. p-도핑된 에미터 영역 (3) 주위의 개개의 공핍 영역은 쇼트키 컨택 아래의 2개의 인접하는 에미터 영역들 (3) 사이에서 결국 서로 연결되고 근거리에 있을 수도 있다. 이러한 방식으로, 쇼트키 컨택은 높은 전기장 피크로부터 효과적으로 보호된다. 따라서 p-도핑된 에미터 영역 (3) 과 쇼트키 컨택의 조합은 누설 전류를 감소시킬 것이고 순수한 쇼트키 장벽 다이오드에 비해 훨씬 더 높은 항복 전압에 도달하는 것을 허용할 것이다.
비극성 전력 디바이스들의 큰 온 상태 전압을 고려할 ‹š, 이들이 서지 전류 조건을 적절히 핸들링할 수 있다는 것이 JBS 정류기에 있어서 또한 가장 중요한 요건이다. 이러한 실패 모드 동작에서, JBS 정류기에서의 순방향 전류 밀도는 1000 A/cm2 내지 2000 A/cm2 까지 증가할 수 있다 (이것은 정상 동작에서 온 상태 전류 밀도의 약 10 내지 20 배이다). 과도한 전력 손실 발생으로 인해, 이 레벨은 쇼트키 다이오드 부분 단독에 의해서는 실패없이 핸들링될 수 없다. 이 시점에서, JBS 정류기에서의 핀 다이오드 섹션은 순방향 바이어스가 약 3 V 내지 4 V 초과하는 경우 전도하기 시작한다. 양극성 방식은 전자와 정공으로 이루어진 캐리어 플라즈마의 생성을 수반한다. JBS 정류기에서의 핀 다이오드 부분은 디바이스의 열 제한을 초과하지 않고도 서지 현재 상황을 안전하게 핸들링하는 것을 돕는다. 이 목표의 달성은 JBS 애노드 표면에 p-도핑된 에미터 영역 (3) 에 대한 추가적이고, 상이한 요건을 부과한다. 항복 전압을 증가시키기 위해 쇼트키 컨택에서 표면 필드를 제어하는 것은 비교적 좁은 p-도핑된 에미터 영역 (3) 에 의해 달성될 수 있는 반면, 수 미크론을 초과하는 분리는 항복 전압을 절충시킬 것이다. 서지 전류 상황을 핸들링하기 위한 요건은 p-도핑된 에미터 영역 (3) 의 강한 양극성 에미터 동작을 호출한다. 이 요청을 충족하는 가장 간단한 방법은 와이드하게 고농도로 p-도핑된 에미터 영역 (3) 이다. 불행하게도, 이러한 와이드 에미터 영역 (3) 은 쇼트키 컨택에 이용가능한 애노드 영역을 감소시키고 이로써 보다 높은 온 상태 저항을 유도한다.
도 5 내지 도 10에는, 상이한 JBS 정류기에 대한 전류 전압 특성이 도시되어 있다. "종래의 드리프트층"으로 참조된 곡선은 p형 에미터 영역 (3) 에서 상이한 도핑 농도를 갖고 상이한 폭의 에미터 영역 (3) 을 갖는 전술한 바와 같은 공통 JBS 정류기의 순방향 전류 전압 특성이다. 도 5에서, 에미터 영역의 폭은 6㎛이고 에미터 영역의 도핑 농도는 2·1018 cm-3이다. 도 6에서, 에미터 영역의 폭은 14㎛이고 에미터 영역에서의 도핑 농도는 2·1018 cm-3이다. 도 7에서, 에미터 영역의 폭은 6㎛이고 에미터 영역에서의 도핑 농도는 2·1019 cm-3이다. 도 8에서, 에미터 영역의 폭은 14㎛이고 에미터 영역에서의 도핑 농도는 2·1019 cm-3이다. 도 9에서, 에미터 영역의 폭은 6㎛이고 에미터 영역에서의 도핑 농도는 2·1020 cm-3이다. 도 10에서, 에미터 영역의 폭은 14㎛이고 에미터 영역에서의 도핑 농도는 2·1020 cm-3이다.
도 5 내지 도 10에서 알 수 있는 바와 같이, 모든 공통 JBS 정류기는 전류가 쇼트키 장벽 다이오드 부분을 통해 주로 수행되는 양의 차동 저항을 갖는 영역을 낮은 순방향 전류에서 나타낸다 (단극성 전도 모드). 보다 높은 순방향 전류에서는, 전류가 pin 다이오드 부분을 통해 주로 수행된다 (양극성 전도 모드). 단극성 전도 모드로부터 양극성 전도 모드로의 천이에서, 전류 전압 특성은 음의 차동 저항을 갖는 영역을 나타낸다. 이 천이는 좁은 단락된 p-에미터, 예를 들어, 디바이스의 턴온 동안의 스냅 백 (snap-back) 현상으로서 에미터 단락된 절연 게이트 양극성 트랜지스터 (insulated gate bipolar transistors; IGBTs) 로 알려져 있다.
서지 전류 조건하에서 JBS 정류기들의 수명 및 강건성을 증가시키기 위해서는, 스냅 백 현상이 없거나 또는 최소이고 그리고 가능한 한 낮은 순방향 바이어스에서 단극성에서 양극성 전도 모드로 천이하는 것이 바람직할 것이다.
상기 관점에서 본 발명의 목적은 서지 전류를 핸들링하는 개선된 능력을 갖는 JBS 정류기를 제공하는 것이다. 특히, 본 발명의 목적은 스냅 백 현상이 없거나 또는 최소이고 그리고 가능한 한 낮은 순방향 바이어스에서 단극성에서 양극성 전도 모드로 천이하는 JBS 정류기를 제공하는 것이다.
이 목적은 청구항 1 에 따른 JBS 정류기에 의해 얻어진다. 본 발명의 다른 발전예들은 종속항들에서 규정된다.
청구항 1에 따른 접합 장벽 쇼트키 정류기에서, 제 1 드리프트층 섹션의 피크 순 도핑 농도가 제 2 드리프트층 섹션의 최소 순 도핑 농도보다 적어도 2배 더 낮고 제 1 드리프트층 섹션이 에미터 영역들의 각각의 에미터 영역과 컨택하는, 제 1 및 제 2 드리프트층 섹션을 갖는 드리프트층의 사용은, 정전기력을 저하시키며 그렇지 않은 경우 순방향 바이어스 조건하에서 에미터 영역을 향한 전자의 수송을 저해시키는 것으로 인해, 보다 낮은 순방향 바이어스에서 단극성으로부터 양극성 전도 모드로의 천이를 초래한다. 동시에, 2개 섹션의 드리프트층은 JBS 정류기에서 스냅 백 현상을 최소화할 수 있다.
예시적인 실시형태에서, 제 1 드리프트층 섹션은 금속 컨택층과 쇼트키 컨택을 형성하고 제 1 금속 컨택층을 제 2 드리프트층 섹션으로부터 분리한다. 이러한 예시적인 실시형태에서, 주어진 역방향 바이어스를 위한 드리프트층과 에미터 영역 사이의 pn 접합의 공핍 영역의 폭은 쇼트키 컨택에 인접한 영역에서 증가된다. 이에 따라, 쇼트키 컨택은 높은 전기장 피크로부터 보다 효과적으로 보호될 수 있다. 이것은 누설 전류의 감소를 허용한다.
예시적인 실시형태에서, 제 1 금속 컨택층은 에미터 영역들의 각각의 에미터 영역에 형성된 홈 또는 구멍 안으로 연장된다. 이 예시적인 실시형태에서, 에미터 특징이 개선된다.
청구항 1에 따른 디바이스에서, 에미터 영역들의 각각의 에미터 영역은 제 1 에미터 섹션 및 제 2 에미터 섹션을 포함하고, 제 2 에미터 영역의 피크 순 도핑 농도는 제 1 에미터 섹션의 피크 순 도핑 농도보다 적어도 2배 더 높다. 이러한 구성으로, 온 상태 특징을 저해시키지 않고 차단 특성이 개선될 수 있다. 특히, 항복 전압이 증가될 수 있고 누설 전류가 저하될 수 있다. 최선의 차단 특징은, 각각의 에미터 영역에서의 제 1 에미터 섹션의 측변이 제 2 에미터 섹션에 의해 커버되는 구성에서 얻어질 수 있다. 각각의 에미터 영역에서 제 2 에미터 섹션은 제 2 에미터 섹션 상에 형성된 산화물층에 의해 제 1 금속 컨택층으로부터 분리되어 에미터 에지 영역에서의 에미터 주입 효율을 개선할 수도 있다.
청구항 1에 따른 디바이스에서, 각각의 에미터 영역에서 제 2 에미터 섹션은 제 2 드리프트층 섹션으로 연장되는 한편, 제 1 에미터 섹션은 제 1 드리프트층 섹션에 의해 제 2 드리프트층 섹션으로부터 분리된다. 청구항 1의 구성에 의하면, 쇼트키 컨택은 고 전기장 피크로부터 특히 효과적으로 보호된다.
본 발명의 상세한 실시형태는 첨부된 도면을 참조하여 이하에서 설명될 것이다.
도 1은 공통 접합 장벽 쇼트기 (JBS) 정류기의 부분 단면도를 도시한다.
도 2는 제 1 비교예에 따른 JBS 정류기의 부분 단면도를 도시한다.
도 3은 제 2 비교예에 따른 JBS 정류기의 부분 단면도를 도시한다.
도 4는 제 3 비교예에 따른 JBS 정류기의 부분 단면도를 도시한다.
도 5는 제 1 비교예에 따른 JBS 정류기, 제 2 비교예에 따른 JBS 정류기 및 도 1에 도시된 공통 JBS 정류기의 전류 전압 특징을 도시하며, 여기서 각각 에미터 영역들의 폭은 6㎛이고 에미터 영역들에서의 도핑 농도는 2·1018 cm-3이다.
도 6은 제 1 비교예에 따른 JBS 정류기, 제 2 비교예에 따른 JBS 정류기 및 도 1에 도시된 공통 JBS 정류기의 전류 전압 특징을 도시하며, 여기서 각각 에미터 영역들의 폭은 14㎛이고 에미터 영역들에서의 도핑 농도는 2·1018 cm-3이다.
도 7은 제 1 비교예에 따른 JBS 정류기, 제 2 비교예에 따른 JBS 정류기 및 도 1에 도시된 공통 JBS 정류기의 전류 전압 특징을 도시하며, 여기서 각각 에미터 영역들의 폭은 6㎛이고 에미터 영역들에서의 도핑 농도는 2·1019 cm-3이다.
도 8은 제 1 비교예에 따른 JBS 정류기, 제 2 비교예에 따른 JBS 정류기 및 도 1에 도시된 공통 JBS 정류기의 전류 전압 특징을 도시하며, 여기서 각각 에미터 영역들의 폭은 14㎛이고 에미터 영역들에서의 도핑 농도는 2·1019 cm-3이다.
도 9는 제 1 비교예에 따른 JBS 정류기, 제 2 비교예에 따른 JBS 정류기 및 도 1에 도시된 공통 JBS 정류기의 전류 전압 특징을 도시하며, 여기서 각각 에미터 영역들의 폭은 6㎛이고 에미터 영역들에서의 도핑 농도는 2·1020 cm-3이다.
도 10은 제 1 비교예에 따른 JBS 정류기, 제 2 비교예에 따른 JBS 정류기 및 도 1에 도시된 공통 JBS 정류기의 전류 전압 특징을 도시하며, 여기서 각각 에미터 영역들의 폭은 14㎛이고 에미터 영역들에서의 도핑 농도는 2·1020 cm-3이다.
도 11은 제 4 비교예에 따른 JBS 정류기의 부분 단면도를 도시한다.
도 12는 제 5 비교예에 따른 JBS 정류기의 부분 단면도를 도시한다.
도 13은 청구된 본 발명의 실시형태에 따른 JBS 정류기의 부분 단면도를 도시한다.
도 14는 제 6 비교예에 따른 JBS 정류기의 부분 단면도를 도시한다.
도 15는 제 7 비교예에 따른 JBS 정류기의 부분 단면도를 도시한다.
도 16은 제 8 비교예에 따른 JBS 정류기의 부분 단면도를 도시한다.
도면에서 사용된 참조 부호들 및 그 의미들은 참조 부호의 리스트에 요약된다. 일반적으로, 유사 엘리먼트들은 명세서 전반에 걸쳐 동일한 참조 부호들을 갖는다. 기재된 실시형태들은 예들로서 의도되며, 본 발명의 범위를 제한해서는 안된다.
하기에는, 제 1 내지 제 8 비교예 및 청구된 발명의 실시형태가 기재되어 있다. 비교예들은 이처럼 본 발명의 범위 내에 있지 않지만, 청구된 발명의 보다 양호한 이해를 위한 역할을 한다.
도 2 에서, 제 1 비교예에 따른 JBS 정류기가 도시되어 있다. 그것은, 고농도로 도핑된 n형 탄화 규소로 제조되는 기판층 (1) 을 포함한다. 디바이스의 드리프트층인 저농도 도핑된 n형 탄화 규소층은 기판층 (1) 상에 형성된다. 드리프트층은 제 1 드리프트층 섹션 (22A) 및 제 2 드리프트층 섹션 (22B) 을 포함한다. 기판층의 순 도핑 농도는 드리프트층의 순 도핑 농도보다 더 높아 기판층 상에의 오믹 컨택의 형성을 허용한다. 드리프트층의 순 도핑 농도는 예시적으로 1.0·1012 cm- 3 에서 1.0·1017 cm- 3 까지의 범위이거나, 예시적으로 1.0·1013 cm- 3 에서 1.0·1016 cm- 3 까지의 범위이거나, 또는 예시적으로 1.0·1014 cm- 3 에서 1.0·1016 cm- 3 까지의 범위이다. 제 1 드리프트층 섹션 (22A) 에서의 피크 순 도핑 농도 nmax(1) 은 예시적으로 1·1016 cm-3 이하, 예시적으로 5·1015 cm-3 이하, 또는 예시적으로 1·1015 cm-3 이하이다.
제 1 드리프트층 섹션 (22A) 의 피크 순 도핑 농도 nmax(1), 즉 최대 도핑 농도는 제 2 드리프트층 섹션 (22B) 의 최소 순 도핑 농도 nmin(2)보다 적어도 2배이거나, 예시적으로 적어도 3배 미만이거나, 또는 예시적으로 적어도 4배 미만이다. 예시적으로, 제 2 드리프트층 섹션 (22B) 전체에 걸친 도핑 농도는 실질적으로 일정하다. 도핑 프로파일은 평균 도핑 농도로부터 10%까지의 변화의 경우 여전히 일정한 것으로 간주된다. 제 1 드리프트층 섹션 (22A) 과 제 2 드리프트층 섹션 (22B) 사이의 경계에서, 순 도핑 농도는 제 1 드리프트층 섹션 (22A) 에서의 순 도핑 농도로부터 제 2 드리프트층 섹션 (22B) 에서의 순 도핑 농도로 증가하는 단차형 프로파일을 갖는다. 순 도핑 농도의 프로파일은, 순 도핑 농도가 적어도 20·nmax(1)/㎛, 예시적으로 적어도 40·nmax(1)/㎛ 의 가파른 구배 dn/dx를 가지고 제 1 드리프트층 섹션 (22A) 및 제 2 드리프트층 섹션 (22B) 을 연결하는 얇은 천이 영역에서 제 1 드리프트층 섹션 (22A) 에서의 순 도핑 농도로부터 제 2 드리프트층 섹션 (22B) 에서의 순 도핑 농도로 증가하는 경우, 단차형인 것으로 간주된다.
JBS 정류기의 기판층 (1) 과 반대되는제 1 주면 (4) 의 드리프트층 (22A, 22B) 의 표면에 인접하여, 복수의 p형 에미터 영역들 (3) 이 형성되어 있다. p형 에미터 영역 (3) 의 각각은 스트립으로 형성된다. 명세서 전반에 걸쳐서, 스트립은, 통상적으로 서로 평행하게 배열되는 2개의 보다 긴 측부들을 가짐으로써 그들의 길이 방향인 일 방향으로 다른 방향보다 더 긴 연장부를 갖는 층들로서 이해되어야 한다. 도 2에서는, 서로 인접하는 3개의 스트립 형상의 에미터 영역들 (3) 의 종축에 수직하는 단면을 볼 수 있다. 도 2의 최외곽 우측에 있는 에미터 영역 (3) 은 단지 부분적으로 도시된다. 스트립 형상의 에미터 영역들은 서로 평행하게 그들의 종축으로 배열된다. 제 1 에미터 영역 (3) 의 종축에 수직하고 제 1 주면에 평행하는 횡방향으로 평행하는 각각의 스트립 형상의 에미터 영역 (3) 의 폭은 예시적으로 0.1㎛ 에서 100 ㎛ 까지의 범위이거나, 예시적으로 0.1 ㎛ 에서 20 ㎛ 까지의 범위이거나, 또는 예시적으로 0.1㎛ 내지 10 ㎛ 까지의 범위이다. 인접한 에미터 영역들 (3) 사이의 거리는 예시적으로 1 ㎛ 에서 50 ㎛ 까지의 범위이거나, 예시적으로 1 ㎛ 에서 20 ㎛ 까지의 범위이거나, 또는 예시적으로 1 ㎛ 에서 10 ㎛ 까지의 범위이다. 예시적으로, p형 에미터 영역들 (3) 의 피크 순 도핑 농도가 1·1016 cm-3 내지 1·1021 cm-3 범위이거나, 예시적으로 1·1017 cm-3 내지 5·1020 cm-3 범위이거나, 또는 예시적으로 5·1017 cm-3 내지 1·1020 cm-3 범위이다.
디바이스의 애노드 측인 JBS 정류기의 제 1 주면 (4) 은, 제 1 금속 컨택층 (5) 이 n형 드리프트층 (22A, 22B) 에 컨택하는 곳에서 쇼트키 배리어를 형성하고 제 1 금속 컨택층 (5) 이 p형 에미터 영역 (3) 에 컨택하는 곳에서 p형 에미터 영역 (3) 과 오믹 컨택을 형성하는, 제 1 금속 컨택층 (5) 으로 커버된다. 제 2 드리프트층 (22B) 은 기판층 (1) 으로서 사용되는 고농도 도핑된 n형 SiC 기판 웨이퍼 상에서 애피택셜 성장될 수 있다.
제 1 비교예에서, 에미터 영역 (3) 은 제 1 드리프트층 섹션 (22A) 으로 둘러싸여, 제 1 금속 컨택층 (5) 과 컨택하는 측면을 제외한 에미터 영역 (3) 의 모든 측면이 제 1 드리프트층 섹션 (22A) 에 의해 커버되도록 한다. 다시 말해, 제 2 드리프트층 섹션 (22B) 은 제 1 드리프트층 섹션 (22A) 에 의해 에미터 영역 (3) 으로부터 분리된다. 각각의 에미터 영역 (3), 제 1 드리프트층 섹션 (22A) 은 개별 에미터 영역과 컨택하여 제 1 드리프트층 섹션 (22A) 과 개별 에미터 영역 (3) 사이에 pn 접합을 형성하는 층 섹션을 포함하고, 여기서 제 1 드리프트층 섹션 (22A) 과 개별 에미터 영역 (3) 사이의 계면에 직교하는 방향으로의 이 층 섹션의 두께는 적어도 0.1 ㎛ 이다. 이것은, 각각의 에미터 영역 (3) 이 적어도 0.1 ㎛, 예시적으로 적어도 0.2 ㎛ 또는 예시적으로 적어도 0.5 ㎛의 두께를 갖는 제 1 드리프트층 섹션 (22A) 의 층으로 커버된다는 것을 의미한다.
JBS 정류기의 제 1 주면 (4) 에서 제 1 주면 (4) 과 반대되는 제 2 주면 (7) 으로의 방향의 드리프트층 두께는 예시적으로 5㎛ 에서 500 ㎛ 까지의 범위이거나, 예시적으로 5 ㎛ 에서 100 ㎛ 까지의 범위이거나, 또는 예시적으로 5㎛ 내지 40 ㎛ 까지의 범위이다. 에미터 영역 (3) 이 제 1 주면 (4) 으로부터 제 2 주면 (7) 을 향한 방향에서 제 1 금속 컨택층 (5) 과의 계면으로부터 연장되는, 에미터 영역 (3) 의 깊이는 예시적으로 0.1㎛ 에서 20 ㎛ 까지의 범위이거나, 예시적으로 0.1 ㎛ 에서 3 ㎛ 까지의 범위이거나, 또는 예시적으로 0.1㎛ 내지 1 ㎛ 까지의 범위이다.
모든 비교예들에서 및 청구된 발명의 실시형태에서, 에미터 영역 (3) 의 깊이는 드리프트층 (22A, 22B) 의 두께보다 더 작다. 그것은, 에미터 영역들이 적어도 제 2 드리프트층 섹션 (22B) 에 의해 기판층 (1) 으로부터 항상 분리된다는 것을 의미한다.
JBS 정류기의 제 1 주면 (4) 과 반대되는 제 2 주면 (7) 상에는, 기판층 (1) 에 제 2 금속 컨택층 (6) 이 형성되어 기판층 (1) 에 대한 오믹 컨택을 형성한다.
제 2 비교예에 따른 JBS 정류기가 도 3에 도시된다. 제 1 비교예와의 유사성이 많은 측면에서, 제 1 비교예에 대한 차이만을 하기에 기재한다. 상술된 제 1 비교예에서, 에미터 섹션들 (3) 을 둘러싸는 제 1 드리프트층 섹션 (22A) 의 부분들은 서로 연결되지 않지만, 제 2 비교예에서의 제 1 드리프트층 섹션 (32A) 은 제 2 드리프트층 섹션 (32B) 을 제 1 금속 컨택층 (5) 으로부터 분리하는 연속층을 형성한다. 그것은, 제 2 비교예에서, 쇼트키 컨택이 제 1 드리프트층 섹션 (32A) 와 제 1 금속 컨택층 (5) 사이에만 형성되고, 제 2 드리프트층 섹션 (32B) 과 제 1 금속 컨택층 (5) 사이에는 형성되지 않는다는 것을 의미한다. 이러한 제 2 비교예에서, 주어진 역방향 바이어스를 위한 드리프트층과 에미터 영역 사이의 pn 접합의 공핍 영역의 폭은 이 영역에서의 보다 낮은 순 도핑 농도로 인해 쇼트키 컨택에 인접한 영역에서 증가된다. 이에 따라, 쇼트키 컨택은 높은 전기장 피크로부터 보다 효과적으로 보호될 수 있다. 이것은 누설 전류의 감소를 허용한다.
도 5 내지 도 10에는 순방향 바이어스 조건하에서의 상술된 공통 JBS 정류기는 물론, 제 1 및 제 2 비교예에 따른 상이한 JBS 정류기의 전류 전압 특징이 도시되어 있다. 이들 도면에서, "종래의 드리프트층"이라는 용어는 순 도핑 농도가 일정한 드리프트층을 갖는 도 1과 함께 상술된 공통 JBS 정류기에 관한 것이다. "보상된 p-에미터"라는 용어는 제 1 비교예에 따른 JBS 정류기에 관한 것이고, "2개 섹션의 드리프트층"이라는 용어는 제 2 비교예에 따른 JBS 정류기에 관한 것이다. 도 5 및 도 6에는, 각각 에미터 영역 (3) 의 피크 순 도핑 농도가 2·1018 cm-3인 JBS 정류기의 전류 전압 특징이 도시되어 있다. 도 7 및 도 8에는, 피크 순 도핑 농도가 2·1019 cm-3인 JBS 정류기의 전류 전압 특징이 도시되어 있고, 그리고 도 9 및 도 10에는, 피크 순 도핑 농도가 2·1020 cm-3인 JBS 정류기의 전류 전압 특징이 도시되어 있다. 도 5, 도 7 및 도 9는 에미터 영역의 폭이 6 ㎛인 JBS 정류기의 전류 전압 특징을 도시하고, 도 6, 도 8 및 도 10은 에미터 영역의 폭이 14 ㎛인 JBS 정류기의 전류 전압 특징을 도시한다.
도 5 내지 도 10에서 알 수 있는 바와 같이, 전류 전압 특징은 단극성 전도 모드에서 양극성 전도 모드로의 천이에서 차동 저항의 변화를 나타낸다. 특히 도 5 내지 도 10에서 "종래의 드리프트층"으로 참조되는 공통 JBS 정류기는 단극성 전도 모드에서 양극성 전도 모드로의 천이에서 음의 차동 저항을 갖는 두드러진 스냅 백 현상을 나타낸다. "보상된 p-에미터"로 참조되는 제 1 비교예에 따른 JBS 정류기 및 "2개 섹션의 드리프트층"으로 참조되는 제 2 비교예에 따른 JBS 정류기는 음의 차동 저항을 갖는 스냅 백 현상을 나타내지 않거나 또는 적어도 공통 JBS 정류기에 비해 훨씬 더 약한 스냅 백 현상을 나타낸다. 더욱이, 단극성에서 양극성 전도 모드로의 천이가 관측될 수 있는 순방향 바이어스는 공통 JBS 정류기에 비해 제 1 및 제 2 비교예에 따른 JBS 정류기의 경우 더 낮다. 이에 따라, 제 1 및 제 2 비교예에 따른 JBS 정류기는, 도 5 내지 도 10으로부터 명백한 바와 같이, 서지 전류 조작 동안의 전력 손실이 공통 JBS 정류기의 경우 최고이기 때문에 서지 전류 상황을 핸들링하는 보다 높은 능력을 갖는다. 보다 고농도로 도핑된 p-영역들 (도 9 및 도 10) 은 보다 약한 p-에미터를 갖는 JBS 정류기 (도 5 및 도 6) 보다 더 강한 스냅 백 특징을 발생시키는 경향이 있다. 서지 전류 조건하에서 JBS 정류기들의 내구성과 관련하여, 최소의 전류 스냅 백을 제공하거나 또는 어떠한 전류 스냅 백도 제공하지 않거나, 그리고 가능한 한 낮은 순방향 바이어스에서 단극성로부터 양극성 전도 모드로의 천이를 제공하는 지오메트리가 바람직할 것이다. 제 1 및 제 2 비교예에 따른 JBS 정류기는 약하게 도핑된 에미터 영역들에 대해 적정하게 이 목표를 달성할 수 있다.
제 3 비교예에 따른 JBS 정류기는 도 4에 도시된다. 또 제 1 비교예와의 유사성이 많은 측면에서, 제 1 비교예에 대한 차이만을 하기에 기재한다. 제 1 비교예와 달리, 제 1 드리프트층 섹션 (42A) 이 JBS 정류기의 제 1 주면 (4) 과 반대되는 에미터 영역 (3) 의 하부측과 직접 컨택하고 이를 커버한다. 에미터 영역의 측면은 제 2 드리프트층 영역 (42B) 과 직접 컨택되고 제 2 드리프트층 영역 (42B) 에 의해 커버된다. 이 명세서의 전반에 걸쳐, "측"이라는 용어는 제 1 주면 (4) 과 평행하는 방향인 횡 방향의 위치에 관한 것이다.
제 4 비교예에 따른 JBS 정류기는 도 11에 도시된다. 제 2 비교예와의 유사성이 많은 측면에서, 제 2 비교예에 대한 차이만을 하기에 기재한다. 제 4 비교예에 따른 JBS 정류기는, 각각의 p형 에미터 영역 (113) 이 제 1 에미터 섹션 (113A) 및 제 2 에미터 섹션 (113B) 을 포함하고, 제 2 에미터 영역 (113B) 의 피크 순 도핑 농도가 제 1 에미터 섹션 (113A) 의 피크 순 도핑 농도보다 적어도 2배 더 높다는 면에서 제 2 비교예에 따른 JBS 정류기와 상이하다. 제 1 에미터 섹션 (113A) 과 제 2 에미터 섹션 (113B) 사이의 경계는, 그 경계에서의 순 도핑 농도가 제 1 에미터 섹션 (113A) 의 피크 순 도핑 농도와 제 2 에미터 섹션 (113B) 의 피크 순 도핑 농도 사이의 중간에 있다는 점에서 결정된다. 제 2 에미터 섹션의 피크 순 도핑 농도는 예시적으로 1·1017 cm-3 내지 1·1021 cm-3의 범위이거나, 예시적으로 1·1018 cm-3 내지 1·1021 cm-3의 범위이거나, 또는 예시적으로 1·1019 cm-3 내지 1·1021 cm-3의 범위이다. 스트립 형상의 에미터 영역 (113) 의 종축에 수직한 횡 방향으로의 제 2 에미터 섹션 (113B) 의 폭은 예시적으로 0.1㎛ 에서 10 ㎛ 까지의 범위이거나, 예시적으로 0.1 ㎛ 에서 3 ㎛ 까지의 범위이거나, 또는 예시적으로 0.1㎛ 내지 1 ㎛ 까지의 범위이다.
제 4 비교예에서, 각각의 에미터 영역 (113) 에서의 제 1 에미터 섹션 (113A) 의 측면은 제 2 에미터 섹션 (113B) 에 의해 커버된다. 예시적으로, 제 2 에미터 섹션 (113B) 은 제 1 에미터 섹션 (113A) 과 동일한 깊이로 연장된다. 또한, 예시적으로 모든 에미터 섹션 (113) 의 제 1 및 제 2 에미터 섹션 (113A, 113B) 은 동일한 깊이까지 모두 연장된다. 제 2 에미터 섹션 (113B) 의 깊이는 예시적으로 0.1 ㎛ 에서 20 ㎛ 까지의 범위이거나, 예시적으로 0.1 ㎛ 에서 3 ㎛ 까지의 범위이거나, 또는 예시적으로 0.1 ㎛ 에서 1 ㎛ 까지의 범위이다. 제 1 드리프트층 섹션 (112A) 은 제 1 에미터 섹션 (113A) 및 제 2 에미터 섹션 (113B) 의 양자와 컨택하는 반면, 제 2 드리프트층 섹션 (112B) 은 제 1 드리프트층 섹션 (122A) 에 의해 에미터 영역 (113) 으로부터 분리된다. 제 4 비교예에 따른 JBS 정류기에 의해, 서지 전류 방식을 포함하는 온 상태 특징을 저해시키지 않고도 차단 특징이 개선될 수 있다. 특히, 항복 전압이 증가될 수 있고 누설 전류가 저하될 수 있다.
제 5 비교예에 따른 JBS 정류기는 도 12에 도시된다. 제 4 비교예와의 유사성이 많은 측면에서, 제 4 비교예에 대한 차이만을 하기에 기재한다. 제 5 비교예는, 단지 제 2 에미터 섹션 (123B) 이 산화물층 (128) 에 의해 커버되어 산화물층 (128) 에 의해 제 1 금속 컨택층 (5) 으로부터 분리된다는 점에서 제 4 비교예와 상이하다. 제 1 에미터 섹션 (123A) 은 산화물층 (128) 에 의해 커버되지 않고 제 1 금속 컨택층 (5) 과 컨택한다. 제 5 비교예의 나머지 특징은 제 4 비교예와 동일하다. 특히, 도 12의 제 1 드리프트층 섹션 (122A) 은 도 11의 제 1 드리프트층 섹션 (112A) 에 대응하고 도 12의 제 2 드리프트층 섹션 (122B) 은 도 11의 제 2 드리프트층 섹션 (112B) 에 대응한다.
청구된 발명의 JBS 정류기의 실시형태가 도 13 에 도시된다. 제 4 비교예와의 유사성이 많은 측면에서, 제 4 비교예에 대한 차이만을 하기에 기재한다. 본 실시형태에 따른 JBS 정류기는, 단지 에미터 영역 (133) 의 제 2 에미터 섹션 (133B) 이 제 2 드리프트층 섹션 (132B) 으로 연장되는 반면 제 1 에미터 섹션 (133A) 은 제 1 드리프트층 섹션 (132A) 에 의해 제 2 드리프트층 섹션 (132B) 으로부터 분리된다는 점에서 제 4 비교예에 따른 JBS 정류기와 상이하다. 본 실시형태에서 쇼트키 컨택은 역방향 바이어스 조건하에서 고 전기장 피크로부터 특히 효과적으로 보호된다.
제 6 비교예에 따른 JBS 정류기는 도 14에 도시된다. 청구된 발명의 실시형태와의 유사성이 많은 측면에서, 도 13에 도시된 실시형태와의 차이만 하기에 기재한다. 제 6 비교예에 따른 JBS 정류기에서, 각각의 에미터 영역 (143) 의 제 2 에미터 섹션 (143B) 만이 제 1 금속 컨택층과 컨택하는 한편, 제 1 에미터 섹션 (143A) 은, 제 2 에미터 섹션 (143B) 의 제 2 주면 (7) 을 향한 측면인, 제 2 에미터 섹션 (143B) 의 하부측으로부터 제 2 드리프트층 섹션 (142B) 로 연장된다. 제 2 에미터 섹션 (143B) 은 제 1 드리프트층 섹션 (142A) 에 의해 제 2 드리프트층 섹션 (142B) 으로부터 분리된다. 이 비교예는 에미터 영역들 (143) 을 위해 요구되는 보다 저부의 영역으로 인해 보다 낮은 온 상태 저항을 얻을 수 있다.
제 7 비교예에 따른 JBS 정류기는 도 15에 도시된다. 제 2 비교예와의 유사성이 많은 측면에서, 제 2 비교예에 대한 차이만을 하기에 기재한다. 제 7 비교예에 따른 JBS 정류기는, 제 7 비교예에 따른 JBS 정류기에 있어서 홈 (159) 이 스트립 형상의 에미터 영역들 (153) 의 종축을 따라 각각의 에미터 영역 (153) 에 형성된다는 점에서 제 2 비교예에 따른 JBS 정류기와 상이하다. 제 1 금속 컨택층 (5) 은 에미터 영역들 (153) 에 형성된 이들 홈 (159) 안으로 연장된다. 제 7 비교예의 나머지 특징은 제 2 비교예와 동일하다. 특히, 도 15의 제 1 드리프트층 섹션 (152A) 은 도 3의 제 1 드리프트층 섹션 (32A) 에 대응하고 도 15의 제 2 드리프트층 섹션 (152B) 은 도 3의 제 2 드리프트층 섹션 (32B) 에 대응한다. 이 비교예에서, 에미터 특징이 개선될 수 있다.
제 8 비교예에 따른 JBS 정류기가 도 16에 도시된다. 제 6 비교예와의 유사성이 많은 측면에서, 제 6 비교예에 대한 차이만을 하기에 기재한다. 제 8 비교예에 따른 JBS 정류기는, 제 8 비교예에 따른 JBS 정류기에 있어서 홈 (169) 이 스트립 형상의 에미터 영역들 (163) 의 종축을 따라 각각의 에미터 영역 (163) 에 형성된다는 점에서 제 6 비교예에 따른 JBS 정류기와 상이하다. 각각의 에미터 영역 (163) 에서, 홈 (169) 은 제 1 주면 (4) 으로부터 제 1 에미터 섹션 (163A) 을 통해 제 2 에미터 섹션 (163B) 으로 연장된다. 제 1 금속 컨택층 (5) 은 제 1 에미터 섹션 (163A) 및 제 2 에미터 섹션 (163B) 을 컨택시키기 위해 형성된 이들 홈들 (169) 안으로 연장된다. 제 8 비교예의 나머지 특징은 제 6 비교예와 동일하다. 특히, 도 16의 제 1 드리프트층 섹션 (162A) 은 도 14의 제 1 드리프트층 섹션 (142A) 에 대응하고 도 16의 제 2 드리프트층 섹션 (162B) 은 도 14의 제 2 드리프트층 섹션 (142B) 에 대응한다. 상술된 제 7 비교예에서와 같이, 제 8 비교예에서 에미터 특징이 제 6 비교예에 비해 개선될 수 있다.
상기 기재된 실시형태들의 변경예가 첨부된 청구항들에 의해 정의된 본 발명의 아이디어로부터 벗어나지 않으면서 가능하다는 것이 당업자에게 명백할 것이다.
상기 기재된 실시형태 및 비교예들에서, 에미터 영역의 특정 표면을 제 1 드리프트층 섹션으로 커버하는 것이 기재되어 있다. 하지만, 제 1 금속 컨택층과의 컨택을 형성하는 표면을 제외한 에미터 영역의 표면의 다른 부분도 제 1 드리프트층 섹션으로 커버될 수 있다. 예시적으로, 제 1 금속 컨택층과의 컨택을 형성하는 표면을 제외한 각각의 에미터 영역의 표면의 표면적 중 적어도 50%가 보다 낮게 도핑된 제 1 드리프트층 섹션으로 커버된다.
상기 기재된 실시형태 및 비교예들에서, 제 1 드리프트층 섹션과 제 2 드리프트층 섹션 사이의 단차형 경계가 순 도핑 농도의 가파른 구배에 의해 정의되었다. 예시적인 실시형태에서, 제 1 드리프트층 섹션 (22A) 과 제 2 드리프트층 섹션 (22B) 은 애피택시에 의해 형성되고, 제 1 드리프트층 섹션 (22A) 의 피크 순 도핑 농도으로부터의 단차형 천이는 성장 조건의 급격한 변화에 의해 획득된 천이이다.
상기 기재된 실시형태 및 비교예들에서, 기판층, 드리프트층 및 에미터 영역은 모두 탄화 규소로 형성된다. 이것은 예시적인 실시형태인 한편, 이들 층은 규소와 같은 다른 반도체 재료들로도 또한 형성될 수 있을 것이다.
상기 기재된 실시형태 및 비교예들에서, 에미터 영역들은 평행하게 배열되는 스트립 형상의 영역들인 것으로 기재되었다. 하지만, 에미터 영역들은 또한 다른 형상을 가질 수도 있고 다른 패턴을 형성할 수도 있으며, 예컨대 2차원 벌집 패턴으로 배열된 육각형 형상의 에미터 영역들 또는 임의의 다른 2차원 패턴으로 배열된 임의의 다른 아일랜드 같은 형상 등이 있다. 에미터 영역들은 또한 서로 연결되어 격자 패턴으로 배열될 수도 있다.
상기 실시형태 및 비교예들은 특정 전도형을 가지고 설명되었다. 상기 기재된 실시형태들에서 반도체층들의 전도형들이 스위칭되어, p형 층들로 기재되었던 모든 층들이 n형 층들이 될 것이고 n형 층들로 기재되었던 모든 층들이 p형 층들이 될 것이다.
"포함하는"이라는 용어는 다른 요소들 또는 단계들을 배제하지 않고, 부정관사 "a 또는 an"은 복수를 배제하지 않는다에 점에 주의해야 한다. 또한 상이한 실시형태들과 연계되어 설명된 요소들은 조합될 수도 있다.
1 기판층
1 드리프트층
3 에미터 영역
4 제 1 주면
5 제 1 금속 컨택층
6 제 2 금속 컨택층
7 제 2 주면
22A 제 1 드리프트층 섹션
22B 제 2 드리프트층 섹션
32A 제 1 드리프트층 섹션
32B 제 2 드리프트층 섹션
42A 제 1 드리프트층 섹션
42B 제 2 드리프트층 섹션
112A 제 1 드리프트층 섹션
112B 제 2 드리프트층 섹션
113 에미터 영역
113A 제 1 에미터 섹션
113B 제 2 에미터 섹션
122A 제 1 드리프트층 섹션
122B 제 2 드리프트층 섹션
123 에미터 영역
123A 제 1 에미터 섹션
123B 제 2 에미터 섹션
128 산화물층
132A 제 1 드리프트층 섹션
132B 제 2 드리프트층 섹션
133 에미터 영역
133A 제 1 에미터 섹션
133B 제 2 에미터 섹션
142A 제 1 드리프트층 섹션
142B 제 2 드리프트층 섹션
143 에미터 영역
143A 제 1 에미터 섹션
143B 제 2 에미터 섹션
152A 제 1 드리프트층 섹션
152B 제 2 드리프트층 섹션
153 에미터 영역
159 홈
162A 제 1 드리프트층 섹션
162B 제 2 드리프트층 섹션
163 에미터 영역
163A 제 1 에미터 섹션
163B 제 2 에미터 섹션
169 홈

Claims (10)

  1. 접합 장벽 쇼트키 정류기 (junction barrier Schottky rectifier) 로서,
    제 1 전도형의 기판층 (1);
    제 1 전도형의 드리프트층 (132A, 132B) 으로서, 상기 기판층 (1) 상에 있고 상기 기판층 (1) 보다 낮은 피크 순 도핑 농도를 갖는, 상기 드리프트층 (132A, 132B);
    상기 접합 장벽 쇼트키 정류기의 제 1 주면 (4) 에 인접하는 상기 드리프트층 (132A, 132B) 에서의 복수의 에미터 영역들 (133) 로서, 각각의 에미터 영역 (133) 이 상기 제 1 전도형과 상이한 제 2 전도형을 갖는, 상기 복수의 에미터 영역들 (133);
    상기 접합 장벽 쇼트키 정류기의 상기 제 1 주면 (4) 상에서 상기 드리프트층 (132A, 132B) 과 쇼트키 컨택을 형성하고 상기 에미터 영역들 (133) 의 각각의 에미터 영역과 오믹 컨택을 형성하는 제 1 금속 컨택층 (5); 및
    상기 접합 장벽 쇼트키 정류기의 상기 제 1 주면 (4) 과 반대되는 제 2 주면 (7) 상에서 상기 기판층 (1) 과 오믹 컨택을 형성하는 제 2 금속 컨택층 (6) 을 포함하고,
    상기 드리프트층 (132A, 132B) 은 제 1 드리프트층 섹션 (132A) 과 제 2 드리프트층 섹션 (132B) 을 포함하고, 상기 제 1 드리프트층 섹션 (132A) 의 피크 순 도핑 농도는 상기 제 2 드리프트층 섹션 (132B) 의 최소 순 도핑 농도보다 적어도 2배 더 낮고, 그리고
    각각의 에미터 영역 (133) 의 경우, 상기 제 1 드리프트층 섹션 (132A) 은, 개별 에미터 영역과 컨택하여 상기 제 1 드리프트층 섹션과 상기 개별 에미터 영역 (133) 사이에 pn 접합을 형성하는 층 섹션을 포함하고, 상기 제 1 드리프트층 섹션 (132A) 과 상기 개별 에미터 영역 (133) 사이의 계면에 직교하는 방향으로 이 층 섹션의 두께는 적어도 0.1 ㎛ 이며,
    상기 에미터 영역들 (133) 의 각각의 에미터 영역은 제 1 에미터 섹션 (133A) 및 제 2 에미터 섹션 (133B) 을 포함하고, 상기 제 2 에미터 영역 (133B) 의 피크 순 도핑 농도는 상기 제 1 에미터 섹션 (133A) 의 피크 순 도핑 농도보다 적어도 2배 더 높으며, 그리고
    각각의 에미터 영역 (133) 에서 상기 제 2 에미터 섹션 (133B) 은 상기 제 2 드리프트층 섹션 (132B) 으로 연장되는 한편, 상기 제 1 에미터 섹션 (133A) 은 상기 제 1 드리프트층 섹션 (132A) 에 의해 상기 제 2 드리프트층 섹션 (132B) 으로부터 분리되는 것을 특징으로 하는 접합 장벽 쇼트키 정류기.
  2. 제 1 항에 있어서,
    상기 제 1 드리프트층 섹션 (132A) 은 상기 제 1 금속 컨택층 (5) 과 쇼트키 컨택을 형성하고 상기 제 1 금속 컨택층 (5) 을 상기 제 2 드리프트층 섹션 (132B) 으로부터 분리하는, 접합 장벽 쇼트키 정류기.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 금속 컨택층 (5) 은 상기 에미터 영역들 (133) 의 각각의 에미터 영역에 형성된 홈 또는 구멍 안으로 연장되는, 접합 장벽 쇼트키 정류기.
  4. 제 1 항 또는 제 2 항에 있어서,
    각각의 에미터 영역 (133) 에서의 제 1 에미터 섹션 (133A) 의 측면은 제 2 에미터 섹션 (133B) 에 의해 커버되는, 접합 장벽 쇼트키 정류기.
  5. 제 4 항에 있어서,
    각각의 에미터 영역 (133) 에서 상기 제 2 에미터 섹션 (133B) 은 상기 제 2 에미터 섹션 (133B) 상에 형성된 산화물층에 의해 상기 제 1 금속 컨택층 (5) 으로부터 분리되는, 접합 장벽 쇼트키 정류기.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 드리프트층 (132A, 132B) 에서의 순 도핑 농도는 1·1017 cm-3 이하, 또는 5·1016 cm-3 이하, 또는 1·1016 cm-3 이하인, 접합 장벽 쇼트키 정류기.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 순 도핑 농도는, 적어도 20·nmax(1)/㎛, 또는 적어도 40·nmax(1)/㎛ 의 가파른 구배를 가지고 (여기서 nmax(1)은 상기 제 1 드리프트층 섹션 (132A) 에서의 피크 도핑 농도이다), 상기 제 1 드리프트층 섹션 (132A) 과 상기 제 2 드리프트층 섹션 (132B) 을 연결하는 얇은 천이 영역에서 상기 제 1 드리프트층 섹션 (132A) 에서의 순 도핑 농도로부터 상기 제 2 드리프트층 섹션 (132B) 에서의 순 도핑 농도로 증가하는, 접합 장벽 쇼트키 정류기.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 접합 장벽 쇼트키 정류기의 상기 제 1 주면 (4) 으로부터 상기 제 2 주면 (7) 을 향한 방향에서 상기 제 1 금속 컨택층 (5) 과의 계면으로부터의 상기 드리프트층 (132A, 132B) 의 깊이는, 5 ㎛ 와 500 ㎛ 사이의 범위이거나, 또는 5 ㎛ 와 100 ㎛ 사이의 범위이거나, 또는 5 ㎛ 와 40 ㎛ 사이의 범위인, 접합 장벽 쇼트키 정류기.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 드리프트층 섹션 (132A) 에서의 피크 순 도핑 농도는 1·1016 cm-3 이하, 또는 5·1015 cm-3 이하, 또는 1·1015 cm-3 이하인, 접합 장벽 쇼트키 정류기.
  10. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 드리프트층 섹션 (132A) 및 상기 제 2 드리프트층 섹션 (132B) 에서의 순 도핑 농도는 각각 실질적으로 일정하고, 상기 제 1 드리프트층 섹션 (132A) 과 상기 제 2 드리프트층 섹션 (132B) 사이의 경계에서의 도핑 농도 프로파일은 단차형인, 접합 장벽 쇼트키 정류기.
KR1020150183158A 2014-12-24 2015-12-21 접합 장벽 쇼트키 정류기 KR102372117B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP14200282.3 2014-12-24
EP14200282.3A EP3038162B1 (en) 2014-12-24 2014-12-24 Junction barrier Schottky rectifier

Publications (2)

Publication Number Publication Date
KR20160078268A KR20160078268A (ko) 2016-07-04
KR102372117B1 true KR102372117B1 (ko) 2022-03-07

Family

ID=52232014

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150183158A KR102372117B1 (ko) 2014-12-24 2015-12-21 접합 장벽 쇼트키 정류기

Country Status (5)

Country Link
US (1) US9659927B2 (ko)
EP (1) EP3038162B1 (ko)
JP (1) JP6739166B2 (ko)
KR (1) KR102372117B1 (ko)
CN (1) CN105742339B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6490017B2 (ja) 2016-01-19 2019-03-27 三菱電機株式会社 パワーモジュール、３相インバータシステム、およびパワーモジュールの検査方法
US9704949B1 (en) * 2016-06-30 2017-07-11 General Electric Company Active area designs for charge-balanced diodes
CN106783964A (zh) * 2017-01-24 2017-05-31 深圳基本半导体有限公司 一种宽禁带半导体器件及其制作方法
CN107591455B (zh) * 2017-09-05 2020-02-18 西安理工大学 一种SiC沟槽型台阶状结势垒肖特基二极管
CN107887450B (zh) * 2017-12-15 2024-07-09 泰科天润半导体科技（北京）有限公司 一种提高峰值电流的肖特基二极管的结构及制备方法
KR102463180B1 (ko) * 2018-05-04 2022-11-03 현대자동차 주식회사 반도체 소자 및 그 제조 방법
CN108899372A (zh) * 2018-08-29 2018-11-27 无锡新洁能股份有限公司 一种高浪涌电流能力碳化硅二极管及其制作方法
CN109192789B (zh) * 2018-08-29 2023-07-14 无锡新洁能股份有限公司 高浪涌电流能力碳化硅二极管及其制作方法
US11171248B2 (en) * 2019-02-12 2021-11-09 Semiconductor Components Industries, Llc Schottky rectifier with surge-current ruggedness
CN111799336B (zh) * 2020-07-27 2021-09-24 西安电子科技大学 一种SiC MPS二极管器件及其制备方法
CN112242449B (zh) * 2020-10-19 2023-04-18 重庆邮电大学 一种基于SiC衬底沟槽型MPS二极管元胞结构
CN114300529A (zh) * 2021-12-31 2022-04-08 清纯半导体(上海)有限公司 一种半导体结构及其制备方法
CN116344591B (zh) * 2023-05-29 2023-09-01 深圳腾睿微电子科技有限公司 具有jbs晶胞结构的碳化硅半导体器件
CN116344592B (zh) * 2023-05-29 2023-08-08 通威微电子有限公司 一种二极管器件及其制作方法
CN116487445B (zh) * 2023-06-19 2023-09-29 西安电子科技大学 一种用n-区包围p+渐变环的碳化硅功率器件及其制备方法
CN117747675A (zh) * 2024-02-20 2024-03-22 北京怀柔实验室 肖特基二极管及其制备方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4982260A (en) * 1989-10-02 1991-01-01 General Electric Company Power rectifier with trenches
JP2590284B2 (ja) * 1990-02-28 1997-03-12 株式会社日立製作所 半導体装置及びその製造方法
US5241195A (en) * 1992-08-13 1993-08-31 North Carolina State University At Raleigh Merged P-I-N/Schottky power rectifier having extended P-I-N junction
JP3099557B2 (ja) * 1992-11-09 2000-10-16 富士電機株式会社 ダイオード
JP3737524B2 (ja) * 1994-02-10 2006-01-18 新電元工業株式会社 整流用半導体装置
JP3287269B2 (ja) * 1997-06-02 2002-06-04 富士電機株式会社 ダイオードとその製造方法
DE19723176C1 (de) * 1997-06-03 1998-08-27 Daimler Benz Ag Leistungshalbleiter-Bauelement und Verfahren zu dessen Herstellung
ATE288623T1 (de) * 1999-09-22 2005-02-15 Siced Elect Dev Gmbh & Co Kg Sic-halbleitervorrichtung mit einem schottky- kontakt und verfahren zu deren herstellung
US6462393B2 (en) * 2001-03-20 2002-10-08 Fabtech, Inc. Schottky device
US7199442B2 (en) * 2004-07-15 2007-04-03 Fairchild Semiconductor Corporation Schottky diode structure to reduce capacitance and switching losses and method of making same
KR100598348B1 (ko) * 2004-12-24 2006-07-06 매그나칩 반도체 유한회사 실리콘 기반 씨모스 공정을 이용한 쇼트키 다이오드제조방법
JP4764003B2 (ja) * 2004-12-28 2011-08-31 日本インター株式会社 半導体装置
JP4944460B2 (ja) * 2005-03-30 2012-05-30 オンセミコンダクター・トレーディング・リミテッド 半導体装置
US8901699B2 (en) * 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
US20070228505A1 (en) * 2006-04-04 2007-10-04 Mazzola Michael S Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making
JP4420062B2 (ja) * 2007-05-10 2010-02-24 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP2009158519A (ja) * 2007-12-25 2009-07-16 Toyota Motor Corp 半導体装置及びその製造方法
JP5546759B2 (ja) * 2008-08-05 2014-07-09 トヨタ自動車株式会社 半導体装置及びその製造方法
JP2011233614A (ja) * 2010-04-26 2011-11-17 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
JP5757103B2 (ja) * 2011-02-21 2015-07-29 富士電機株式会社 ワイドバンドギャップ逆阻止ｍｏｓ型半導体装置
JP2012227429A (ja) * 2011-04-21 2012-11-15 Sanken Electric Co Ltd 半導体装置
CN102263139A (zh) * 2011-05-24 2011-11-30 哈尔滨工程大学 一种改进的混合整流二极管结构
JP2014127573A (ja) * 2012-12-26 2014-07-07 Rohm Co Ltd 半導体装置
JP5755722B2 (ja) * 2013-12-27 2015-07-29 株式会社日立製作所 半導体装置

Also Published As

Publication number Publication date
CN105742339A (zh) 2016-07-06
US9659927B2 (en) 2017-05-23
JP6739166B2 (ja) 2020-08-12
EP3038162B1 (en) 2019-09-04
KR20160078268A (ko) 2016-07-04
US20160190126A1 (en) 2016-06-30
JP2016122842A (ja) 2016-07-07
CN105742339B (zh) 2020-06-30
EP3038162A1 (en) 2016-06-29

Similar Documents

Publication Publication Date Title
KR102372117B1 (ko) 접합 장벽 쇼트키 정류기
JP6080023B2 (ja) 逆導通型ｉｇｂｔ
JP6425659B2 (ja) ショットキーダイオード及びショットキーダイオードの製造方法
US9768248B2 (en) Semiconductor device having diode characteristic
KR101840967B1 (ko) 반도체 장치
KR101675626B1 (ko) 오버랩 도핑 영역을 갖는 쇼트키 다이오드를 포함하는 반도체 디바이스 및 그 제조 방법
CN109314143B (zh) 半导体装置
KR101668215B1 (ko) 제어가능 온-상태 전압을 가진 전력 반도체 정류기
KR101872069B1 (ko) 플로팅 구조를 갖는 쇼트키 다이오드
JPWO2018220879A1 (ja) 半導体装置
CN108475701B (zh) 面积高效的浮置场环终端
US20160027866A1 (en) Semiconductor device
KR20190038717A (ko) 쇼트키 배리어 다이오드
KR20160030823A (ko) 반도체 장치
US8890278B2 (en) Semiconductor device
EP3154091A1 (en) Reverse-conducting semiconductor device
US20120267748A1 (en) Semiconductor device including schottky barrier junction and pn junction
JP7388027B2 (ja) 炭化珪素半導体装置
US9748230B2 (en) Semiconductor apparatus having a trench Schottky barrier Schottky diode
US11177380B2 (en) Silicon carbide semiconductor component
CN112133760A (zh) 位于soi衬底上的具有沟槽改进的电流路径的高压二极管
GB2592928A (en) Insulated gate switched transistor
CN118738090A (zh) 包括二极管区域的功率半导体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant