JP4944460B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4944460B2
JP4944460B2 JP2006064619A JP2006064619A JP4944460B2 JP 4944460 B2 JP4944460 B2 JP 4944460B2 JP 2006064619 A JP2006064619 A JP 2006064619A JP 2006064619 A JP2006064619 A JP 2006064619A JP 4944460 B2 JP4944460 B2 JP 4944460B2
Authority
JP
Japan
Prior art keywords
layer
diffusion layer
anode
type diffusion
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006064619A
Other languages
English (en)
Other versions
JP2006310791A (ja
Inventor
修一 菊地
重明 大川
清史 中谷
利幸 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
On Semiconductor Trading Ltd
Original Assignee
On Semiconductor Trading Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by On Semiconductor Trading Ltd filed Critical On Semiconductor Trading Ltd
Priority to JP2006064619A priority Critical patent/JP4944460B2/ja
Priority to TW095109148A priority patent/TW200723500A/zh
Priority to KR1020060026461A priority patent/KR100683101B1/ko
Priority to US11/395,599 priority patent/US7737523B2/en
Publication of JP2006310791A publication Critical patent/JP2006310791A/ja
Application granted granted Critical
Publication of JP4944460B2 publication Critical patent/JP4944460B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • AHUMAN NECESSITIES
    • A61MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61FFILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
    • A61F13/00Bandages or dressings; Absorbent pads
    • A61F13/14Bandages or dressings; Absorbent pads specially adapted for the breast or abdomen
    • A61F13/148Abdomen bandages or bandaging garments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • AHUMAN NECESSITIES
    • A61MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61FFILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
    • A61F5/00Orthopaedic methods or devices for non-surgical treatment of bones or joints; Nursing devices; Anti-rape devices
    • A61F5/01Orthopaedic devices, e.g. splints, casts or braces
    • A61F5/0102Orthopaedic devices, e.g. splints, casts or braces specially adapted for correcting deformities of the limbs or for supporting them; Ortheses, e.g. with articulations
    • AHUMAN NECESSITIES
    • A61MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61FFILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
    • A61F5/00Orthopaedic methods or devices for non-surgical treatment of bones or joints; Nursing devices; Anti-rape devices
    • A61F5/01Orthopaedic devices, e.g. splints, casts or braces
    • A61F5/02Orthopaedic corsets
    • A61F5/028Braces for providing support to the lower back, e.g. lumbo sacral supports
    • AHUMAN NECESSITIES
    • A61MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61NELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N2/00Magnetotherapy
    • A61N2/06Magnetotherapy using magnetic fields produced by permanent magnets
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/866Zener diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Public Health (AREA)
  • Animal Behavior & Ethology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Biomedical Technology (AREA)
  • Veterinary Medicine (AREA)
  • Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • General Health & Medical Sciences (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Vascular Medicine (AREA)
  • Nursing (AREA)
  • Orthopedic Medicine & Surgery (AREA)
  • Radiology & Medical Imaging (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、過電圧から回路素子を保護する半導体装置に関する。
従来の半導体装置では、N型の半導体基板上にN型のエピタキシャル層が形成されている。エピタキシャル層に形成されたN型の拡散層には、P型の拡散層が重畳して形成されている。そして、P型の拡散層上にはアノード電極が形成され、基板裏面にはカソード電極が形成され、両拡散層のPN接合を用いてツェナーダイオードが構成されている。P型の拡散層の周辺にはP型のガード領域が形成され、更に、その外側にもう1つのガード領域が形成されている。両ガード領域に囲まれたエピタキシャル層に接触するように、ショットキーバリア用金属層が形成されている。そして、ショットキーバリア用金属層のシリサイドとエピタキシャル層とでショットキーバリアダイオードが構成されている。従来の半導体装置では、ツェナーダイオードとショットキーバリアダイオードとを並列接続し、素子自体の順方向電圧(Vf)の低減を実現している(例えば、特許文献1参照。)。
従来の半導体装置では、N型の半導体領域の表面に高不純物濃度のP型の拡散層と、該拡散層の間に低不純物濃度のP型の拡散層が形成されている。N型の半導体領域の表面に形成された電極は、高不純物濃度のP型の拡散層とオーミック接触し、低不純物濃度のP型の拡散層との間にショットキーバリアを形成している。高不純物濃度のP型の拡散層の形成領域では、PN接合を用いたツェナーダイオードが形成されている。一方、低不純物濃度のP型の拡散層の形成領域では、ツェナーダイオードとショットキーバリアとから成るダイオードが形成されている。この構造により、P型の拡散層からN型の半導体領域に注入される自由キャリア(正孔)を少なくし、PN接合領域近傍に蓄積される自由キャリア(正孔)を低減する。そして、逆回復電流密度を小さくしている(例えば、特許文献2参照。)。
従来のプレーナ型半導体装置では、N型の半導体領域に形成されたP型の半導体領域上面には、アノード電極が形成されている。N型の半導体領域上面には、アノード電極と接続した導電性フィールドプレートが形成されている。また、N型の半導体領域上面に形成された等電位リング電極と導電性フィールドプレートとは、抵抗性フィールドプレートで接続している。そして、導電性フィールドプレートと抵抗性フィールドプレートとの境界下部に位置する絶縁膜の膜厚を厚くし、等電位リング電極側の抵抗性フィールドプレートの下部に位置する絶縁膜の膜厚を薄くしている。この構造により、抵抗性フィールドプレートの効果を強くし、導電性フィールドプレートと抵抗性フィールドプレートとの境界下部における空乏層の曲率を小さくする。そして、電界集中し易い領域での耐圧向上を実現している(例えば、特許文献3参照。)。
特開平8−107222号公報(第2−4頁、第1図) 特開平9−121062号公報(第5−6頁、第2図) 特開平8−130317号公報(第3−6頁、第2、4図)
上述したように、従来の半導体装置では、1素子内にツェナーダイオードとショットキーバリアダイオードとを並列接続している。この構造により、順方向電圧(Vf)はショットキーバリアダイオードの特性が利用され、低電圧駆動を実現できる。しかしながら、ショットキーバリアダイオードでは、主電流はエピタキシャル層を流路とする。そのため、エピタキシャル層での寄生抵抗が大きく、ON抵抗値を低減できないという問題がある。
また、従来の半導体装置では、ツェナーダイオードにおいて、エピタキシャル層上面に形成されたアノード電極の端部下方にP型のガード領域を形成している。同様に、ショットキーバリアダイオードでは、ショットキーバリア用金属層の端部下方にP型のガード領域を形成している。この構造により、電界集中し易い領域をP型のガード領域で保護している。しかしながら、P型のガード領域が最外周に配置される構造では、逆バイアスが印加された際に、アノード電極の端部やショットキーバリア用金属層の端部近傍において、空乏層の曲率が変化し易い。特に、空乏層の終端領域近傍に上記端部が配置された場合には、空乏層の曲率変化が大きくなる。その結果、空乏層の曲率変化した領域に電界集中が起こり易く、所望の耐圧特性を実現し難いという問題がある。
また、従来の半導体装置では、ツェナーダイオードの動作時に、N型のエピタキシャル層領域に少数キャリアである自由キャリア(正孔)が過度に蓄積される。そして、ツェナーダイオードのターンオフ時には、この蓄積された自由キャリア(正孔)をP型の拡散層から排除する必要がある。このとき、P型の拡散層近傍の自由キャリア(正孔)濃度が高く、逆回復電流の時間変化率(di/dt)の絶対値が大きくなる。そして、逆回復電流の時間変化率(di/dt)に起因し、保護ダイオードが破壊するという問題がある。
上述した各事情に鑑みて成されたものであり、本発明の半導体装置では、一導電型の半導体層に離隔して形成される逆導電型の第1及び第2のアノード拡散層と、前記半導体層に形成される一導電型のカソード拡散層と、前記第2のアノード拡散層と連結し、前記カソード拡散層側へと延在するように、前記半導体層に形成される逆導電型の第3のアノード拡散層と、前記半導体層上面に形成される絶縁層と、前記絶縁層に形成されたコンタクトホールを介して前記第1及び第2のアノード拡散層と接続し、且つ前記第1のアノード拡散層と前記第2のアノード拡散層との間の前記半導体層とショットキー接合するアノード電極とを有し、前記第3のアノード拡散層上方の前記絶縁層上面には、前記アノード電極または前記アノード電極と接続する金属層が配置されることを特徴とする。従って、本発明では、回路素子よりも低い順方向電圧(Vf)で、保護ダイオードがON動作するので、過電圧から回路素子を保護することができる。また、アノード領域では、第3のアノード拡散層が第2のアノード拡散層よりカソード拡散層側に配置している。この構造により、アノード電極の端部による耐圧劣化を防ぎ、保護ダイオードは所望の耐圧特性を維持できる。
また、本発明の半導体装置では、前記半導体層の前記第2のアノード拡散層上方には、前記コンタクトホールを開口することで形成される前記アノード電極の端部が配置されることを特徴とする。従って、本発明では、アノード電極の端部下方での空乏層の曲率変化を小さくし、電界集中を防ぎ、保護ダイオードの耐圧劣化を防ぐことができる。
また、本発明の半導体装置では、前記第2のアノード拡散層は、少なくとも不純物濃度の異なる2つの逆導電型の拡散層から構成されることを特徴とする。従って、本発明では、アノード電極の端部近傍に高不純物濃度の拡散層を形成することができる。この構造により、電界集中し易い領域での空乏層の広がりを抑止し、保護ダイオードの耐圧劣化を防ぐことができる。
また、本発明の半導体装置では、前記第3のアノード拡散層の不純物濃度は、前記第2のアノード拡散層を構成する前記逆導電型の拡散層の不純物濃度より低いことを特徴とする。従って、本発明では、保護ダイオードに逆バイアスが印加された際に、空乏層の終端領域を第2のアノード拡散層から離間させる。この構造により、空乏層の終端領域での曲率変化を小さくし、保護ダイオードの耐圧劣化を防ぐことができる。
また、本発明の半導体装置では、前記カソード拡散層には逆導電型の排出用拡散層が重畳して形成され、前記逆導電型の排出用拡散層にはカソード電極が接続していることを特徴とする。従って、本発明では、保護ダイオードの動作時に、カソード拡散層を介して半導体層内の自由キャリア(正孔)を再結合により消滅させることができる。また、カソード電位が印加された逆導電型の排出用拡散層を介して半導体層内の自由キャリア(正孔)を排出することができる。この構造により、逆回復電流の時間変化率(di/dt)の絶対値を小さくし、保護ダイオードの破壊を防ぐことができる。
また、本発明の半導体装置では、前記アノード電極または前記アノード電極と接続する金属層は、前記第3のアノード拡散層よりも前記カソード電極側に延在していることを特徴とする。従って、本発明では、アノード電極またはアノード電極と接続する金属層が、フィールドプレートとして用いられる。この構造により、フィールドプレート効果により、保護ダイオードの耐圧特性を向上させることができる。
また、本発明の半導体装置では、前記アノード電極上方には、前記アノード電極にアノード電位を印加する配線層用のコンタクトホールが配置されていることを特徴とする。従って、本発明では、アノード電極への配線の引き回しを抑止し、配線パターン面積を縮小させることができる。
また、本発明の半導体装置では、前記アノード電位が印加された配線層の下方の前記半導体層上には、前記カソード拡散層と同電位となる電界遮断膜が配置され、前記電界遮断膜は、前記アノード電位が印加された配線層と前記カソード拡散層が交差する領域に配置されていることを特徴とする。従って、本発明では、電界遮断膜は、アノード電位が印加された配線層に対してシールド効果を有し、カソード領域が反転し、アノード領域と分離領域とがショートすることを防止できる。
本発明では、半導体層にツェナーダイオードとショットキーバリアダイオードを並列に配置させた保護ダイオードが形成されている。保護ダイオードではショットキーバリアダイオードの低い順方向電圧(Vf)特性を利用する。そして、保護ダイオードは所望の回路素子と並列に接続される。この構造により、過電圧が回路素子へと印加された際に、回路素子よりも先に保護ダイオードが動作し、回路素子の破壊を防ぐことができる。
また、本発明では、ショットキーバリア用金属層の端部の下方にP型の拡散層が形成されている。そして、該P型の拡散層と連結し、カソード領域側に低不純物濃度のP型の拡散層が延在している。この構造により、保護ダイオードに逆バイアスが印加された際に、空乏層の終端領域での曲率変化を小さくし、耐圧特性を向上させることができる。
また、本発明では、アノード電極の端部の下方に二重拡散構造の高不純物濃度の拡散層が形成されている。この構造により、アノード電極の端部近傍まで空乏層が広がることを防ぎ、その領域での電界集中を防ぐことができる。そして、保護ダイオードの耐圧劣化を防ぐことができる。
また、本発明では、カソード領域にカソード電位が印加されたP型の拡散層が形成されている。この構造により、保護ダイオードの動作時において、半導体層内の自由キャリア(正孔)の濃度を低減することができる。そして、逆回復電流の時間変化率(di/dt)の絶対値を小さくし、保護ダイオードの破壊を防ぐことができる。
また、本発明では、カソード電極側へと延在されたアノード拡散層の上面にアノード電位が印加された金属層またはアノード電極が形成されている。この構造により、保護ダイオードに逆バイアスが印加された際に、フィールドプレート効果が得られ、空乏層の曲率変化を小さくし、耐圧特性を向上させることができる。
以下に、本発明の一実施の形態である半導体装置について、図1〜図7を参照し、詳細に説明する。図1(A)及び(B)は、本実施の形態である保護ダイオードを説明するための断面図である。図2(A)及び(B)は、本実施の形態であるツェナーダイオードを説明するための断面図である。図3は、本実施の形態である保護ダイオードとツェナーダイオードの順方向電圧(Vf)を説明する図である。図4は本実施の形態である保護ダイオードを組み込んだ回路を説明する図である。図5(A)は、本実施の形態である保護ダイオードに関し、逆バイアス状態の電位分布を説明する図である。図5(B)は、本実施の形態である保護ダイオードでの衝突電離発生領域を説明する図である。図6は、本実施の形態である保護ダイオードに関し、逆バイアス状態の電位分布を説明する図である。図7は、本実施の形態である保護ダイオードとツェナーダイオードの自由キャリア(正孔)の濃度プロファイルを説明する図である。図8は、本実施の形態である保護ダイオードを説明するための断面図である。
図1(A)に示す如く、ツェナーダイオードとショットキーバリアダイオードを並列に配置させた保護ダイオード1は、主に、P型の単結晶シリコン基板2と、N型のエピタキシャル層3と、N型の埋込拡散層4と、アノード領域として用いられるP型の拡散層5、6、7、8、9と、カソード領域として用いられるN型の拡散層10、11と、P型の拡散層12、13と、アノード電極として用いられるショットキーバリア用金属層14と、カソード電極として用いられる金属層15と、絶縁層16、17と、アノード電極と接続する金属層18とから構成されている。
N型のエピタキシャル層3が、P型の単結晶シリコン基板2上面に堆積されている。尚、本実施の形態でのエピタキシャル層3が本発明の「半導体層」に対応する。そして、本実施の形態では、基板2上に1層のエピタキシャル層3が形成されている場合を示すが、この場合に限定するものではない。例えば、本発明の「半導体層」としては、基板上面に複数のエピタキシャル層が積層されている場合でも良い。また、本発明の「半導体層」としては、基板のみの場合でも良く、基板としては、N型の単結晶シリコン基板、化合物半導体基板でも良い。
N型の埋込拡散層4が、基板2及びエピタキシャル層3の両領域に形成されている。図示したように、N型の埋込拡散層4は、分離領域19で区画された、保護ダイオード1の形成領域に渡り、形成されている。
P型の拡散層5、6が、エピタキシャル層3に形成されている。P型の拡散層5は、例えば、その表面の不純物濃度が1.0E16〜17(/cm)程度、拡散深さが5〜6(μm)程度となる拡散条件により形成されている。P型の拡散層6は、例えば、その表面の不純物濃度が1.0E19〜20(/cm)程度、拡散深さが1〜3(μm)程度となる拡散条件により形成されている。そして、P型の拡散層5は、N型のエピタキシャル層3とPN接合領域を形成し、P型の拡散層5、6はツェナーダイオードのアノード領域として用いられる。尚、本実施の形態でのP型の拡散層5、6が本発明の「逆導電型の第1のアノード拡散層」に対応する。しかしながら、本発明の「逆導電型の第1のアノード拡散層」としては、P型の拡散層5あるいはP型の拡散層6のみの場合でも良い。また、P型の拡散層5、6に、例えば、その表面の不純物濃度が1.0E17〜18(/cm)程度、拡散深さが2〜4(μm)程度となるP型の拡散層を形成し、3重拡散構造とする場合でも良い。
P型の拡散層7、8が、P型の拡散層5の周囲を囲むように一環状に、エピタキシャル層3に形成されている。P型の拡散層7は、例えば、その表面の不純物濃度が1.0E16〜17(/cm)程度、拡散深さが5〜6(μm)程度となる拡散条件により形成されている。P型の拡散層8は、例えば、その表面の不純物濃度が1.0E17〜18(/cm)程度、拡散深さが2〜4(μm)程度となる拡散条件により形成されている。そして、P型の拡散層7は、N型のエピタキシャル層3とPN接合領域を形成し、P型の拡散層7、8はツェナーダイオードのアノード領域として用いられる。また、P型の拡散層7、8はアノード電極となるショットキーバリア用金属層14の端部20下方に形成されている。P型の拡散層7より高不純物濃度であるP型の拡散層8は、P型の拡散層7と重畳して形成されている。尚、本実施の形態でのP型の拡散層7、8が本発明の「逆導電型の第2のアノード拡散層」に対応する。しかしながら、本発明の「逆導電型の第2のアノード拡散層」としては、P型の拡散層7あるいはP型の拡散層8のみの場合でも良く、また、3重拡散構造等の多重拡散構造の場合でも良い。
P型の拡散層9は、P型の拡散層5の周囲を囲むように一環状に、P型の拡散層7、8と形成領域の一部を重畳して形成されている。P型の拡散層9は、例えば、その表面の不純物濃度が1.0E15〜16(/cm)程度、拡散深さが1〜3(μm)程度となる拡散条件により形成されている。そして、P型の拡散層9は、P型の拡散層7、8よりN型の拡散層10側に延在して形成されている。そして、P型の拡散層9の不純物濃度は、P型の拡散層7、8の不純物濃度よりも低濃度である。尚、本実施の形態でのP型の拡散層9が本発明の「逆導電型の第3のアノード拡散層」に対応する。
N型の拡散層10、11が、P型の拡散層5の周囲を囲むように一環状に、エピタキシャル層3に形成されている。N型の拡散層10、11とN型のエピタキシャル層3とは、ツェナーダイオード及びショットキーバリアダイオードのカソード領域として用いられる。そして、N型の拡散層10は広い拡散領域とすることで、寄生抵抗値を低減する。一方、N型の拡散層11は狭い拡散領域であるが、高不純物濃度とすることで低抵抗化を図る。尚、本実施の形態でのN型の拡散層10、11が本発明の「一導電型のカソード拡散層」に対応する。しかしながら、本発明の「一導電型のカソード拡散層」としては、N型の拡散層10あるいはN型の拡散層11のみの場合でも良く、また、3重拡散構造等の多重拡散構造の場合でも良い。
P型の拡散層12、13が、N型の拡散層10に、その形成領域を重畳させるように形成されている。また、P型の拡散層12、13は、P型の拡散層5の周囲を囲むように一環状に形成されている。P型の拡散層12は、例えば、その表面の不純物濃度が1.0E16〜17(/cm)程度、拡散深さが5〜6(μm)程度となる拡散条件により形成されている。P型の拡散層13は、例えば、その表面の不純物濃度が1.0E19〜20(/cm)程度、拡散深さが1〜3(μm)程度となる拡散条件により形成されている。そして、N型の拡散層11とP型の拡散層13には、カソード電極として用いられる金属層15がコンタクトしている。この構造により、P型の拡散層12、13は、N型の拡散層10、11と同電位となる。尚、本実施の形態でのP型の拡散層12、13が本発明の「逆導電型の排出用拡散層」に対応する。しかしながら、本発明の「逆導電型の排出用拡散層」としては、P型の拡散層12あるいはP型の拡散層13のみの場合でも良く、また、3重拡散構造等の多重拡散構造の場合でも良い。
ショットキーバリア用金属層14が、エピタキシャル層3上面に形成されている。ショットキーバリア用金属層14は、例えば、チタン(Ti)層上面に、チタンナイトライド(TiN)層を堆積する。太線で示すように、P型の拡散層5とP型の拡散層7との間に位置するエピタキシャル層3表面には、チタンシリサイド(TiSi)層のシリサイド層21が形成されている。そして、ショットキーバリア用金属層14のシリサイド層21とエピタキシャル層3とでショットキーバリアダイオードが構成される。尚、チタン(Ti)層に替えて、タングステン(W)、モリブデン(Mo)、タンタル(Ta)、コバルト(Co)、ニッケル(Ni)、白金(Pt)等の金属を用いても良い。この場合には、シリサイド層20として、タングステンシリサイド(WSi)層、モリブデンシリサイド(MoSi)層、コバルトシリサイド(CoSi)層、ニッケルシリサイド(NiSi)層、プラチナシリサイド(PtSi)層等が形成される。
金属層15が、エピタキシャル層3上面に形成されている。金属層15は、例えば、バリアメタル層上にアルミシリコン(AlSi)層、アルミ銅(AlCu)層またはアルミシリコン銅(AlSiCu)層が積層された構造である。そして、金属層15はカソード電極として用いられ、N型の拡散層11及びP型の拡散層13にカソード電位を印加している。
絶縁層16、17が、エピタキシャル層3上方に形成されている。絶縁層16、17は、例えば、シリコン酸化膜、シリコン窒化膜、TEOS(Tetra−Ethyl−Orso−Silicate)膜、BPSG(Boron Phospho Silicate Glass)膜、SOG(Spin On Glass)膜等が選択的に積層されて、形成されている。絶縁層16にはコンタクトホール22が形成されている。コンタクトホール22はショットキーバリア用金属層14で埋設され、ショットキーバリア用金属層14がアノード電極として用いられる。尚、本実施の形態での絶縁層16、17が本発明の「絶縁層」に対応する。しかしながら、本発明の「絶縁層」としては、上記シリコン酸化膜等が選択的に積層された膜であれば良い。
金属層18が、P型の拡散層9の形成領域上方を覆うように、絶縁層17上面に形成されている。金属層18は、例えば、バリアメタル層上にアルミシリコン(AlSi)層、アルミ銅(AlCu)層またはアルミシリコン銅(AlSiCu)層が積層された構造である。金属層18は、絶縁層17に形成されたコンタクトホール23を埋設し、ショットキーバリア用金属層14と接続する。この構造により、保護ダイオード1に逆バイアスが印加された際には、金属層18はフィールドプレートとして用いられ、保護ダイオード1の耐圧特性を向上させる。
尚、本実施の形態では、図1(B)に示すように、ショットキーバリア用金属層14が、図1(A)に示す金属層18のように、P型の拡散層9の形成領域上方を覆うように形成されている場合でも良い。この場合には、保護ダイオード1に逆バイアスが印加された際には、ショットキーバリア金属層14がフィールドプレートとして用いられ、保護ダイオード1の耐圧特性を向上させる。
図2(A)では、ツェナーダイオード31を示している。尚、ツェナーダイオード31では、図1に示す保護ダイオード1と、ほぼ同等の耐圧特性を有する構造である。以下に、その構造を説明する。
N型のエピタキシャル層33がP型の単結晶シリコン基板32上面に堆積されている。N型の埋込拡散層34が基板32とエピタキシャル層33との両領域に形成されている。P型の拡散層35、36、37が、エピタキシャル層33に形成されている。P型の拡散層35、36は、N型のエピタキシャル層33とPN接合領域を形成し、P型の拡散層35、36、37はツェナーダイオードのアノード領域として用いられる。
N型の拡散層38、39が、エピタキシャル層33に形成されている。N型の拡散層38、39とN型のエピタキシャル層33とは、ツェナーダイオードのカソード領域として用いられる。そして、P型の拡散層40、41が、N型の拡散層38に形成されている。
絶縁層42がエピタキシャル層33上面に形成され、絶縁層42にはコンタクトホール43、44が形成されている。金属層45がコンタクトホール43を介してP型の拡散層37と接続し、アノード電極として用いられる。金属層46がコンタクトホール44を介してN型の拡散層39、P型の拡散層41と接続し、カソード電極として用いられる。
絶縁層47が絶縁層42上に形成され、絶縁層47にはコンタクトホール48が形成されている。金属層49がコンタクトホール48を介して金属層45と接続している。また、金属層49がP型の拡散層36の形成領域上方を覆うように形成され、フィールドプレート効果を有する。
尚、本実施の形態では、図2(B)に示すように、金属層45が、図2(A)に示す金属層49のように、P型の拡散層36の形成領域上方を覆うように形成されている場合でも良い。
次に、図3では、保護ダイオード1の順方向電圧(Vf)を実線で示し、PNダイオード31の順方向電圧(Vf)を点線で示している。
図1を用いて上述したように、保護ダイオード1には、PNダイオードとショットキーバリアダイオードとが並列に配置されている。この構造により、例えば、Vfが0.8(V)以下の場合には、保護ダイオード1がPNダイオード31よりも順方向電流(If)が大きく、電流能力が優れていることがわかる。一方、Ifが1.0E−8(A)の場合には、保護ダイオード1がPNダイオード31よりも低電位で駆動することがわかる。つまり、この素子特性により、出力端子に接続するMOSトランジスタ等と保護ダイオード1とを並列接続することで、例えば、ブラウン間内の放電時やモーター負荷等のL負荷ターンオフ時に発生する過電圧等からMOSトランジスタ等を保護することができる。
具体的には、図4に、電源ライン(Vcc)とグランド(GND)との間にNチャネル型のMOSトランジスタX、Yが直列接続し、MOSトランジスタXのソース電極とMOSトランジスタYのドレイン電極とが出力端子に接続している回路を示す。
ここで、電源ライン(Vcc)と出力端子との間に保護ダイオード1を接続していない回路の出力端子に過電圧が印加された場合を説明する。逆バイアスが印加されている状態のMOSトランジスタXのソース−ドレイン間には、過電圧により順方向バイアスが印加される。このとき、ソース−ドレイン間には許容値以上の電流が流れ、PN接合領域が破壊され、MOSトランジスタXが破壊されてしまう。
しかしながら、本実施の形態では、電源ライン(Vcc)と出力端子との間に、保護ダイオード1とMOSトランジスタXとを並列接続している。この場合、図3を用いて上述したように、出力端子に過電圧が印加されると、保護ダイオード1が先に動作し、過電圧により発生する電流の大部分を保護ダイオード1により電源ライン(Vcc)へと逃がすことができる。その結果、過電圧によりMOSトランジスタXのソース−ドレイン間を流れる電流を低減し、PN接合領域の破壊を防止することができる。
次に、図5(A)では、太い実線が空乏層の端部領域を示し、点線が等電位線を示し、一点鎖線が、318(V)の等電位線を示している。ショットキーバリア用金属層14の端部20下方には、P型の拡散層7、8が二重拡散構造で形成されている。そして、P型の拡散層7、8が重畳した領域は高不純物濃度領域であり、実線で示すように、空乏化していない領域が存在する。その結果、ショットキーバリア用金属層14の下方では、等電位線の間隔が狭まらず、電界集中が発生し難い状態となっている。つまり、ショットキーバリア用金属層14の端部20での電界集中を緩和し、保護ダイオード1の耐圧特性を向上させることができる。
また、P型の拡散層9がP型の拡散層7、8と連結し、P型の拡散層7がカソード電極側へと延在している。P型の拡散層9は低不純物濃度であり、図示したように、空乏層で満たされている。そして、P型の拡散層9が形成されている領域では、等電位線の間隔が緩やかに推移している。つまり、空乏層で満たされたP型の拡散層9が、アノード電極側から最外周に配置される。この構造により、図示したように、空乏層の終端領域での曲率変化を小さくし、保護ダイオード1の耐圧特性を向上させている。その結果、ショットキーバリアダイオードを形成することでの耐圧劣化という問題点を改善し、ショットキーバリアダイオードによる低い順方向電圧(Vf)による駆動を実現できる。
また、金属層18が、P型の拡散層9よりもカソード電極側へと延在している。図示したように、アノード電位が印加された金属層18によるフィールドプレート効果により、等電位線の一部は金属層18の端部24へ収束するように変位している。そして、金属層18の端部24下方で等電位線が集中し、電界集中し易い状態となっている。図5(B)に示すように、カソード電極側に位置するP型の拡散層9の端部25近傍で衝突電離が発生している。この図からも、P型の拡散層7、8を形成することで、電界集中が発生し易いショットキーバリア用金属層14の端部20での耐圧劣化を防止していることがわかる。
図6では、図5(A)の逆バイアス状態から、金属層18の端部24の位置をP型の拡散層9上面に変更させた場合の電位分布を示している。太い実線が空乏層の端部領域を示し、点線が等電位線を示し、一点鎖線が、279(V)の等電位線を示している。図示したように、アノード電位が印加された金属層18によるフィールドプレート効果により、等電位線の一部は金属層18の端部24へ収束するように変位している。この場合、金属層18の端部24の位置がアノード電極側へと位置することで、空乏層の広がりが抑えられている。その結果、図5(A)の場合と比較すると、保護ダイオードの耐圧特性が劣化していることがわかる。
尚、本実施の形態では、フィールドプレートとしての役割を担う金属層18が、P型の拡散層9よりもカソード電極側へと延在している場合について説明しているが、この場合に限定するものではない。P型の拡散層9の不純物濃度、拡散深さ、また、金属層18下方の絶縁層の厚み等により、金属層18の端部24とP型の拡散層9の端部25との位置関係は任意の設計変更が可能である。例えば、P型の拡散層9の拡散深さ及び金属層18下方の絶縁層の厚みが同条件において、P型の拡散層9の不純物濃度が、本実施の形態よりも高濃度となる場合がある。この場合、金属層18の端部24が、P型の拡散層9の端部25よりもカソード電極側に延在する構造となる。この構造により、金属層18からの電界影響を強め、保護ダイオード1の耐圧特性を向上させることができる。一方、P型の拡散層9の不純物濃度が、本実施の形態よりも低濃度となる場合がある。この場合、P型の拡散層9の端部25が、金属層18の端部24よりもカソード電極側に延在する構造となる。この構造により、金属層18からの電界影響を弱め、保護ダイオード1の耐圧特性を向上させることができる。
次に、図7では、実線が保護ダイオード1のA−A断面(図1(A)参照)における自由キャリア(正孔)の濃度プロファイルを示し、点線がツェナーダイオード31のB−B断面(図2(A)参照)における自由キャリア(正孔)の濃度プロファイルを示している。尚、縦軸はエピタキシャル層内における自由キャリア(正孔)の濃度を示し、横軸はアノード領域からの離間距離を示している。そして、図では、保護ダイオード1及びツェナーダイオード31のそれぞれにVf=0.8(V)印加された状態での濃度プロファイルを示している。
先ず、図1に示すように、保護ダイオード1の動作時には、P型の拡散層5とN型のエピタキシャル層3とのPN接合領域には順方向電圧(Vf)が印加され、エピタキシャル層3にはP型の拡散層5から自由キャリア(正孔)が注入される。一方、図2に示すように、ツェナーダイオード31の動作時には、同様に、P型の拡散層34とN型のエピタキシャル層33とのPN接合領域には順方向電圧(Vf)が印加され、エピタキシャル層33にはP型の拡散層34から自由キャリア(正孔)が注入される。つまり、保護ダイオード1及びツェナーダイオード31の両者とも、P型の拡散層5、34の近傍領域では、ほぼ同じ自由キャリア(正孔)の濃度となる。
次に、図1に示すように、保護ダイオード1では、ショットキーバリアダイオードが形成されることで、P型の拡散層7、8、9がP型の拡散層5から離間して形成されている。この構造により、順方向電圧(Vf)が印加されるPN接合領域が低減し、N型のエピタキシャル層3に注入される自由キャリア(正孔)は低減する。その結果、ツェナーダイオード31と比較すると、保護ダイオード1では、P型の拡散層5から離間した領域では自由キャリア(正孔)の濃度が低下する。尚、エピタキシャル層3では、自由キャリア(正孔)が分布することで伝導度変調が起こり、主電流は低いON抵抗で流れるようになる。そして、ON抵抗値が大きいというショットキーバリアダイオードの問題点を解決することができる。
最後に、図1に示すように、保護ダイオード1のカソード領域は、N型の拡散層10、11による二重拡散構造で形成されている。この構造により、N型の拡散層10近傍領域では、P型の拡散層5から注入された自由キャリア(正孔)は、N型の拡散層10、11から注入された自由キャリア(電子)と再結合する。このとき、N型の拡散層10を広く拡散させることで、再結合を促進させることができる。
更に、保護ダイオード1では、N型の拡散層10にカソード電位が印加されたP型の拡散層12、13が形成されている。そして、上記再結合せず、P型の拡散層12、13へと到達した自由キャリア(正孔)は、P型の拡散層12、13からエピタキシャル層3外へと排出される。その結果、カソード領域近傍での自由キャリア(正孔)の濃度は大幅に低下し、エピタキシャル層3内の自由キャリア(正孔)の濃度も低下させることができる。一方、図2に示すように、ツェナーダイオード31のカソード領域も同様な構造をしており、カソード領域近傍での自由キャリア(正孔)の濃度は大幅に低下する。
上述したように、保護ダイオード1では、ショットキーバリアダイオードが形成され、且つ、エピタキシャル層3から自由キャリア(正孔)を排出し易いカソード領域が形成されている。この構造により、保護ダイオード1のPN接合領域の近傍に蓄積される自由キャリア(正孔)濃度を低くすることができる。その結果、保護ダイオード1のターンオフ時には、逆回復電流の時間変化率(di/dt)の絶対値を小さくし、ソフトリカバリー特性を得ることができる。そして、逆回復電流の時間変化率(di/dt)に起因する保護ダイオード1の破壊を防ぐことができる。
次に、図8に示すように、保護ダイオード1は、例えば、楕円形状に形成されている。楕円形状の直線領域Lには、中心領域にアノード領域として用いられるP型の拡散層5(実線で囲まれた領域)が配置されている。そして、楕円形状の直線領域L及び曲線領域Rには、P型の拡散層5の周囲を囲むように、P型の拡散層7(二点鎖線で囲まれた領域)、8(点線で囲まれた領域)が一環状に形成されている。上述したように、P型の拡散層7、8は、ショットキーバリア用金属層14(図1参照)の端部20(図1参照)での電界集中を緩和し、保護ダイオード1の耐圧特性を向上させる。
楕円形状の直線領域L及び曲線領域Rには、P型の拡散層7、8の周囲を囲むように、P型の拡散層9(一点鎖線で囲まれた領域)が一環状に形成されている。
また、楕円形状の直線領域L及び曲線領域Rには、P型の拡散層9の周囲を囲むように、カソード領域として用いられるN型の拡散層10(三点鎖線で囲まれた領域)が一環状に形成されている。そして、N型の拡散層10が形成されている領域には、その形成領域を重畳させるように、一環状にP型の拡散層12(四点鎖線で囲まれた領域)が形成されている。尚、図示していないが、P型の拡散層5には、その形成領域を重畳させるように、P型の拡散層6(図1参照)が形成されている。また、N型の拡散層10には、その形成領域を重畳させるように、N型の拡散層11(図1参照)及びP型の拡散層13(図1参照)が形成されている。
この構造により、保護ダイオード1は、楕円形状の直線領域L及び曲線領域Rにおいて、電流を流すことができ、電流能力を向上させることができる。更に、楕円形状の曲線領域Rでは、その曲線形状及びP型の拡散層7、8により、電界集中が緩和され、保護ダイオード1の耐圧特性を向上させることができる。更に、保護ダイオード1を楕円形状とすることで、素子サイズを縮小させることができる。
P型の拡散層5からP型の拡散層7、8の一部まで開口するように、コンタクトホール22(図1参照)が形成されている。コンタクトホール22を介して、ショットキーバリア用金属層14は、P型の拡散層5、N型のエピタキシャル層3(図1参照)及びP型の拡散層7、8と接続している。上述したように、ショットキーバリア用金属層14が、エピタキシャル層3(図1参照)上面に、直接、形成されている。そして、ショットキーバリア用金属層14は、コンタクトホール22内ではその広い領域に渡り、平坦性を維持した状態で形成される。この構造により、ショットキーバリア用金属層14の直上に、金属層18がショットキーバリア用金属層14に接続するコンタクトホール23を形成することができる。つまり、ショットキーバリア用金属層14用のコンタクトホール22(図1参照)上にコンタクトホール23が形成されている。その結果、ショットキーバリア用金属層14への配線の引き回しを抑止し、配線パターン面積を縮小させることができる。尚、図8の説明では、図1に示す構成要素と同じ構成要素には、同じ符番を用い、図8では、かっこ内にその符番を図示している。
最後に、楕円形状の曲線領域Rでは、アノード電位が印加された配線層(図示せず)の下方であり、少なくともアノード電位が印加された配線層とN型の拡散層10とが交差する領域には電界遮断膜51が配置されている。電界遮断膜51は、例えば、MOSトランジスタ(図示せず)のゲート電極を形成する工程と共用工程で形成され、ポリシリコン膜から形成されている。そして、エピタキシャル層3と電界遮断膜51との間の絶縁層に形成されたコンタクトホール52、53を介して、電界遮断膜51はカソード領域であるN型の拡散層10と接続している。つまり、電界遮断膜51には、実質、カソード電位と同電位が印加されている。この構造により、電界遮断膜51は、アノード電位が印加された配線層に対しシールド効果を有する。そして、カソード電位とアノード電位との電位差によりカソード領域が反転し、アノード領域と分離領域19(図1参照)とがショートすることを防止できる。
尚、本実施の形態では、アノード領域として用いるP型の拡散層5とP型の拡散層7との間にシリサイド層21を形成する場合について説明したが、この場合に限定するものではない。例えば、保護ダイオードにおけるショットキーバリアダイオードの順方向電圧(Vf)特性の向上を図るために、P型の拡散層5とP型の拡散層7との間を広げ、シリサイド層21を広い領域に渡り形成する場合もある。この場合には、P型の拡散層5とP型の拡散層7との間に、新たにアノード電位が印加されるP型の拡散層をほぼ一定間隔に配置することができる。そして、シリサイド層21形成領域での空乏層の曲率変化を小さくし、保護ダイオードの耐圧特性を維持することができる。
また、P型の拡散層5がP型の拡散層7よりも深部まで拡散している構造とする場合でも良い。P型の拡散層5はP型の拡散層7より深く拡散することで、P型の拡散層5の底面がエピタキシャル層3表面から垂直方向へ大きく離間する。そして、P型の拡散層5とエピタキシャル層3との境界から広がる空乏層は、水平方向の広い領域に広がる。その結果、P型の拡散層5とP型の拡散層7との離間距離を大きくすることができ、シリサイド層21の形成領域を広げることができる。その結果、ショットキーダイオードでの電流能力を向上させることができる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
本発明の実施の形態における(A)保護ダイオードを説明する断面図であり、(B)保護ダイオードを説明する断面図である。 本発明の実施の形態における(A)ツェナーダイオードを説明する断面図であり、(B)ツェナーダイオードを説明するである。 本発明の実施の形態における保護ダイオードとツェナーダイオードの順方向電圧(Vf)を説明する図である。 本発明の実施の形態における保護ダイオードを組み込んだ回路を説明する図である。 本発明の実施の形態における(A)保護ダイオードの逆バイアス状態の電位分布を説明する図であり、(B)保護ダイオードでの衝突電離発生領域を説明する図である。 本発明の実施の形態における保護ダイオードの逆バイアス状態の電位分布を説明する図である。 本発明の実施の形態における保護ダイオードとツェナーダイオードの自由キャリア(正孔)の濃度プロファイルを説明する図である。 本発明の実施の形態における保護ダイオードを説明する平面図である。
符号の説明
1 保護ダイオード
2 P型の単結晶シリコン基板
3 N型のエピタキシャル層
5 P型の拡散層
7 P型の拡散層
8 P型の拡散層
10 N型の拡散層
13 P型の拡散層
14 ショットキーバリア用金属層
18 金属層
20 端部
21 シリサイド層

Claims (8)

  1. 一導電型の半導体層に離隔して形成される逆導電型の第1及び第2のアノード拡散層と、
    前記半導体層に形成される一導電型のカソード拡散層と、
    前記第2のアノード拡散層と連結し、前記カソード拡散層側へと延在するように、前記半導体層に形成される逆導電型の第3のアノード拡散層と、
    前記半導体層上面に形成される絶縁層と、
    前記絶縁層に形成されたコンタクトホールを介して前記第1及び第2のアノード拡散層と接続し、且つ前記第1のアノード拡散層と前記第2のアノード拡散層との間の前記半導体層とショットキー接合するアノード電極とを有するショットキーバリアダイオードであり
    前記第2のアノード拡散層は、前記第1のアノード拡散層及び前記ショットキー接合する半導体層を囲むように配置され、
    前記第3のアノード拡散層上方の前記絶縁層上面には、前記アノード電極または前記アノード電極と接続する金属層が配置されることを特徴とする半導体装置。
  2. 前記半導体層の前記第2のアノード拡散層上方には、前記コンタクトホールを開口することで形成される前記アノード電極の端部が配置されることを特徴とする請求項1に記載の半導体装置。
  3. 前記第2のアノード拡散層は、少なくとも不純物濃度の異なる2つの逆導電型の拡散層から構成されることを特徴とする請求項1に記載の半導体装置。
  4. 前記第3のアノード拡散層の不純物濃度は、前記第2のアノード拡散層を構成する前記逆導電型の拡散層の不純物濃度より低いことを特徴とする請求項3に記載の半導体装置。
  5. 前記カソード拡散層には逆導電型の排出用拡散層が重畳して形成され、前記逆導電型の排出用拡散層にはカソード電極が接続していることを特徴とする請求項1に記載の半導体装置。
  6. 前記アノード電極または前記アノード電極と接続する金属層は、第3のアノード拡散層よりも前記カソード電極側に延在していることを特徴とする請求項1に記載の半導体装置。
  7. 前記アノード電極上方には、前記アノード電極にアノード電位を印加する配線層用のコンタクトホールが配置されていることを特徴とする請求項1に記載の半導体装置。
  8. 前記アノード電位が印加された配線層の下方の前記半導体層上には、前記カソード拡散層と同電位となる電界遮断膜が配置され、
    前記電界遮断膜は、前記アノード電位が印加された配線層と前記カソード拡散層が交差する領域に配置されていることを特徴とする請求項7に記載の半導体装置。
JP2006064619A 2005-03-30 2006-03-09 半導体装置 Expired - Fee Related JP4944460B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006064619A JP4944460B2 (ja) 2005-03-30 2006-03-09 半導体装置
TW095109148A TW200723500A (en) 2005-03-30 2006-03-17 Semiconductor device
KR1020060026461A KR100683101B1 (ko) 2005-03-30 2006-03-23 반도체 장치
US11/395,599 US7737523B2 (en) 2005-03-30 2006-03-30 Semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005098965 2005-03-30
JP2005098965 2005-03-30
JP2006064619A JP4944460B2 (ja) 2005-03-30 2006-03-09 半導体装置

Publications (2)

Publication Number Publication Date
JP2006310791A JP2006310791A (ja) 2006-11-09
JP4944460B2 true JP4944460B2 (ja) 2012-05-30

Family

ID=37069319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006064619A Expired - Fee Related JP4944460B2 (ja) 2005-03-30 2006-03-09 半導体装置

Country Status (4)

Country Link
US (1) US7737523B2 (ja)
JP (1) JP4944460B2 (ja)
KR (1) KR100683101B1 (ja)
TW (1) TW200723500A (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4944460B2 (ja) 2005-03-30 2012-05-30 オンセミコンダクター・トレーディング・リミテッド 半導体装置
JP2006310790A (ja) * 2005-03-30 2006-11-09 Sanyo Electric Co Ltd 半導体装置
JP2008085187A (ja) * 2006-09-28 2008-04-10 Sanyo Electric Co Ltd 半導体装置
KR100932137B1 (ko) * 2007-06-08 2009-12-16 주식회사 동부하이텍 수평형 디모스 소자의 구조 및 그 제조방법
JP5085241B2 (ja) 2007-09-06 2012-11-28 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2009141062A (ja) * 2007-12-05 2009-06-25 Panasonic Corp 半導体装置及びその製造方法
US7638857B2 (en) * 2008-05-07 2009-12-29 United Microelectronics Corp. Structure of silicon controlled rectifier
US8324705B2 (en) * 2008-05-27 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Schottky diodes having low-voltage and high-concentration rings
JP5124533B2 (ja) * 2009-06-30 2013-01-23 株式会社日立製作所 半導体装置、それを用いたプラズマディスプレイ駆動用半導体集積回路装置、及びプラズマディスプレイ装置
DE102009046606A1 (de) * 2009-11-11 2011-05-12 Robert Bosch Gmbh Schutzelement für elektronische Schaltungen
JP5957171B2 (ja) 2010-06-30 2016-07-27 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP5711646B2 (ja) * 2010-11-16 2015-05-07 株式会社豊田中央研究所 ダイオード
CN102208456B (zh) * 2011-05-18 2012-10-31 哈尔滨工程大学 叠置p+-p结势垒控制肖特基二极管
EP3038162B1 (en) * 2014-12-24 2019-09-04 ABB Schweiz AG Junction barrier Schottky rectifier
US9368650B1 (en) * 2015-07-16 2016-06-14 Hestia Power Inc. SiC junction barrier controlled schottky rectifier
KR20180114685A (ko) * 2017-04-11 2018-10-19 삼성전자주식회사 쇼트키 다이오드 및 이를 포함하는 집적 회로
US20220336682A1 (en) * 2019-11-29 2022-10-20 Rohm Co., Ltd. Semiconductor device
IT202100002333A1 (it) * 2021-02-03 2022-08-03 St Microelectronics Srl Dispositivo jbs con prestazioni elettriche migliorate, e processo di fabbricazione del dispositivo jbs

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4027325A (en) 1975-01-30 1977-05-31 Sprague Electric Company Integrated full wave diode bridge rectifier
EP0029350B1 (en) * 1979-11-14 1987-08-05 Fujitsu Limited An output transistor of a ttl device with a means for discharging carriers
US4451839A (en) 1980-09-12 1984-05-29 National Semiconductor Corporation Bilateral zener trim
JPS62132358A (ja) * 1985-12-04 1987-06-15 Nec Corp プレ−ナ型半導体装置
JP2590284B2 (ja) 1990-02-28 1997-03-12 株式会社日立製作所 半導体装置及びその製造方法
EP0490236A3 (en) * 1990-12-13 1992-08-12 National Semiconductor Corporation Fabrication process for schottky barrier diodes on a substrate
JPH065842A (ja) * 1992-06-16 1994-01-14 Fujitsu Ltd 半導体装置
US5514612A (en) * 1993-03-03 1996-05-07 California Micro Devices, Inc. Method of making a semiconductor device with integrated RC network and schottky diode
JP2850694B2 (ja) 1993-03-10 1999-01-27 株式会社日立製作所 高耐圧プレーナ型半導体装置
JP3737524B2 (ja) * 1994-02-10 2006-01-18 新電元工業株式会社 整流用半導体装置
JPH0818075A (ja) * 1994-07-05 1996-01-19 Nec Kansai Ltd ショットキーバリヤダイオード及び半導体集積回路
JPH08107222A (ja) 1994-10-05 1996-04-23 Rohm Co Ltd ツェナーダイオード
US5545909A (en) * 1994-10-19 1996-08-13 Siliconix Incorporated Electrostatic discharge protection device for integrated circuit
JPH08130317A (ja) 1994-10-28 1996-05-21 Sanken Electric Co Ltd 抵抗性フィ−ルドプレ−トを備えた半導体装置
US5468984A (en) * 1994-11-02 1995-11-21 Texas Instruments Incorporated ESD protection structure using LDMOS diodes with thick copper interconnect
JP2006186392A (ja) 1995-08-22 2006-07-13 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2934606B2 (ja) 1996-08-02 1999-08-16 株式会社日立製作所 半導体装置
SE9700156D0 (sv) * 1997-01-21 1997-01-21 Abb Research Ltd Junction termination for Si C Schottky diode
US6060752A (en) 1997-12-31 2000-05-09 Siliconix, Incorporated Electrostatic discharge protection circuit
JP3954184B2 (ja) * 1998-01-14 2007-08-08 沖電気工業株式会社 半導体装置
JP4157184B2 (ja) 1998-02-18 2008-09-24 株式会社東芝 高耐圧半導体素子
KR100272176B1 (ko) * 1998-09-30 2000-12-01 김덕중 Bicdmos 소자의 제조방법
JP4538870B2 (ja) * 1999-09-21 2010-09-08 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP2003101036A (ja) 2001-09-25 2003-04-04 Sanyo Electric Co Ltd ショットキーバリアダイオードおよびその製造方法
WO2002049092A1 (en) * 2000-12-11 2002-06-20 Koninklijke Philips Electronics N.V. Method for the manufacture of a semiconductor device with a field-effect transistor
JP4065104B2 (ja) 2000-12-25 2008-03-19 三洋電機株式会社 半導体集積回路装置およびその製造方法
JP2002305309A (ja) 2001-02-01 2002-10-18 Hitachi Ltd 半導体装置およびその製造方法
DE10106359C1 (de) 2001-02-12 2002-09-05 Hanning Elektro Werke Laterales Halbleiterbauelement in Dünnfilm-SOI-Technik
JP4892787B2 (ja) 2001-04-09 2012-03-07 株式会社デンソー ショットキーダイオード及びその製造方法
US6657273B2 (en) * 2001-06-12 2003-12-02 International Rectifirer Corporation Termination for high voltage schottky diode
JP3708057B2 (ja) * 2001-07-17 2005-10-19 株式会社東芝 高耐圧半導体装置
JP2004221456A (ja) * 2003-01-17 2004-08-05 Toshiba Corp 半導体装置
US7105875B2 (en) 2004-06-03 2006-09-12 Wide Bandgap, Llc Lateral power diodes
JP4944460B2 (ja) 2005-03-30 2012-05-30 オンセミコンダクター・トレーディング・リミテッド 半導体装置
JP2006310790A (ja) 2005-03-30 2006-11-09 Sanyo Electric Co Ltd 半導体装置
JP2006310555A (ja) 2005-04-28 2006-11-09 Nec Electronics Corp 半導体装置およびその製造方法
JP2008085187A (ja) 2006-09-28 2008-04-10 Sanyo Electric Co Ltd 半導体装置
JP2008085186A (ja) 2006-09-28 2008-04-10 Sanyo Electric Co Ltd 半導体装置

Also Published As

Publication number Publication date
TW200723500A (en) 2007-06-16
KR100683101B1 (ko) 2007-02-15
KR20060106696A (ko) 2006-10-12
US7737523B2 (en) 2010-06-15
US20060220166A1 (en) 2006-10-05
JP2006310791A (ja) 2006-11-09
TWI314778B (ja) 2009-09-11

Similar Documents

Publication Publication Date Title
JP4944460B2 (ja) 半導体装置
US8552469B2 (en) Semiconductor device
US9209109B2 (en) IGBT with emitter electrode electrically connected with an impurity zone
US6548865B2 (en) High breakdown voltage MOS type semiconductor apparatus
US7525133B2 (en) Trench-gate MOS transistor composed of multiple conductors
JP4703196B2 (ja) 半導体装置
JP5585593B2 (ja) 半導体装置
US7417282B2 (en) Vertical double-diffused metal oxide semiconductor (VDMOS) device incorporating reverse diode
KR100710115B1 (ko) 반도체 장치
US6914294B2 (en) Semiconductor device
US20080079110A1 (en) Semiconductor device
US9799738B2 (en) Semiconductor device with field electrode and contact structure
CN100454582C (zh) 半导体装置
JPWO2019186853A1 (ja) ワイドギャップ半導体装置
JP4645069B2 (ja) 半導体装置
JP2009218307A (ja) Mos型半導体装置
US11342435B2 (en) Wide-gap semiconductor device
CN100454583C (zh) 半导体装置
JP2007200985A (ja) 保護素子及び同保護素子を有する半導体装置
JP2008270367A (ja) 半導体装置
JP5130843B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090216

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110801

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120302

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees