JP2006310790A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006310790A
JP2006310790A JP2006064569A JP2006064569A JP2006310790A JP 2006310790 A JP2006310790 A JP 2006310790A JP 2006064569 A JP2006064569 A JP 2006064569A JP 2006064569 A JP2006064569 A JP 2006064569A JP 2006310790 A JP2006310790 A JP 2006310790A
Authority
JP
Japan
Prior art keywords
layer
diffusion layer
anode
type diffusion
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006064569A
Other languages
English (en)
Inventor
Shuichi Kikuchi
修一 菊地
Shigeaki Okawa
重明 大川
Seishi Nakatani
清史 中谷
Toshiyuki Takahashi
利幸 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2006064569A priority Critical patent/JP2006310790A/ja
Priority to TW095109142A priority patent/TW200727363A/zh
Priority to KR1020060026456A priority patent/KR100710115B1/ko
Priority to US11/395,890 priority patent/US20060244091A1/en
Publication of JP2006310790A publication Critical patent/JP2006310790A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09B—EDUCATIONAL OR DEMONSTRATION APPLIANCES; APPLIANCES FOR TEACHING, OR COMMUNICATING WITH, THE BLIND, DEAF OR MUTE; MODELS; PLANETARIA; GLOBES; MAPS; DIAGRAMS
    • G09B3/00—Manually or mechanically operated teaching appliances working with questions and answers
    • G09B3/06—Manually or mechanically operated teaching appliances working with questions and answers of the multiple-choice answer type, i.e. where a given question is provided with a series of answers and a choice has to be made
    • G09B3/08—Manually or mechanically operated teaching appliances working with questions and answers of the multiple-choice answer type, i.e. where a given question is provided with a series of answers and a choice has to be made of chart form
    • G09B3/085—Manually or mechanically operated teaching appliances working with questions and answers of the multiple-choice answer type, i.e. where a given question is provided with a series of answers and a choice has to be made of chart form with invisibly printed correct answer; the answer being rendered visible by special optical means, e.g. filters; mirrors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
    • B42D—BOOKS; BOOK COVERS; LOOSE LEAVES; PRINTED MATTER CHARACTERISED BY IDENTIFICATION OR SECURITY FEATURES; PRINTED MATTER OF SPECIAL FORMAT OR STYLE NOT OTHERWISE PROVIDED FOR; DEVICES FOR USE THEREWITH AND NOT OTHERWISE PROVIDED FOR; MOVABLE-STRIP WRITING OR READING APPARATUS
    • B42D15/00—Printed matter of special format or style not otherwise provided for
    • B42D15/0073—Printed matter of special format or style not otherwise provided for characterised by shape or material of the sheets
    • B42D15/0093—Sheet materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
    • B42D—BOOKS; BOOK COVERS; LOOSE LEAVES; PRINTED MATTER CHARACTERISED BY IDENTIFICATION OR SECURITY FEATURES; PRINTED MATTER OF SPECIAL FORMAT OR STYLE NOT OTHERWISE PROVIDED FOR; DEVICES FOR USE THEREWITH AND NOT OTHERWISE PROVIDED FOR; MOVABLE-STRIP WRITING OR READING APPARATUS
    • B42D25/00—Information-bearing cards or sheet-like structures characterised by identification or security features; Manufacture thereof
    • B42D25/20—Information-bearing cards or sheet-like structures characterised by identification or security features; Manufacture thereof characterised by a particular use or purpose
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B43—WRITING OR DRAWING IMPLEMENTS; BUREAU ACCESSORIES
    • B43K—IMPLEMENTS FOR WRITING OR DRAWING
    • B43K29/00—Combinations of writing implements with other articles
    • B43K29/004—Combinations of writing implements with other articles with more than one object
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B43—WRITING OR DRAWING IMPLEMENTS; BUREAU ACCESSORIES
    • B43K—IMPLEMENTS FOR WRITING OR DRAWING
    • B43K29/00—Combinations of writing implements with other articles
    • B43K29/10—Combinations of writing implements with other articles with illuminating devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B43—WRITING OR DRAWING IMPLEMENTS; BUREAU ACCESSORIES
    • B43K—IMPLEMENTS FOR WRITING OR DRAWING
    • B43K29/00—Combinations of writing implements with other articles
    • B43K29/18—Combinations of writing implements with other articles with hand tools, e.g. erasing knives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Educational Administration (AREA)
  • Theoretical Computer Science (AREA)
  • Educational Technology (AREA)
  • Business, Economics & Management (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】従来の半導体装置では、過電圧から素子を保護するために設けられた保護ダイオードの耐圧特性が向上しないという問題があった。
【解決手段】本発明の半導体装置では、基板２上のエピタキシャル層３には、素子保護用の保護ダイオード１が構成されている。エピタキシャル層３表面にはショットキーバリア用金属層１４が形成され、ショットキーバリア用金属層１４の端部２０の下方にはＰ型の拡散層９が形成されている。そして、Ｐ型の拡散層９よりカソード領域側にフローティング状態のＰ型の拡散層１０、１１が形成され、アノード電位が印加された金属層１８と容量結合している。この構造により、空乏層の大きな曲率変化を低減し、保護ダイオード１の耐圧特性を向上させている。
【選択図】図１

Description

本発明は、過電圧から回路素子を保護する半導体装置に関する。
従来の半導体装置では、Ｎ型の半導体基板上にＮ型のエピタキシャル層が形成されている。エピタキシャル層に形成されたＮ型の拡散層には、Ｐ型の拡散層が重畳して形成されている。そして、Ｐ型の拡散層上にはアノード電極が形成され、基板裏面にはカソード電極が形成され、両拡散層のＰＮ接合を用いてツェナーダイオードが構成されている。Ｐ型の拡散層の周辺にはＰ型のガード領域が形成され、更に、その外側にもう１つのガード領域が形成されている。両ガード領域に囲まれたエピタキシャル層に接触するように、ショットキーバリア用金属層が形成されている。そして、ショットキーバリア用金属層のシリサイドとエピタキシャル層とでショットキーバリアダイオードが構成されている。従来の半導体装置では、ツェナーダイオードとショットキーバリアダイオードとを並列接続し、素子自体の順方向電圧（Ｖｆ）の低減を実現している（例えば、特許文献１参照。）。
従来の半導体装置では、Ｎ型の半導体領域の表面に高不純物濃度のＰ型の拡散層と、該拡散層の間に低不純物濃度のＰ型の拡散層が形成されている。Ｎ型の半導体領域の表面に形成された電極は、高不純物濃度のＰ型の拡散層とオーミック接触し、低不純物濃度のＰ型の拡散層との間にショットキーバリアを形成している。高不純物濃度のＰ型の拡散層の形成領域では、ＰＮ接合を用いたツェナーダイオードが形成されている。一方、低不純物濃度のＰ型の拡散層の形成領域では、ツェナーダイオードとショットキーバリアとから成るダイオードが形成されている。この構造により、Ｐ型の拡散層からＮ型の半導体領域に注入される自由キャリア（正孔）を少なくし、ＰＮ接合領域近傍に蓄積される自由キャリア（正孔）を低減する。そして、逆回復電流密度を小さくしている（例えば、特許文献２参照。）。
従来のプレーナ型半導体装置では、Ｎ型の半導体領域に形成されたＰ型の半導体領域上面には、アノード電極が形成されている。Ｎ型の半導体領域上面には、アノード電極と接続した導電性フィールドプレートが形成されている。また、Ｎ型の半導体領域上面に形成された等電位リング電極と導電性フィールドプレートとは、抵抗性フィールドプレートで接続している。そして、導電性フィールドプレートと抵抗性フィールドプレートとの境界下部に位置する絶縁膜の膜厚を厚くし、等電位リング電極側の抵抗性フィールドプレートの下部に位置する絶縁膜の膜厚を薄くしている。この構造により、抵抗性フィールドプレートの効果を強くし、導電性フィールドプレートと抵抗性フィールドプレートとの境界下部における空乏層の曲率を小さくする。そして、電界集中し易い領域での耐圧向上を実現している（例えば、特許文献３参照。）。
特開平８−１０７２２２号公報（第２−４頁、第１図） 特開平９−１２１０６２号公報（第５−６頁、第２図） 特開平８−１３０３１７号公報（第３−６頁、第２、４図）
上述したように、従来の半導体装置では、１素子内にツェナーダイオードとショットキーバリアダイオードとを並列接続している。この構造により、順方向電圧（Ｖｆ）はショットキーバリアダイオードの特性が利用され、低電圧駆動を実現できる。しかしながら、ショットキーバリアダイオードでは、主電流はエピタキシャル層を流路とする。そのため、エピタキシャル層での寄生抵抗が大きく、ＯＮ抵抗値を低減できないという問題がある。
また、従来の半導体装置では、ツェナーダイオードにおいて、エピタキシャル層上面に形成されたアノード電極の端部下方にＰ型のガード領域を形成している。同様に、ショットキーバリアダイオードでは、ショットキーバリア用金属層の端部下方にＰ型のガード領域を形成している。この構造により、電界集中し易い領域をＰ型のガード領域で保護している。しかしながら、Ｐ型のガード領域が最外周に配置される構造では、逆バイアスが印加された際に、アノード電極の端部やショットキーバリア用金属層の端部近傍において、空乏層の曲率が変化し易い。特に、空乏層の終端領域近傍に上記端部が配置された場合には、空乏層の曲率変化が大きくなる。その結果、空乏層の曲率変化した領域に電界集中が起こり易く、所望の耐圧特性を実現し難いという問題がある。
また、従来の半導体装置では、ツェナーダイオードの動作時に、Ｎ型のエピタキシャル層領域に少数キャリアである自由キャリア（正孔）が過度に蓄積される。そして、ツェナーダイオードのターンオフ時には、この蓄積された自由キャリア（正孔）をＰ型の拡散層から排除する必要がある。このとき、Ｐ型の拡散層近傍の自由キャリア（正孔）濃度が高く、逆回復電流の時間変化率（ｄｉ／ｄｔ）の絶対値が大きくなる。そして、逆回復電流の時間変化率（ｄｉ／ｄｔ）に起因し、保護ダイオードが破壊するという問題がある。
また、従来の半導体装置では、ツェナーダイオードとショットキーバリアダイオードとを並列接続し、低電圧駆動を実現している。しかしながら、上記ダイオードが高周波回路を構成する回路素子の保護ダイオードとして用いられた場合、ツェナーダイオードにおける寄生容量が大きく、高周波特性が悪化するという問題がある。
上述した各事情に鑑みて成されたものであり、本発明の半導体装置では、一導電型の半導体層に離隔して形成される逆導電型の第１及び第２のアノード拡散層と、前記半導体層に形成される一導電型のカソード拡散層と、前記半導体層上面に形成される絶縁層と、前記絶縁層に形成されたコンタクトホールを介して前記第１及び第２のアノード拡散層と接続し、且つ前記第１のアノード拡散層と前記第２のアノード拡散層との間の前記半導体層とショットキー接合するアノード電極と、前記第２のアノード拡散層と前記カソード拡散層との間の前記半導体層に、前記絶縁層を介して前記アノード電極または前記アノード電極と接続する金属層と容量結合する逆導電型の第３のアノード拡散層とを有することを特徴とする。従って、本発明では、回路素子よりも低い順方向電圧（Ｖｆ）で、保護ダイオードがＯＮ動作するので、過電圧から回路素子を保護することができる。また、アノード領域では、第３のアノード拡散層を最外周に配置している。この構造により、アノード電極の端部による耐圧劣化を防ぎ、保護ダイオードは所望の耐圧特性を維持できる。
また、本発明の半導体装置では、前記半導体層の前記第２のアノード拡散層上方には、前記コンタクトホールを開口することで形成される前記アノード電極の端部が配置されることを特徴とする。従って、本発明では、アノード電極の端部下方での空乏層の曲率変化を小さくし、電界集中を防ぎ、保護ダイオードの耐圧劣化を防ぐことができる。
また、本発明の半導体装置では、前記第３のアノード拡散層は、少なくとも不純物濃度の異なる２つの逆導電型の拡散層から形成されていることを特徴とする。従って、本発明では、第３のアノード拡散層が完全に空乏層で満たされることを防ぎ、第３のアノード拡散層はアノード電極またはアノード電極と接続する金属層と容量結合する。この構造により、第３のアノード拡散層は低電位が印加された状態となり、保護ダイオードは所望の耐圧特性を維持できる。
また、本発明の半導体装置では、低不純物濃度の前記逆導電型の拡散層は、高不純物濃度の前記逆導電型の拡散層よりも前記カソード拡散層側へと延在していることを特徴とする。従って、本発明では、第３のアノード拡散層において、低不純物濃度の逆導電型の拡散層が、高不純物濃度の逆導電型の拡散層よりもカソード電極側へと延在する。この構造により、空乏層の終端領域での曲率変化を小さくし、電界集中を防ぐことができる。そして、保護ダイオードの耐圧特性を向上させることができる。
また、本発明の半導体装置では、前記カソード拡散層には逆導電型の排出用拡散層が重畳して形成され、前記逆導電型の排出用拡散層にはカソード電極が接続していることを特徴とする。従って、本発明では、保護ダイオードの動作時に、カソード拡散層を介して半導体層内の自由キャリア（正孔）を再結合により消滅させることができる。また、カソード電位が印加された逆導電型の排出用拡散層を介して半導体層内の自由キャリア（正孔）を排出することができる。この構造により、逆回復電流の時間変化率（ｄｉ／ｄｔ）の絶対値を小さくし、保護ダイオードの破壊を防ぐことができる。
また、本発明の半導体装置では、前記第２のアノード拡散層は、前記第１のアノード拡散層の周囲を囲むように配置され、且つ、前記第１のアノード拡散層は、前記第２のアノード拡散層よりも深部まで拡散していることを特徴とする。従って、本発明では、第１のアノード拡散層が深部まで拡散されている。この構造により、第１のアノード拡散層と第２のアノード拡散層との離間距離を大きくし、ショットキー接合領域を広く形成する。そして、保護ダイオードの高周波特性の劣化を防ぎ、ショットキーダイオードでの電流能力を向上させることができる。
また、本発明の半導体装置では、前記アノード電極上方には、前記アノード電極にアノード電位を印加する配線層用のコンタクトホールが配置されていることを特徴とする。従って、本発明では、アノード電極への配線の引き回しを抑止し、配線パターン面積を縮小させることができる。
また、本発明の半導体装置では、前記アノード電位が印加された配線層の下方の前記半導体層上には、前記カソード拡散層と同電位となる電界遮断膜が配置され、前記電界遮断膜は、前記アノード電位が印加された配線層と前記カソード拡散層が交差する領域に配置されていることを特徴とする。従って、本発明では、電界遮断膜は、アノード電位が印加された配線層に対してシールド効果を有し、カソード領域が反転し、アノード領域と分離領域とがショートすることを防止できる。
本発明では、半導体層にツェナーダイオードとショットキーバリアダイオードを並列に配置させた保護ダイオードが形成されている。保護ダイオードではショットキーバリアダイオードの低い順方向電圧（Ｖｆ）特性を利用する。そして、保護ダイオードは所望の回路素子と並列に接続される。この構造により、過電圧が回路素子へと印加された際に、回路素子よりも先に保護ダイオードが動作し、回路素子の破壊を防ぐことができる。
また、本発明では、ショットキーバリア用金属層の端部の下方にＰ型の拡散層が形成されている。そして、該Ｐ型の拡散層よりカソード領域側にフローティング状態のＰ型の拡散層が形成されている。この構造により、保護ダイオードに逆バイアスが印加された際に、ショットキーバリア用金属層の端部の下方での空乏層の曲率変化を小さくし、耐圧特性を向上させることができる。
また、本発明では、フローティング状態のＰ型の拡散層は、低不純物濃度の拡散層と高不純物濃度の拡散層とから形成されている。この構造により、フローティング状態のＰ型の拡散層はアノード電極等と容量結合し、Ｐ型の拡散層にはアノード電位と異なる電位が印加される。
また、本発明では、フローティング状態のＰ型の拡散層を構成する低不純物濃度の拡散層は、高不純物濃度の拡散層よりカソード電極側に延在している。この構造により、保護ダイオードに逆バイアスが印加された際に、空乏層の終端領域での曲率変化を小さくし、耐圧特性を向上させることができる。
また、本発明では、カソード領域にカソード電位が印加されたＰ型の拡散層が形成されている。この構造により、保護ダイオードの動作時において、半導体層内の自由キャリア（正孔）の濃度を低減することができる。そして、逆回復電流の時間変化率（ｄｉ／ｄｔ）の絶対値を小さくし、保護ダイオードの破壊を防ぐことができる。
また、本発明では、深い拡散のＰ型の拡散層の周囲を囲むように、浅い拡散のＰ型の拡散層が形成されている。両拡散層にはアノード電位が印加され、両拡散層間の半導体層表面にはショットキー接合が形成されている。この構造により、ショットキー接合領域を広く形成でき、ショットキーダイオードによる電流能力を向上させることができる。
以下に、本発明の一実施の形態である半導体装置について、図１〜図７を参照し、詳細に説明する。図１（Ａ）及び（Ｂ）は、本実施の形態である保護ダイオードを説明するための断面図である。図２（Ａ）及び（Ｂ）は、本実施の形態であるＰＮダイオードを説明するための断面図である。図３は、本実施の形態である保護ダイオードとＰＮダイオードの順方向電圧（Ｖｆ）を説明する図である。図４は、本実施の形態である保護ダイオードを組み込んだ回路を説明する図である。図５は、本実施の形態である保護ダイオードとＰＮダイオードの寄生容量値を説明する図である。図６（Ａ）は、本実施の形態である保護ダイオードに関し、逆バイアス状態の電位分布を説明する図である。図６（Ｂ）は、本実施の形態である保護ダイオードでの衝突電離発生領域を説明する図である。図７は、本実施の形態である保護ダイオードとＰＮダイオードの自由キャリア（正孔）の濃度プロファイルを説明する図である。図８は、本実施の形態である保護ダイオードを説明するための断面図である。
図１（Ａ）に示す如く、ＰＮダイオードとショットキーバリアダイオードを並列に配置させた保護ダイオード１は、主に、Ｐ型の単結晶シリコン基板２と、Ｎ型のエピタキシャル層３と、Ｎ型の埋込拡散層４と、アノード領域として用いられるＰ型の拡散層５、６と、カソード領域として用いられるＮ型の拡散層７、８と、Ｐ型の拡散層９、１０、１１、１２、１３と、アノード電極として用いられるショットキーバリア用金属層１４と、カソード電極として用いられる金属層１５と、絶縁層１６、１７と、アノード電極と接続する金属層１８とから構成されている。
Ｎ型のエピタキシャル層３が、Ｐ型の単結晶シリコン基板２上面に堆積されている。尚、本実施の形態でのエピタキシャル層３が本発明の「半導体層」に対応する。そして、本実施の形態では、基板２上に１層のエピタキシャル層３が形成されている場合を示すが、この場合に限定するものではない。例えば、本発明の「半導体層」としては、基板上面に複数のエピタキシャル層が積層されている場合でも良い。また、本発明の「半導体層」としては、基板のみの場合でも良く、基板としては、Ｎ型の単結晶シリコン基板、化合物半導体基板でも良い。
Ｎ型の埋込拡散層４が、基板２及びエピタキシャル層３の両領域に形成されている。図示したように、Ｎ型の埋込拡散層４は、分離領域１９で区画された、保護ダイオード１の形成領域に渡り、形成されている。
Ｐ型の拡散層５、６が、エピタキシャル層３に形成されている。Ｐ型の拡散層５は、例えば、その表面の不純物濃度が１．０Ｅ１６〜１７（／ｃｍ２）程度、拡散深さが５〜６（μｍ）程度となる拡散条件により形成されている。Ｐ型の拡散層６は、例えば、その表面の不純物濃度が１．０Ｅ１９〜２０（／ｃｍ２）程度、拡散深さが１〜３（μｍ）程度となる拡散条件により形成されている。そして、Ｐ型の拡散層５は、Ｎ型のエピタキシャル層３とＰＮ接合領域を形成し、Ｐ型の拡散層５、６はＰＮダイオードのアノード領域として用いられる。尚、本実施の形態でのＰ型の拡散層５、６が本発明の「逆導電型の第１のアノード拡散層」に対応する。しかしながら、本発明の「逆導電型の第１のアノード拡散層」としては、Ｐ型の拡散層５、あるいは、Ｐ型の拡散層６のみの場合でも良い。また、Ｐ型の拡散層５、６に、例えば、その表面の不純物濃度が１．０Ｅ１７〜１８（／ｃｍ２）程度、拡散深さが２〜４（μｍ）程度となるＰ型の拡散層を形成し、３重拡散構造とする場合でも良い。
Ｎ型の拡散層７、８が、Ｐ型の拡散層５の周囲を囲むように一環状に、エピタキシャル層３に形成されている。Ｎ型の拡散層７、８とＮ型のエピタキシャル層３とは、ＰＮダイオード及びショットキーバリアダイオードのカソード領域として用いられる。そして、Ｎ型の拡散層７は広い拡散領域とすることで、寄生抵抗値を低減する。一方、Ｎ型の拡散層８は狭い拡散領域であるが、高不純物濃度とすることで低抵抗化を図る。尚、本実施の形態でのＮ型の拡散層７、８が本発明の「一導電型のカソード拡散層」に対応する。しかしながら、本発明の「一導電型のカソード拡散層」としては、Ｎ型の拡散層５のみの場合でも良く、また、３重拡散構造等の多重拡散構造の場合でも良い。
Ｐ型の拡散層９が、Ｐ型の拡散層５の周囲を囲むように一環状に、エピタキシャル層３に形成されている。Ｐ型の拡散層９は、例えば、その表面の不純物濃度が１．０Ｅ１５〜１６（／ｃｍ２）程度、拡散深さが１〜３（μｍ）程度となる拡散条件により形成されている。そして、Ｐ型の拡散層９はアノード電極となるショットキーバリア用金属層１４の端部２０下方に形成されている。そして、ショットキーバリア用金属層１４の端部２０での電界集中を緩和し、保護ダイオード１の耐圧特性を向上させる。尚、本実施の形態でのＰ型の拡散層９が本発明の「逆導電型の第２のアノード拡散層」に対応する。しかしながら、本発明の「逆導電型の第２のアノード拡散層」としては、３重拡散構造等の多重拡散構造の場合でも良い。
Ｐ型の拡散層１０、１１は、その形成領域を重畳させ、Ｐ型の拡散層９よりＮ型の拡散層７側に形成されている。また、Ｐ型の拡散層１０、１１は、Ｐ型の拡散層５の周囲を囲むように一環状に形成されている。Ｐ型の拡散層１０は、例えば、その表面の不純物濃度が１．０Ｅ１５〜１６（／ｃｍ２）程度、拡散深さが１〜３（μｍ）程度となる拡散条件により形成されている。Ｐ型の拡散層１１は、例えば、その表面の不純物濃度が１．０Ｅ１７〜１８（／ｃｍ２）程度、拡散深さが２〜４（μｍ）程度となる拡散条件により形成されている。そして、Ｐ型の拡散層１０、１１はフローティング拡散層として形成されている。更に、詳細は後述するが、Ｐ型の拡散層１０には、Ｐ型の拡散層１０よりも高不純物濃度のＰ型の拡散層１１が重畳して形成されている。この構造により、保護ダイオード１に逆バイアスが印加された際、Ｐ型の拡散層１０、１１が重畳する領域は、空乏層により満たされることを防ぐことができる。その結果、Ｐ型の拡散層１０、１１が重畳する領域は、金属層１８またはショットキーバリア用金属層１４との容量結合状態を維持することができる。尚、本実施の形態でのＰ型の拡散層１０、１１が本発明の「逆導電型の第３のアノード拡散層」に対応する。しかしながら、本発明の「逆導電型の第３のアノード拡散層」としては、少なくともＰ型の拡散層の一部の領域が空乏層により満たされない拡散構造であれば良く、拡散構造は任意の設計変更が可能である。
Ｐ型の拡散層１２、１３が、Ｎ型の拡散層７に、その形成領域を重畳させるように形成されている。また、Ｐ型の拡散層１２、１３は、Ｐ型の拡散層５の周囲を囲むように一環状に形成されている。Ｐ型の拡散層１２は、例えば、その表面の不純物濃度が１．０Ｅ１６〜１７（／ｃｍ２）程度、拡散深さが５〜６（μｍ）程度となる拡散条件により形成されている。Ｐ型の拡散層１３は、例えば、その表面の不純物濃度が１．０Ｅ１９〜２０（／ｃｍ２）程度、拡散深さが１〜３（μｍ）程度となる拡散条件により形成されている。そして、Ｎ型の拡散層８とＰ型の拡散層１３には、カソード電極として用いられる金属層１５がコンタクトしている。この構造により、Ｐ型の拡散層１２、１３は、Ｎ型の拡散層７、８と同電位となる。尚、本実施の形態でのＰ型の拡散層１２、１３が本発明の「逆導電型の排出用拡散層」に対応する。しかしながら、本発明の「逆導電型の排出用拡散層」としては、Ｐ型の拡散層５のみの場合でも良く、また、３重拡散構造等の多重拡散構造の場合でも良い。
ショットキーバリア用金属層１４が、エピタキシャル層３上面に形成されている。ショットキーバリア用金属層１４は、例えば、チタン（Ｔｉ）層上面に、チタンナイトライド（ＴｉＮ）層を堆積する。太線で示すように、Ｐ型の拡散層５とＰ型の拡散層９との間に位置するエピタキシャル層３表面には、チタンシリサイド（ＴｉＳｉ２）層のシリサイド層２１が形成されている。そして、ショットキーバリア用金属層１４のシリサイド層２１とエピタキシャル層３とでショットキーバリアダイオードが構成される。尚、チタン（Ｔｉ）層に替えて、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）等の金属を用いても良い。この場合には、シリサイド層２０として、タングステンシリサイド（ＷＳｉ２）層、モリブデンシリサイド（ＭｏＳｉ２）層、コバルトシリサイド（ＣｏＳｉ２）層、ニッケルシリサイド（ＮｉＳｉ２）層、プラチナシリサイド（ＰｔＳｉ２）層等が形成される。
金属層１５が、エピタキシャル層３上面に形成されている。金属層１５は、例えば、バリアメタル層上にアルミシリコン（ＡｌＳｉ）層、アルミ銅（ＡｌＣｕ）層またはアルミシリコン銅（ＡｌＳｉＣｕ）層が積層された構造である。そして、金属層１５はカソード電極として用いられ、Ｎ型の拡散層８及びＰ型の拡散層１３にカソード電位を印加している。
絶縁層１６、１７が、エピタキシャル層３上方に形成されている。絶縁層１６、１７は、例えば、シリコン酸化膜、シリコン窒化膜、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｓｏ−Ｓｉｌｉｃａｔｅ）膜、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜等が選択的に積層されて、形成されている。絶縁層１６にはコンタクトホール２２が形成されている。コンタクトホール２２はショットキーバリア用金属層１４で埋設され、ショットキーバリア用金属層１４がアノード電極として用いられる。尚、本実施の形態での絶縁層１６、１７が本発明の「絶縁層」に対応する。しかしながら、本発明の「絶縁層」としては、上記シリコン酸化膜等が選択的に積層された膜であれば良い。
金属層１８が、Ｐ型の拡散層１０、１１の形成領域上方を覆うように、絶縁層１７上面に形成されている。金属層１８は、例えば、バリアメタル層上にアルミシリコン（ＡｌＳｉ）層、アルミ銅（ＡｌＣｕ）層またはアルミシリコン銅（ＡｌＳｉＣｕ）層が積層された構造である。金属層１８は、絶縁層１７に形成されたコンタクトホール２３を埋設し、ショットキーバリア用金属層１４と接続する。この構造により、少なくともＰ型の拡散層１０、１１が重畳する領域の一部は、絶縁層１６、１７、フィールド酸化膜２３等を介して金属層１８と容量結合する。そして、少なくともＰ型の拡散層１０、１１が重畳する領域の一部には、アノード電位よりは若干高電位であるが、所望の電位が印加される。少なくともＰ型の拡散層１０、１１が重畳する領域の一部は、Ｎ型のエピタキシャル層３と逆バイアス状態を成し、保護ダイオード１の耐圧特性を向上させる。
尚、本実施の形態では、図１（Ｂ）に示すように、ショットキーバリア用金属層１４が、図１（Ａ）に示す金属層１８のように、Ｐ型の拡散層１０、１１の形成領域上方を覆うように形成されている場合でも良い。この場合には、少なくともＰ型の拡散層１０、１１が重畳する領域の一部は、絶縁層１６、フィールド酸化膜２４等を介してショットキーバリア用金属層１４と容量結合する。そして、少なくともＰ型の拡散層１０、１１が重畳する領域の一部には、例えば、絶縁層１６、１７等の膜厚を調整することで、アノード電位とは異なる電位を印加することができ、保護ダイオード１の耐圧特性を調整することができる。
図２（Ａ）では、ＰＮダイオード３１を示している。尚、ＰＮダイオード３１では、図１に示す保護ダイオード１と、ほぼ同等の耐圧特性を有する構造である。以下に、その構造を説明する。
Ｎ型のエピタキシャル層３３がＰ型の単結晶シリコン基板３２上面に堆積されている。Ｎ型の埋込拡散層３４が基板３２とエピタキシャル層３３との両領域に形成されている。Ｐ型の拡散層３５、３６、３７が、エピタキシャル層３３に形成されている。Ｐ型の拡散層３５、３６は、Ｎ型のエピタキシャル層３３とＰＮ接合領域を形成し、Ｐ型の拡散層３５、３６、３７はＰＮダイオードのアノード領域として用いられる。
Ｎ型の拡散層３８、３９が、エピタキシャル層３３に形成されている。Ｎ型の拡散層３８、３９とＮ型のエピタキシャル層３３とは、ＰＮダイオードのカソード領域として用いられる。そして、Ｐ型の拡散層４０、４１が、Ｎ型の拡散層３８に形成されている。
絶縁層４２がエピタキシャル層３３上面に形成され、絶縁層４２にはコンタクトホール４３、４４が形成されている。金属層４５がコンタクトホール４３を介してＰ型の拡散層３７と接続し、アノード電極として用いられる。金属層４６がコンタクトホール４４を介してＮ型の拡散層３９、Ｐ型の拡散層４１と接続し、カソード電極として用いられる。
絶縁層４７が絶縁層４２上に形成され、絶縁層４７にはコンタクトホール４８が形成されている。金属層４９がコンタクトホール４８を介して金属層４５と接続している。また、金属層４９がＰ型の拡散層３６の形成領域上方を覆うように形成され、フィールドプレート効果を有する。
尚、本実施の形態では、図２（Ｂ）に示すように、金属層４５が、図２（Ａ）に示す金属層４９のように、Ｐ型の拡散層３６の形成領域上方を覆うように形成されている場合でも良い。
次に、図３では、保護ダイオード１の順方向電圧（Ｖｆ）を実線で示し、ＰＮダイオード３１の順方向電圧（Ｖｆ）を点線で示している。
図１を用いて上述したように、保護ダイオード１には、ＰＮダイオードとショットキーバリアダイオードとが並列に配置されている。この構造により、例えば、Ｖｆが０．８（Ｖ）以下の場合には、保護ダイオード１がＰＮダイオード３１よりも順方向電流（Ｉｆ）が大きく、電流能力が優れていることがわかる。一方、例えば、Ｉｆが１．０Ｅ−８（Ａ）の場合には、保護ダイオード１がＰＮダイオード３１よりも低電位で駆動することがわかる。つまり、この素子特性により、出力端子に接続するＭＯＳトランジスタ等と保護ダイオード１とを並列接続することで、例えば、ブラウン間内の放電時やモーター負荷等のＬ負荷ターンオフ時に発生する過電圧等からＭＯＳトランジスタ等を保護することができる。
具体的には、図４に、電源ライン（Ｖｃｃ）とグランド（ＧＮＤ）との間にＮチャネル型のＭＯＳトランジスタＸ、Ｙが直列接続し、ＭＯＳトランジスタＸのソース電極とＭＯＳトランジスタＹのドレイン電極とが出力端子に接続している回路を示す。
ここで、電源ライン（Ｖｃｃ）と出力端子との間に保護ダイオード１を接続していない回路の出力端子に過電圧が印加された場合を説明する。逆バイアスが印加されている状態のＭＯＳトランジスタＸのソース−ドレイン間には、過電圧により順方向バイアスが印加される。このとき、ソース−ドレイン間には許容値以上の電流が流れ、ＰＮ接合領域が破壊され、ＭＯＳトランジスタＸが破壊されてしまう。
しかしながら、本実施の形態では、電源ライン（Ｖｃｃ）と出力端子との間に、保護ダイオード１とＭＯＳトランジスタＸとを並列接続している。この場合、図３を用いて上述したように、出力端子に過電圧が印加されると、保護ダイオード１が先に動作し、過電圧により発生する電流の大部分を保護ダイオード１により電源ライン（Ｖｃｃ）へと逃がすことができる。その結果、過電圧によりＭＯＳトランジスタＸのソース−ドレイン間を流れる電流を低減し、ＰＮ接合領域の破壊を防止することができる。
次に、図５では、アノード電極に印加される電圧と寄生容量Ｃ（ｆＦ）との関係を示している。そして、保護ダイオード１を実線で示し、ＰＮダイオード３１を点線で示している。
図１を用いて上述したように、保護ダイオード１には、ＰＮダイオードとショットキーバリアダイオードとが並列に配置されている。そして、保護ダイオード１では、ＰＮダイオード３１と比較すると、エピタキシャル層３に形成されるＰＮ接合領域が少ない。この構造により、逆バイアスが印加された際、保護ダイオード１の寄生容量は、ＰＮダイオード３１の寄生容量よりも少なくなる。そして、保護ダイオード１は寄生容量の低減により、高周波信号のリークを低減することができる。例えば、図４に示す回路が高周波回路の出力部に組み込まれた場合、ＰＮダイオード３１よりも保護ダイオード１の方が、高周波特性の悪化を低減することができる。
次に、図６（Ａ）では、太い実線が空乏層の端部領域を示し、点線が等電位線を示し、一点鎖線が、３２８（Ｖ）の等電位線を示している。図示したように、Ｐ型の拡散層１０、１１には、フローティング拡散層として形成されているが、アノード電位よりも若干高い電位が印加されている領域が存在する。Ｐ型の拡散層１０、１１が重畳した領域は高不純物濃度領域であり、実線で示すように、空乏層により満たされていない領域が存在する。そして、上述したように、空乏層で満たされないＰ型の拡散層１０、１１は、金属層１８と容量結合しているからである。
一方、電界集中が発生し易いショットキーバリア用金属層１４の端部２０は、Ｐ型の拡散層９で保護されている。上述したように、Ｐ型の拡散層９は低不純物濃度であり、図示したように、Ｐ型の拡散層９は空乏層で満たされている。しかしながら、Ｐ型の拡散層９は、空乏層で満たされないＰ型の拡散層５、６とＰ型の拡散層１０、１１との間に位置している。この構造により、ショットキーバリア用金属層１４の端部２０下方で等電位線の間隔が狭まらず、電界集中が発生し難い状態となっている。つまり、Ｐ型の拡散層９は、Ｐ型の拡散層５、６とエピタキシャル層３との境界から広がる空乏層と、Ｐ型の拡散層１０、１１とエピタキシャル層３との境界から広がる空乏層とにより保護されていることがわかる。
Ｐ型の拡散層１０、１１では、Ｐ型の拡散層１０をカソード電極側へと延在させている。上述したように、Ｐ型の拡散層１０は低不純物濃度であり、図示したように、空乏層で満たされている。そして、Ｐ型の拡散層１０が形成されている領域では、等電位線の間隔が緩やかに推移している。つまり、空乏層で満たされたＰ型の拡散層１０が、アノード電極側から最外周に配置される。この構造により、図示したように、空乏層の終端領域での曲率変化を小さくし、保護ダイオード１の耐圧特性を向上させている。その結果、ショットキーバリアダイオードを形成することでの耐圧劣化という問題点を改善し、ショットキーバリアダイオードによる低い順方向電圧（Ｖｆ）による駆動を実現できる。
尚、図６（Ｂ）のハッチング領域で示すように、カソード電極側に位置するＰ型の拡散層１０とＰ型の拡散層１１とが交差する領域近傍で衝突電離が発生している。この図からも、Ｐ型の拡散層１０、１１を形成することで、電界集中が発生し易いショットキーバリア用金属層１４の端部２０での耐圧劣化を防止していることがわかる。
次に、図７では、実線が保護ダイオード１のＡ−Ａ断面（図１（Ａ）参照）における自由キャリア（正孔）の濃度プロファイルを示し、点線がＰＮダイオード３１のＢ−Ｂ断面（図２（Ａ）参照）における自由キャリア（正孔）の濃度プロファイルを示している。尚、縦軸はエピタキシャル層内における自由キャリア（正孔）の濃度を示し、横軸はアノード領域からの離間距離を示している。そして、図では、保護ダイオード１及びＰＮダイオード３１のそれぞれにＶｆ＝０．８（Ｖ）印加された状態での濃度プロファイルを示している。
先ず、図１に示すように、保護ダイオード１の動作時には、Ｐ型の拡散層５とＮ型のエピタキシャル層３とのＰＮ接合領域には順方向電圧（Ｖｆ）が印加され、エピタキシャル層３にはＰ型の拡散層５から自由キャリア（正孔）が注入される。一方、図２に示すように、ＰＮダイオード３１の動作時には、同様に、Ｐ型の拡散層３４とＮ型のエピタキシャル層３３とのＰＮ接合領域には順方向電圧（Ｖｆ）が印加され、エピタキシャル層３３にはＰ型の拡散層３４から自由キャリア（正孔）が注入される。つまり、保護ダイオード１及びＰＮダイオード３１の両者とも、Ｐ型の拡散層５、３４の近傍領域では、ほぼ同じ自由キャリア（正孔）の濃度となる。
次に、図１に示すように、保護ダイオード１では、ショットキーバリアダイオードが形成されることで、Ｐ型の拡散層９及びＰ型の拡散層１０、１１が離間して形成されている。この構造により、順方向電圧（Ｖｆ）が印加されるＰＮ接合領域が低減し、Ｎ型のエピタキシャル層３に注入される自由キャリア（正孔）は低減する。その結果、ＰＮダイオード３１と比較すると、保護ダイオード１では、Ｐ型の拡散層５から離間した領域では自由キャリア（正孔）の濃度が低下する。尚、エピタキシャル層３では、自由キャリア（正孔）が分布することで伝導度変調が起こり、主電流は低いＯＮ抵抗で流れるようになる。そして、ＯＮ抵抗値が大きいというショットキーバリアダイオードの問題点を解決することができる。
最後に、図１に示すように、保護ダイオード１のカソード領域は、Ｎ型の拡散層７、８による二重拡散構造で形成されている。この構造により、Ｎ型の拡散層７近傍領域では、Ｐ型の拡散層５から注入された自由キャリア（正孔）は、Ｎ型の拡散層７、８から注入された自由キャリア（電子）と再結合する。このとき、Ｎ型の拡散層７を広く拡散させることで、再結合を促進させることができる。
更に、保護ダイオード１では、Ｎ型の拡散層７にカソード電位が印加されたＰ型の拡散層１２、１３が形成されている。そして、上記再結合せず、Ｐ型の拡散層１２、１３へと到達した自由キャリア（正孔）は、Ｐ型の拡散層１２、１３からエピタキシャル層３外へと排出される。その結果、カソード領域近傍での自由キャリア（正孔）の濃度は大幅に低下し、エピタキシャル層３内の自由キャリア（正孔）の濃度も低下させることができる。一方、図２に示すように、ＰＮダイオード３１のカソード領域も同様な構造をしており、カソード領域近傍での自由キャリア（正孔）の濃度は大幅に低下する。
上述したように、保護ダイオード１では、ショットキーバリアダイオードが形成され、且つ、エピタキシャル層３から自由キャリア（正孔）を排出し易いカソード領域が形成されている。この構造により、保護ダイオード１のＰＮ接合領域の近傍に蓄積される自由キャリア（正孔）濃度を低くすることができる。その結果、保護ダイオード１のターンオフ時には、逆回復電流の時間変化率（ｄｉ／ｄｔ）の絶対値を小さくし、ソフトリカバリー特性を得ることができる。そして、逆回復電流の時間変化率（ｄｉ／ｄｔ）に起因する保護ダイオード１の破壊を防ぐことができる。
次に、図８に示すように、保護ダイオード１は、例えば、楕円形状に形成されている。楕円形状の直線領域Ｌには、中心領域にアノード領域として用いられるＰ型の拡散層５（実線で囲まれた領域）が配置されている。そして、楕円形状の直線領域Ｌ及び曲線領域Ｒには、Ｐ型の拡散層５の周囲を囲むように、Ｐ型の拡散層９（点線で囲まれた領域）が一環状に形成されている。上述したように、Ｐ型の拡散層９は、ショットキーバリア用金属層１４（図１参照）の端部２０（図１参照）での電界集中を緩和し、保護ダイオード１の耐圧特性を向上させる。
楕円形状の直線領域Ｌ及び曲線領域Ｒには、Ｐ型の拡散層９の周囲を囲むように、Ｐ型の拡散層１０（一点鎖線で囲まれた領域）、１１（二点鎖線で囲まれた領域）が一環状に形成されている。上述したように、Ｐ型の拡散層１０、１１は、フローティング拡散層として用いられる。
また、楕円形状の直線領域Ｌ及び曲線領域Ｒには、Ｐ型の拡散層１０の周囲を囲むように、カソード領域として用いられるＮ型の拡散層７（三点鎖線で囲まれた領域）が一環状に形成されている。そして、Ｎ型の拡散層７が形成されている領域には、その形成領域を重畳させるように、一環状にＰ型の拡散層１２（四点鎖線で囲まれた領域）が形成されている。尚、図示していないが、Ｐ型の拡散層５には、その形成領域を重畳させるように、Ｐ型の拡散層６（図１参照）が形成されている。また、Ｎ型の拡散層７には、その形成領域を重畳させるように、Ｎ型の拡散層８（図１参照）及びＰ型の拡散層１３（図１参照）が形成されている。
この構造により、保護ダイオード１は、楕円形状の直線領域Ｌ及び曲線領域Ｒにおいて、電流を流すことができ、電流能力を向上させることができる。更に、楕円形状の曲線領域Ｒでは、その曲線形状及びＰ型の拡散層９により、電界集中が緩和され、保護ダイオード１の耐圧特性を向上させることができる。更に、保護ダイオード１を楕円形状とすることで、素子サイズを縮小させることができる。
また、図示したように、Ｐ型の拡散層５からＰ型の拡散層９の一部まで開口するように、コンタクトホール２２（図１参照）が形成されている。コンタクトホール２２を介して、ショットキーバリア用金属層１４は、Ｐ型の拡散層５、Ｎ型のエピタキシャル層３（図１参照）及びＰ型の拡散層９と接続している。上述したように、ショットキーバリア用金属層１４が、エピタキシャル層３上面に、直接、形成されている。そして、ショットキーバリア用金属層１４は、コンタクトホール２２内ではその広い領域に渡り、平坦性を維持した状態で形成される。この構造により、ショットキーバリア用金属層１４の直上に、金属層１８がショットキーバリア用金属層１４に接続するコンタクトホール２３を形成することができる。つまり、ショットキーバリア用金属層１４用のコンタクトホール２２上にコンタクトホール２３が形成されている。その結果、ショットキーバリア用金属層１４への配線の引き回しを抑止し、配線パターン面積を縮小させることができる。尚、図８の説明では、図１に示す構成要素と同じ構成要素には、同じ符番を用い、図８では、かっこ内にその符番を図示している。
最後に、楕円形状の曲線領域Ｒでは、アノード電位が印加された配線層（図示せず）の下方であり、少なくともアノード電位が印加された配線層とＮ型の拡散層７とが交差する領域には電界遮断膜５１が配置されている。電界遮断膜５１は、例えば、ＭＯＳトランジスタ（図示せず）のゲート電極を形成する工程と共用工程で形成され、ポリシリコン膜から形成されている。そして、エピタキシャル層３と電界遮断膜５１との間の絶縁層に形成されたコンタクトホール５２、５３を介して、電界遮断膜５１はカソード領域である拡散層と接続している。つまり、電界遮断膜５１には、実質、カソード電位と同電位が印加されている。この構造により、電界遮断膜５１は、アノード電位が印加された配線層に対しシールド効果を有する。そして、カソード電位とアノード電位との電位差によりカソード領域が反転し、アノード領域と分離領域１９（図１参照）とがショートすることを防止できる。
尚、本実施の形態では、アノード領域として用いるＰ型の拡散層５とＰ型の拡散層９との間にシリサイド層２１を形成する場合について説明した。この構造では、Ｐ型の拡散層５はＰ型の拡散層９より深く拡散することで、Ｐ型の拡散層５の底面がエピタキシャル層３表面から垂直方向へ大きく離間する。そして、Ｐ型の拡散層５とエピタキシャル層３との境界から広がる空乏層は、水平方向の広い領域に広がる。その結果、Ｐ型の拡散層５とＰ型の拡散層９との離間距離を大きくすることができ、シリサイド層２１の形成領域を広げることができる。その結果、アノード電極と接続するＰ型の拡散層を増加させることなく、ショットキーダイオードでの電流能力を向上させることができる。更に、ＰＮ接合領域の増加を抑えることで、寄生容量の増加も抑え、高周波特性の悪化も防ぐことができる。しかしながら、本実施の形態では、この構造の場合に限定するものではない。保護ダイオードにおけるショットキーバリアダイオードの順方向電圧（Ｖｆ）特性の向上を図るために、Ｐ型の拡散層５とＰ型の拡散層９との間を広げ、シリサイド層２１を広い領域に渡り形成する。そして、Ｐ型の拡散層５とＰ型の拡散層９との間に、新たにアノード電位が印加されるＰ型の拡散層をほぼ一定間隔に配置する場合でも良い。この場合には、多数のＰ型の拡散層により、シリサイド層２１形成領域での空乏層の曲率変化を小さくし、保護ダイオードの耐圧特性を維持することができる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
本発明の実施の形態における（Ａ）保護ダイオードを説明する断面図であり、（Ｂ）保護ダイオードを説明する断面図である。 本発明の実施の形態における（Ａ）ＰＮダイオードを説明する断面図であり、（Ｂ）ＰＮダイオードを説明するである。 本発明の実施の形態における保護ダイオードとＰＮダイオードの順方向電圧（Ｖｆ）を説明する図である。 本発明の実施の形態における保護ダイオードを組み込んだ回路を説明する図である。 本発明の実施の形態における保護ダイオードとＰＮダイオードの寄生容量値を説明する図である。 本発明の実施の形態における（Ａ）保護ダイオードの逆バイアス状態の電位分布を説明する図であり、（Ｂ）保護ダイオードでの衝突電離発生領域を説明する図である。 本発明の実施の形態における保護ダイオードとＰＮダイオードの自由キャリア（正孔）の濃度プロファイルを説明する図である。 本発明の実施の形態における保護ダイオードを説明する平面図である。
符号の説明
１ 保護ダイオード
２ Ｐ型の単結晶シリコン基板
３ Ｎ型のエピタキシャル層
５ Ｐ型の拡散層
７ Ｎ型の拡散層
９ Ｐ型の拡散層
１０ Ｐ型の拡散層
１１ Ｐ型の拡散層
１２ Ｐ型の拡散層
１４ ショットキーバリア用金属層
１８ 金属層
２０ 端部
２１ シリサイド層

Claims (8)

  1. 一導電型の半導体層に離隔して形成される逆導電型の第１及び第２のアノード拡散層と、
    前記半導体層に形成される一導電型のカソード拡散層と、
    前記半導体層上面に形成される絶縁層と、
    前記絶縁層に形成されたコンタクトホールを介して前記第１及び第２のアノード拡散層と接続し、且つ前記第１のアノード拡散層と前記第２のアノード拡散層との間の前記半導体層とショットキー接合するアノード電極と、
    前記第２のアノード拡散層と前記カソード拡散層との間の前記半導体層に、前記絶縁層を介して前記アノード電極または前記アノード電極と接続する金属層と容量結合する逆導電型の第３のアノード拡散層とを有することを特徴とする半導体装置。
  2. 前記半導体層の前記第２のアノード拡散層上方には、前記コンタクトホールを開口することで形成される前記アノード電極の端部が配置されることを特徴とする請求項１に記載の半導体装置。
  3. 前記第３のアノード拡散層は、少なくとも不純物濃度の異なる２つの逆導電型の拡散層から形成されていることを特徴とする請求項１に記載の半導体装置。
  4. 低不純物濃度の前記逆導電型の拡散層は、高不純物濃度の前記逆導電型の拡散層よりも前記カソード拡散層側へと延在していることを特徴とする請求項３に記載の半導体装置。
  5. 前記カソード拡散層には逆導電型の排出用拡散層が重畳して形成され、前記逆導電型の排出用拡散層にはカソード電極が接続していることを特徴とする請求項１に記載の半導体装置。
  6. 前記第２のアノード拡散層は、前記第１のアノード拡散層の周囲を囲むように配置され、且つ、前記第１のアノード拡散層は、前記第２のアノード拡散層よりも深部まで拡散していることを特徴とする請求項１に記載の半導体装置。
  7. 前記アノード電極上方には、前記アノード電極にアノード電位を印加する配線層用のコンタクトホールが配置されていることを特徴とする請求項１に記載の半導体装置。
  8. 前記アノード電位が印加された配線層の下方の前記半導体層上には、前記カソード拡散層と同電位となる電界遮断膜が配置され、
    前記電界遮断膜は、前記アノード電位が印加された配線層と前記カソード拡散層が交差する領域に配置されていることを特徴とする請求項７に記載の半導体装置。
JP2006064569A 2005-03-30 2006-03-09 半導体装置 Pending JP2006310790A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006064569A JP2006310790A (ja) 2005-03-30 2006-03-09 半導体装置
TW095109142A TW200727363A (en) 2005-03-30 2006-03-17 Semiconductor device
KR1020060026456A KR100710115B1 (ko) 2005-03-30 2006-03-23 반도체 장치
US11/395,890 US20060244091A1 (en) 2005-03-30 2006-03-30 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005098964 2005-03-30
JP2006064569A JP2006310790A (ja) 2005-03-30 2006-03-09 半導体装置

Publications (1)

Publication Number Publication Date
JP2006310790A true JP2006310790A (ja) 2006-11-09

Family

ID=37233645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006064569A Pending JP2006310790A (ja) 2005-03-30 2006-03-09 半導体装置

Country Status (4)

Country Link
US (1) US20060244091A1 (ja)
JP (1) JP2006310790A (ja)
KR (1) KR100710115B1 (ja)
TW (1) TW200727363A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011149059A1 (ja) 2010-05-27 2011-12-01 ローム株式会社 電子回路
WO2013046824A1 (ja) 2011-09-30 2013-04-04 ローム株式会社 半導体装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4944460B2 (ja) * 2005-03-30 2012-05-30 オンセミコンダクター・トレーディング・リミテッド 半導体装置
JP5434961B2 (ja) * 2010-08-04 2014-03-05 株式会社デンソー 横型ダイオードを有する半導体装置
JP5512581B2 (ja) * 2011-03-24 2014-06-04 株式会社東芝 半導体装置
US11171131B2 (en) * 2018-08-29 2021-11-09 Stmicroelectronics International N.V. Multi-fingered diode with reduced capacitance and method of making the same
CN115084231B (zh) * 2022-07-19 2023-03-03 浙江大学 一种二极管及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3072002D1 (en) * 1979-11-14 1987-09-10 Fujitsu Ltd An output transistor of a ttl device with a means for discharging carriers
JPH03132077A (ja) * 1989-10-18 1991-06-05 Hitachi Ltd 半導体装置とその製造方法
US5514612A (en) * 1993-03-03 1996-05-07 California Micro Devices, Inc. Method of making a semiconductor device with integrated RC network and schottky diode
US5545909A (en) * 1994-10-19 1996-08-13 Siliconix Incorporated Electrostatic discharge protection device for integrated circuit
US5468984A (en) * 1994-11-02 1995-11-21 Texas Instruments Incorporated ESD protection structure using LDMOS diodes with thick copper interconnect
US6657273B2 (en) * 2001-06-12 2003-12-02 International Rectifirer Corporation Termination for high voltage schottky diode
JP4944460B2 (ja) * 2005-03-30 2012-05-30 オンセミコンダクター・トレーディング・リミテッド 半導体装置

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10074634B2 (en) 2010-05-27 2018-09-11 Rohm Co., Ltd. Semiconductor device comprising PN junction diode and schottky barrier diode
US9679877B2 (en) 2010-05-27 2017-06-13 Rohm Co., Ltd. Semiconductor device comprising PN junction diode and Schottky barrier diode
US11894349B2 (en) 2010-05-27 2024-02-06 Rohm Co., Ltd. Semiconductor device comprising PN junction diode and Schottky barrier diode
US11502063B2 (en) 2010-05-27 2022-11-15 Rohm Co., Ltd. Semiconductor device comprising PN junction diode and Schottky barrier diode
WO2011149059A1 (ja) 2010-05-27 2011-12-01 ローム株式会社 電子回路
US9461021B2 (en) 2010-05-27 2016-10-04 Rohm Co., Ltd. Electronic circuit comprising PN junction and schottky barrier diodes
EP3813247A1 (en) 2010-05-27 2021-04-28 Rohm Co., Ltd. Electronic module
US9917074B2 (en) 2010-05-27 2018-03-13 Rohm Co., Ltd. Semiconductor device comprising PN junction diode and schottky barrier diode
US9245956B2 (en) 2010-05-27 2016-01-26 Rohm Co., Ltd. Electronic circuit comprising unipolar and bipolar devices
US10896896B2 (en) 2010-05-27 2021-01-19 Rohm Co., Ltd. Semiconductor device comprising PN junction diode and schottky barrier diode
EP3528380A1 (en) 2010-05-27 2019-08-21 Rohm Co., Ltd. Electronic circuit
US10559552B2 (en) 2010-05-27 2020-02-11 Rohm Co., Ltd. Semiconductor device comprising PN junction diode and Schottky barrier diode
DE202012013627U1 (de) 2011-09-30 2018-09-14 Rohm Co., Ltd. Halbleiterbauteil
WO2013046824A1 (ja) 2011-09-30 2013-04-04 ローム株式会社 半導体装置
US9099331B2 (en) 2011-09-30 2015-08-04 Rohm Co., Ltd. Semiconductor device
US8970020B2 (en) 2011-09-30 2015-03-03 Rohm Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
TW200727363A (en) 2007-07-16
KR20060106695A (ko) 2006-10-12
US20060244091A1 (en) 2006-11-02
KR100710115B1 (ko) 2007-04-23

Similar Documents

Publication Publication Date Title
JP4944460B2 (ja) 半導体装置
KR100933142B1 (ko) 반도체 장치
US6548865B2 (en) High breakdown voltage MOS type semiconductor apparatus
JP5585593B2 (ja) 半導体装置
JP4791113B2 (ja) 半導体装置
JP2006310790A (ja) 半導体装置
JP2006202847A (ja) 半導体装置
JP2008085186A (ja) 半導体装置
US6914294B2 (en) Semiconductor device
JP2005045016A (ja) 半導体集積回路
US7439592B2 (en) ESD protection for high voltage applications
JP6619522B1 (ja) ワイドギャップ半導体装置
US8324688B2 (en) Electrostatic discharge protection device for high voltage operation
US7821029B2 (en) Electrostatic protection element
CN100454582C (zh) 半导体装置
CN100454583C (zh) 半导体装置
JP4245644B1 (ja) 静電気放電保護装置及びこれを備えた半導体集積回路
JP2008270367A (ja) 半導体装置
JP4867251B2 (ja) 半導体装置
JP2018170378A (ja) 半導体装置