CN117747675A - 肖特基二极管及其制备方法 - Google Patents

肖特基二极管及其制备方法 Download PDF

Info

Publication number
CN117747675A
CN117747675A CN202410187565.9A CN202410187565A CN117747675A CN 117747675 A CN117747675 A CN 117747675A CN 202410187565 A CN202410187565 A CN 202410187565A CN 117747675 A CN117747675 A CN 117747675A
Authority
CN
China
Prior art keywords
sub
region
doped region
doped
drift layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410187565.9A
Other languages
English (en)
Inventor
金锐
牛喜平
桑玲
李哲洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Smart Energy Research Institute
Beijing Huairou Laboratory
Original Assignee
Beijing Smart Energy Research Institute
Beijing Huairou Laboratory
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Smart Energy Research Institute, Beijing Huairou Laboratory filed Critical Beijing Smart Energy Research Institute
Priority to CN202410187565.9A priority Critical patent/CN117747675A/zh
Publication of CN117747675A publication Critical patent/CN117747675A/zh
Pending legal-status Critical Current

Links

Abstract

本申请公开了一种肖特基二极管及其制备方法,该肖特基二极管包括:漂移层,多个掺杂区和接触金属,其中漂移层位于衬底的一侧,漂移层具有第一掺杂类型;多个掺杂区位于漂移层中,各掺杂区包括一一对应接触的第一子掺杂区和第二子掺杂区,第二子掺杂区的掺杂浓度大于第一子掺杂区的掺杂浓度,掺杂区具有第二掺杂类型;接触金属位于第一表面上,接触金属与至少一个第二表面接触,接触金属与第二子掺杂区接触形成类欧姆接触,提高了肖特基二极管的高抗浪涌电流特性,本申请在未增加工艺步骤的前提下,通过提升掺杂区注入浓度使得第二子掺杂区的与接触金属之间形成类欧姆接触,从而在正向电压较大时,使肖特基二极管中的,体现出高抗浪涌电流特性。

Description

肖特基二极管及其制备方法
技术领域
本申请涉及半导体器件领域,具体而言,涉及一种肖特基二极管及其制备方法。
背景技术
SiC 二极管作为SiC器件的代表,具备低导通损耗、快开关速度、高工作频率等诸多优异特性,现已逐渐在电动汽车、充电桩、新能源发电、工业控制、柔性直流输电等应用场景中得到推广和使用,需要挑战一些极限环境,比如在浪涌电流较大的环境下使用,因此需要提升肖特基二极管的抗浪涌电流能力,普通肖特基二极管采用PN交替的方式阵列排列,正向通过n区肖特基降低开启电压,降低正向压降,从而减小常高温下的导通电阻;另一方面通过p区形成PN结,利用PN结反向阻断特性,降低反向漏电流,提升击穿电压,由于普通肖特基二极管的p区正向未形成欧姆接触,势垒较高,PN结在正向状态下不导通,因此普通肖特基二极管的高抗浪涌电流特性无法显示。
发明内容
本申请提供一种肖特基二极管及其制备方法,以解决相关技术中肖特基二极管的高抗浪涌电流特性无法显示的问题。
根据本申请的一个方面,提供了一种肖特基二极管,包括:漂移层,位于肖特基二极管的衬底的一侧,漂移层具有第一表面,且漂移层具有第一掺杂类型;多个掺杂区,位于漂移层中,各掺杂区包括一一对应接触的第一子掺杂区和第二子掺杂区,第一子掺杂区位于第二子掺杂区背离第一表面的一侧,第二子掺杂区背离第一子掺杂区的一侧具有第二表面,第二子掺杂区的掺杂浓度大于第一子掺杂区的掺杂浓度,掺杂区具有第二掺杂类型;接触金属,位于第一表面上,接触金属与至少一个第二表面接触。
可选地,在与第一表面垂直的第一方向上第一子掺杂区的厚度为0.1μm-10.0μm,第一子掺杂区具有相对的第一侧和第二侧,第一侧和第二侧在第二方向上的水平距离为0.5μm-1.0μm,第一方向与第一表面垂直,第二方向为与第一表面平行的方向。
可选地,第一子掺杂区背离漂移层的一侧表面与第一表面之间的垂直距离为0.0μm-10.0μm。
可选地,掺杂区在第一表面上沿第二方向顺序分布,第二方向为与第一表面平行的方向。
可选地,相邻掺杂区之间的最小距离为1~10μm。
可选地,肖特基二极管还包括有源区和终端区,有源区包括至少一个掺杂区以及掺杂区在第二方向两侧的漂移层,终端区位于有源区的两侧,终端区具有至少一个掺杂区以及掺杂区两侧的漂移层,第二方向为与第一表面平行的方向。
可选地,肖特基二极管还包括场氧层、钝化层和第一电极层,其中:场氧层位于第一表面上,且场氧层覆盖肖特基二极管的终端区;第一电极层覆盖接触金属;钝化层覆盖场氧层和至少部分第一电极层。
可选地,肖特基二极管还包括缓冲层和第二电极层,其中,缓冲层位于衬底靠近漂移层的一侧,第二电极层位于衬底背离漂移层的一侧,缓冲层具有第一掺杂类型。
可选地,第一子掺杂区的掺杂浓度为1×1015cm-3~1×1020cm-3;第二子掺杂区的掺杂浓度为1×1018cm-3~1×1023cm-3
根据本申请的另一个方面,提供了一种肖特基二极管的制备方法,包括:提供衬底;在衬底的一侧形成预备漂移层,预备漂移层具有第一表面,且预备漂移层具有第一掺杂类型;在预备漂移层中形成多个掺杂区,各掺杂区包括一一对应接触的第一子掺杂区和第二子掺杂区,第一子掺杂区位于第二子掺杂区背离第一表面的一侧,第二子掺杂区背离第一子掺杂区的一侧具有第二表面,第二子掺杂区的掺杂浓度大于第一子掺杂区的掺杂浓度,掺杂区具有第二掺杂类型;在第一表面上形成接触金属,接触金属与至少一个第二表面接触。
可选地,在预备漂移层中形成多个掺杂区的步骤包括:对预备漂移层进行第一次离子注入,以形成掺杂预备区,掺杂预备区具有背离漂移区的第二表面;对预备漂移层进行第二次离子注入,以将掺杂预备区中的部分形成第二子掺杂区,剩余的掺杂预备区形成第一子掺杂区,第二子掺杂区的掺杂浓度大于第一子掺杂区的掺杂浓度。
通过本申请提供的一种肖特基二极管包括在漂移层中的多个掺杂区,掺杂区中具有一一对应接触的第一子掺杂区和第二子掺杂区,第二子掺杂区的掺杂浓度大于第一子掺杂区的掺杂浓度,其中漂移层具有第一掺杂类型,掺杂区具有第二掺杂类型,接触金属与相邻第一子掺杂区之间的漂移层接触形成肖特基接触,降低了正向导通电阻,接触金属与第二子掺杂区接触形成类欧姆接触,本申请在未增加工艺步骤的前提下,通过提升掺杂区注入浓度使得第二子掺杂区的与接触金属之间形成类欧姆接触,从而在正向电压较大时,使肖特基二极管中的PN结开启,体现出高抗浪涌电流特性。
附图说明
构成本申请的一部分的附图用来提供对本申请的进一步理解,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1是根据本申请实施例提供的一种肖特基二极管的剖面示意图;
图2是根据本申请实施例提供的另一种肖特基二极管的剖面示意图;
图3是根据本申请实施例提供的一种肖特基二极管中掺杂区的俯视结构示意图;
图4是根据本申请实施例提供的另一种肖特基二极管中掺杂区的俯视结构示意图;
图5是根据本申请实施例提供的再一种肖特基二极管中掺杂区的俯视结构示意图;
图6是根据本申请实施例提供的再一种肖特基二极管中掺杂区的俯视结构示意图;
图7是根据本申请实施例提供的一种肖特基二极管的制备方法的流程示意图;
图8是根据本申请实施例提供的肖特基二极管的制备方法中,在衬底上形成预备漂移层后基体的剖面示意图;
图9是在图8中示出的预备漂移层中形成掺杂预备区后基体的剖面示意图;
图10是在图9中示出的掺杂预备区中形成掺杂区后基体的剖面示意图;
图11是在图10中示出的漂移层的第一表面上形成接触金属后基体的剖面示意图。
其中,上述附图包括以下附图标记:
10、衬底;20、缓冲层;30、漂移层;301、预备漂移层;302、终端区;303、有源区;40、掺杂区;401、第一子掺杂区;402、第二子掺杂区;403、掺杂预备区;50、场氧层;60、接触金属;70、第一电极层;80、钝化层;90、第二电极层。
具体实施方式
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
为了使本技术领域的人员更好地理解本申请方案,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分的实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本申请保护的范围。
需要说明的是,本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本申请的实施例。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
根据本申请的实施例,提供了一种肖特基二极管。图1是根据本申请实施例的肖特基二极管的剖面示意图。如图1所示,该肖特基二极管包括:漂移层30,位于肖特基二极管的衬底10的一侧,漂移层30具有第一表面,且漂移层30具有第一掺杂类型;多个掺杂区40,位于漂移层30中,各掺杂区40包括一一对应接触的第一子掺杂区401和第二子掺杂区402,第一子掺杂区401位于第二子掺杂区402背离第一表面的一侧,第二子掺杂区402背离第一子掺杂区401的一侧具有第二表面,第二子掺杂区402的掺杂浓度大于第一子掺杂区401的掺杂浓度,掺杂区40具有第二掺杂类型;接触金属60,位于第一表面上,接触金属60与至少一个第二表面接触。
通过上述肖特基二极管包括漂移层30、多个掺杂区40和接触金属60,在漂移层30中的多个掺杂区40中具有一一对应接触的第一子掺杂区401和第二子掺杂区402,第二子掺杂区402的掺杂浓度大于第一子掺杂区401的掺杂浓度,其中漂移层30具有第一掺杂类型,掺杂区40具有第二掺杂类型,接触金属60与相邻第一子掺杂区401之间的漂移层30接触形成肖特基接触,降低了正向导通电阻,接触金属60与第二子掺杂区402接触形成类欧姆接触,本申请在未增加工艺步骤的前提下,通过提升掺杂区注入浓度使得第二子掺杂区402与接触金属60之间形成类欧姆接触,从而在正向电压较大时,使肖特基二极管中的PN结开启,体现出高抗浪涌电流特性。
在上述可选的实施方式中,肖特基二极管包括漂移层30、多个掺杂区40和接触金属60,漂移层30在远离衬底10的一侧具有第一表面,掺杂区40中的第二子掺杂区402背离第一子掺杂区401的一侧表面为第二表面,第二子掺杂区402比第一子掺杂区401的掺杂浓度高,第二子掺杂区402与接触金属60接触产生类欧姆接触,可以提高肖特基二极管的高抗浪涌特性,且相邻第一子掺杂区401之间的漂移层30与接触金属60接触形成肖特基接触,还可以降低正向通电阻,上述类欧姆接触和肖特基接触在第一表面上交替分布。
在上述可选的实施方式中,上述漂移层30具有第一掺杂类型,掺杂区40具有第二掺杂类型,第一掺杂类型可以为N型或者P型,如漂移层30为N型,掺杂区40为P型时,在形成漂移层30时的注入离子可以选用氮和磷等的五价元素,在形成掺杂区40时的注入离子可以选用铝和铁等的三价元素,若漂移层30为P型,掺杂区40为N型时,在形成漂移层30时的注入离子可以选用铝和铁等的三价元素,在形成掺杂区40时的注入离子可以选用氮和磷等的五价元素,对于注入的离子种类本申请不做具体限定。
在上述可选的实施方式中,接触金属60的材料可以选用Ti和Ni中的一种或多种,本领域技术人员可以根据实际情况对接触金属的种类进行合理选取,本申请不做具体限定。
在一些可选的实施方式中,如图1所示,第一子掺杂区401在第一方向X上与漂移层30的垂直距离为0.1μm-10.0μm,第一子掺杂区401在第一方向X上具有相对的第一侧面和第二侧面,第一侧面和第二侧面在第二方向Y上的水平距离为0.5μm-1.0μm,第一方向X与第一表面垂直,第二方向Y为与第一表面平行的方向。
在上述可选的实施方式中,如图1所示,第一子掺杂区401的深度为0.1μm-10.0μm,即第一子掺杂区401在第一方向X上与漂移层30的垂直距离H1为0.1μm-10.0μm,第一方向X为与漂移层30在远离衬底10的第一表面垂直的方向,第一子掺杂区401的长度为0.5μm-1.0μm,第一子掺杂区401在沿第一方向X上具有相对的第一侧面和第二侧面,即第一子掺杂区401的第一侧和第二侧在第二方向Y上的水平距离H2为0.5μm-1.0μm,在肖特基二极管中的第一子掺杂区401在满足上述条件时能更好的降低正向导通电阻。
在一些可选的实施方式中,第一子掺杂区背离漂移层的一侧表面与第一表面之间的垂直距离为0.0μm-10.0μm。
在上述可选的实施方式中,如图2所示,漂移层30具有第一表面的一侧具有多个凹槽,第二子掺杂区402和第一子掺杂区401均位于凹槽中,第二子掺杂区402在背离第一子掺杂区401的一侧具有第二表面,第二表面可以位于漂移层30的第一表面之中,第二表面还可以低于漂移层30的第一表面,以使第二表面和第一表面之间具有高度差H3,H3为0.0μm-10.0μm。
在上述可选的实施方式中,如图2所示,通过向漂移层30中进行离子注入形成掺杂区40,可以使掺杂区40背离漂移层30的一侧表面与漂移层30的第一表面齐平,也可以使掺杂区40背离漂移层30的一侧表面位于漂移层30的第一表面之下,即在漂移层30具有第一表面的一侧形成凹槽。
在一些可选的实施方式中,如图3至图6所示,掺杂区40在第一表面上沿第二方向Y顺序分布,第二方向Y为与第一表面平行的方向。
在上述可选的实施方式中,如图3至图6所示,掺杂区40在第一表面上的投影的形状可以是长方形、正方形和正六边形中的任一种或多种,对于掺杂区在第一表面上投影的具体形状本领域技术人员可以根据实际情况进行合理选取,本申请不做具体限定,如图3所示,多个掺杂区40在第一表面上呈阵列分布,每行掺杂区40沿第二方向Y顺序分布;如图4所示,多个掺杂区40在第一表面上呈阵列分布,每行掺杂区40沿第二方向Y分布,每列掺杂区40沿第三方向A顺序分布;如图5所示,多个掺杂区40在第一表面上呈阵列分布,每行掺杂区40沿第四方向B分布,每列掺杂区40沿第三方向A顺序分布;如图6所示,多个掺杂区40在第一表面上呈阵列分布,每行掺杂区40沿第二方向Y分布,每列掺杂区40沿第三方向A顺序分布。
在上述可选的实施方式中,如图3至图6所示,掺杂区40的排布形式可以是在第一表面上按顺序进行排布,也可以是以阵列状排布,排布形式可以是沿第二方向Y以行形式或沿第三方向A以列形式进行排列。
在一些可选的实施方式中,如图1所示,相邻掺杂区40之间的最小距离为1~10μm。
在上述可选的实施方式中,如图1所示,通过使漂移层30中的相邻掺杂区40之间的最小间距满足上述范围,可以保证肖特基二极管中具有能保证降低正向导通电阻的肖特基接触区,使肖特基二极管可以在小电压的情况下进行开启。
在一些可选的实施方式中,如图1所示,肖特基二极管还包括有源区303和终端区302,有源区303包括至少一个掺杂区40以及掺杂区40在第二方向Y两侧的漂移层30,终端区302位于有源区303的两侧,终端区302具有至少一个掺杂区40以及掺杂区40两侧的漂移层30,第二方向Y为与第一表面平行的方向。
在上述可选的实施方式中,如图1所示,肖特基二极管中位于接触金属60与衬底10之间的区域为有源区303,在漂移层30中位于有源区303两侧的区域为终端区302,有源区303中包括位于接触金属60和衬底10之间的至少一个掺杂区40和该掺杂区40在第二方向Y上的相邻掺杂区40两侧的漂移层30,终端区302中包括至少一个掺杂区40和该掺杂区40在第二方向Y上的相邻掺杂区40两侧的漂移层30,终端区302中的掺杂区40为场限环,使得肖特基二极管在高压或高温环境下仍能保持较高的稳定性和可靠性,减少击穿和漏电流的风险。
需要注意的是,第二方向不局限于图1中的第二方向Y,第二方向是与第一表面平行的方向,掺杂区40在第一表面上可以沿任意一个第二方向进行分布,本申请不做具体限定。
在一些可选的实施方式中,如图1所示,肖特基二极管还包括场氧层50、钝化层80和第一电极层70,其中:场氧层50位于第一表面上,且场氧层50覆盖肖特基二极管的终端区;第一电极层70覆盖接触金属60;钝化层80覆盖场氧层50和至少部分第一电极层70。
在上述可选的实施方式中,如图1所示,在漂移层30的第一表面上的场氧层50位于接触金属60的两侧,在接触金属60上具有第一电极层70,在场氧层50上和部分第一电极层70上具有钝化层80,钝化层80不会将第一电极层70完全覆盖,第一电极层70需要有裸露部分用于与外部器件或电源进行电连接,接触金属60与图2中的接触金属60介绍一致,在介绍图2时不对接触金属60进行重复介绍。
在上述可选的实施方式中,场氧层50的材料可以为SiO2和SiN中的一种或多种,钝化层80的材料可以为SiO2和SiNx中的一种或多种,第一电极层70的材料可以为Cu、Ag和Al中的一种或多种,本领域技术人员可以根据实际情况对场氧层、钝化层和第一电极层的种类进行合理选取,本申请不做具体限定。
在一些可选的实施方式中,如图1所示,肖特基二极管还包括缓冲层20和第二电极层90,其中,缓冲层20位于衬底10靠近漂移层30的一侧,第二电极层90位于衬底10背离漂移层30的一侧,缓冲层20具有第一掺杂类型。
在上述可选的实施方式中,如图1所示,在衬底10和漂移层30之间还具有缓冲层20,用于减少肖特基二极管中PN结的电容和电荷注入效应,从而降低二极管的开关速度和高频特性,提高二极管的性能和稳定性,在衬底10背离漂移层30的一侧具有第二电极层90,其中缓冲层20与漂移层30的掺杂类型一致,均为第一掺杂类型。
在上述可选的实施方式中,上述缓冲层20具有第一掺杂类型,第一掺杂类型可以为N型或者P型,如缓冲层20为N型时,在形成缓冲层20时的注入离子可以选用氮和磷等的五价元素,缓冲层20为P型时,在形成缓冲层20时的注入离子可以选用铝和铁等的三价元素,具体离子种类本申请不做具体限定,第二电极层90的材料可以为Cu、Ag和Al中的一种或多种,本申请不做具体限定。
在一些可选的实施方式中,如图1所示,第一子掺杂区401的掺杂浓度为1×1015cm-3~1×1020cm-3;第二子掺杂区402的掺杂浓度为1×1018cm-3~1×1023cm-3
在上述可选的实施方式中,如图1所示,第一子掺杂区401的掺杂浓度小于第二子掺杂区402的掺杂浓度,其中第一子掺杂区401的掺杂浓度为1×1015cm-3~1×1020cm-3,第二子掺杂区402的掺杂浓度为1×1018cm-3~1×1023cm-3,在此范围内可以更好地降低第二子掺杂区402与接触金属60之间的势垒,以使第二子掺杂区402与接触金属60之间产生类欧姆接触,使肖特基二极管体现出高抗浪涌特性。
示例性的,如图1和图3所示,肖特基二极管包括漂移层30、多个掺杂区40、接触金属60、场氧层50、第一电极层70、钝化层80、缓冲层20和第二电极层90,其中漂移层30在远离衬底10的一侧具有第一表面,掺杂区40中的第二子掺杂区402背离第一子掺杂区401的一侧表面为第二表面,第二子掺杂区402比第一子掺杂区401的掺杂浓度高,第一子掺杂区401在第一方向X上与漂移层30的垂直距离H1为0.1μm-10.0μm,第一子掺杂区401的第一侧和第二侧在第二方向上的水平距离H2为0.5μm-1.0μm,第二子掺杂区402背离第一子掺杂区401的一侧具有第二表面,第二表面可以位于漂移层30的第一表面之中,第二表面还可以低于漂移层30的第一表面,以使第二表面和第一表面之间具有高度差H3,H3为0.0μm-10.0μm,掺杂区40在第一表面上沿第二方向按顺序进行排布,掺杂区40在第一表面上的投影的形状可以是长方形、正方形和正六边形中的任一种或多种,如图3所示,掺杂区40在第一表面上沿第二方向Y顺序分布,如图4所示,掺杂区40在第一表面上分别沿第三方向A和第二方向Y顺序分布,如图5所示,掺杂区40在第一表面上分别沿第三方向A和第四方向B顺序分布,如图6所示,掺杂区40在第一表面上分别沿第二方向Y和第三方向A顺序分布,相邻掺杂区40之间的最小距离为1~10μm,肖特基二极管中位于接触金属60与衬底10之间的区域为有源区303,在漂移层30中位于有源区303两侧的区域为终端区302,有源区303中包括位于接触金属60和衬底10之间的至少一个掺杂区40和该掺杂区40在第二方向Y上的相邻掺杂区40两侧的漂移层30,终端区302中包括至少一个掺杂区40和该掺杂区40在第二方向Y上的相邻掺杂区40两侧的漂移层30,在漂移层30的第一表面上的场氧层50位于接触金属60的两侧,在接触金属60上具有第一电极层70,在场氧层50上和部分第一电极层70上具有钝化层80,在衬底10和漂移层30之间还具有缓冲层20,在衬底10背离漂移层30的一侧具有第二电极层90,其中缓冲层20与漂移层30的掺杂类型一致,若第一掺杂类型为N型,第二掺杂类型为P型,则漂移层30和缓冲层20为N型半导体层,掺杂区40为P型半导体层。
根据本申请的另一个方面,提供了一种肖特基二极管的制备方法,如图7所示,包括:
步骤S100:提供衬底;在衬底的一侧形成肖特基二极管的漂移层,漂移层具有第一表面,且漂移层具有第一掺杂类型;
步骤S200:在预备漂移层中形成多个掺杂区,各掺杂区包括一一对应接触的第一子掺杂区和第二子掺杂区,第一子掺杂区位于第二子掺杂区背离第一表面的一侧,第二子掺杂区具有位于第一表面中的第二表面,第二子掺杂区的掺杂浓度大于第一子掺杂区的掺杂浓度,掺杂区具有第二掺杂类型;
步骤S300:在第一表面上形成肖特基二极管的接触金属,接触金属与至少一个第二表面接触。
通过上述制备方法制备出的通过上述肖特基二极管包括漂移层、多个掺杂区和接触金属,在漂移层中的多个掺杂中具有一一对应接触的第一子掺杂区和第二子掺杂区,第二子掺杂区的掺杂浓度大于第一子掺杂区的掺杂浓度,其中漂移层具有第一掺杂类型,掺杂区具有第二掺杂类型,接触金属与相邻第一子掺杂区之间的漂移层接触形成肖特基接触,降低了正向导通电阻,接触金属与第二子掺杂区接触形成类欧姆接触,本申请在未增加工艺步骤的前提下,通过提升掺杂区注入浓度使得第二子掺杂区与接触金属之间形成类欧姆接触,从而在正向电压较大时,使肖特基二极管中的PN结开启,体现出高抗浪涌电流特性。
下面将结合附图更详细地描述根据本发明提供的场效应晶体管的制备方法的示例性实施方式。然而,这些示例性实施方式可以由多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是,提供这些实施方式是为了使得本申请的公开彻底且完整,并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。
首先,如图8所示,执行步骤S100:提供衬底10;在衬底10的一侧形成预备漂移层301,预备漂移层301具有第一表面,且预备漂移层301具有第一掺杂类型。
具体地,提供一个具有预备漂移层301的衬底10,预备漂移层301在背离衬底10的一侧具有第一表面,且预备漂移层301为第一掺杂类型,上述第一掺杂类型可以为P型掺杂或N型掺杂,本申请实施例不做具体限定。
具体地,预备漂移层301的制备可以采用离子注入工艺和化学气相沉积工艺中的任一种,本申请不做具体限定。
在衬底10的一侧形成预备漂移层301之后,如图9和图10所示,执行步骤S200:在预备漂移层301中形成多个掺杂区40,各掺杂区40包括一一对应接触的第一子掺杂区401和第二子掺杂区402,第一子掺杂区401位于第二子掺杂区402背离第一表面的一侧,第二子掺杂区402具有位于第一子掺杂区401背离漂移层30的第二表面,第二子掺杂区402的掺杂浓度大于第一子掺杂区401的掺杂浓度,掺杂区40具有第二掺杂类型。
具体地,在预备漂移层301中的多个掺杂区40均具有一一对应接触的第一子掺杂区401和第二子掺杂区402,掺杂区40具有第二掺杂类型,预备漂移层301形成漂移层30,第二子掺杂区402的掺杂浓度大于第一子掺杂区401的掺杂浓度,以使第二子掺杂区402与金属接触时可以降低二者之间的势垒,形成类欧姆接触,使肖特基二极管体现出高抗浪涌特性。
在一些可选的实施方式中,形成多个掺杂区40的步骤包括:
步骤S201:对预备漂移层301进行第一次离子注入,以形成掺杂预备区403,掺杂预备区403具有背离漂移层30的第二表面,如图9所示;
步骤S202:对预备漂移层进行第二次离子注入,以将掺杂预备区403中的部分形成第二子掺杂区402,剩余的掺杂预备区403形成第一子掺杂区401,第二子掺杂区402的掺杂浓度大于第一子掺杂区401的掺杂浓度,以得到内部具有掺杂区40的漂移层30,如图10所示。
在上述步骤S201中,如图9所示,在预备漂移层301中形成掺杂预备区403,需要进行第一次离子注入,掺杂预备区403在背离衬底10的一侧具有第二表面。
在上述步骤S202中,如图10所示,向预备漂移层中的掺杂预备区中进行第二次离子注入,以使掺杂预备区中的部分形成第二子掺杂区402,剩余的掺杂预备区形成第一子掺杂区401,其中第二子掺杂区402的掺杂浓度大于第一子掺杂区401的掺杂浓度,第二子掺杂区402会降低与其接触的金属之间的势垒,进而与金属之间形成类欧姆接触,体现肖特基二极管的高抗浪涌特性。
在上述可选的实施方式中,离子注入工艺步骤可以包括:对预备漂移层进行表面清洁,根据需要形成的掺杂区40的类型选取适合的离子种类,利用离子注入仪器将选取的离子进行加速处理并将该离子注入到预备漂移层中,对离子注入后的预备漂移层301进行退火处理,以对预备漂移层的晶格进行修复,进而形成需要的掺杂区40。示例性的,向预备漂移层中离子注入氮和磷等五价元素形成N型掺杂区40,向预备漂移层中离子注入铝和铁等三价元素形成N型掺杂区40。
在预备漂移层301中形成多个掺杂区40之后,如图11所示,执行步骤S300:在第一表面上形成接触金属60,接触金属60与至少一个第二表面接触。
具体地,在漂移层30的第一表面和掺杂区40的第二子掺杂区402的部分第二表面上形成接触金属60,以使第二子掺杂区402与接触金属60之间产生类欧姆接触,使肖特基二极管体现出高抗浪涌特性。
具体地,接触金属60的形成工艺可以采用溅射法和化学气相沉积工艺中的任一种,本申请不做具体限定。
示例性地,以第一掺杂类型为N型,第二掺杂类型为P型为例,形成肖特基二极管的工艺包括以下步骤:
如图8所示,提供一个具有预备漂移层301的衬底10,预备漂移层301在背离衬底10的一侧具有第一表面,且预备漂移层301为N型半导体;
如图9所示,在预备漂移层301中形成掺杂预备区403,需要进行第一次离子注入,将预备漂移层301表面进行清洁后进行第一次离子注入,其中,利用离子注入仪器将铝离子进行加速处理并将该离子注入到预备漂移层301中,形成所需要的第一子掺杂区401,掺杂预备区403在背离衬底10的一侧具有第二表面,第二表面在预备漂移层301的第一表面中;
如图10所示,向预备漂移层301中的掺杂预备区403中进行第二次离子注入,其中,利用离子注入仪器将铝离子进行加速处理并将该离子注入到掺杂预备区403中,形成所需要的第二子掺杂区402以使掺杂预备区403中的部分形成第二子掺杂区402,剩余的掺杂预备区403形成第一子掺杂区401;
如图11所示,在漂移层30的第一表面上形成接触金属60,掺杂区40具有第一子掺杂区401和第二子掺杂区402,接触金属60覆盖部分掺杂区40的第二子掺杂区402的第二表面,衬底10和漂移层30的介绍如图10所述,本申请不再重复赘述。
还需要说明的是,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
从以上的描述中,可以看出,本申请上述的实施例实现了如下技术效果:
1)本申请实施例提供了一种肖特基二极管,由于第二子掺杂区的掺杂浓度大于第一子掺杂区的掺杂浓度,第二子掺杂区在与接触金属接触时可以降低二者之间的势垒,以形成类欧姆接触,本申请在未增加工艺步骤的前提下,通过提升掺杂区注入浓度使得第二子掺杂区的与接触金属之间形成类欧姆接触,从而在正向电压较大时,使肖特基二极管中的PN结开启,以体现出高抗浪涌电流特性。
2)本申请实施例提供了一种肖特基二极管,接触金属与相邻第一子掺杂区之间的漂移层接触形成肖特基接触,降低了正向导通电阻,使得肖特基二极管开启电流更小。
以上仅为本申请的实施例而已,并不用于限制本申请。对于本领域技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等,均应包含在本申请的权利要求范围之内。

Claims (11)

1.一种肖特基二极管,其特征在于,包括:
漂移层,位于肖特基二极管的衬底的一侧,所述漂移层具有第一表面,且所述漂移层具有第一掺杂类型;
多个掺杂区,位于所述漂移层中,各所述掺杂区包括一一对应接触的第一子掺杂区和第二子掺杂区,所述第一子掺杂区位于所述第二子掺杂区背离所述第一表面的一侧,所述第二子掺杂区背离所述第一子掺杂区的一侧具有第二表面,所述第二子掺杂区的掺杂浓度大于所述第一子掺杂区的掺杂浓度,所述掺杂区具有第二掺杂类型;
接触金属,位于所述第一表面上,所述接触金属与至少一个所述第二表面接触。
2.根据权利要求1所述的肖特基二极管,其特征在于,在与所述第一表面垂直的第一方向上所述第一子掺杂区的厚度为0.1μm-10.0μm,所述第一子掺杂区具有相对的第一侧和第二侧,所述第一侧和所述第二侧的水平距离为0.5μm-1.0μm。
3.根据权利要求1所述的肖特基二极管,其特征在于,所述第一子掺杂区背离所述漂移层的一侧表面与所述第一表面之间的垂直距离为0.0μm-10.0μm。
4.根据权利要求1所述的肖特基二极管,其特征在于,所述掺杂区在所述第一表面上沿第二方向顺序分布,所述第二方向为与所述第一表面平行的方向。
5.根据权利要求4所述的肖特基二极管,其特征在于,相邻所述掺杂区之间的最小距离为1~10μm。
6.根据权利要求1所述的肖特基二极管,其特征在于,所述肖特基二极管还包括有源区和终端区,所述有源区包括至少一个所述掺杂区以及所述掺杂区在第二方向两侧的漂移层,所述终端区位于所述有源区的两侧,所述终端区具有至少一个所述掺杂区以及所述掺杂区两侧的所述漂移层,所述第二方向为与所述第一表面平行的方向。
7.根据权利要求1至6中任一项所述的肖特基二极管,其特征在于,所述肖特基二极管还包括场氧层、钝化层和第一电极层,其中:
所述场氧层位于所述第一表面上,且所述场氧层覆盖肖特基二极管的终端区;
所述第一电极层覆盖所述接触金属;
所述钝化层覆盖所述场氧层和至少部分所述第一电极层。
8.根据权利要求1至6中任一项所述的肖特基二极管,其特征在于,所述肖特基二极管还包括缓冲层和第二电极层,其中,所述缓冲层位于所述衬底靠近所述漂移层的一侧,所述第二电极层位于所述衬底背离所述漂移层的一侧,所述缓冲层具有第一掺杂类型。
9.根据权利要求1至6中任一项所述的肖特基二极管,其特征在于,所述第一子掺杂区的掺杂浓度为1×1015cm-3~1×1020cm-3;所述第二子掺杂区的掺杂浓度为1×1018cm-3~1×1023cm-3
10.一种权利要求1至9中任一项所述的肖特基二极管的制备方法,其特征在于,包括:
提供衬底;
在所述衬底的一侧形成预备漂移层,所述预备漂移层具有第一表面,且所述预备漂移层具有第一掺杂类型;
在所述预备漂移层中形成多个掺杂区,各所述掺杂区包括一一对应接触的第一子掺杂区和第二子掺杂区,所述第一子掺杂区位于所述第二子掺杂区背离所述第一表面的一侧,所述第二子掺杂区背离所述第一子掺杂区的一侧具有第二表面,所述第二子掺杂区的掺杂浓度大于所述第一子掺杂区的掺杂浓度,所述掺杂区具有第二掺杂类型;
在所述第一表面上形成接触金属,所述接触金属与至少一个所述第二表面接触。
11.根据权利要求10所述的制备方法,其特征在于,在所述预备漂移层中形成多个掺杂区的步骤包括:
对所述预备漂移层进行第一次离子注入,以形成掺杂预备区,所述掺杂预备区具有背离所述漂移层的第二表面;
对所述预备漂移层进行第二次离子注入,以将所述掺杂预备区中的部分形成第二子掺杂区,剩余的所述掺杂预备区形成所述第一子掺杂区,所述第二子掺杂区的掺杂浓度大于所述第一子掺杂区的掺杂浓度。
CN202410187565.9A 2024-02-20 2024-02-20 肖特基二极管及其制备方法 Pending CN117747675A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410187565.9A CN117747675A (zh) 2024-02-20 2024-02-20 肖特基二极管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410187565.9A CN117747675A (zh) 2024-02-20 2024-02-20 肖特基二极管及其制备方法

Publications (1)

Publication Number Publication Date
CN117747675A true CN117747675A (zh) 2024-03-22

Family

ID=90261282

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410187565.9A Pending CN117747675A (zh) 2024-02-20 2024-02-20 肖特基二极管及其制备方法

Country Status (1)

Country Link
CN (1) CN117747675A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120205770A1 (en) * 2011-02-11 2012-08-16 Pynmax Technology Co., Ltd. Schottky diode with high antistatic capability
WO2013036722A1 (en) * 2011-09-11 2013-03-14 Cree, Inc. Schottky diode
EP3038162A1 (en) * 2014-12-24 2016-06-29 ABB Technology AG Junction barrier Schottky rectifier
CN106057912A (zh) * 2015-04-09 2016-10-26 丰田自动车株式会社 二极管以及二极管的制造方法
CN107026209A (zh) * 2017-04-20 2017-08-08 中国科学院微电子研究所 基于氧化镓的结势垒肖特基二极管及其制备方法
CN114220843A (zh) * 2021-12-15 2022-03-22 株洲中车时代半导体有限公司 功率半导体器件
CN115084281A (zh) * 2022-06-23 2022-09-20 杭州电子科技大学 具有抗单粒子烧毁能力的肖特基二极管器件及制备方法
CN116344592A (zh) * 2023-05-29 2023-06-27 通威微电子有限公司 一种二极管器件及其制作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120205770A1 (en) * 2011-02-11 2012-08-16 Pynmax Technology Co., Ltd. Schottky diode with high antistatic capability
WO2013036722A1 (en) * 2011-09-11 2013-03-14 Cree, Inc. Schottky diode
EP3038162A1 (en) * 2014-12-24 2016-06-29 ABB Technology AG Junction barrier Schottky rectifier
CN106057912A (zh) * 2015-04-09 2016-10-26 丰田自动车株式会社 二极管以及二极管的制造方法
CN107026209A (zh) * 2017-04-20 2017-08-08 中国科学院微电子研究所 基于氧化镓的结势垒肖特基二极管及其制备方法
CN114220843A (zh) * 2021-12-15 2022-03-22 株洲中车时代半导体有限公司 功率半导体器件
CN115084281A (zh) * 2022-06-23 2022-09-20 杭州电子科技大学 具有抗单粒子烧毁能力的肖特基二极管器件及制备方法
CN116344592A (zh) * 2023-05-29 2023-06-27 通威微电子有限公司 一种二极管器件及其制作方法

Similar Documents

Publication Publication Date Title
CN101952968B (zh) 反向导通半导体器件及用于制造这样的反向导通半导体器件的方法
US6639278B2 (en) Semiconductor device
US20210183995A1 (en) Superjunction silicon carbide semiconductor device and method of manufacturing superjunction silicon carbide semiconductor device
US6791121B2 (en) Semiconductor device and method of manufacturing the same
CN109742148B (zh) 碳化硅umosfet器件及其制备方法
CN104094417A (zh) 利用注入制造氮化镓p-i-n二极管的方法
CN111403486B (zh) 一种沟槽型mosfet结构及其制作方法
KR20110094066A (ko) 바이폴러 펀치-스루 반도체 디바이스 및 이러한 반도체 디바이스를 제조하는 방법
CN106876256B (zh) SiC双槽UMOSFET器件及其制备方法
JP2006332199A (ja) SiC半導体装置
US20180358451A1 (en) Method of manufacturing power semiconductor device
CN113937168A (zh) 碳化硅结势垒肖特基半导体器件及其制造方法
CN116364778A (zh) 一种集成HJD的SiC VDMOSFET器件及其制备方法
CN106876471B (zh) 双槽umosfet器件
CN117747675A (zh) 肖特基二极管及其制备方法
CN217847964U (zh) 集成结势垒肖特基二极管的平面型功率mosfet器件
CN115842056A (zh) 一种集成HJD的SiC DMOSFET器件及其制备方法
JP2006210693A (ja) 半導体装置及び半導体装置の製造方法
CN108598153B (zh) 软恢复功率半导体二极管及其制备方法
CN113990956A (zh) 基于SiC的可扩展MPS器件
CN114400255A (zh) 集成结势垒肖特基二极管的平面型功率mosfet器件
CN114400258A (zh) 集成结势垒肖特基二极管的平面型功率mosfet器件
CN114999913A (zh) 一种SiC JBS器件及其制备方法
CN217405436U (zh) 结势垒肖特基器件和结势垒肖特基装置
CN216871975U (zh) 高压功率器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination