CN216871975U - 高压功率器件 - Google Patents

Abstract

本实用新型提供一种高压功率器件，包括衬底及栅极结构，衬底内形成有间隔设置的第一P型体区和第二P型体区，第一P型体区内形成有N型有源区，第二P型体区位于两个第一P型体区之间，且第二P型体区内未形成有N型有源区；栅极结构位于第一P型体区和第二P型体区之间的衬底表面，且两端延伸至第一P型体区和第二P型体区的部分表面。本实用新型提供的高压功率器件，通过额外引入一个不带有N型有源区的第二P型体区；在第二P型体区的中间区域，使得电荷更加密集，电场更集中，UIS漏电更容易发生在此处，从而彻底地与N型有源区隔离开，可以完全避免寄生N+PN‑BJT的开启，使得器件可靠性进一步提高。

Description

高压功率器件

技术领域

本实用新型涉及半导体制造技术领域，特别是涉及一种高压功率器件。

背景技术

功率MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物半导体场效应晶体管)尤其是高压MOSFET由于工作电压比较高，在系统回路中存在非钳位电感负载时，导通状态下存储在电感中的能量会在关断时全部由MOSFET释放，高压和大电流将同时施加在功率MOSFET上，极易造成器件失效。故而抗UIS(Unclamped InductiveSwitching，非钳位电感翻转)失效能力通常被认为是反应功率MOSFET可靠性的重要指标。

MOSFET中寄生BJT(Bipolar Junction Transistor，双极结型晶体管)的激活是引起器件的抗UIS性能失效的主要原因，现有技术都是从针对减弱或防止寄生BJT开启入手。比如公开号为CN103094079B的专利申请中公开的，源区再进行一次注入退火，将寄生的N+PN-变成N+N-PN-，以进一步降低寄生BJT的影响(参考图1)。公开号为CN102832245B的专利申请中则公开了在P-body区下方内引入一个更浓的导电掺杂区，将击穿电流引到P区远离寄生BJT的地方的技术(参考图2)。

现有技术的抗UIS失效设计都是针对于中高压(3000V以下)的MOSFET，虽然可以有效减弱寄生BJT开启的问题，但是无法完全避免击穿电流对寄生BJT产生影响，导致器件可靠性仍然存在问题。尤其是对于特高压(3000V以上)的MOSFET器件，需要提出更为有效的抗UIS失效的设计方案。

实用新型内容

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种高压功率器件，用于解决现有技术中采用减弱或防止寄生BJT开启以防止器件的抗UIS性能失效的方式无法完全避免击穿电流对寄生BJT产生影响，导致器件可靠性仍然不足等问题。

为实现上述目的及其他相关目的，本实用新型提供一种高压功率器件，所述高压功率器件包括衬底及栅极结构，所述衬底内形成有间隔设置的第一P型体区和第二P型体区，所述第一P型体区内形成有N型有源区，所述第二P型体区位于两个第一P型体区之间，且所述第二P型体区内未形成有所述N型有源区；所述栅极结构位于第一P型体区和第二P型体区之间的衬底表面，且两端延伸至第一P型体区和第二P型体区的部分表面。

可选地，所述栅极结构自下而上包括栅氧化层、栅导电层和栅介质层。

更可选地，所述栅氧化层包括二氧化硅层，所述栅导电层包括多晶硅层。

可选地，所述栅氧化层的厚度为100埃-500埃。

可选地，所述第一P型体区和第二P型区域为硼离子掺杂区，所述N型有源区为砷离子掺杂区。

可选地，所述衬底包括磷掺杂的硅衬底。

可选地，所述第二P型体区的横向尺寸大于所述第一P型体区的横向尺寸。

可选地，所述第二P型体区的底面为非平坦面。

可选地，所述高压功率器件包括3000V以上的平面VDMOS器件。

更可选地，所述高压功率器件还包括源极电极和漏极电极，所述源极电极位于所述N型有源区表面，且与所述N型有源区电接触，所述漏极电极位于所述衬底背离所述栅极结构的表面。

如上所述，本实用新型的高压功率器件，具有以下有益效果：本实用新型提供的高压功率器件，通过在两个带有N型有源区的第一P型体区之间，额外引入一个不带有N型有源区的第二P型体区，在第二P型体区的A区域(参考图4所示)，由于前层的高浓度掺杂(例如磷掺杂)，使得电荷更加密集，电场更集中，UIS(Unclamped Inductive Switching，非钳位电感翻转)漏电更容易发生在此处，从而彻底地与N型有源区隔离开，可以完全避免寄生N+PN-BJT的开启，使得器件可靠性进一步提高。

附图说明

图1显示为现有技术中通过对源区进行二次注入退火以降低寄生BJT影响的示意图。

图2显示为现有技术中通过在P型体区下方引入更浓的掺杂区以降低寄生BJT影响的示意图。

图3显示为本实用新型提供的高压功率器件的例示性截面结构示意图。

图4显示为本实用新型提供的高压功率器件的工作原理图。

元件标号说明

11 衬底

12 第一P型体区

13 第二P型体区

14 N型有源区

15 栅极结构

具体实施方式

以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。如在详述本实用新型实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本实用新型保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。

在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

需要说明的是,本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，遂图式中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。为使图示尽量简洁，各附图中并未对所有的结构全部标示。

请参阅图3至图4。

如图3所示，本实用新型提供一种高压功率器件，所述高压功率器件包括衬底11及栅极结构15，所述衬底11内形成有间隔设置的第一P型体区12和第二P型体区13，所述第一P型体区12内形成有N型有源区14，该N型有源区14通常是重掺杂区，所述第二P型体区13位于两个第一P型体区12之间，且所述第二P型体区13内未形成有所述N型有源区14；所述栅极结构15位于第一P型体区12和第二P型体区13之间的衬底11表面，且两端延伸至第一P型体区12和第二P型体区13的部分表面，且通常还延伸到与N型有源区14接触。本实用新型提供的高压功率器件，通过在两个带有N型有源区的第一P型体区之间，额外引入一个不带有N型有源区的第二P型体区，在第二P型体区的A区域(参考图4所示)，由于前层的高浓度掺杂(例如磷掺杂)，使得电荷更加密集，电场更集中，UIS(Unclamped Inductive Switching，非钳位电感翻转)漏电更容易发生在此处，从而彻底地与N型有源区隔离开，可以完全避免寄生N+PN-BJT的开启，使得器件可靠性进一步提高。

在一示例中，所述衬底11为单层结构，例如所述衬底11可以为磷掺杂的硅衬底，即所述衬底为通过在硅晶圆内进行磷离子的轻掺杂而形成。当然，在其他示例中，所述衬底也可以为多层结构，例如包括晶圆和形成于晶圆表面的外延层，此时第一P型体区和第二P型体区形成于该外延层内。当然，所述衬底也可以为其他掺杂类型，并且也不限于掺杂的硅衬底，比如还可以是掺杂的锗衬底、锗硅衬底，SOI衬底等。

本实施例提供的高压功率器件可以适用于各种类型的栅极结构。比如在一示例中，所述栅极结构15自下而上包括栅氧化层、栅导电层和栅介质层。在进一步的示例中，所述栅氧化层优选但不限于二氧化硅层，所述栅导电层包括但不限于多晶硅层，所述栅介质层包括但不限于氮化硅层。所述栅氧化层可以通过热氧化或气相沉积工艺形成。在较佳的示例中，所述栅氧化层的厚度为100埃-500埃(包括端点值)，更佳地为200埃-400埃。

所述第一P型体区12和第二P型较佳地为在相同的工艺中同步形成，例如均通过离子注入+高温退火形成。在一示例中，所述第一P型体区12和第二P型区域为硼离子掺杂区。在一示例中，所述N型有源区14为砷离子掺杂区。

为确保器件具有较好的抗UIS性能，作为示例，所述第二P型体区13的横向尺寸大于所述第一P型体区12的横向尺寸。

在一示例中，所述第二P型体区13的底面为非平坦面(也即底面的不同位置距离衬底11表面的距离不同，这可以通过控制离子注入深度来实现)，例如其底面为波形面，因而在第二P型体区13的底面可以形成一定的弧度。通过这样的设计，可以使得电荷更加密集，有助于进一步提高器件的可靠性。

本实用新型提供的高压功率器件尤其适用于3000V以上的特高压器件，例如适用于特高压的平面VDMOS器件。当所述高压功率器件为平面VDMOS(vertical double-diffused metal oxide semiconductor field effect transistor，垂直双扩散金属氧化物半导体场效应晶体管)器件时，所述高压功率器件还包括源极电极和漏极电极(未示出)，所述源极电极位于所述N型有源区14表面，且与所述N型有源区14电接触，所述漏极电极位于所述衬底11背离所述栅极结构15的表面。当然，所述高压功率器件也可以为其他类型的器件，因而其电极的位置也可以有其他设计，对此不做一一展开。

本实用新型提供的高压功率器件的例示性制备过程如下：

1、于基底上生长一层热氧化层，例如于硅基底上生成一层二氧化硅层，厚度例如为200A～500A；

2、通过光刻之后，在指定区域进行P型离子注入，注入能量为80～150keV，剂量为1×10¹²～1×10¹⁴，之后进行高温退火，高温退火的时间为180～240mins，从而制备得到所需的衬底11；

3、于衬底11上依次生长栅氧化层、栅导电层和栅介质层，例如采用化学气相沉积工艺依次沉积氧化硅层、多晶硅层和氮化硅层，经光刻刻蚀形成栅极结构15；

4、进行P型离子，例如进行硼离子注入并经高温退火，以同时形成第一P型体区12和第二P型体区13，注入过程中，注入能量为60～100keV，离子注入剂量为1×10¹²～1×10¹⁴，高温退火时间100～180mins；

5、进行N型离子注入，例如进行砷离子注入，并经高温退火，形成N型有源区14；注入过程中，注入能量为40～60keV，离子注入剂量为1×10¹⁴～5×10¹⁵，高温退火时间30～60mins；

6、于N型有源区14上光刻刻蚀出接触孔，淀积金属层以形成金属电极。

综上所述，本实用新型提供一种高压功率器件，包括衬底及栅极结构，所述衬底内形成有间隔设置的第一P型体区和第二P型体区，所述第一P型体区内形成有N型有源区，所述第二P型体区位于两个第一P型体区之间，且所述第二P型体区内未形成有所述N型有源区；所述栅极结构位于第一P型体区和第二P型体区之间的衬底表面，且两端延伸至第一P型体区和第二P型体区的部分表面。本实用新型提供的高压功率器件，通过在两个带有N型有源区的第一P型体区之间，额外引入一个不带有N型有源区的第二P型体区，在第二P型体区的A区域，由于前层的高浓度掺杂，使得电荷更加密集，电场更集中，UIS漏电更容易发生在此处，从而彻底地与N型有源区隔离开，可以完全避免寄生N+PN-BJT的开启，使得器件可靠性进一步提高。所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。

Claims (10)

1.一种高压功率器件，其特征在于，所述高压功率器件包括衬底及栅极结构，所述衬底内形成有间隔设置的第一P型体区和第二P型体区，所述第一P型体区内形成有N型有源区，所述第二P型体区位于两个第一P型体区之间，且所述第二P型体区内未形成有所述N型有源区；所述栅极结构位于第一P型体区和第二P型体区之间的衬底表面，且两端延伸至第一P型体区和第二P型体区的部分表面。

2.根据权利要求1所述的高压功率器件，其特征在于，所述栅极结构自下而上包括栅氧化层、栅导电层和栅介质层。

3.根据权利要求2所述的高压功率器件，其特征在于，所述栅氧化层包括二氧化硅层，所述栅导电层包括多晶硅层。

4.根据权利要求2所述的高压功率器件，其特征在于，所述栅氧化层的厚度为100埃-500埃。

5.根据权利要求1所述的高压功率器件，其特征在于，所述第一P型体区和第二P型区域为硼离子掺杂区，所述N型有源区为砷离子掺杂区。

6.根据权利要求1所述的高压功率器件，其特征在于，所述衬底为单层或多层结构。

7.根据权利要求1所述的高压功率器件，其特征在于，所述第二P型体区的横向尺寸大于所述第一P型体区的横向尺寸。

8.根据权利要求1所述的高压功率器件，其特征在于，所述第二P型体区的底面为非平坦面。

9.根据权利要求1-8任一项所述的高压功率器件，其特征在于，所述高压功率器件包括3000V以上的平面VDMOS器件。

10.根据权利要求9所述的高压功率器件，其特征在于，所述高压功率器件还包括源极电极和漏极电极，所述源极电极位于所述N型有源区表面，且与所述N型有源区电接触，所述漏极电极位于所述衬底背离所述栅极结构的表面。

Images