CN115602716A - 半导体衬底结构及其制作方法以及半导体器件及其制造方法 - Google Patents

半导体衬底结构及其制作方法以及半导体器件及其制造方法 Download PDF

Info

Publication number
CN115602716A
CN115602716A CN202110774182.8A CN202110774182A CN115602716A CN 115602716 A CN115602716 A CN 115602716A CN 202110774182 A CN202110774182 A CN 202110774182A CN 115602716 A CN115602716 A CN 115602716A
Authority
CN
China
Prior art keywords
substrate
layer
metal layer
less
periodic structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110774182.8A
Other languages
English (en)
Inventor
杨龙康
孟昭生
孙楠斌
杜在凯
王科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SiEn Qingdao Integrated Circuits Co Ltd
Original Assignee
SiEn Qingdao Integrated Circuits Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SiEn Qingdao Integrated Circuits Co Ltd filed Critical SiEn Qingdao Integrated Circuits Co Ltd
Priority to CN202110774182.8A priority Critical patent/CN115602716A/zh
Publication of CN115602716A publication Critical patent/CN115602716A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种半导体衬底结构及其制作方法以及半导体器件及其制作方法，本发明的半导体衬底结构的衬底与金属层接触的一面具有周期性排布的岛状或锯齿状结构，岛状或锯齿状结构一方面能够增大衬底与金属层的接触面积，从而增加二者的粘附力；另一方面，周期性排布的岛状或锯齿状结构能够有效控制金属层中Al层向衬底的扩散，形成均匀且紧密排布的Al尖峰，从而减小正向导通电阻。此外，本发明的半导体衬底结构金属层中Al层的厚度较薄，甚至不设置Al层，则减小或避免了Al尖峰的形成，从而避免了漏电流增大、击穿电压变低等问题。

Description

半导体衬底结构及其制作方法以及半导体器件及其制造方法
技术领域
本发明涉及半导体制造领域，具体地，涉及一种半导体衬底结构及其制作方法以及半导体器件及其制造方法。
背景技术
绝缘栅双极晶体管(Insulated Gate Bipolar Transistor，IGBT)是一种新能源电力电子产品中的核心器件，它既具有MOS输入阻抗高、控制功率小、驱动电路简单、开关速度快、开关损耗小的优点，又具有BJT电流密度大、饱和压降低、电流处理能力强的优点，因而广泛应用在白色家电、工业变频、焊机、新能源汽车等产品中。
IGBT器件制造流程中，通常需要在衬底的背面形成背面合金结构，用作引出电极。但背面合金结构中的Al层和衬底Si之间有0.2％的固溶度，因此当Al层和衬底Si接触时，Al原子会向Si衬底方向移动，从而导致Si衬底中出现Al尖峰的问题。当Al尖峰超过了P型衬底层时，在反向阻断过程中则会出现漏电流增大、击穿电压变低等问题，从而对IGBT器件的性能造成影响。
发明内容
鉴于以上所述现有技术的缺点，本发明提出了一种半导体衬底结构及其制作方法以及半导体器件及其制作方法，所述半导体衬底结构中的衬底与金属层接触的一面具有周期性排布的岛状或锯齿状结构，所述岛状或锯齿状结构一方面能够增大衬底与金属层的接触面积，从而增加二者的粘附力；另一方面，周期性排布的岛状或锯齿状结构能够有效控制金属层中Al层向衬底的扩散，形成均匀且紧密排布的Al尖峰，从而减小正向导通电阻。此外，本发明的半导体衬底结构的金属层中Al层的厚度较薄，甚至不设置Al层，则减小或避免了Al尖峰的形成，从而避免了漏电流增大、击穿电压变低等问题。
为实现上述目的及其他相关目的，本发明提供一种半导体衬底结构，所述半导体衬底结构包括：
衬底，所述型衬底具有第一表面以及与所述第一表面相对的第二表面；
掺杂区，形成在所述衬底的第一表面至第二表面之间；
金属层，设置在所述衬底的第二表面一侧；
其中，所述衬底的第二表面侧具有周期性结构，所述周期性结构包括凸起部以及凸起部之间的凹陷部，所述金属层形成在所述凸起部的表面并且填充所述凸起部之间的所述凹陷部。
可选地，自所述衬底的第二表面向外，所述金属层依次包括Al层、Ti层、NiV层及Ag层。
可选地，所述Al层的厚度小于100nm。
可选地，自所述衬底的第二表面向外，所述金属层依次包括Ti层、NiV层及Ag层。
可选地，所述凸起部与凹陷部均为岛状结构。
可选地，所述凸起部与凹陷部均为锯齿状结构。
可选地，所述凹陷部的宽度小于0.5μm，高度小于0.5μm。
可选地，所述衬底为Si衬底。
本发明提供一种半导体衬底结构的制作方法，所述半导体衬底结构的制作方法具体包括如下步骤：
提供衬底，所述衬底具有第一表面以及与所述第一表面相对的第二表面；
在所述衬底内形成掺杂区；
对所述衬底的第二表面进行减薄；
在所述衬底的第二表面侧形成周期性结构，所述周期性结构包括凸起部以及凸起部之间的凹陷部；
在所述周期性结构表面形成金属层，所述金属层形成在所述凸起部上方并且填充所述凸起部之间的所述凹陷部。
可选地，在所述周期性结构表面形成金属层包括：在所述周期性结构表面依次沉积Al层、Ti层、NiV层及Ag层。
可选地，所述Al层的厚度小于100nm。
可选地，所述凸起部与凹陷部均为岛状结构或锯齿状结构。
可选地，所述凹陷部的宽度小于0.5μm，高度小于0.5μm。
本发明提供一种半导体器件，所述半导体器件包括：
衬底，所述型衬底具有第一表面以及与所述第一表面相对的第二表面；
掺杂区，形成在所述衬底的第一表面至第二表面之间，所述掺杂区自衬底的第一表面至第二表面依次包括第一导电类型源区、第二导电类型基极区、第一导电类型漂移区及第二导电类型集电区；
栅结构，形成于所述衬底的第一表面侧，位于所述第二导电类型基极区的上方；
发射极金属层，形成在所述衬底的第一表面侧，与所述第二导电类型基极区电连接；
集电极金属层，设置在所述衬底的所述第二表面侧，与所述第二导电类型集电区电连接；
其中，所述衬底的第二表面侧具有周期性结构，所述周期性结构包括凸起部以及凸起部之间的凹陷部，所述集电极金属层形成在所述凸起部的表面并且填充所述凸起部之间的所述凹陷部。
可选地，自所述衬底的第二表面向外，所述集电极金属层依次包括Al层、Ti层、NiV层及Ag层。
可选地，所述Al层的厚度小于100nm。
可选地，自所述衬底的第二表面向外，所述集电极金属层依次包括Ti层、NiV层及Ag层。
可选地，所述凸起部与凹陷部均为岛状结构。
可选地，所述凸起部与凹陷部均为锯齿状结构。
可选地，所述凹陷部的宽度小于0.5μm，高度小于0.5μm。
可选地，所述衬底为Si衬底。
本发明还提供一种半导体器件的制作方法，所述半导体衬底器件的制作方法具体包括如下步骤：
提供衬底，所述衬底具有第一表面以及与所述第一表面相对的第二表面；
在所述衬底内形成掺杂区；
对所述衬底的第二表面进行减薄；
在所述衬底的第二表面侧形成周期性结构，所述周期性结构包括凸起部以及凸起部之间的凹陷部；
在所述周期性结构表面形成集电极金属层，所述集电极金属层形成在所述凸起部上方并且填充所述凸起部之间的所述凹陷部；
在所述衬底的第一表面依次形成栅结构和发射极金属层。
可选地，在所述周期性结构表面形成集电极金属层包括：在所述周期性结构表面依次沉积Al层、Ti层、NiV层及Ag层。
可选地，所述Al层的厚度小于100nm。
可选地，所述凸起部与凹陷部均为岛状结构或锯齿状结构。
可选地，所述凹陷部的宽度小于0.5μm，高度小于0.5μm。
本发明的半导体衬底结构及其制作方法以及半导体器件及其制作方法，至少具有以下有益效果：
本发明半导体衬底结构的衬底与金属层接触的一面具有周期性排布的岛状或锯齿状结构，所述岛状或锯齿状结构一方面能够增大衬底与金属层的接触面积，从而增加二者的粘附力；另一方面，周期性排布的岛状或锯齿状结构能够有效控制金属层中Al层向衬底的扩散，形成均匀且紧密排布的Al尖峰，从而减小正向导通电阻。此外，本发明的半导体衬底结构的金属层中Al层的厚度较薄，甚至不设置Al层，则减小或避免了Al尖峰的形成，从而避免了漏电流增大、击穿电压变低等问题。
附图说明
图1显示为实施例一提供的半导体衬底结构的示意图。
图2显示为实施例一提供的另一种半导体衬底结构的示意图。
图3显示为实施例一提供的半导体衬底结构的制作流程图。
图4显示为实施例一步骤S4形成周期性结构的示意图。
图5显示为实施例二提供的半导体器件的结构示意图。
图6显示为实施例二提供的半导体器件制作方法的流程图。
图7显示为实施例二步骤S4形成的包含掺杂区的衬底的结构示意图。
图8显示为实施例二步骤S4形成周期性结构的示意图。
图9显示为实施例二步骤S5形成的集电极金属层的结构示意图。
元件标号说明
100 衬底 15 第一导电类型源区
110 衬底的第一表面 300 栅结构
120 衬底的第二表面 310 栅介质层
121 周期性结构的凸起部 320 控制栅
122 周期性结构的凹陷部 400 发射极金属层
200 金属层 500 集电极金属层
11 第二导电类型基极区 C 集电极
12 第一导电类型漂移区 E 发射极
13 第一导电类型缓冲区 G 栅电极
14 第二导电类型集电区
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其它优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量、位置关系及比例可在实现本方技术方案的前提下随意改变，且其组件布局形态也可能更为复杂。
实施例一
本实施例提供一种半导体衬底结构，如图1所示，所述半导体衬底结构包括衬底100和金属层200，其中，衬底100与金属层200接触的一侧具有周期性结构。
如图1所示，衬底100包括第一表面110以及与第一表面相对的第二表面120，在第一表面110至第二表面120之间形成有掺杂区，作为示例，掺杂区可以包括基极区、漂移区、集电区等。衬底100可以采用常用的半导体材料，具体可以根据需要进行选择，此处不再一一列举，在本实施例中，衬底100为Si衬底。
如图1所示，衬底的第二表面120具有周期性结构，所述周期性结构由锯齿状凸起部121及其之间的锯齿状凹陷部122组成，且锯齿状凹陷部122底部的宽度d1小于0.5μm，锯齿状凹陷部122的高度h1小于0.5μm。
在本实施例的另一可选实施例中，所述周期性结构由岛状凸起部121及其之间的岛状凹陷部122组成，如图2所示，且岛状凹陷部122的宽度d1小于0.5μm，高度h1小于0.5μm。
作为示例，衬底的第二表面120设置有金属层200，金属层200形成在凸起部121的表面并且填充凸起部之间的凹陷部122。在本实施的可选实施例中，金属层200自与衬底的第二表面120接触一侧依次包括Al层、Ti层、NiV层及Ag层(未在图中示出)，其中，所述Al层的厚度小于100nm；在本实施例的另一可选实施例中，金属层200可以不包括Al层，即自与衬底的第二表面120接触一侧依次包括Ti层、NiV层及Ag层。
本实施例还提供了上述半导体衬底结构的制作方法，如图3所示，所述半导体衬底结构的制作方法包括如下步骤：
步骤S1：提供衬底，所述衬底具有第一表面以及与所述第一表面相对的第二表面；
作为示例，衬底100具有第一表面110以及与第一表面相对的第二表面120，衬底100可以采用常用的半导体材料，具体可以根据需要进行选择，此处不再一一列举，在本实施例中，衬底100为N型低掺杂的Si衬底。
步骤S2：在所述衬底内形成掺杂区；
作为示例，掺杂区可以包括基极区、漂移区、集电区等，具体可以根据需要进行选择，此处不再一一列举。具体实施时，形成掺杂区的具体过程可以根据需要进行选择，具体情况此处不再赘述。
步骤S3：对所述衬底的第二表面进行减薄；
作为示例，根据具体要求确定减薄厚度，采用Taiko工艺对衬底的第二表面120进行减薄，并进行硅腐蚀，使得表面平整。
步骤S4：在所述衬底的第二表面侧形成周期性结构，所述周期性结构包括凸起部以及凸起部之间的凹陷部；
作为示例，在衬底的第二表面120涂覆光胶作为掩膜，对光刻胶进行曝光、显影等工艺形成图形化的光刻胶掩模层，然后通过光刻、ICP刻蚀等方法对衬底的第二表面120进行刻蚀，将光刻胶图形转移到衬底的第二表面120，最终形成图4所示的周期性结构，所述周期性结构由锯齿状凸起部121及其之间的凹陷部122组成，且锯齿状凹陷部122底部的宽度d1小于0.5μm，锯齿状凹陷部122的高度h1小于0.5μm。
在本实施例的另一可选实施例中，所述周期性结构由岛状凸起部121及其之间的凹陷部122组成，参照图2所示，且岛状凹陷部122的宽度d1小于0.5μm，高度h1小于0.5μm。
步骤S5：在所述周期性结构表面形成金属层，所述金属层形成在所述凸起部上方并且填充所述凸起部之间的所述凹陷部。
作为示例，对所述周期性结构的表面进行粗糙化处理，依次沉积Al层、Ti层、NiV层及Ag层以形成金属层200，最终形成图1或图2所示的半导体衬底结构，其中，Al层的厚度小于100nm。在本实施例的另一可选实施例中，金属层200可以不包括Al层，即自与衬底的第二表面120接触一侧依次包括Ti层、NiV层及Ag层。在本实施例中，金属层200中Al层的厚度较薄，甚至不设置Al层，则减小或避免了Al尖峰的形成，从而避免了漏电流增大、击穿电压变低等问题。
本实施例提供的半导体衬底结构中，衬底与金属层接触的一面具有周期性排布的岛状或锯齿状结构，所述岛状或锯齿状结构一方面能够增大衬底与金属层的接触面积，从而增加二者的粘附力；另一方面，周期性排布的岛状或锯齿状结构能够有效控制金属层中Al层向衬底的扩散，形成均匀且紧密排布的Al尖峰，从而减小正向导通电阻。此外，本发明的半导体衬底结构的金属层中Al层的厚度较薄，甚至不设置Al层，则减小或避免了Al尖峰的形成，从而避免了漏电流增大、击穿电压变低等问题。
实施例二
本实施例提供一种半导体器件，如图5所示，所述半导体器件包括衬底100、栅结构300发射极金属层400以及集电极金属层500。
如图5所示，衬底100包括第一表面110以及与第一表面相对的第二表面120，在第一表面110至第二表面120之间形成有掺杂区。在本实施例中，所述掺杂区包括第二导电类型基极区11、第一导电类型漂移区12、第二导电类型集电区14以及第一导电类型源区15。衬底100可以采用常用的半导体材料，具体可以根据需要进行选择，此处不再一一列举，在本实施例中，衬底100为Si衬底。
需要说明的是，对于N型器件，第一导电类型为N型导电，第二导电类型为P型导电；对于P型器件，第一导电类型为P型导电，第二导电类型为N型导电。在本实施例中，第一导电类型为N型导电，第二导电类型为P型导电。
如图5所示，第二导电类型基极区11对称分布于第一导电类型漂移区12内，一般地，第二导电类型基极区11还包括第一基极区以及第二基极区(未在图中示出)，第一基极区与第二基极区连接，且第一基极区的掺杂浓度大于第二基极区的掺杂浓度。
如图5所示，第二导电类型基极区11内还形成有第一导电类型源区15，第一导电类型源区15的掺杂浓度大于第一导电类型漂移区12的掺杂浓度。
如图5所示，衬底的第二表面120具有周期性结构，具体的，第二导电类型集电区14背离第一导电类型漂移区12的一侧具有周期性结构。作为示例，所述周期性结构由锯齿状凸起部121及其之间的锯齿状凹陷部122组成，且锯齿状凹陷部122底部的宽度d1小于0.5μm，锯齿状凹陷部122的高度h1小于0.5μm。
在本实施例的另一可选实施例中，所述周期性结构由岛状凸起部121及其之间的岛状凹陷部122组成，如图2所示，且岛状凹陷部122的宽度d1小于0.5μm，高度h1小于0.5μm。
如图5所示，第一导电类型漂移区12与第二导电类型集电区14之间还设置有第一导电类型缓冲区13。第一导电类型缓冲区13为对衬底100进行第一导电类型离子注入而形成的N+型的缓冲层，且在本实施例中，第一导电类型缓冲区13的掺杂浓度大于第一导电类型漂移区12的掺杂浓度。
作为示例，衬底的第二表面120设置有集电极金属层500，集电极金属层500形成在凸起部121的表面并且填充凸起部之间的凹陷部122，并与第二导电类型集电区14欧姆接触。在本实施的可选实施例中，集电极金属层500自与第二导电类型集电区14接触一侧依次包括Al层、Ti层、NiV层及Ag层(未在图中示出)，其中，所述Al层的厚度小于100nm；在本实施例的另一可选实施例中，集电极金属层500可以不包括Al层，即自与第二导电类型集电区14接触一侧依次包括Ti层、NiV层及Ag层。
如图5所示，栅结构300包括栅介质层310以及设置在栅介质层内的控制栅320，通过将控制栅320引出后能形成半导体器件的栅电极G。作为示例，栅介质层310可以是任何绝缘材料，在本实施例中，栅介质层310为氧化硅材料，可以形成与第二导电类型基极区11的良好界面。
如图5所示，栅结构300的表面及侧壁还形成有发射极金属层400，发射极金属层400与第一导电类型源区15和第二导电类型基极区11欧姆接触，通过发射极金属层400能形成半导体器件的发射极E，发射极金属层400通过栅介质层310与控制栅320绝缘隔离。
本实施例还提供了上述半导体器件的制作方法，如图6所示，所述半导体器件的制作方法包括如下步骤：
步骤S1：提供衬底，所述衬底具有第一表面以及与所述第一表面相对的第二表面；
作为示例，衬底100具有第一表面110以及与第一表面相对的第二表面120，衬底100可以采用常用的半导体材料，具体可以根据需要进行选择，此处不再一一列举，在本实施例中，衬底100为N型低掺杂的Si衬底。
步骤S2：在所述衬底内形成掺杂区；
首先，在衬底的第一表面110注入第一导电类型离子，退火后形成第一导电类型漂移区12。
接着，在第一导电类型漂移区12内形成第二导电类型基极区11，具体可以通过离子注入的方式形成。优选地，在本实施例中采用两次离子注入的方式形成第一基极区和位于第一基极区内的第二基极区(未在图中示出)，第一基极区和第二基极区共同构成本实施例中的第二导电类型基极区11，其中，第一基极区的掺杂浓度大于第二基极区的掺杂浓度。
接着，在第二导电类型基极区11内形成第一导电类型源区15。作为示例，第一导电类型源区15的形成同样可以通过离子注入的方式形成，且第一导电类型源区15的掺杂浓度大于第一导电类型漂移区12的掺杂浓度。
接着，在衬底的第二表面120注入第一导电类型离子形成第一导电类型缓冲层13，在本实施例中，第一导电类型缓冲层13的掺杂浓度大于第一导电类型漂移区12的掺杂浓度。然后在衬底的第二表面120注入第二导电类型离子，以形成第二导电类型集电区14，最终形成图7所示的包含掺杂区的衬底100。
步骤S3：对所述衬底的第二表面进行减薄；
作为示例，根据器件的厚度要求和封装条件，确定减薄厚度，采用Taiko工艺对衬底的第二表面120进行减薄，并进行硅腐蚀，使得表面平整。
步骤S4：在所述衬底的第二表面侧形成周期性结构，所述周期性结构包括凸起部以及凸起部之间的凹陷部；
作为示例，在衬底的第二表面120涂覆光胶作为掩膜，对光刻胶进行曝光、显影等工艺形成图形化的光刻胶掩模层，然后通过光刻、ICP刻蚀等方法对衬底的第二表面120进行刻蚀，具体的，对第二导电类型集电区14进行刻蚀，将光刻胶图形转移到第二导电类型集电区14中，最终在衬底的第二表面120形成图8所示的周期性结构，所述周期性结构由锯齿状凸起部121及其之间的凹陷部122组成，且锯齿状凹陷部122底部的宽度d1小于0.5μm，锯齿状凹陷部122的高度h1小于0.5μm。
在本实施例的另一可选实施例中，所述周期性结构由岛状凸起部121及其之间的凹陷部122组成，参照图2所示，且岛状凹陷部122的宽度d1小于0.5μm，高度h1小于0.5μm。
步骤S5：在所述周期性结构表面形成集电极金属层，所述集电极金属层形成在所述凸起部上方并且填充所述凸起部之间的所述凹陷部；
作为示例，对所述周期性结构的表面进行粗糙化处理，依次沉积Al层、Ti层、NiV层及Ag层以形成集电极金属层500，如图9所示，其中，Al层的厚度小于100nm。在本实施例的另一可选实施例中，集电极金属层500可以不包括Al层，即自与第二导电类型集电区14接触一侧依次包括Ti层、NiV层及Ag层。在本实施例中，集电极金属层500中Al层的厚度较薄，甚至不设置Al层，则减小或避免了Al尖峰的形成，从而避免了漏电流增大、击穿电压变低等问题。
步骤S6：在所述衬底的第一表面依次形成栅结构和发射极金属层。
作为示例，栅结构300包括栅介质层310以及设置在栅介质层内的控制栅320，热生长形成栅介质层310，淀积多晶硅形成控制栅320，控制栅320使用等离子体增强型化学气相沉积工艺淀积SiO2制作。在本实施例中，栅结构300覆盖部分第一导电类型源区15、部分第二导电类型基极区11以及部分第一导电类型漂移区12，通过将控制栅320引出后能形成半导体器件的栅电极G。
作为示例，栅介质层310可以是任何绝缘材料，在本实施例中，栅介质层310为氧化硅材料，可以形成与第二导电类型基极区11的良好界面。
接着，在栅结构300的表面及侧壁形成发射极金属层400，发射极金属层400与第一导电类型源区15和第二导电类型基极区11欧姆接触，通过发射极金属层400能形成半导体器件的发射极E，最终形成本实施例所述的半导体器件。
综上所述，本发明提供一种半导体衬底结构及其制作方法以及半导体器件及其制作方法，本发明的半导体衬底结构的衬底与金属层接触的一面具有周期性排布的岛状或锯齿状结构，所述岛状或锯齿状结构一方面能够增大衬底与金属层的接触面积，从而增加二者的粘附力；另一方面，周期性排布的岛状或锯齿状结构能够有效控制金属层中Al层向衬底的扩散，形成均匀且紧密排布的Al尖峰，从而减小正向导通电阻。
另外，本发明的半导体衬底结构金属层中Al层的厚度较薄，甚至不设置Al层，则减小或避免了Al尖峰的形成，从而避免了漏电流增大、击穿电压变低等问题。
本发明的半导体器件基于上述半导体衬底结构形成，因此同样具有上述有益技术效果。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (26)

1.一种半导体衬底结构，其特征在于，包括：
衬底，所述型衬底具有第一表面以及与所述第一表面相对的第二表面；
掺杂区，形成在所述衬底的第一表面至第二表面之间；
金属层，设置在所述衬底的第二表面一侧；
其中，所述衬底的第二表面侧具有周期性结构，所述周期性结构包括凸起部以及凸起部之间的凹陷部，所述金属层形成在所述凸起部的表面并且填充所述凸起部之间的所述凹陷部。
2.根据权利要求1所述的半导体衬底结构，其特征在于，自所述衬底的第二表面向外，所述金属层依次包括Al层、Ti层、NiV层及Ag层。
3.根据权利要求2所述的半导体衬底结构，其特征在于，所述Al层的厚度小于100nm。
4.根据权利要求1所述的半导体衬底结构，其特征在于，自所述衬底的第二表面向外，所述金属层依次包括Ti层、NiV层及Ag层。
5.根据权利要求1所述的半导体衬底结构，其特征在于，所述凸起部与凹陷部均为岛状结构。
6.根据权利要求1所述的半导体衬底结构，其特征在于，所述凸起部与凹陷部均为锯齿状结构。
7.根据权利要求1、5或6所述的半导体衬底结构，其特征在于，所述凹陷部的宽度小于0.5μm，高度小于0.5μm。
8.根据权利要求1所述的半导体衬底结构，其特征在于，所述衬底为Si衬底。
9.一种半导体衬底结构的制作方法，其特征在于，包括如下步骤：
提供衬底，所述衬底具有第一表面以及与所述第一表面相对的第二表面；
在所述衬底内形成掺杂区；
对所述衬底的第二表面进行减薄；
在所述衬底的第二表面侧形成周期性结构，所述周期性结构包括凸起部以及凸起部之间的凹陷部；
在所述周期性结构表面形成金属层，所述金属层形成在所述凸起部上方并且填充所述凸起部之间的所述凹陷部。
10.根据权利要求9所述的半导体衬底结构的制作方法，其特征在于，在所述周期性结构表面形成金属层包括：在所述周期性结构表面依次沉积Al层、Ti层、NiV层及Ag层。
11.根据权利要求10所述的半导体衬底结构的制作方法，其特征在于，所述Al层的厚度小于100nm。
12.根据权利要求9所述的半导体衬底结构的制作方法，其特征在于，所述凸起部与凹陷部均为岛状结构或锯齿状结构。
13.根据权利要求9所述的半导体衬底结构的制作方法，其特征在于，所述凹陷部的宽度小于0.5μm，高度小于0.5μm。
14.一种半导体器件，其特征在于，包括：
衬底，所述型衬底具有第一表面以及与所述第一表面相对的第二表面；
掺杂区，形成在所述衬底的第一表面至第二表面之间，所述掺杂区自衬底的第一表面至第二表面依次包括第一导电类型源区、第二导电类型基极区、第一导电类型漂移区及第二导电类型集电区；
栅结构，形成于所述衬底的第一表面侧，位于所述第二导电类型基极区的上方；
发射极金属层，形成在所述衬底的第一表面侧，与所述第二导电类型基极区电连接；
集电极金属层，设置在所述衬底的所述第二表面侧，与所述第二导电类型集电区电连接；
其中，所述衬底的第二表面侧具有周期性结构，所述周期性结构包括凸起部以及凸起部之间的凹陷部，所述集电极金属层形成在所述凸起部的表面并且填充所述凸起部之间的所述凹陷部。
15.根据权利要求14所述的半导体器件，其特征在于，自所述衬底的第二表面向外，所述集电极金属层依次包括Al层、Ti层、NiV层及Ag层。
16.根据权利要求15所述的半导体器件，其特征在于，所述Al层的厚度小于100nm。
17.根据权利要求14所述的半导体器件，其特征在于，自所述衬底的第二表面向外，所述集电极金属层依次包括Ti层、NiV层及Ag层。
18.根据权利要求14所述的半导体器件，其特征在于，所述凸起部与凹陷部均为岛状结构。
19.根据权利要求14所述的半导体器件，其特征在于，所述凸起部与凹陷部均为锯齿状结构。
20.根据权利要求14所述的半导体器件，其特征在于，所述凹陷部的宽度小于0.5μm，高度小于0.5μm。
21.根据权利要求14所述的半导体器件，其特征在于，所述衬底为Si衬底。
22.一种半导体器件的制作方法，其特征在于，包括如下步骤：
提供衬底，所述衬底具有第一表面以及与所述第一表面相对的第二表面；
在所述衬底内形成掺杂区；
对所述衬底的第二表面进行减薄；
在所述衬底的第二表面侧形成周期性结构，所述周期性结构包括凸起部以及凸起部之间的凹陷部；
在所述周期性结构表面形成集电极金属层，所述集电极金属层形成在所述凸起部上方并且填充所述凸起部之间的所述凹陷部；
在所述衬底的第一表面依次形成栅结构和发射极金属层。
23.根据权利要求22所述的半导体器件的制作方法，其特征在于，在所述周期性结构表面形成集电极金属层包括：在所述周期性结构表面依次沉积Al层、Ti层、NiV层及Ag层。
24.根据权利要求23所述的半导体衬底结构的制作方法，其特征在于，所述Al层的厚度小于100nm。
25.根据权利要求22所述的半导体衬底结构的制作方法，其特征在于，所述凸起部与凹陷部均为岛状结构或锯齿状结构。
26.根据权利要求22所述的半导体衬底结构的制作方法，其特征在于，所述凹陷部的宽度小于0.5μm，高度小于0.5μm。
CN202110774182.8A 2021-07-08 2021-07-08 半导体衬底结构及其制作方法以及半导体器件及其制造方法 Pending CN115602716A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110774182.8A CN115602716A (zh) 2021-07-08 2021-07-08 半导体衬底结构及其制作方法以及半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110774182.8A CN115602716A (zh) 2021-07-08 2021-07-08 半导体衬底结构及其制作方法以及半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN115602716A true CN115602716A (zh) 2023-01-13

Family

ID=84840608

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110774182.8A Pending CN115602716A (zh) 2021-07-08 2021-07-08 半导体衬底结构及其制作方法以及半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN115602716A (zh)

Similar Documents

Publication Publication Date Title
JP4702822B2 (ja) 終端構造及びトレンチ金属酸化膜半導体素子
JP4685297B2 (ja) トレンチ金属酸化膜半導体素子及び終端構造の製造方法
US6426541B2 (en) Schottky diode having increased forward current with improved reverse bias characteristics and method of fabrication
US11652166B2 (en) Power device having super junction and Schottky diode
US8435863B2 (en) Reverse-conducting semiconductor device and method for manufacturing such a reverse-conducting semiconductor device
WO2002009183A1 (en) Schottky diode having increased active surface area and method of fabrication
WO2002009174A1 (en) Schottky diode having increased active surface area with improved reverse bias characteristics and method of fabrication
CN108417617B (zh) 碳化硅沟槽型MOSFETs及其制备方法
CN111430240B (zh) 基于场板复合结构的GaN器件及其制备方法
CN106876256B (zh) SiC双槽UMOSFET器件及其制备方法
JPH1197716A (ja) Ｍｏｓコントロールダイオード及びその製造方法
CN113424328A (zh) 具有非对称沟槽氧化物的碳化硅mosfet结构
CN113053738A (zh) 一种分裂栅型沟槽mos器件及其制备方法
CN117080269A (zh) 一种碳化硅mosfet器件及其制备方法
WO2002001645A1 (en) Mosfet and method for fabrication of mosfet with buried gate
CN106876438B (zh) 快恢复二极管及其制造方法
CN117153888A (zh) 半导体器件及其制造方法
CN116913782A (zh) 复合场板结构的ldmos器件制备方法
CN102290434B (zh) 带栅下缓冲层结构的金属半导体场效应晶体管及制作方法
CN112331558A (zh) Ldmos晶体管及其制造方法
CN116364778A (zh) 一种集成HJD的SiC VDMOSFET器件及其制备方法
CN106876471B (zh) 双槽umosfet器件
CN113451296B (zh) 具有横向绝缘栅极双极性晶体管的功率元件及其制造方法
CN115602716A (zh) 半导体衬底结构及其制作方法以及半导体器件及其制造方法
KR20120082441A (ko) 개선된 트렌치 종단 구조

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination