CN115621316A - 体栅横向双扩散金属氧化物半导体场效应管及其制作方法 - Google Patents

体栅横向双扩散金属氧化物半导体场效应管及其制作方法 Download PDF

Info

Publication number
CN115621316A
CN115621316A CN202110806790.2A CN202110806790A CN115621316A CN 115621316 A CN115621316 A CN 115621316A CN 202110806790 A CN202110806790 A CN 202110806790A CN 115621316 A CN115621316 A CN 115621316A
Authority
CN
China
Prior art keywords
region
gate
field effect
groove
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110806790.2A
Other languages
English (en)
Inventor
赵景川
何乃龙
张森
姚玉恒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Fab2 Co Ltd
Original Assignee
CSMC Technologies Fab2 Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Fab2 Co Ltd filed Critical CSMC Technologies Fab2 Co Ltd
Priority to CN202110806790.2A priority Critical patent/CN115621316A/zh
Priority to PCT/CN2022/099414 priority patent/WO2023284481A1/zh
Publication of CN115621316A publication Critical patent/CN115621316A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种体栅横向双扩散金属氧化物半导体场效应管及其制作方法，包括：衬底；第一导电类型的漂移区；第二导电类型的体区；第一导电类型的源区，形成于体区内；第二导电类型的体引出区，形成于体区内；第一导电类型的漏区，形成于漂移区内，并与体区间隔排布；第二导电类型的辅助耗尽区，形成于体区与漏区之间的漂移区的表层；栅极结构，横跨于源区与漂移区之上；体栅结构，包括分布于辅助耗尽区内的多个体沟槽栅以及体沟槽栅的引出结构。当场效应管正向导通时，体沟槽栅施加与栅极结构相同极性的第一电压，以降低场效应管的导通电阻，当场效应管关断时，体沟槽栅施加与第一电压极性相反的第二电压，以提高场效应管的反向耐压。

Description

体栅横向双扩散金属氧化物半导体场效应管及其制作方法
技术领域
本发明属于半导体器件设计及制造领域，特别是涉及一种体栅横向双扩散金属氧化物半导体场效应管的制作方法。
背景技术
横向双扩散金属氧化物半导体场效应管(LDMOS，laterally-diffused metal-oxide semiconductor)是在高压功率集成电路中常采用高压LDMOS满足耐高压、实现功率控制等方面的要求，常用于射频功率电路。LDMOS是一种双扩散结构的功率器件，这项技术是在相同的源、漏区域注入两次，一次注入浓度较大的砷(As)，另一次注入浓度较小的硼(B)。注入之后再进行一个高温推进过程，由于硼扩散比砷快，所以在栅极边界下会沿着横向扩散更远，形成一个有浓度梯度的沟道，它的沟道长度由这两次横向扩散的距离之差决定。为了增加击穿电压，在有源区和漏区之间有一个漂移区。LDMOS中的漂移区是该类器件设计的关键，漂移区的杂质浓度比较低，因此，当LDMOS接高压时，漂移区由于是高阻，能够承受更高的电压。
随着高压功率器件的发展，单片集成功率IC中核心器件LDMOS性能尤为重要。导通电阻的优化是提高LDMOS性能的关键因素之一。在现阶段的LDMOS器件中，对于漂移区结构优化来降低导通电阻的方法越来越多，最常见的为：降低表面场技术(RESURF)以及表面超结等。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种体栅横向双扩散金属氧化物半导体场效应管的制作方法，用于解决现有技术中LDMOS器件导通电阻较高的问题。
为实现上述目的及其他相关目的，本发明提供一种体栅横向双扩散金属氧化物半导体场效应管，所述场效应管包括：衬底；第一导电类型的漂移区，形成于所述衬底上；第二导电类型的体区，形成于所述漂移区内；第一导电类型的源区，形成于所述体区表层；第二导电类型的体引出区，形成于所述体区表层；第一导电类型的漏区，形成于所述漂移区表层，并与所述体区间隔排布；第二导电类型的辅助耗尽区，形成于所述体区与所述漏区之间的漂移区的表层；栅极结构，横跨于所述源区与所述漂移区之上；体栅结构，包括分布于所述辅助耗尽区内的多个体沟槽栅以及所述体沟槽栅的引出结构。
可选地，所述体沟槽栅包括位于所述辅助耗尽区的沟槽、位于所述沟槽侧壁的槽内介质层以及填充于所述槽内介质层内的导电介质，所述沟槽的深度小于所述辅助耗尽区的深度。
可选地，多个所述体沟槽栅沿第一方向间隔排布成多个体沟槽栅列，沿第二方向间隔排布成多个体沟槽栅行，所述第一方向为源区朝向漏区的方向，所述第二方向与所述第一方向交叉，其中，每一体沟槽栅行由一栅线引出，任一所述栅线引出至一独立控制端，或多个所述栅线引出至一共用控制端。
可选地，任意相邻的两体沟槽栅列之间的体沟槽栅在第二方向上呈错位排布。
可选地，当所述场效应管正向导通时，所述体沟槽栅施加与所述栅极结构相同极性的第一电压，以降低所述场效应管的导通电阻，当所述场效应管关断时，所述体沟槽栅施加与所述第一电压极性相反的第二电压，以提高所述场效应管的反向耐压。
可选地，所述辅助耗尽区的深度范围2微米～4微米，所述体沟槽栅的宽度为1微米～2微米，相邻两体沟槽栅之间的间距为2微米～3微米。
可选地，所述体栅结构上还形成有绝缘层，所述绝缘层中形成显露所述体沟槽栅的通孔，所述通孔及所述绝缘层上形成有所述体沟槽栅的引出结构。
本发明还提供一种体栅横向双扩散金属氧化物半导体场效应管的制作方法，包括步骤：提供一衬底，于所述衬底上形成第一导电类型的漂移区；于所述漂移区的表层形成第二导电类型的辅助耗尽区；于所述辅助耗尽区中形成多个体沟槽栅；于所述漂移区中形成第二导电类型的体区；于所述体区表层形成第一导电类型的源区和第二导电类型的体引出区，于所述漂移区表层形成第一导电类型的漏区，其中，所述辅助耗尽区位于所述漏区与所述体区之间；于所述源区与所述漂移区之间形成栅极结构；于所述体沟槽栅上形成引出结构。
可选地，于所述辅助耗尽区中形成多个体沟槽栅包括：通过光刻工艺及刻蚀工艺于所述辅助耗尽区中刻蚀出多个沟槽，所述沟槽的深度小于所述辅助耗尽区的深度；通过热氧化工艺于所述沟槽的侧壁形成槽内介质层；通过淀积工艺于所述槽内介质层内填充导电介质。
可选地，于所述辅助耗尽区中形成的多个体沟槽栅沿第一方向间隔排布成多个体沟槽栅列，沿第二方向间隔排布成多个体沟槽栅行，所述第一方向为源区朝向漏区的方向，所述第二方向与所述第一方向交叉，其中，任意相邻的两体沟槽栅列之间的体沟槽栅在第二方向上呈错位排布；基于所述通孔形成所述体沟槽栅的引出结构包括多个栅线，每一体沟槽栅行由一栅线引出，任一所述栅线引出至一独立控制端，或多个所述栅线引出至一共用控制端。
可选地，所述漂移区通过离子注入工艺及高温推结工艺形成。
可选地，所述辅助耗尽区的深度范围2微米～4微米，所述体沟槽栅的宽度为1微米～2微米，相邻两体沟槽栅之间的间距为2微米～3微米。
可选地，于所述体沟槽栅上形成引出结构包括步骤：于所述漂移区表面形成绝缘层；于所述绝缘层中形成显露所述体沟槽栅的通孔，基于所述通孔形成所述体沟槽栅的引出结构。
如上所述，本发明的体栅横向双扩散金属氧化物半导体场效应管的制作方法，具有以下有益效果：
本发明在漂移区内形成一定深度且呈阵列排布的体沟槽栅，体沟槽栅的深度不大于辅助耗尽区的深度，在场效应管正向导通时，体沟槽栅可以施加与所述栅极结构相同极性的第一电压例如与栅极结构一同加电压，在体沟槽栅附近吸引载流子，实现将辅助耗尽区的导电类型的反型，提高漂移区内多数载流子浓度，从而大大降低器件的导通电阻，当所述场效应管关断时，体沟槽栅施加与栅极结构极性相反的电压，以提高所述场效应管的反向耐压。
本发明的体沟槽栅沿第一方向间隔排布成多个体沟槽栅列，沿第二方向间隔排布成多个体沟槽栅行，所述第一方向为源区朝向漏区的方向，每一体沟槽栅行由一栅线引出，任一栅线引出至一独立控制端，或多个栅线引出至一共用控制端，通过调整对独立控制端或共用控制端施加的电压，可以有效调整漂移区的电阻或耗尽情况，拓展场效应管的应用范围或应用领域。
附图说明
图1显示为本发明实施例的体栅横向双扩散金属氧化物半导体场效应管的三维立体结构示意图。
图2显示为本发明实施例的体栅横向双扩散金属氧化物半导体场效应管的截面结构示意图。
图3显示为本发明实施例的体栅横向双扩散金属氧化物半导体场效应管的在导通时可降低导通电压的原理示意图。
图4～图11显示为本发明实施例的体栅横向双扩散金属氧化物半导体场效应管的制作方法各步骤所呈现的结构示意图。
元件标号说明
100 体沟槽栅
101 衬底
102 漂移区
103 缓冲区
104 体区
105 体引出区
106 源区
107 栅极结构
108 漏区
109 槽内介质层
110 导电介质
111 辅助耗尽区
112 栅线
113 绝缘层
114 多数载流子
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图3所示，其中，图1显示为本实施例的体栅横向双扩散金属氧化物半导体场效应管的三维立体结构示意图，其中，为了能充分展示本实施例的体栅横向双扩散金属氧化物半导体场效应管全部特征形貌，图1中示意地切除了体沟槽栅上方的部分绝缘层和引出结构，其并不代表本实施例的体栅横向双扩散金属氧化物半导体场效应管的最终形貌，图2显示为本实施例的体栅横向双扩散金属氧化物半导体场效应管的截面结构示意图，本实施例提供一种体栅横向双扩散金属氧化物半导体场效应管(体栅LDMOS)，所述场效应管包括衬底101、第一导电类型的漂移区102、第二导电类型的体区104、第一导电类型的源区106、第二导电类型的体引出区105、第一导电类型的漏区108、第二导电类型的辅助耗尽区111、栅极结构107及体栅结构。
作为示例，所述衬底可以为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅)或GOI(绝缘体上锗)等。在其它实施例中，所述半导体衬底还可以为包括其它元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以其它外延结构，例如SGOI(绝缘体上锗硅)等。在本实施例中，所述衬底为高电阻率的Si衬底，所述衬底的电阻率优选为60ohm﹒cm～140ohm﹒cm，本实施例的体栅LDMOS可以通过较高电阻率的Si衬底来实现衬底耗尽，从而提高体栅LDMOS的击穿电压。
如图2所示，所述第一导电类型的漂移区102形成于所述衬底101上。所述漂移区102的材料可以与所述衬底101相同或不同，且所述漂移区102的导电类型与所述衬底101的导电类型相反，在本实施例中，所述漂移区102选用为与所述衬底101相同的硅材料，所述衬底101为第二导电类型。所述漂移区102的深度范围为10微米～20微米，所述漂移区102的掺杂浓度范围为3.5E12cm-3～6.5E12cm-3，从而既能保证体栅LDMOS的衬底101耗尽的同时，又能保证导通时的电流导通路径。
如图2所示，所述第二导电类型的体区104形成于所述漂移区102内，在本实施例中，所述体区104自所述漂移区102的上表面穿透至所述漂移区102的下表面，并与所述衬底101接触，所述体区104的掺杂浓度为2E12cm-3～4E12cm-3。在本实施例中，所述第一导电类型为N型导电，所述第二导电类型为P型导电。当然，在其他的实施中，所述第一导电类型也可以为P型导电，所述第二导电类型也可以为N型导电。
如图2所示，所述第一导电类型的源区106及所述第二导电类型的体引出区105形成于所述体区104表层，所述体引出区105的掺杂浓度为1E15cm-3～5E15cm-3，所述源区106的掺杂浓度为2E15cm-3～4E15cm-3，在本实施例中，所述第一导电类型的源区106及所述第二导电类型的体引出区105相邻设置，以使器件更加紧凑，缩小器件面积。
如图2所示，所述第一导电类型的漏区108形成于所述漂移区102表层，并与所述体区104间隔排布。在本实施例中，所述场效应管还包括位于漏区108与漂移区102之间的第一导电类型的缓冲区103，所述缓冲区103的掺杂浓度优选为小于所述漏区108的掺杂浓度，且大于所述漂移区102的掺杂浓度，所述缓冲区103的结深大于所述漏区108的结深且小于所述漂移区102的结深。优选地，所述缓冲区103的掺杂浓度范围为1E12cm-3～4E12cm-3，所述缓冲区103可以有效提高场效应管在正向导通时的开态击穿电压。
如图2所示，所述第二导电类型的辅助耗尽区111形成于所述体区104与所述漏区108之间的漂移区102的表层。在本实施例中，所述辅助耗尽区111的深度范围2微米～4微米，也即所述辅助耗尽区111的结深范围2微米～4微米。所述辅助耗尽区111可以辅助所述漂移区102耗尽，提升器件反向耐压性能。
如图2所示，所述栅极结构107横跨于所述源区106与所述漂移区102之上，也可以理解为栅极结构形成于所述体区的上表面，所述栅极结构的一侧与所述漏区邻接或覆盖部分所述漏区，所述栅极结构的另一侧覆盖部分所述漂移区。所述栅极结构107用于控制其下方的沟道的导通和关闭。
如图2所示，所述体栅结构包括分布于所述辅助耗尽区111内的多个体沟槽栅100以及所述体沟槽栅100的引出结构。在本实施例中，所述体栅结构上还形成有绝缘层113，所述绝缘层1113中形成显露所述体沟槽栅的通孔，所述通孔及所述绝缘层上形成有所述体沟槽栅的引出结构。
作为示例，所述体沟槽栅100包括位于所述辅助耗尽区111的沟槽、位于所述沟槽侧壁的槽内介质层109以及填充于所述槽内介质层109内的导电介质110，所述沟槽的深度小于所述辅助耗尽区111的深度。所述体沟槽栅100的宽度为1微米～2微米，相邻两体沟槽栅100之间的间距为2微米～3微米。所述体沟槽栅100用于控制所述辅助耗尽区111内的所述沟槽周围的区域反型，能大大降低器件的导通电阻。所述体沟槽栅100在器件中的作用与所述栅极结构107在器件做的作用不同，所述体沟槽栅100外接的电位与所述栅极结构107外接的电位相同或不同。也即所述栅极结构107直接控制器件沟道的导通和关闭，是器件通常意义上的栅极，而所述体沟槽栅100控制所述辅助耗尽区111内的所述沟槽周围的区域反型，属于使所述辅助耗尽区111反型的控制结构。
在本实施例中，多个所述体沟槽栅100沿第一方向间隔排布成多个体沟槽栅100列，沿第二方向间隔排布成多个体沟槽栅100行，所述第一方向为源区106朝向漏区108的方向，所述第二方向与所述第一方向交叉，其中，任意相邻的两体沟槽栅100列之间的体沟槽栅100在第二方向上呈错位排布，每一体沟槽栅100行由一栅线112引出，任一所述栅线112引出至一独立控制端IO1、IO2、IO3……IOn，如图3所示，或多个所述栅线112引出至一共用控制端。当然，在其他的实施例中，多个所述体沟槽栅100也可以成矩阵阵列排列或其他方式排列，并不限于此处所列举的示例。在本实施例中，通过调整对独立控制端或共用控制端施加的电压，可以有效调整漂移区102的电阻或耗尽情况，拓展场效应管的应用范围或应用领域。在其他实施例中，所述第一方向为源区106朝向漏区108的方向(也即所述第一方向为器件的导电沟道长度方向)，所述第二方向为器件的导电沟道宽度方向。
如图3所示，本申请的体栅横向双扩散金属氧化物半导体场效应管，当所述场效应管正向导通时，所述体沟槽栅100施加与所述栅极结构107相同极性的第一电压，在体沟槽栅100附近吸引载流子，实现将辅助耗尽区111的导电类型的反型，提高漂移区102内多数载流子114浓度，以降低所述场效应管的导通电阻。在其他实施例中，当所述场效应管正向导通时，所述体沟槽栅100与所述栅极结构107施加的电位相对于源区106，均为高电位，所述体沟槽栅100与所述栅极结构107施加的电位大小可以不同，也可以相同。也即对各独立控制端IO1、IO2、IO3……IOn施加的电压与所述栅极结构107不同或相同，且各独立控制端IO1、IO2、IO3……IOn施加的电压也可以相同或不同。
当所述场效应管关断时，所述体沟槽栅100施加与所述第一电压极性相反的第二电压，以提高所述场效应管的反向耐压。在其他实施例中，当所述场效应管关断时，所述体沟槽栅100施加的电压与所述栅极结构107不同，也即对各独立控制端IO1、IO2、IO3……IOn施加的电压与所述栅极结构107不同，且对各独立控制端IO1、IO2、IO3……IOn施加的电压依次降低。
如图4～图11所示，本实施例还提供一种体栅横向双扩散金属氧化物半导体场效应管的制作方法，包括步骤：
如图4所示，进行步骤1)，提供一衬底101，于所述衬底101上形成第一导电类型的漂移区102。
作为示例，所述衬底101可以为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅)或GOI(绝缘体上锗)等。在其它实施例中，所述半导体衬底还可以为包括其它元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以其它外延结构，例如SGOI(绝缘体上锗硅)等。在本实施例中，所述衬底为高电阻率的Si衬底，所述衬底的电阻率优选为60ohm﹒cm～140ohm﹒cm，本实施例的体栅LDMOS可以通过较高电阻率的Si衬底来实现衬底耗尽，从而提高体栅LDMOS的击穿电压。本实施例中的衬底为第二导电类型。
例如，可以通过气相外延工艺或通过离子注入后高温推结形成于所述衬底上形成第一导电类型的漂移区102，所述漂移区102的材料可以与所述衬底101相同或不同，在本实施例中，所述漂移区102选用为与所述衬底101相同的硅材料。所述漂移区102的深度范围为10微米～20微米，所述漂移区102的掺杂浓度范围为3.5E12cm-3～6.5E12cm-3，从而既能保证体栅LDMOS的衬底101耗尽的同时，又能保证导通时的电流导通路径。
如图5所示，进行步骤2)，于所述漂移区102的表层形成第二导电类型的辅助耗尽区111。
在本实施例中，可以通过离子注入后高温推结形成所述辅助耗尽区111，所述辅助耗尽区111的深度范围2微米～4微米。所述辅助耗尽区111可以辅助所述漂移区102耗尽，提升器件反向耐压性能。
如图6所示，进行步骤3)，于所述辅助耗尽区111中形成多个体沟槽栅100。
具体地，于所述辅助耗尽区111中形成多个体沟槽栅100包括：
步骤3-1)通过光刻工艺及刻蚀工艺于所述辅助耗尽区111中刻蚀出多个沟槽，所述沟槽的深度小于所述辅助耗尽区111的深度。
在本实施例中，于所述辅助耗尽区111中形成的多个体沟槽栅100沿第一方向间隔排布成多个体沟槽栅100列，沿第二方向间隔排布成多个体沟槽栅100行，所述第一方向为源区106朝向漏区108的方向，所述第二方向与所述第一方向交叉，其中，任意相邻的两体沟槽栅100列之间的体沟槽栅100在第二方向上呈错位排布。当然，在其他的实施例中，多个所述体沟槽栅100也可以成矩阵排列或其他方式排列，并不限于此处所列举的示例。
在本实施例中，所述体沟槽栅100的宽度为1微米～2微米，相邻两体沟槽栅100之间的间距为2微米～3微米。
步骤3-2)通过热氧化工艺于所述沟槽的侧壁形成槽内介质层109。
步骤3-3)，通过淀积工艺于所述槽内介质层109内填充导电介质110，所述导电介质110例如可以为多晶硅层。
在本实施例中，多个所述体沟槽栅100沿第一方向间隔排布成多个体沟槽栅100列，沿第二方向间隔排布成多个体沟槽栅100行，所述第一方向为源区106朝向漏区108的方向，所述第二方向与所述第一方向交叉，其中，任意相邻的两体沟槽栅100列之间的体沟槽栅100在第二方向上呈错位排布，每一体沟槽栅100行由一栅线112引出，任一所述栅线112引出至一独立控制端IO1、IO2、IO3……IOn，如图3所示，或多个所述栅线112引出至一共用控制端。在本实施例中，通过调整对独立控制端或共用控制端施加的电压，可以有效调整漂移区102的电阻或耗尽情况，拓展场效应管的应用范围或应用领域。在其他实施例中，所述第一方向为源区106朝向漏区108的方向(也即所述第一方向为器件的导电沟道长度方向)，所述第二方向为器件的导电沟道宽度方向。
如图7所示，进行步骤4)，于所述漂移区102中形成第二导电类型的体区104。
在本实施例中，所述体区104自所述漂移区102的上表面穿透至所述漂移区102的下表面，并与所述衬底101接触，所述体区104的掺杂浓度为2E12cm-3～4E12cm-3。在本实施例中，所述第一导电类型为N型导电，所述第二导电类型为P型导电。当然，在其他的实施中，所述第一导电类型也可以为P型导电，所述第二导电类型也可以为N型导电。
如图8所示，进行步骤5)，于所述体区104表层形成第一导电类型的源区106和第二导电类型的体引出区105，于所述漂移区102表层形成第一导电类型的漏区108，其中，所述辅助耗尽区111位于所述漏区108与所述体区104之间。
所述体引出区105的掺杂浓度为1E15cm-3～5E15cm-3，所述源区106的掺杂浓度为2E15cm-3～4E15cm-3，在本实施例中，所述第一导电类型的源区106及所述第二导电类型的体引出区105相邻设置，以使器件更加紧凑，缩小器件面积。
在本实施例中，还在漏区108与漂移区102之间形成第一导电类型的缓冲区103，所述缓冲区103的掺杂浓度优选为小于所述漏区108的掺杂浓度，且大于所述漂移区102的掺杂浓度，所述缓冲区103的结深大于所述漏区108的结深且小于所述漂移区102的结深。优选地，所述缓冲区103的掺杂浓度范围为1E12cm-3～4E12cm-3，所述缓冲区103可以有效提高场效应管在正向导通时的开态击穿电压。
如图9所示，进行步骤6)，于所述漂移区102表面形成绝缘层113。例如，可以采用如热氧化工艺或等离子增强化学气相沉积工艺等于所述漂移区102表面形成绝缘层113，所述绝缘层113可以为二氧化硅。
如图10所示，进行步骤7)，于所述源区106与所述漂移区102之间形成栅极结构107，所述栅极结构107用于控制其下方的沟道的导通和关闭。
如图11所示，进行步骤8)，于所述绝缘层113中形成显露所述体沟槽栅100的通孔，基于所述通孔形成所述体沟槽栅100的引出结构。
在本实施例中，基于所述通孔形成所述体沟槽栅100的引出结构包括多个栅线112，每一体沟槽栅100行由一栅线112引出，任一所述栅线112引出至一独立控制端IO1、IO2、IO3……IOn，或多个所述栅线112引出至一共用控制端。在本实施例中，通过调整对独立控制端或共用控制端施加的电压，可以有效调整漂移区102的电阻或耗尽情况，拓展场效应管的应用范围或应用领域。
如图3所示，本申请的体栅横向双扩散金属氧化物半导体场效应管，当所述场效应管正向导通时，所述体沟槽栅100施加与所述栅极结构107相同极性的第一电压，在体沟槽栅100附近吸引载流子，实现将辅助耗尽区111的导电类型的反型，提高漂移区102内多数载流子114浓度，以降低所述场效应管的导通电阻，当所述场效应管关断时，所述体沟槽栅100施加与所述第一电压极性相反的第二电压，调节耗尽能力，以提高所述场效应管的反向耐压。
如上所述，本发明的体栅横向双扩散金属氧化物半导体场效应管的制作方法，具有以下有益效果：
本发明在漂移区102内形成一定深度且呈阵列排布的体沟槽栅100，体沟槽栅100的深度不大于辅助耗尽区111的深度，在场效应管正向导通时，体沟槽栅100可以施加与所述栅极结构107相同极性的第一电压例如与栅极结构107一同加电压，在体沟槽栅100附近吸引载流子，实现将辅助耗尽区111的导电类型的反型，提高漂移区102内多数载流子114浓度，从而大大降低器件的导通电阻，当所述场效应管关断时，体沟槽栅100施加与栅极结构107极性相反的电压，以提高所述场效应管的反向耐压。
本发明的体沟槽栅100沿第一方向间隔排布成多个体沟槽栅100列，沿第二方向间隔排布成多个体沟槽栅100行，所述第一方向为源区106朝向漏区108的方向，任意相邻的两体沟槽栅100列之间的体沟槽栅100在第二方向上呈错位排布，每一体沟槽栅100行由一栅线112引出，任一栅线112引出至一独立控制端，或多个栅线112引出至一共用控制端，通过调整对独立控制端或共用控制端施加的电压，可以有效调整漂移区102的电阻或耗尽情况，拓展场效应管的应用范围或应用领域。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (13)

1.一种体栅横向双扩散金属氧化物半导体场效应管，其特征在于，所述场效应管包括：
衬底；
第一导电类型的漂移区，形成于所述衬底上；
第二导电类型的体区，形成于所述漂移区内；
第一导电类型的源区，形成于所述体区表层；
第二导电类型的体引出区，形成于所述体区表层；
第一导电类型的漏区，形成于所述漂移区表层，并与所述体区间隔排布；
第二导电类型的辅助耗尽区，形成于所述体区与所述漏区之间的漂移区的表层；
栅极结构，横跨于所述源区与所述漂移区之上；
体栅结构，包括分布于所述辅助耗尽区内的多个体沟槽栅以及所述体沟槽栅的引出结构。
2.根据权利要求1所述的体栅横向双扩散金属氧化物半导体场效应管，其特征在于：所述体沟槽栅包括位于所述辅助耗尽区的沟槽、位于所述沟槽侧壁的槽内介质层以及填充于所述槽内介质层内的导电介质，所述沟槽的深度小于所述辅助耗尽区的深度。
3.根据权利要求1所述的体栅横向双扩散金属氧化物半导体场效应管，其特征在于：多个所述体沟槽栅沿第一方向间隔排布成多个体沟槽栅列，沿第二方向间隔排布成多个体沟槽栅行，所述第一方向为源区朝向漏区的方向，所述第二方向与所述第一方向交叉，其中，每一体沟槽栅行由一栅线引出，任一所述栅线引出至一独立控制端，或多个所述栅线引出至一共用控制端。
4.根据权利要求3所述的体栅横向双扩散金属氧化物半导体场效应管，其特征在于：任意相邻的两体沟槽栅列之间的体沟槽栅在第二方向上呈错位排布。
5.根据权利要求1所述的体栅横向双扩散金属氧化物半导体场效应管，其特征在于：当所述场效应管正向导通时，所述体沟槽栅施加与所述栅极结构相同极性的第一电压，以降低所述场效应管的导通电阻，当所述场效应管关断时，所述体沟槽栅施加与所述第一电压极性相反的第二电压，以提高所述场效应管的反向耐压。
6.根据权利要求1所述的体栅横向双扩散金属氧化物半导体场效应管，其特征在于：所述辅助耗尽区的深度范围2微米～4微米，所述体沟槽栅的宽度为1微米～2微米，相邻两体沟槽栅之间的间距为2微米～3微米。
7.根据权利要求1所述的体栅横向双扩散金属氧化物半导体场效应管，其特征在于：所述体栅结构上还形成有绝缘层，所述绝缘层中形成显露所述体沟槽栅的通孔，所述通孔及所述绝缘层上形成有所述体沟槽栅的引出结构。
8.一种体栅横向双扩散金属氧化物半导体场效应管的制作方法，其特征在于，包括步骤：
提供一衬底，于所述衬底上形成第一导电类型的漂移区；
于所述漂移区的表层形成第二导电类型的辅助耗尽区；
于所述辅助耗尽区中形成多个体沟槽栅；
于所述漂移区中形成第二导电类型的体区；
于所述体区表层形成第一导电类型的源区和第二导电类型的体引出区，于所述漂移区表层形成第一导电类型的漏区，其中，所述辅助耗尽区位于所述漏区与所述体区之间；
于所述源区与所述漂移区之间形成栅极结构；
于所述体沟槽栅上形成引出结构。
9.根据权利要求8所述的体栅横向双扩散金属氧化物半导体场效应管的制作方法，其特征在于：于所述辅助耗尽区中形成多个体沟槽栅包括：
通过光刻工艺及刻蚀工艺于所述辅助耗尽区中刻蚀出多个沟槽，所述沟槽的深度小于所述辅助耗尽区的深度；
通过热氧化工艺于所述沟槽的侧壁形成槽内介质层；
通过淀积工艺于所述槽内介质层内填充导电介质。
10.根据权利要求8所述的体栅横向双扩散金属氧化物半导体场效应管的制作方法，其特征在于：
于所述辅助耗尽区中形成的多个体沟槽栅沿第一方向间隔排布成多个体沟槽栅列，沿第二方向间隔排布成多个体沟槽栅行，所述第一方向为源区朝向漏区的方向，所述第二方向与所述第一方向交叉，其中，任意相邻的两体沟槽栅列之间的体沟槽栅在第二方向上呈错位排布；
基于所述通孔形成所述体沟槽栅的引出结构包括多个栅线，每一体沟槽栅行由一栅线引出，任一所述栅线引出至一独立控制端，或多个所述栅线引出至一共用控制端。
11.根据权利要求8所述的体栅横向双扩散金属氧化物半导体场效应管的制作方法，其特征在于：所述漂移区通过离子注入工艺及高温推结工艺形成。
12.根据权利要求8所述的体栅横向双扩散金属氧化物半导体场效应管的制作方法，其特征在于：所述辅助耗尽区的深度范围2微米～4微米，所述体沟槽栅的宽度为1微米～2微米，相邻两体沟槽栅之间的间距为2微米～3微米。
13.根据权利要求8所述的体栅横向双扩散金属氧化物半导体场效应管的制作方法，其特征在于，于所述体沟槽栅上形成引出结构包括步骤：
于所述漂移区表面形成绝缘层；
于所述绝缘层中形成显露所述体沟槽栅的通孔，基于所述通孔形成所述体沟槽栅的引出结构。
CN202110806790.2A 2021-07-16 2021-07-16 体栅横向双扩散金属氧化物半导体场效应管及其制作方法 Pending CN115621316A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110806790.2A CN115621316A (zh) 2021-07-16 2021-07-16 体栅横向双扩散金属氧化物半导体场效应管及其制作方法
PCT/CN2022/099414 WO2023284481A1 (zh) 2021-07-16 2022-06-17 体栅横向双扩散金属氧化物半导体场效应管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110806790.2A CN115621316A (zh) 2021-07-16 2021-07-16 体栅横向双扩散金属氧化物半导体场效应管及其制作方法

Publications (1)

Publication Number Publication Date
CN115621316A true CN115621316A (zh) 2023-01-17

Family

ID=84855872

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110806790.2A Pending CN115621316A (zh) 2021-07-16 2021-07-16 体栅横向双扩散金属氧化物半导体场效应管及其制作方法

Country Status (2)

Country Link
CN (1) CN115621316A (zh)
WO (1) WO2023284481A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117712122B (zh) * 2024-02-08 2024-04-26 深圳天狼芯半导体有限公司 碳化硅igbt的结构、制造方法及电子设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100063576A (ko) * 2008-12-03 2010-06-11 한국전자통신연구원 고전압 ｌｄｍｏｓ 트랜지스터 및 그 제조 방법
CN110459599B (zh) * 2019-08-31 2021-03-16 电子科技大学 具有深埋层的纵向浮空场板器件及制造方法
CN110518059B (zh) * 2019-08-31 2021-01-22 电子科技大学 具有电荷平衡耐压层的纵向浮空场板器件及其制造方法
CN111640787B (zh) * 2020-06-12 2021-08-24 电子科技大学 一种具有多沟槽的ldmos器件

Also Published As

Publication number Publication date
WO2023284481A1 (zh) 2023-01-19

Similar Documents

Publication Publication Date Title
US10529849B2 (en) High-voltage semiconductor device including a super-junction doped structure
US8598652B2 (en) Semiconductor device
US9281392B2 (en) Charge compensation structure and manufacturing therefor
TWI475614B (zh) 溝渠裝置結構及製造
US20090057711A1 (en) Semiconductor device with a u-shape drift region
US8431990B2 (en) Semiconductor device
KR20100064263A (ko) 반도체 소자 및 이의 제조 방법
EP3073531A1 (en) Composite semiconductor device with different channel widths
CN113611750B (zh) Soi横向匀场高压功率半导体器件及制造方法和应用
KR102068842B1 (ko) 반도체 전력소자
US20160155821A1 (en) Methods for Producing a Vertical Semiconductor and a Trench Gate Field Effect Semiconductor Device
US9165918B1 (en) Composite semiconductor device with multiple threshold voltages
US10700193B2 (en) Power device
EP0958612A2 (en) Semiconductor component with linear current-to-voltage characteristics
CN114744049B (zh) 碳化硅mosfet半导体器件及制作方法
CN113659009B (zh) 体内异性掺杂的功率半导体器件及其制造方法
KR20100027056A (ko) 반도체 장치 및 그의 제조 방법
CN104347614A (zh) 功率半导体器件及其制造方法
WO2023284481A1 (zh) 体栅横向双扩散金属氧化物半导体场效应管及其制作方法
CN116978925A (zh) 一种超结mosfet及其制作方法
US20210083061A1 (en) High Density Power Device with Selectively Shielded Recessed Field Plate
US20230352577A1 (en) Vertical shielded gate accumulation field effect transistor
KR20220121393A (ko) 소스 영역 면적이 감소된 슈퍼정션 반도체 소자 및 제조방법
KR101870824B1 (ko) 전력 반도체 소자 및 그 제조방법
US20220271154A1 (en) Superjunction semiconductor device and method of manufacturing same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination