CN115084281A - 具有抗单粒子烧毁能力的肖特基二极管器件及制备方法 - Google Patents
具有抗单粒子烧毁能力的肖特基二极管器件及制备方法 Download PDFInfo
- Publication number
- CN115084281A CN115084281A CN202210724652.4A CN202210724652A CN115084281A CN 115084281 A CN115084281 A CN 115084281A CN 202210724652 A CN202210724652 A CN 202210724652A CN 115084281 A CN115084281 A CN 115084281A
- Authority
- CN
- China
- Prior art keywords
- type
- drift region
- buffer layer
- schottky diode
- diode device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002245 particle Substances 0.000 title claims abstract description 22
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 10
- 238000005468 ion implantation Methods 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000000407 epitaxy Methods 0.000 claims description 3
- 230000005684 electric field Effects 0.000 abstract description 10
- 230000001052 transient effect Effects 0.000 abstract description 8
- 150000002500 ions Chemical class 0.000 abstract description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 8
- 229910010271 silicon carbide Inorganic materials 0.000 description 7
- 238000004088 simulation Methods 0.000 description 7
- 238000002844 melting Methods 0.000 description 5
- 230000008018 melting Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003014 reinforcing effect Effects 0.000 description 2
- 238000000859 sublimation Methods 0.000 description 2
- 230000008022 sublimation Effects 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 208000032750 Device leakage Diseases 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005315 distribution function Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开一种具有抗单粒子烧毁能力的肖特基二极管器件及制备方法，包括：N+衬底层；N型不同浓度多缓冲层，位于N+衬底层上；P型区，包括：P+区和P‑缓冲层，P‑缓冲层位于P+区下方；N型场截止层，位于P‑缓冲层下方；N‑漂移区，包括位于N型场截止层之上的第二N‑漂移区和位于N型多缓冲层之上的第一N‑漂移区；沟槽，位于P+区上方，沟槽内部填充金属。采用本发明的技术方案，当重离子入射时，可以大大降低肖特基接触表面和N‑/N+同质结处的电场峰值、载流子碰撞电离产生率和瞬态电流，从而降低器件表面和内部的晶格温度，使器件的单粒子烧毁安全工作区得到显著提高。
Description
技术领域
本发明属于功率半导体器件技术领域，特别是涉及一种基于电场调制效应的功率半导体器件抗单粒子烧毁加固结构及其制备方法。
背景技术
碳化硅(SiC)具有宽禁带、高临界击穿电场、高热导率等优异的电学和热学性能，是一种很有前途的电力半导体器件材料。因此，SiC肖特基二极管非常适合空间功率转换应用。碳化硅功率半导体器件结势垒肖特基二极管(JBS)结合了肖特基势垒二极管(SBD)低导通电压和PiN二极管低泄漏电流的优点，被广泛应用于电力电子系统的电源管理，在航空航天领域具有巨大开发潜力。
但是，研究表明SiC肖特基二极管对高能离子辐照极为敏感，如果反向偏压足够高，则会导致灾难性的单粒子烧毁(SEB)。当器件处于反向偏置状态时，高能离子入射后会产生大量电子-空穴对，从而降低局部电阻率，允许瞬时大电流流动，并产生焦耳加热。同时，离子入射后在肖特基界面产生高电场，从而改变了漂移区的电场分布。强电场和高传导电流密度的结合会导致功耗增加，从而晶格温度将升高到SiC的升华温度或金属/SiC界面的融化温度以上，导致器件泄漏电流退化或灾难性的SEB。
发明内容
本发明的主要目的在于提出一种具有抗单粒子烧毁能力的肖特基二极管器件结构及其制备方法，以解决现有技术中的JBS二极管在高能离子入射后出现器件肖特基接触界面最高温度大于金属融化温度和器件内部温度大于SiC材料的升华温度的现象，从而发生单粒子烧毁导致器件灾难性失效的问题。
为实现上述目标，本发明采用如下的技术方案：
一种具有抗单粒子烧毁能力的肖特基二极管器件结构，在半导体功率器件的阳极处形成两个沟槽，所述沟槽底部通过多次离子注入形成P+型区域和P-型缓冲层；在P-缓冲层和第一N型漂移区之间设置N型场截止层；在N型场截止层之上外延形成第二N型漂移区；在第一N型漂移区和N+衬底之间设置N型不同浓度多缓冲层。
进一步，所述P+型区域的深度为0.6μm，宽度为2μm，掺杂浓度为5×1018cm-3；所述P-型缓冲层的深度为0.2μm，宽度为2μm，掺杂浓度为1×1017cm-3。
进一步，所述沟槽的深度为2μm，宽度为2μm，相邻沟槽的距离为2μm。
进一步，所述N型场截止层外延宽度为8μm，整体外延厚度为0.4μm，掺杂浓度为1×1017cm-3。
进一步，所述第一N型漂移区和第二N型漂移区的掺杂浓度相同，均为2×1015cm-3。
进一步，所述N型不同浓度多缓冲层结构外延宽度为8μm，整体外延厚度为15μm，其包括5层厚度为3μm的子层，子层的掺杂浓度由上至下不断增大，掺杂范围为：5.5×1016cm-3～8.5×1017cm-3。
本发明还提供一种具有抗单粒子烧毁能力的肖特基二极管器件结构制备方法，包括：
步骤1、制备肖特基二极管器件所需衬底区域；
步骤2、在所述衬底区域经多次外延形成N型不同浓度多缓冲层结构；
步骤3、在所述N型不同浓度多层缓冲层上方外延形成第一N型漂移区；
步骤4、在所述第一N型漂移区上方利用外延技术形成N型场截止层；
步骤5、在所述N型场截止层上方利用外延技术形成第二N型漂移区；
步骤6、利用刻槽技术在所述N型漂移区1上方形成沟槽；
步骤7、在上述沟槽底部通过两次离子注入形成P-型缓冲层和P+型区域；
步骤8、在器件正面和背面生长金属，完成器件制备。
本发明的有益效果：
本发明采用刻槽后两次离子注入形成P+区域和P-缓冲层，在高能粒子入射后，可以大大地将高电场屏蔽在肖特基界面之外，同时大大地降低了肖特基界面的载流子碰撞电离产生率，从而降低瞬态电流密度，低的瞬态电流密度可以降低热量的产生，进而使器件表面温度大大地降低，避免器件阳极金属融化导致器件灾难性失效，从而提高器件抗SEB性能。同时，P-缓冲层和N型场截止层可以减小空间电荷区的厚度和界面处的电子浓度，进而使高能粒子入射后，界面处的温度转移到器件内部。而且，N型多缓冲层结构可以大大降低漂移区和衬底同质结处的电场峰值和碰撞电离率，因此可以大大降低同质结处的晶格温度。通过后续对不同功率器件的仿真验证，引入上述结构的器件在不同位置入射时发生SEB的概率降低，抗SEB可靠性大大提高。
附图说明
后文将参照附图以示例性而非限制性的方式详细描述本申请的一些具体实施例。附图中相同的附图标记标示了相同的或者是类似的部件或者部分。本领域技术人员应该理解，这些附图未必是按照比例绘制的。附图中：
图1是传统的JBS二极管器件的元胞结构示意图；
图2是基于本发明的沟槽JBS二极管抗单粒子烧毁器件的元胞结构示意图；
图3～9是图2所示沟槽JBS抗单粒子烧毁器件制作流程图；
图10是图1所示结构的单粒子烧毁效应的器件温度随时间变化曲线图；
图11是图2所示结构的单粒子烧毁效应的器件温度随时间变化曲线图；
图12是图1所示结构和图2所示结构在粒子从N型区域入射时，不同反向偏置电压下的肖特基接触界面温度。
具体实现原理
为使得本发明的目的、技术方案和优点更加清楚，一下结合附图对本发明进行具体阐述。
如图1、2所示，本发明提供一种具有抗单粒子烧毁能力的肖特基二极管器件结构，所示图2与图1结构不同之处在于，图2中增加了多个不同浓度的N型缓冲层、N型场截止层、P-缓冲层以及刻蚀形成的沟槽。具体地，在器件的N+衬底和第一N-漂移区2之间设置一个N型多层缓冲层结构，所述N型不同浓度多缓冲层结构外延宽度为8μm，整体外延厚度为15μm，其包括5层厚度为3μm的子层，子层的掺杂浓度由上至下不断增大，掺杂范围为：5.5×1016cm-3～8.5×1017cm-3；通过刻蚀形成沟槽，并在沟槽填充金属形成器件阳极，所述沟槽的深度为2μm，宽度为2μm，相邻沟槽的距离为2μm；通过两次离子注入形成P+区域和P-缓冲层，所述P+型区域的深度为0.6μm，宽度为2μm，掺杂浓度为5×1018cm-3；所述P-型缓冲层的深度为0.2μm，宽度为2μm，掺杂浓度为1×1017cm-3；在P-缓冲层和第一N-漂移区2之间设置N型场截止层；所述N型场截止层外延宽度为8μm，整体外延厚度为0.4μm，掺杂浓度为1×1017cm-3，在N型场截止层之上外延形成第二N型漂移区；所述第二N型漂移区1和第一N型漂移区2的掺杂浓度相同，均为2×1015cm-3。
进一步，本发明功率器件抗单粒子烧毁加固结构，该结构通过刻槽后两次离子注入形成P+区域和P-缓冲层，在高能粒子入射后，可以大大地将高电场屏蔽在肖特基界面之外，同时大大地降低了肖特基界面的载流子碰撞电离产生率，从而降低瞬态电流密度，低的瞬态电流密度可以降低热量的产生，进而使器件表面温度大大地降低，避免器件阳极金属融化导致器件灾难性失效，从而提高器件抗SEB性能。同时，P-缓冲层和N型场截止层可以减小空间电荷区的厚度和界面处的电子浓度，进而使高能粒子入射后，界面处的温度转移到器件内部。因此，本发明器件结构的SEB安全工作电压得到显著地提高。
如图3-9所示，本发明还提供一种具有抗单粒子烧毁能力的肖特基二极管器件结构制备方法，包括：
步骤1、制备肖特基二极管器件所需衬底区域；
步骤2、在所述衬底区域经多次外延形成N型不同浓度多缓冲层结构；
步骤3、在所述N型不同浓度多层缓冲层上方外延形成N型漂移区2；
步骤4、在所述N型漂移区2上方利用外延技术形成N型场截止层；
步骤5、在所述N型场截止层上方利用外延技术形成N型漂移区1；
步骤6、利用刻槽技术在所述N型漂移区1上方形成沟槽；
步骤7、在上述沟槽底部通过两次离子注入形成P-型缓冲层和P+型区域；
步骤8、在器件正面和背面生长金属，完成器件制备。
下面采用仿真验证方式仅仅对图1和图2所示两种结构进行对比研究讨论：
传统结构的元胞宽度为8μm，漂移区浓度为2×1015cm-3，P+区域的厚度为0.8μm；加固结构的元胞宽度为8μm，漂移区1和漂移区2的浓度均为2×1015cm-3。
仿真过程中，选择入射粒子的能量(linear energy transfer,LET)为0.5pC/μm(对于SiC材料,0.1pC/μm＝15.1MeV/mg/cm2)，粒子入射位置为N型区域和P型区域(粒子垂直入射且贯穿整个器件)，入射轨迹半径为0.05μm，电荷产生的初始时间为4×1012s，高斯分布函数的时间宽度为2×1012s。
根据图10仿真结果，当入射粒子的LET值为0.5pC/μm时，器件的反向偏置电压为1000V，粒子分别从N型区域和P型区域上方垂直入射时，图1结构的器件最高晶格温度远远超过3100K，器件发生热击穿导致灾难性失效。
图11显示了图2结构当入射粒子的LET值为0.5pC/μm，器件的反向偏置电压为1000V，粒子分别从N型区域和P型区域上方垂直入射时的仿真结果。仿真结果显示，粒子从N型区域和P型区域上方垂直入射时全局最高温度分别为1989K和1973K，未发生热击穿。
根据图12仿真结果，可以得出本发明器件结构在反向偏置很高时，器件肖特基界面处的温度依然保持较低的温度，从而避免器件阳极金属融化，导致器件失效。而传统JBS结构的肖特基界面在较小的反向偏置电压时，器件肖特基界面处的温度就达到相对较高温度。正是由于图2结构引入了沟槽结构，大大地降低了肖特基界面处的电场和载流子碰撞电离产生率，从而降低瞬态电流密度，低的瞬态电流密度可以降低热量的产生，进而使器件表面温度大大地降低，使器件的SEB安全工作电压得到显著提升。
显然，本领域的技术人员可以对本发明进行各种改动和变形而不脱离本发明的要点和范围。因注意到的是，以上所述仅仅为本发明的具体实施例，并不限制本发明，凡在本发明的精神和原则之内，所做的调整和优化，皆属于本发明权利要求的涵盖范围。
Claims (7)
1.具有抗单粒子烧毁能力的肖特基二极管器件，其特征在于，在半导体功率器件的阳极处形成两个沟槽，所述沟槽底部通过多次离子注入形成P+型区域和P-型缓冲层；在P-缓冲层和第一N型漂移区之间设置N型场截止层；在N型场截止层之上外延形成第二N型漂移区；在第一N型漂移区和N+衬底之间设置N型不同浓度多缓冲层。
2.如权利要求1所述的具有抗单粒子烧毁能力的肖特基二极管器件，其特征在于，所述P+型区域的深度为0.6μm，宽度为2μm，掺杂浓度为5×1018cm-3；所述P-型缓冲层的深度为0.2μm，宽度为2μm，掺杂浓度为1×1017cm-3。
3.如权利要求1所述的具有抗单粒子烧毁能力的肖特基二极管器件，其特征在于，所述沟槽的深度为2μm，宽度为2μm，相邻沟槽的距离为2μm。
4.如权利要求1所述的具有抗单粒子烧毁能力的肖特基二极管器件，其特征在于，所述N型场截止层外延宽度为8μm，整体外延厚度为0.4μm，掺杂浓度为1×1017cm-3。
5.如权利要求1所述的具有抗单粒子烧毁能力的肖特基二极管器件，其特征在于，所述第一N型漂移区和第二N型漂移区的掺杂浓度相同，均为2×1015cm-3。
6.如权利要求1所述的具有抗单粒子烧毁能力的肖特基二极管器件，其特征在于，所述N型不同浓度多缓冲层结构外延宽度为8μm，整体外延厚度为15μm，其包括5层厚度为3μm的子层，子层的掺杂浓度由上至下不断增大，掺杂范围为：5.5×1016cm-3～8.5×1017cm-3。
7.具有抗单粒子烧毁能力的肖特基二极管器件的制备方法，包括：
步骤1、制备肖特基二极管器件所需衬底区域；
步骤2、在所述衬底区域经多次外延形成N型不同浓度多缓冲层结构；
步骤3、在所述N型不同浓度多层缓冲层上方外延形成第一N型漂移区；
步骤4、在所述第一N型漂移区上方利用外延技术形成N型场截止层；
步骤5、在所述N型场截止层上方利用外延技术形成第二N型漂移区；
步骤6、利用刻槽技术在所述N型漂移区1上方形成沟槽；
步骤7、在上述沟槽底部通过两次离子注入形成P-型缓冲层和P+型区域；
步骤8、在器件正面和背面生长金属，完成器件制备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210724652.4A CN115084281A (zh) | 2022-06-23 | 2022-06-23 | 具有抗单粒子烧毁能力的肖特基二极管器件及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210724652.4A CN115084281A (zh) | 2022-06-23 | 2022-06-23 | 具有抗单粒子烧毁能力的肖特基二极管器件及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115084281A true CN115084281A (zh) | 2022-09-20 |
Family
ID=83255521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210724652.4A Pending CN115084281A (zh) | 2022-06-23 | 2022-06-23 | 具有抗单粒子烧毁能力的肖特基二极管器件及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115084281A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117747675A (zh) * | 2024-02-20 | 2024-03-22 | 北京怀柔实验室 | 肖特基二极管及其制备方法 |
-
2022
- 2022-06-23 CN CN202210724652.4A patent/CN115084281A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117747675A (zh) * | 2024-02-20 | 2024-03-22 | 北京怀柔实验室 | 肖特基二极管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101987009B1 (ko) | 개선된 쇼트키 정류기 | |
| US10950717B2 (en) | Semiconductor device having semiconductor regions with an impurity concentration distribution which decreases from a respective peak toward different semiconductor layers | |
| JP5357014B2 (ja) | サージ電流保護を伴う半導体デバイスとその製造方法 | |
| US9870923B2 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
| JPS61287266A (ja) | 半導体デバイス | |
| CN104779278A (zh) | 双极半导体器件及其制造方法 | |
| JP2006196775A (ja) | Ｊｂｓおよびその製造方法ならびにショットキーバリアダイオード | |
| CN111129119B (zh) | 一种碳化硅mos的单粒子加固器件结构及其制备方法 | |
| CN115084281A (zh) | 具有抗单粒子烧毁能力的肖特基二极管器件及制备方法 | |
| KR101875287B1 (ko) | 반도체 디바이스를 형성하는 방법 | |
| JP5310291B2 (ja) | 半導体装置およびその製造方法 | |
| RU2395868C1 (ru) | СПОСОБ ИЗГОТОВЛЕНИЯ ИНТЕГРИРОВАННЫХ ШОТТКИ-pn ДИОДОВ НА ОСНОВЕ КАРБИДА КРЕМНИЯ | |
| US10141456B2 (en) | Schottky diode and method for its manufacturing | |
| CN116093152A (zh) | 半导体器件 | |
| EP2154726A2 (en) | A method for producing a JBS diode | |
| CN108336129A (zh) | 超级结肖特基二极管与其制作方法 | |
| US11495663B2 (en) | Semiconductor device including insulated gate bipolar transistor, diode, and current sense regions | |
| RU2684921C2 (ru) | Высокочастотный силовой диод и способ его изготовления | |
| JPWO2018207394A1 (ja) | 半導体装置 | |
| CN113675279A (zh) | 一种具有异质结的结势垒肖特基器件 | |
| CN115911137A (zh) | 一种集成异质结肖特基二极管及其制备方法 | |
| US20220223583A1 (en) | Semiconductor device, and method for manufacturing semiconductor device | |
| JP2017098318A (ja) | 半導体装置およびその製造方法 | |
| JP2020129675A (ja) | 半導体装置 | |
| RU2472249C2 (ru) | Кристалл ультрабыстрого высоковольтного сильноточного арсенид-галлиевого диода |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |