CN101952968B - 反向导通半导体器件及用于制造这样的反向导通半导体器件的方法 - Google Patents
反向导通半导体器件及用于制造这样的反向导通半导体器件的方法 Download PDFInfo
- Publication number
- CN101952968B CN101952968B CN200880127360.0A CN200880127360A CN101952968B CN 101952968 B CN101952968 B CN 101952968B CN 200880127360 A CN200880127360 A CN 200880127360A CN 101952968 B CN101952968 B CN 101952968B
- Authority
- CN
- China
- Prior art keywords
- layer
- reverse
- semiconductor device
- conducting
- manufacture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 46
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000000137 annealing Methods 0.000 claims description 23
- 230000015572 biosynthetic process Effects 0.000 claims description 23
- 238000000576 coating method Methods 0.000 claims description 8
- 238000002513 implantation Methods 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 7
- 230000004913 activation Effects 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 239000002245 particle Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 238000009413 insulation Methods 0.000 description 23
- 150000002500 ions Chemical class 0.000 description 19
- 238000011084 recovery Methods 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 230000000694 effects Effects 0.000 description 8
- 230000003213 activating effect Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000004411 aluminium Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- -1 phosphonium ion Chemical class 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000011856 silicon-based particle Substances 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
- H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
- H01L27/0664—Vertical bipolar transistor in combination with diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
对于用于制造具有形成为栅电极的第七层(7、7’)和在发射极侧(101)上的第一电接触(8)和在集电极侧(102)(其在发射极侧(101)的相对侧)上的第二电接触(9)的反向导通半导体器件(也称为反向导通绝缘栅双极晶体管(RC-IGBT))(10)的方法，提供具有第一侧(111)和在第一侧(111)相对侧的第二侧(112)的第一导电类型的晶圆(11)。
Description
技术领域
本发明涉及功率电子设备(power electronics)的领域，并且更加具体地涉及根据本发明的用于制造反向导通半导体器件的方法和根据本发明的反向导通半导体器件以及根据本发明的具有这样的反向导通半导体器件的变换器。
背景技术
在US2005/0017290中描述了反向导通半导体器件10，也叫作反向导通绝缘栅双极晶体管(RC-IGBT)，其在一片晶圆内包括具有内建续流二极管的绝缘栅双极晶体管。如在图1中示出，这样的反向导通半导体器件10包括形成为n型基极层的基极层1，其具有发射极侧101和在该发射极侧101相对侧的集电极侧102。第四p型层4设置在发射极侧101上。在第四层4上，具有比基极层1更高掺杂的第五n型层5设置在发射极侧101上。
第六电绝缘层6设置在发射极侧101上并且覆盖第四层4和基极层1并且部分覆盖第五层5。导电第七层7完全嵌入第六层6中。在第四层4的中心部分上方没有设置第五或第六层5、6。
在第四层4的该中心部分上设置第一电接触8，其覆盖第六层6。第一电接触8与第五层5和第四层4直接电接触，但与第七层7电绝缘。
在集电极侧102上，缓冲层13设置在基极层1上。在缓冲层13上，n型第三层3和p型第二层2交替地设置在平面中。第三层3和缓冲层13具有比基极层1更高的掺杂。第三层3直接设置在第四层4和第一电接触8下面(如果在正投影中看的话)。
第二电接触9设置在集电极侧102上并且它覆盖第二和第三层2、3并且与它们直接电接触。
在这样的反向导通半导体器件1中，续流二极管在第二电接触9(其的部分形成二极管中的阴极电极)、第三层3(其形成二极管中的阴极区)、基极层1(其的部分形成二极管中的基极层)、第四层4(其的部分形成二极管中的阳极区)和第一电接触8(其形成二极管中的阳极)之间形成。
绝缘栅双极晶体管在第二电接触9(其的部分形成IGBT中的集电极电极)、第二层2(其形成IGBT中的集电极区域)、基极层1(其的部分形成基极层)、第四层4(其的部分形成IGBT中的p基极区)、第五层5(其形成IGBT中的源极区)和第一电接触8(其形成发射极电极)之间形成。在IGBT的导通状态期间，沟道在发射极电极、源极区和朝向n基极层的p基极区之间形成。
在集电极侧102上的RC-IGBT层典型地通过注入和扩散p型离子制造。然后引入附着到晶圆的抗蚀剂掩模，通过其注入n型离子然后扩散。n型离子的注入剂量必须如此的高使得它补偿p型区域。p和n型注入步骤也可以颠倒。
DE 198 11 568涉及IGBT和用于这样的具有内建MOSFET的IGBT的制造方法，其包括在背面交替的p掺杂第三层和n掺杂第二层。这些层设置在不同的不重叠的平面中。形成p掺杂第三层并且在该层中通过蚀刻形成凹陷。然后N型离子在整个背面上注入然后执行热处理，n和p型层由此形成。因此，n型离子也在其上设置p型离子的那些部分上注入，其暗示p剂量肯定高于n剂量。
在DE 198 11 568中描述的另一个制造方法中，首先形成凹陷，然后第二主侧在那些没有凹陷的部分中用电子或质子辐照，然后在整个表面上进行磷离子注入。然后p掺杂离子注入没有凹陷的那部分，使得p型离子的剂量再次肯定高于n剂量。执行热处理用于形成n型第二层和p型第三层。
由于必要的过度补偿，有限选择第二和第三层2、3的后来制造的层的剂量和深度仅仅是可能的并且对于p和n区域注入效率的控制是不令人满意的。导通状态阶跃恢复(snap-back)效应可以发生，这对于IGBT模式的器件是不可取的，。该效应由导通电压和电流特性从MOS运行模式变成IGBT运行模式所在的点所限定。图7示出RC-IGBT电流Ic对电压Vce的输出特性。虚线14示出由阶跃恢复效应引起的强烈的过冲，如在从MOS变成IGBT运行模式期间它对于现有技术RC-IGBT是典型的。图8示出在器件的反向恢复期间二极管模式中的RC-IGBT电流波形。现有技术的RC-IGBT示出在反向恢复(点线17)期间器件的急变行为(snappy behaviour)。在IGBT的关断期间以及二极管反向恢复期间也存在急变行为(snappybehaviour)。
发明内容
本发明的目的是提供用于制造反向导通半导体器件的方法(其比现有技术的RC-IGBT更不易受到导通状态阶跃恢复效应影响，并且其提供对上文提到的二极管和IGBT的电性质、特别是对薄的低电压RC-IGBT的更好的控制)、提供这样的反向导通半导体器件和具有这样的反向导通绝缘栅双极晶体管的变换器。
该目的通过根据本发明的用于制造反向导通半导体器件的方法、通过根据本发明的反向导通半导体器件和通过根据本发明的变换器实现。
对于用于在第一导电类型的共用晶圆上制造具有续流二极管和绝缘栅双极晶体管的反向导通半导体器件的发明性方法，其中绝缘栅双极晶体管包括发射极侧和集电极侧，其中提供具有第一侧和在第一侧相对侧的第二侧的晶圆。第一侧形成发射极侧，第二侧形成绝缘栅双极晶体管的集电极侧。
对于在集电极侧上反向导通半导体器件的制造，执行以下步骤：
-在至少一与第三或第一层不同导电类型的第二层在第二侧上形成之前，至少一第一或第二导电类型的第三层或具有与第三层相同导电类型并且是连续层的第一层在第二侧上形成，并且至少一层第二和第三层在完成的RC-IGBT中交替设置，
-然后在第二侧上形成第二电接触，其与至少一第二和第三层直接电接触，由此
-具有至少一个开口的荫罩掩模应用在第二侧上并且然后至少一第三层通过该荫罩掩模形成，或
-第一层在第二侧上形成，然后具有至少一个开口的荫罩掩模应用在第一层上并且至少一个导电岛(其在完成的反向导通绝缘栅双极晶体管中是第二电接触的一部分)通过该荫罩掩模形成，该至少一个导电岛用作用于形成至少一第二层的掩模，并且由导电岛覆盖的第一层的那些部分形成至少一第三层。
典型地，执行用于第二层和第三层的激活的退火步骤。这些退火步骤可直接在每层形成之后执行或在制造期间的任何后面的阶段执行，或用于第二层和第三层的激活的退火步骤可以一起执行。
根据本发明的反向导通半导体器件包括形成为栅电极的第七层和在发射极侧上的第一电接触，在发射极侧相对侧的集电极侧上的第二电接触，设置在集电极侧上的至少一第一或第二导电类型的第三层和至少一与第三层不同的导电类型的第二层，该至少一第二和第三层交替设置，和设置在集电极侧上并且与至少一第二和第三层直接电接触的第二电接触。该至少一第二层设置在平行于集电极侧的第一平面中，并且至少一第三层设置在平行于集电极侧的第二平面中。第二平面比第一平面设置离发射极侧更远并且第一平面和第二平面彼此至少间隔至少一第三层的厚度。备选地，第一和第二平面重合，即第二和第三层设置在相同平面中。
利用这样的用于发明性的RC-IGBT的制造方法，RC-IGBT可以提供有对第二和第三层(即器件的二极管中的阴极层和IGBT部分中的集电极层)的良好的控制。该制造适合于用薄晶圆(例如，低于200μm)执行，并且由于最终的半导体器件还可以做薄，这样的器件特别适合低电压，例如低于1700V。
特别当发明性的RC-IGBT制造具有至少一第二和第三层时，这些层类型中的一个具有比另一层的n掺杂更强的p掺杂，阶跃恢复效应进一步最小化或甚至消除(图7中的点线15和实线16)。具有与第一层不同的导电类型的第二或第三层中的至少一层形成有比具有与第一层相同的导电类型的第二和第三层中的至少一层更高的剂量。对于二极管性质以及对于IGBT性质也优选具有比n掺杂更强的p掺杂。此外，更强的p掺杂提供软二极管恢复，从而减小或消除由于从第二和第三层中是p掺杂的那层的空穴注入引起的在反向恢复期间电流的过冲(图8，实线18)。如在图32中示出的，对IGBT关断以及对二极管反向恢复也实现软性能。
本发明性主旨也在的另外的优选实施例中公开。
附图说明
本发明的主旨将参照附图在下列正文中更加详细地说明，其中：
图1示出关于现有技术反向导通IGBT的横截面视图；
图2示出根据本发明的反向导通IGBT的实施例的横截面视图；
图3示出根据本发明的反向导通IGBT的另一个实施例的横截面视图；
图4示出根据本发明的反向导通IGBT的另一个实施例的横截面视图；
图5示出根据本发明的反向导通IGBT的另一个实施例的横截面视图；
图6示出根据本发明的反向导通IGBT的另一个实施例的横截面视图；
图7示出现有技术RC-IGBT和根据本发明的RC-IGBT的电流/电压输出特性；
图8示出现有技术RC-IGBT和根据本发明的RC-IGBT的反向恢复期间二极管模式的RC-IGBT电流波形；
图9-30示出根据本发明的反向导通IGBT的制造方法中的不同制造步骤；
图31示出根据本发明的反向导通IGBT的另一个实施例的横截面视图；
图32示出在现有技术的RC-IGBT和根据本发明的RC-IGBT的关断期间二极管模式中的RC-IGBT电流波形。
在附图中使用的标号和它们的含义在标号列表中总结。一般，相似或相似功能的部件给予相同的标号。描述的实施例意为示例并且不应限制本发明。
具体实施方式
在图2中示出发明性反向导通半导体器件的第一实施例，该器件也叫做反向导通绝缘栅双极晶体管10(RC-IGBT)。RC-IGBT 10包括n型基极层1，其具有发射极侧101和在发射极侧101相对侧的集电极侧102。p型第四层4设置在发射极侧101上。至少一n型第五层5设置在发射极侧101上并且被第四层4环绕。该至少一第五层5具有比基极层1更高的掺杂。第六电绝缘层6设置在第一、第四和第五层1、4、5的顶上且在发射极侧101上。它至少部分覆盖至少一第五层5、第四层4和基极层1。导电第七层7设置在发射极侧101上，其通过第六层6与至少一第四层4、第五层5和基极层1电绝缘。优选地，第七层7嵌入第六层6中。
典型地第六层6包括第一电绝缘层61，优选地用二氧化硅制成，和第二电绝缘层62，其优选地也用二氧化硅制成，优选地具有与第一电绝缘层61相同的材料。第二电绝缘层62覆盖第一电绝缘层61。对于如在图2中示出的具有形成为平面栅电极的第七层7的RC-IGBT10，第一电绝缘层61设置在发射极侧101的顶上。在形成第六层6的第一和第二电绝缘层61、62之间，嵌入形成栅电极的第七层，典型地它完全嵌入。从而，第七层7通过第一电绝缘层61与第一、第四和第五层1、4、5分开。第七层7典型地用重掺杂多晶硅或像铝的金属制成。
至少一第五层5、第七层7和第六层6采用这样的方式形成使得开口在第四层4上面形成。开口被至少一第五层5、第七层7和第六层6环绕。
第一电接触8设置在开口内的发射极侧101上使得它与第四层4和第五层5直接电接触。该第一电接触8典型地也覆盖第六层6，但通过第二电绝缘层62与第七层7分开从而电绝缘。
至少一n型第三层3和至少一p型第二层2设置在集电极层上并且该第三层3具有比基极层1更高的掺杂。该至少一第二层2设置在平行于集电极侧102的第一平面21中，并且该至少一第三层3设置在也平行于集电极侧102的第二平面31(虚线)中。第一平面21和第二平面31彼此至少间隔设置离发射极侧101更远的那层(即至少一第三层3)的厚度。该至少一第二和第三层2、3交替设置。备选地，第一和第二平面21、31重合，即第二和第三层2、3设置在相同平面中。
在该说明中的第一和第二平面21、31应理解为平面，其对应于各个层的位于基极层1的相对侧的表面，即在完成器件中，意指该层的其上设置第二电接触9的那侧。
在图2中示出n型第三层3设置离发射极侧101更远。第二层2的第一平面21可具有离第三层3的第二平面31的距离22，其相当于第三层3的厚度，但备选地该距离可大于第三层3的厚度(图31)使得在任何情况下第三层3的任何部分都未延伸进入第一平面21。
在优选的实施例中，第三层3设置在第一电接触8正下面，但第三层3的位置也可以偏移到一侧，如在图5中示出的。没有必要使第三层3与第一电接触8对准。
在另一个优选实施例中，第一平面21和第二平面31彼此之间间隔50nm到2μm(优选地50nm到1μm)之间的距离。在该情况下，第三层3具有小于50nm到2μm(优选地小于50nm到1μm)的厚度，其取决于第一和第二平面21、31的距离。
第二电接触9设置在集电极侧102上并且它与至少一第二和第三层2、3直接电接触。典型地，Ti、Ni、Au或Al用作第二电接触9的材料。在图中，第二电接触9包括导电岛91，其可以用与第二电接触9相同的材料制成。取决于制造方法，第二电接触9还可制造而不分开地具有形成的导电岛91。
作为上文说明的备选的，第二和第三层2、3的导电类型颠倒，即在该情况下第二层2具有n型，而第三层3具有p型。
对于具有平面栅电极的发明性RC-IGBT备选地，发明性RC-IGBT可包括第七层7’，其形成为如在图4中示出的槽栅电极。槽栅电极7’设置在与第四层4相同的平面中并且与第五层5相邻，它们通过第一绝缘层61彼此分开，第一绝缘层61还分开第七层7’与基极层1。第二绝缘层62设置在形成为槽栅电极7’的第七层7’的顶上，从而使第七层7’与第一点接触8绝缘。
如在图3中示出的，在另一个实施例中，RC-IGBT 10还包括n型缓冲层13，其分别设置在基极层1和第一21或第二平面31(其中设置至少一第二和第三层2、3)之间，并且该缓冲层13具有比基极层1更高的掺杂。利用这样的缓冲层13，反向导通半导体器件10包括充当穿通IGBT的IGBT。
在图6中示出的另一个优选的实施例中，形成为增强层的第九n掺杂层41设置在第四层4和基极层1之间用于具有更低的导通状态损耗。第九层41分开第四层4与基极层1并且它具有比基极层1更高的掺杂。
在另一个实施例中，改变层的导电类型，即第一导电类型的所有层是p型(例如基极层1)而第二导电类型的所有层是n型(例如第四层4)。同样在该情况下，第二层2可具有n型或p型而第三层3具有相反导电类型，即p型(如果是n型第二层2)或n型(如果是p型第二层2)。
在发明性RC-IGBT 10中，二极管在第一电接触8(其形成二极管中的阳极电极)、第四层4(其的部分形成阳极层)、基极层1(其的部分形成基极层)、第二层2或第三层3的具有n型并且该层形成阴极层的那层(在图2的情况下：n型第三层)和第二电接触9(其形成阴极电极)之间形成。
在发明性RC-IGBT 10中，绝缘栅双极晶体管(IGBT)在第一电接触8(其形成IGBT中的发射极电极)、第五层5(其形成源极区)、第四层4(其的部分形成沟道区)、基极层1(其的部分形成基极区)、第三层3或第二层2的具有p型并且其形成集电极层的那层(在图2的情况下：p型第二层)和第二电接触9(其的部分形成集电极电极)之间形成。
发明性反向导通半导体器件10可以例如在变换器中使用。
典型地对于制造具有形成为平面栅电极的第七层7和在发射极侧101上的第一电接触8和在集电极侧102(其在发射极侧101的相对侧)上的第二电接触9的发明性反向导通半导体器件10，执行下列步骤用于形成在RC-IGBT 10的发射极侧101上的层，产生如在图9中示出的半制造RC-IGBT 10。
-提供具有第一侧111和在第一侧111相对侧的第二侧112的n型晶圆11。在完成的反向导通绝缘栅双极晶体管中具有未修改的掺杂的晶圆11的那部分形成基极层1。
-第一电绝缘层61在第一侧111上部分形成。
-导电第七层7在第一侧111上形成，其设置在第一电绝缘层61上。第七层7典型地用重掺杂多晶硅或像铝的金属制成。
-然后p型第四层4在第一侧111上形成。
-然后至少一被第四层4环绕的n型第五层5在第一侧111上形成。第五层5具有比基极层1更高的掺杂。
-优选地，第二电绝缘层62采用这样的方式在导电第七层7上形成，使得第七层7设置在第一和第二电绝缘层61、62之间，典型地第七层7完全嵌入。第二电绝缘层62典型地用如预先描述的低温二氧化硅材料制成。第一和第二电绝缘层61、62形成第六层6。
-至少一第五层、第六层和第七层5、6、7采用这样的方式形成使得它们在第四层4上形成开口。
-第一电接触8在第一侧111上形成，其设置在开口内并且其与第四层4和第五层5直接电接触。典型地第一电接触8覆盖第六层6。
对具有槽栅结构7’的RC-IGBT执行对于半导体专家众所周知的相似步骤。
典型地，但不是必须地，在制造第一侧111上的层之后或在形成第一电接触8之前或之后或在制造第二侧112上的层期间的任何阶段，制造晶圆11的第二侧112上的层。
在下面说明用于制造在集电极侧102上的RC-IGBT的层的发明性方法。如在图10中示出的，提供具有第一侧111和在第一侧111相对侧的第二侧112的n型晶圆11。在图10中，仅示出晶圆11的第二侧112。在第一侧111上，设置在完成的RC-IGBT中的该侧上的那些层的一部分或所有可之前例如通过使用如在图9中示出的半制造RC-IGBT已经制造。对于低压器件的制造(例如对于低于1700V的电压)，如下文描述的在第二侧112上执行任何其他处理步骤之前，可在第二侧112上完成晶圆11的减薄步骤。
在完成的反向导通绝缘栅双极晶体管中具有未修改的掺杂的那部分晶圆11形成基极层1。
对于所有制造方法使用荫罩掩模12。这样的荫罩掩模12是未贴附到晶圆11的掩模并且因此可以容易地去除(即使提供薄的晶圆)，该薄的晶圆对于低压半导体器件的制造是典型期望的。典型地，荫罩掩模12用金属制成并且它包括有至少一个开口121，典型地有多个开口121，粒子典型地通过开口沉积，例如通过蒸发、溅射或通过像等离子增强化学气相沉积(PECVD)或低压化学气相沉积(LPCVD)的化学气相沉积来沉积。开口121可以具有对于将制造的层期望的任意形状。在图中，荫罩掩模12示出具有离晶圆11的小距离以强调荫罩掩模12不固定到晶圆11并且因此可以容易地去除。
对于用于在集电极侧112上反向导通半导体器件10的制造的第一方法，执行下列步骤：
在至少一p型第二层2也在第二侧112上形成之前，至少一具有比基极层1更高掺杂的n型第三层3在第二侧112上形成。对于第三层3的形成，荫罩掩模12应用在第二侧112上并且然后至少一第三层3通过该荫罩掩模12形成(图11)。典型地，第三层3通过粒子的沉积113形成为n型预掺杂非晶硅，在图11中由宽箭头113指示。然后，相同的荫罩掩模12用于通过荫罩掩模12的开口121在第三层3上沉积金属113’(图12)，由此形成导电岛91(图13)，其在完成的RC-IGBT中是第二电接触9的一部分。典型地，Ti、Ni、Au或Al用作形成导电岛91的材料。然后，可执行用于激活第三层3的退火步骤。
然后，荫罩掩模12去除并且p型离子在第二侧112上注入114(图14，注入114由较窄箭头指示)。导电金属岛91充当掩模使得p型离子仅在第二侧112上在晶圆的无被金属岛91覆盖的第三层3放置在其上的那些部分上注入。通过该过程，p型第二层2形成(图15)，其与n型第三层3交替设置。退火步骤可跟随其后用于激活第二层2。
用于完成RC-IGBT 10，第二电接触9在第二和第三层2、3上的第二侧112上形成使得第二电接触9与第二和第三层2、3直接电接触。典型地，金属沉积113’在第二侧112上用于形成第二电接触9。导电岛91是第二电接触9的一部分并且它们可用相同材料制成，但也可以使用不同的材料。
对于用于制造RC-IGBT的另一个方法，执行如上文描述的用于通过荫罩掩模12的开口121形成第三层的步骤(图11)，并且也执行用于激活第三层3的退火步骤，从而产生在它的第二侧112上具有第三层3的晶圆11。
然后，用于形成第二层2，p型离子在第二侧112上注入114(图18，注入114由窄箭头指示)。p型离子在第二侧112上的晶圆11的整个表面上注入。注入114必须用至少一第二层2的掺杂不超过第三层3的掺杂(即低于第三层3的掺杂)这样的掺杂执行，使得第三层3的掺杂可能不完全被补偿。通过该过程，p型第二层2形成(图19)，其与n型第三层3交替设置。退火步骤可跟随其后用于激活第二层2。然后，金属沉积113’在第二和第三层2、3上用于形成第二电接触9(图20)，如上文已经描述的(参见图16)。
对于用于制造RC-IGBT的另一个方法，连续n型第一层32在第二侧112上用比基极层1更高的掺杂形成。该第一层32可通过离子注入(图21)或通过例如n型预掺杂非晶硅的粒子沉积114形成(图22)。退火步骤可跟随其后用于激活第一层32(图23)。然后，荫罩掩模12用于通过荫罩掩模12的开口121在第一层32上沉积金属113’(图24)，由此形成导电岛91(图25)，其在完成的RC-IGBT中是第二电接触9的一部分。第一层32的部分去除115的步骤跟随其后，通过此步骤去除(在图25中由箭头115指示)没有被导电岛91覆盖的第一层32的那些部分。该部分去除115可以通过蚀刻，例如通过注入的离子或沉积的离子(例如预掺杂的非晶硅粒子)的干或湿法硅蚀刻完成。
然后，p型离子在第二侧112上注入114(图26，注入114由窄箭头指示)。导电金属岛91充当掩模使得p型离子仅在无被金属岛91覆盖的第三层3放置在其上的第二侧112上的晶圆11的那些部分上注入。通过该过程，p型第二层2形成(图27)，其与n型第三层3交替设置。退火步骤可跟随其后用于激活第二层2。然后，用于完成RC-IGBT，金属沉积113’在第二和第三层2、3上用于形成第二电接触9，如上文已经描述的(参见图16)。
对于用于制造RC-IGBT的另一个方法，连续n型第一层32在第二侧112上形成(参见图21或22)，退火步骤可跟随其后(图23)并且导电岛91通过在荫罩掩模12中的开口121形成(图24)。该荫罩掩模12然后去除，并且然后为了形成第二层2，p型离子在第二侧112上注入114(图28，注入114由窄箭头指示)。导电金属岛91充当掩模使得p型离子仅在无第一层32被金属岛91覆盖的这样的部分放置在其上的第二侧112上的晶圆的那些部分上注入。第一层32被导电岛91覆盖的那些部分形成第三层3。注入114必须用至少一第二层2的掺杂超过第三层3的掺杂(即第三层3的掺杂被过度补偿)这样的掺杂执行。通过该过程，p型第二层2形成(图19)，其与n型第三层3交替设置。退火步骤可跟随其后用于激活第二层2(图29)。然后，金属沉积113’在第二和第三层2、3上用于形成第二电接触9(图30)，如上文已经描述的(参见图16)。
用于n型第三层3或第一层32的注入的离子可以是磷。它们以20keV到200keV之间的能量和/或用1*1013/cm2到1*1016/cm2的剂量注入。在低于600℃(特别地在400至500℃)的温度执行用于第三或第一层3、32的激活的退火步骤。在n型预掺杂非晶硅的沉积的情况下，粒子可以用1*1016/cm3到1*1020/cm3的掺杂浓度沉积。
第三层3可形成为具有在50nm到2μm(特别地到1μm)的厚度，使得至少相当于第三层3的厚度的第一平面和第二平面之间的最小距离22也必须在50nm到2μm(在优选实施例中到1μm)的范围中。
p型第二层2可通过硼离子注入形成。该离子以20keV到200keV之间的能量和/或用1*1013/cm2到1*1016/cm2的剂量注入。之后在至多500℃的温度执行用于第二层2的激活的退火步骤。典型地，退火步骤在第一电接触8形成之后执行。激光退火也可以完成，如果在第二侧上的退火步骤在第一电接触8已经形成之后完成并且第一侧不得被大面积加热，则这是特别有利的。
在另一个优选实施例中，p型第二层2用比n型第三层3的剂量更高的剂量制成，特别地p型第二层2用与n型第三层3或n型第一层32相比高于1*1014/cm2的剂量制成，n型第三层3或n型第一层32用典型地比p型第二层2的剂量低一个数量级的剂量制成。一般，至少一第二或第三层2、3中具有与基极层1不同的导电类型的那层类型形成具有比至少一第二和第三层2、3中具有与基极层1相同的导电类型的那层类型更高的剂量。
对于具有n型的第三层3或第一层32和具有p型的第二层备选地，这些导电类型可以颠倒使得第三层3或第一层32是p型而第二层2是n型。同样在该情况下，如上文描述的方法步骤可以采用相同的方式完成。在另一个优选实施例，在该情况下p型第三层3或p型第一层32用与n型第二层2相比高于1*1014/cm2的高剂量制成，n型第二层2用典型地比p型第三层3的剂量低一个数量级的剂量制成。然后两层都可以一起通过激光退火用至少900C的温度退火。
用于制造RC-IGBT的所有方法的退火步骤可以省略或它们可以在对应层形成后的任何适当的阶段完成。仅退火一个层类型(第二、第三或第一层2、3、32)而不退火其他层或对第二和第三层2、3一起执行组合退火步骤也是可能的。第二层2的退火步骤或第二和第三层2、3的组合退火步骤也可以与第二电接触9的形成同时执行。
标号列表
1 基极层 9 第二电接触
2 第二层 10 RC-IGBT
21 第一平面 101 发射极侧
22 距离 102 集电极侧
3 第三层 11 晶圆
31 第二平面 111 第一侧
32 第一层 112 第二侧
4 第四层 12 荫罩掩模
41 第九层 121 开口
5 第五层 13 缓冲层
6 第六层 14 无阶跃恢复效应
61 第一电绝缘层 15 弱阶跃恢复效应
62 第二电绝缘层 16 强阶跃恢复效应
7 第七层 17 现有技术的二极管阶跃恢复
8 第一电接触 18 具有软恢复的发明性的RC-IGBT
Claims (12)
1.一种用于制造反向导通半导体器件(10)的方法，其包括在第一导电类型的共用晶圆(11)上的续流二极管和绝缘栅双极晶体管，其中所述绝缘栅双极晶体管包括发射极侧(101)和集电极侧(102)，其中
提供具有第一侧(111)和在所述第一侧(111)相对侧的第二侧(112)的所述晶圆(11)，所述第一侧(111)形成所述发射极侧(101)而所述第二侧(112)形成所述绝缘栅双极晶体管的所述集电极侧(102)，以及
对于在所述集电极侧(102)上所述反向导通半导体器件(10)的制造，进行以下步骤：
-在至少一与第三层(3)不同导电类型的第二层(2)在所述第二侧(112)上形成之前，至少一第一或第二导电类型的第三层(3)或具有与所述第三层(3)相同导电类型并且是连续层的第一层(32)在所述第二侧(112)上形成，至少一层第二和第三层(2、3)在完成的反向导通半导体器件(10)中交替设置，由此
具有至少一个开口的荫罩掩模(12)应用在所述第二侧(112)上，所述荫罩掩模(12)不贴附到所述晶圆(11)，并且然后所述至少一第三层(3)通过所述荫罩掩模(12)的所述至少一个开口形成或
所述第一层(32)在所述第二侧(112)上形成，然后具有至少一个开口的荫罩掩模(12)应用在所述第一层(32)上并且作为所述完成的反向导通半导体器件(10)中的第二电接触(9)的一部分的至少一个导电岛(91)通过所述荫罩掩模(12)的所述至少一个开口形成，所述至少一个导电岛(91)用作所述至少一第二层(2)的形成的掩模，并且由导电岛(91)覆盖的第一层(32)的那些部分形成所述至少一第三层(3)，以及
-然后在所述第二侧(112)上形成第二电接触(9)，其与所述至少一第二和第三层(2、3)直接电接触。
2.如权利要求1所述的用于制造反向导通半导体器件(10)的方法，特征在于，荫罩掩模(12)应用于所述至少一第三层(3)的制造，并且在于，所述至少一第三层(3)通过粒子沉积形成。
3.如权利要求2所述的用于制造反向导通半导体器件(10)的方法，特征在于，在所述至少一第三层(3)的形成之后，所述荫罩掩模(12)用于至少一个导电岛(91)的形成，
并且在于，然后所述荫罩掩模(12)去除，并且在于，所述至少一第二层(2)使用所述至少一个导电岛(91)作为掩模来形成。
4.如权利要求2所述的用于制造反向导通半导体器件(10)的方法，特征在于，在所述至少一第三层(3)的形成之后，所述荫罩掩模(12)去除，并且在于，所述至少一第二层(2)用所述至少一第二层(2)的掺杂不超过所述至少一第三层(3)的掺杂的这样的掺杂通过离子注入形成。
5.如权利要求1所述的用于制造反向导通半导体器件(10)的方法，特征在于，所述第一层(32)通过离子注入或通过粒子沉积来形成。
6.如权利要求5所述的用于制造反向导通半导体器件(10)的方法，特征在于，在所述至少一个导电岛(91)的形成之后，所述荫罩掩模(12)去除，特征在于，不被导电岛(91)覆盖的所述第一层(32)的那些部分特别地通过蚀刻去除，并且特征在于，所述至少一第二层(2)使用所述至少一个导电岛(91)作为掩模形成，特别地所述至少一第二层(2)通过注入形成。
7.如权利要求5所述的用于制造反向导通半导体器件(10)的方法，特征在于，在所述至少一个导电岛(91)的形成之后，所述荫罩掩模(12)去除，并且特征在于，所述至少一第二层(2)用所述至少一第二层(2)的掺杂超过所述至少一第三层(3)的掺杂的这样的掺杂通过离子注入形成。
8.如权利要求1至7中任一项所述的用于制造反向导通半导体器件(10)的方法，特征在于
执行用于所述至少一第三层(3)或第一层(32)和/或所述至少一第二层(2)的激活的退火步骤。
9.如权利要求1至7中任一项所述的用于制造反向导通半导体器件(10)的方法，特征在于
用于所述至少一第二层(2)的激活的退火步骤与所述第二电接触(9)的形成同时执行。
10.一种用权利要求1-9中任意一项所述的制造反向导通半导体器件的方法形成的反向导通半导体器件(10)，其包括在共用晶圆(11)上的续流二极管和穿通绝缘栅双极晶体管，所述晶圆(11)的一部分形成基极层(1)，其具有第一导电类型，其中
所述绝缘栅双极晶体管包括发射极侧(101)和集电极侧(102)，并且所述发射极侧(101)设置在所述集电极侧(102)的相对侧，其中第一电接触(8)设置在所述发射极侧(101)上，其中第二电接触(9)设置在所述集电极侧(102)上，
第一或第二导电类型的至少一第三层(3)和与所述第三层(3)不同的导电类型的至少一第二层(2)，它们设置在所述集电极侧(102)上，
所述至少一第二和第三层(2、3)交替设置，以及
第二电接触(9)，其设置在所述集电极侧(102)上并且其与所述至少一第二和第三层(2、3)直接电接触，特征在于
所述至少一第二层(2)设置在平行于所述集电极侧(102)的第一平面(21)中，
特征在于，所述至少一第三层(3)设置在平行于所述集电极侧(102)的第二平面(31)中，所述第二平面(31)比所述第一平面(21)设置离所述发射极侧(101)更远，其中
所述第一平面(21)和所述第二平面(31)彼此至少间隔所述至少一第三层(3)的厚度，并且特征在于
第一导电类型的缓冲层(13)设置在所述基极层(1)和所述至少一第二和第三层(2、3)之间。
11.如权利要求10所述的反向导通半导体器件(10)，特征在于
所述第一平面(21)和所述第二平面(31)彼此间隔50nm到2μm之间的距离。
12.具有如权利要求10或11所述的反向导通半导体器件(10)的变换器。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP07150165A EP2073271A1 (en) | 2007-12-19 | 2007-12-19 | Reverse-conducting insulated gate bipolar transistor and method for manufacturing such a reverse-conducting insulated gate bipolar transistor |
| EP07150165.4 | 2007-12-19 | ||
| PCT/EP2008/067848 WO2009077583A1 (en) | 2007-12-19 | 2008-12-18 | Reverse-conducting semiconductor device and method for manufacturing such a reverse-conducting semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101952968A CN101952968A (zh) | 2011-01-19 |
| CN101952968B true CN101952968B (zh) | 2013-12-18 |
Family
ID=39343523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200880127360.0A Expired - Fee Related CN101952968B (zh) | 2007-12-19 | 2008-12-18 | 反向导通半导体器件及用于制造这样的反向导通半导体器件的方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US8435863B2 (zh) |
| EP (2) | EP2073271A1 (zh) |
| JP (1) | JP5551082B2 (zh) |
| CN (1) | CN101952968B (zh) |
| WO (1) | WO2009077583A1 (zh) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2249392B1 (en) | 2009-04-29 | 2020-05-20 | ABB Power Grids Switzerland AG | Reverse-conducting semiconductor device |
| DE102009030740A1 (de) * | 2009-06-26 | 2010-12-30 | Siemens Aktiengesellschaft | Kommutierungsverfahren einer Stromrichterphase mit rückwärts leitfähigen IGBTs |
| JP2011023527A (ja) * | 2009-07-15 | 2011-02-03 | Toshiba Corp | 半導体装置 |
| EP2360717B1 (en) * | 2009-12-09 | 2012-03-28 | ABB Technology AG | Method for producing a semiconductor device using laser annealing for selectively activating implanted dopants |
| CN101872771B (zh) * | 2010-06-08 | 2011-11-16 | 杭州电子科技大学 | 逆导型soi ligbt器件单元 |
| JP5621493B2 (ja) * | 2010-10-13 | 2014-11-12 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
| CN102184854B (zh) * | 2011-04-14 | 2013-05-08 | 电子科技大学 | 一种功率器件背面热退火时对正面金属图形的保护方法 |
| US9478646B2 (en) * | 2011-07-27 | 2016-10-25 | Alpha And Omega Semiconductor Incorporated | Methods for fabricating anode shorted field stop insulated gate bipolar transistor |
| CN103918078B (zh) * | 2011-11-09 | 2016-09-14 | 丰田自动车株式会社 | 半导体装置及其制造方法 |
| EP2637210A1 (en) * | 2012-03-05 | 2013-09-11 | ABB Technology AG | Power semiconductor device and method for manufacturing thereof |
| US9159819B2 (en) | 2014-02-20 | 2015-10-13 | Infineon Technologies Ag | Semiconductor device and RC-IGBT with zones directly adjoining a rear side electrode |
| JP6320799B2 (ja) * | 2014-03-07 | 2018-05-09 | 住友重機械工業株式会社 | 半導体装置の製造方法 |
| JP6698487B2 (ja) * | 2016-09-26 | 2020-05-27 | 三菱電機株式会社 | 半導体装置 |
| CN109768075B (zh) * | 2017-11-09 | 2021-10-01 | 株洲中车时代半导体有限公司 | 一种fce二极管及其制造方法 |
| WO2020068981A1 (en) | 2018-09-25 | 2020-04-02 | Burrows Bruce D | Magnetically driven beverage brewing system and method |
| GB2589057B (en) * | 2019-08-27 | 2023-07-19 | Mqsemi Ag | Bipolar semiconductor device and method for manufacturing such a semiconductor device |
| GB2589543A (en) | 2019-09-09 | 2021-06-09 | Mqsemi Ag | Method for forming a low injection P-type contact region and power semiconductor devices with the same |
| JP7249927B2 (ja) * | 2019-11-07 | 2023-03-31 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US11457765B1 (en) | 2022-05-10 | 2022-10-04 | Havana Savannah, Llc | Magnetically driven beverage brewing and cleaning system |
| USD1023658S1 (en) | 2022-06-29 | 2024-04-23 | Havana Savannah, Llc | Coffee brewing system |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5289019A (en) * | 1991-07-24 | 1994-02-22 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate bipolar transistor |
| US6054748A (en) * | 1997-03-18 | 2000-04-25 | Kabushiki Kaisha Toshiba | High voltage semiconductor power device |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3917769A1 (de) * | 1989-05-31 | 1990-12-06 | Siemens Ag | Thyristor mit emitter-nebenschluessen |
| WO2004066391A1 (ja) * | 2003-01-20 | 2004-08-05 | Mitsubishi Denki Kabushiki Kaisha | 半導体装置 |
| JP2005057235A (ja) * | 2003-07-24 | 2005-03-03 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路 |
| JP4799829B2 (ja) * | 2003-08-27 | 2011-10-26 | 三菱電機株式会社 | 絶縁ゲート型トランジスタ及びインバータ回路 |
| US7405452B2 (en) * | 2004-02-02 | 2008-07-29 | Hamza Yilmaz | Semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics |
| JP2006019556A (ja) * | 2004-07-02 | 2006-01-19 | Toyota Motor Corp | 半導体装置とその製造方法 |
| US8052854B1 (en) * | 2007-05-25 | 2011-11-08 | The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration | Carbon dioxide gas sensors and method of manufacturing and using same |
-
2007
- 2007-12-19 EP EP07150165A patent/EP2073271A1/en not_active Withdrawn
-
2008
- 2008-12-18 JP JP2010538721A patent/JP5551082B2/ja not_active Expired - Fee Related
- 2008-12-18 CN CN200880127360.0A patent/CN101952968B/zh not_active Expired - Fee Related
- 2008-12-18 EP EP08861665.1A patent/EP2223341B1/en not_active Not-in-force
- 2008-12-18 WO PCT/EP2008/067848 patent/WO2009077583A1/en active Application Filing
-
2010
- 2010-06-21 US US12/819,646 patent/US8435863B2/en not_active Expired - Fee Related
-
2013
- 2013-04-11 US US13/861,074 patent/US9000480B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5289019A (en) * | 1991-07-24 | 1994-02-22 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate bipolar transistor |
| US6054748A (en) * | 1997-03-18 | 2000-04-25 | Kabushiki Kaisha Toshiba | High voltage semiconductor power device |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2073271A1 (en) | 2009-06-24 |
| WO2009077583A1 (en) | 2009-06-25 |
| EP2223341A1 (en) | 2010-09-01 |
| US8435863B2 (en) | 2013-05-07 |
| US9000480B2 (en) | 2015-04-07 |
| EP2223341B1 (en) | 2016-09-21 |
| JP2011507299A (ja) | 2011-03-03 |
| JP5551082B2 (ja) | 2014-07-16 |
| CN101952968A (zh) | 2011-01-19 |
| US20100270587A1 (en) | 2010-10-28 |
| US20130228823A1 (en) | 2013-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101952968B (zh) | 反向导通半导体器件及用于制造这样的反向导通半导体器件的方法 | |
| CN101904010B (zh) | 反向导通半导体器件及用于制造这样的反向导通半导体器件的方法 | |
| CN101884106B (zh) | 半导体模块 | |
| CN101861651B (zh) | 反向导通绝缘栅双极晶体管和对应制造方法 | |
| CN102867846B (zh) | 半导体器件 | |
| US20130234201A1 (en) | Field stop structure, reverse conducting igbt semiconductor device and methods for manufacturing the same | |
| CN108604602A (zh) | 半导体装置及半导体装置的制造方法 | |
| CN103250254A (zh) | 沟槽栅极功率半导体装置及其制造方法 | |
| CN106463504A (zh) | 半导体装置以及半导体装置的制造方法 | |
| CN101964357A (zh) | 半导体装置及半导体装置的制造方法 | |
| CN105895691A (zh) | 半导体器件 | |
| US7932538B2 (en) | Insulated gate bipolar transistor and method of fabricating the same | |
| CN109979935A (zh) | 半导体装置及半导体装置的制造方法 | |
| CN105321824A (zh) | 半导体装置的制造方法 | |
| CN105409006A (zh) | 半导体装置 | |
| CN205542791U (zh) | 半导体器件 | |
| KR20010032149A (ko) | 반도체 소자 및 반도체 소자 제조 방법 | |
| CN103872098A (zh) | 功率半导体器件 | |
| CN104051524A (zh) | 半导体器件 | |
| KR20120091197A (ko) | 펀치스루 반도체 디바이스 및 그의 제조 방법 | |
| CN105493289A (zh) | 用于制造绝缘栅双极晶体管的方法 | |
| TW201608719A (zh) | 半導體裝置 | |
| CN118248691A (zh) | 半导体器件及其制造方法 | |
| CN102891082B (zh) | 绝缘栅双极晶体管及其制作方法 | |
| CN117747675A (zh) | 肖特基二极管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20180427 Address after: Baden, Switzerland Patentee after: ABB TECHNOLOGY LTD. Address before: Zurich Patentee before: ABB T & D Technology Ltd. |
|
| TR01 | Transfer of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20131218 Termination date: 20171218 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |