CN102891082B - 绝缘栅双极晶体管及其制作方法 - Google Patents
绝缘栅双极晶体管及其制作方法 Download PDFInfo
- Publication number
- CN102891082B CN102891082B CN201110201384.XA CN201110201384A CN102891082B CN 102891082 B CN102891082 B CN 102891082B CN 201110201384 A CN201110201384 A CN 201110201384A CN 102891082 B CN102891082 B CN 102891082B
- Authority
- CN
- China
- Prior art keywords
- region
- base
- drift region
- groove
- groove grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 14
- 239000010703 silicon Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 37
- 238000002347 injection Methods 0.000 claims description 25
- 239000007924 injection Substances 0.000 claims description 25
- 238000005516 engineering process Methods 0.000 claims description 18
- 238000005468 ion implantation Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 13
- 238000001259 photo etching Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- 239000002184 metal Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 238000000137 annealing Methods 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000000875 corresponding effect Effects 0.000 description 4
- 239000007792 gaseous phase Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000010186 staining Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Landscapes
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明实施例公开了一种绝缘栅双极晶体管及其制作方法。所述绝缘栅双极晶体管制作方法包括:采用轻掺杂的硅衬底作为漂移区;在所述漂移区内形成基区和沟槽栅区,所述基区位于所述沟槽栅区的两侧,且所述沟槽栅区的深度大于所述基区的深度;在所述基区内形成发射极区。本发明所提供的绝缘栅双极晶体管制作方法,通过在漂移区内形成沟槽栅区,从而使得导电沟道垂直化,且由于沟槽栅区的深度大于所述基区的深度,因此不存在JFET区,使得电流更加均匀。这种具有沟槽栅区结构的绝缘栅双极晶体管不仅可减小芯片的面积,而且可减小产生闩锁效应发生的几率。
Description
技术领域
本发明涉及半导体器件制作工艺技术领域,更具体地说,涉及一种绝缘栅双极晶体管及其制作方法。
背景技术
绝缘栅双极晶体管(Insulate Gate Bipolar Transistor,IGBT)是由BJT(双极型三极管)和MOSFET(绝缘栅型场效应管)组成的复合全控型电压驱动式功率半导体器件,兼有MOSFET的高输入阻抗和GTR的低导通压降两方面的优点,非常适合应用于直流电压为600V及以上的变流系统,如交流电机、变频器、开关电源、照明电路、牵引传动等领域。
现有的耐高压1200V的IGBT多为平面栅型结构,其制作工艺一般包括如下步骤:(1)一次氧化;(2)ring的光刻和刻蚀;(3)场区注入和退火;(4)有源区SDG的光刻、刻蚀和退火;(5)栅氧和多晶硅的生长;(6)poly的光刻和刻蚀;(7)P-well注入;(8)NSD注入;(9)厚氧淀积;(10)孔的光刻和刻蚀;(11)孔注入和回流;(12)金属溅射、光刻和刻蚀;(13)pad刻蚀。
依照上述工艺步骤所形成的平面栅型IGBT的结构示意图如图1所示,在该IGBT结构中,位于栅极2下方的漂移区1,夹在两个相邻的基区3中间(所以相邻基区3之间的漂移区1又称JFET区),正向导通时电流将会过度拥挤在这个区域,导致导通电阻增大。增加栅极2的长度可以缓解这种情况,但是也浪费了硅片面积,使成本增加。
除此之外,当电流流过发射极区4下面的基区3时,由于存在电阻,因此会形成一个电压降,当此电压降超过0.7V时会使发射极区4和其下面的基区3所形成的PN结导通,于是寄生的PNPN晶闸管会开启,导通的电流便不受施加在栅极2上的电压的控制,导致器件无法关断,进而失效,即:产生了闩锁效应。
发明内容
有鉴于此,本发明提供一种绝缘栅双极晶体管及其制作方法,应用该方法所制作的绝缘栅双极晶体管,不仅可减小芯片的面积,降低成本,而且还可以减小闩锁效应发生的几率。
为实现上述目的,本发明提供如下技术方案:
一种绝缘栅双极晶体管制作方法,该方法包括:
采用轻掺杂的硅衬底作为漂移区;
在所述漂移区内形成基区和沟槽栅区,所述基区位于所述沟槽栅区的两侧,且所述沟槽栅区的深度大于所述基区的深度;
在所述基区内形成发射极区。
优选的,上述方法中,在所述基区内形成发射极区之后,还包括:
在所述漂移区上形成层间介质;
在所述层间介质内形成接触孔。
优选的,上述方法还包括:
在所述基区内形成与发射极区相邻的接触孔区。
优选的,上述方法中,在所述基区内形成与发射极区相邻的接触孔区,具体包括:
在所述漂移区内形成基区和沟槽栅区之后,通过离子注入工艺在基区内形成第一次接触孔注入区;
在所述层间介质内形成接触孔之后,通过离子注入工艺在基区内形成第二次接触孔注入区。
优选的,上述方法中,在所述漂移区内形成基区和沟槽栅区,具体包括:
通过离子注入工艺在所述漂移区内形成基区;
通过光刻、刻蚀工艺在所述漂移区内形成沟槽,且所形成的沟槽的深度大于所述基区的深度;
在所述沟槽内依次填充栅介质层和栅极材料,从而形成沟槽栅区。
优选的,上述方法中,在所述漂移区内形成基区和沟槽栅区,具体包括:
通过光刻、刻蚀工艺在所述漂移区内形成沟槽;
在所述沟槽内依次填充栅介质层和栅极材料,从而形成沟槽栅区;
通过离子注入工艺在所述漂移区内形成基区,所形成的基区的深度小于所述沟槽栅区的深度。
本发明还提供了一种绝缘栅双极晶体管,该绝缘栅双极晶体管包括:
漂移区;
位于漂移区内的沟槽栅区;
位于漂移区内、沟槽栅区两侧的基区;
位于基区内、沟槽栅区两侧的发射极区;
其中,所述沟槽栅区的深度大于所述基区的深度。
优选的,上述绝缘栅双极晶体管还包括:
位于基区内、与发射极区相邻的接触孔区。
优选的,上述绝缘栅双极晶体管中,所述发射极区与基区和接触孔区的掺杂类型均相反;所述发射极区与漂移区的掺杂类型相同。
优选的,上述绝缘栅双极晶体管中,所述漂移区为轻掺杂的硅衬底。
从上述技术方案可以看出,本发明所提供的绝缘栅双极晶体管制作方法包括:采用轻掺杂的硅衬底作为漂移区;在所述漂移区内形成基区和沟槽栅区,所述基区位于所述沟槽栅区的两侧,且所述沟槽栅区的深度大于所述基区的深度;在所述基区内形成发射极区。本发明所提供的绝缘栅双极晶体管制作方法,在漂移区内形成基区和沟槽栅区,且沟槽栅区的深度大于所述基区的深度,从而使得导电沟道垂直化,并且不存在JFET区电阻,使得电流更加均匀。当有大电流流过时,因为空穴电流流过面积更大的区域,因此不容易使寄生的晶闸管导通,从而不易于产生闩锁效应;又由于导电沟道的垂直化,因此可大大增加面电流密度,同等电流情况下可使芯片面积减小,进而降低生产成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术中常见的平面栅型绝缘栅双极晶体管的结构示意图;
图2为本发明实施例所提供的一种绝缘栅双极晶体管制作方法的流程示意图;
图3~图25为本发明实施例所提供的绝缘栅双极晶体管制作过程中器件的剖面结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施例的限制。
其次,本发明结合示意图进行详细描述,在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
现有的绝缘栅双极晶体管(IGBT)多为平面栅型结构,这种结构在栅极下方存在JFET区,当电流流经此区域时将使得导通电阻增大。虽然增加栅极长度可在一定程度上减小导通电阻,但这将浪费硅片面积,使得成本升高。而且,平面栅型IGBT易于产生闩锁效应。
基于此,本发明提供了一种绝缘栅双极晶体管及其制作方法。所述绝缘栅双极晶体管包括:漂移区;位于漂移区内的沟槽栅区;位于漂移区内、沟槽栅区两侧的基区;位于基区内、沟槽栅区两侧的发射极区;其中,所述沟槽栅区的深度大于所述基区的深度。所述绝缘栅双极晶体管制作方法包括:采用轻掺杂的硅衬底作为漂移区;在所述漂移区内形成基区和沟槽栅区,所述基区位于所述沟槽栅区的两侧,且所述沟槽栅区的深度大于所述基区的深度;在所述基区内形成发射极区。
本发明所提供的绝缘栅双极晶体管制作方法,首先采用轻掺杂的硅衬底作为漂移区,接着在所述漂移区内形成了基区和沟槽栅区,所述沟槽栅区结构即是栅区位于沟槽内的结构,具有沟槽栅区的IGBT,相比平面栅型IGBT来说,其导电沟道不再呈水平方向,而是呈竖直方向,而且,具有沟槽栅区的IGBT,不存在JFET区电阻,从而可使电流更加均匀。当有大电流流过时,因为空穴电流流过面积更大的区域,因此不容易使寄生的晶闸管导通,从而不易于产生闩锁效应;又由于导电沟道为竖直方向,因此可大大增加面电流密度,同等电流情况下可使芯片面积减小,进而降低生产成本。
下面结合附图详细描述本发明所提供的绝缘栅双极晶体管及其制作方法。
参考图2,图2为本发明实施例所提供的一种绝缘栅双极晶体管制作方法的流程示意图,该方法具体包括如下步骤:
步骤S1:采用轻掺杂的硅衬底作为漂移区。
参考图3,图3中所示结构为轻掺杂的硅衬底100,所述轻掺杂的硅衬底100在本发明实施例中作为形成IGBT时的漂移区,后续工艺步骤中需要在所述漂移区上或漂移区正面、背面内形成相应的元器件。当然,图3中所示结构也仅仅是形成IGBT时的一部分漂移区,而不是全部的漂移区。
本发明实施例中以具有轻掺杂的N型硅衬底为例进行说明,最终所形成的IGBT为N沟道的IGBT。
步骤S2:在所述漂移区的正面内形成场限环。
参考图4~图7,首先通过热氧化生长工艺在漂移区100上形成第一氧化层101,所述第一氧化层101可保护漂移区100表面免受玷污。
之后在所述第一氧化层101上旋涂光刻胶层,然后采用具有场限环图案的掩膜版对所述光刻胶层进行曝光,曝光之后显影,形成具有场限环图案的光刻胶层102;以所述具有场限环图案的光刻胶层102为掩膜对第一氧化层101进行刻蚀,形成具有场限环图案的氧化层101′;去除具有场限环图案的光刻胶层102,并以具有场限环图案的氧化层101′为掩膜采用离子注入工艺在漂移区100内形成浅场限环区103;最后进行高温退火,使得所述浅场限环区103向漂移区100内推进从而形成场限环103′(包括主结和场限环,本发明中将不再具体区分而一并称为场限环),在高温退火过程中,具有场限环图案的氧化层101′被氧化成厚度较厚的第二氧化层101″。
本实施例中在形成场限环103′时注入的离子为硼离子。
需要说明的是,所形成的场限环103′的个数、相邻场限环103′之间的间距以及各场限环103′的宽度均可以根据具体器件的要求而设置,对此本发明并无特别限制。
步骤S3:在所述漂移区的正面内形成基区和沟槽栅区,所述基区位于所述沟槽栅区的两侧,且所述沟槽栅区的深度大于所述基区的深度。
在漂移区的正面内形成基区和形成沟槽栅区的顺序可以互换,本实施例中以先形成沟槽栅区为例进行说明。
参考图8,首先采用具有有源区图案的掩膜版通过光刻、刻蚀工艺去除有源区上的第二氧化层,图8中所示漂移区100即为对应有源区的漂移区,有源区外的漂移区没有示出。
参考图9~图11,在常压下通过化学气相沉积方法在所述漂移区100上形成二氧化硅(APTEOS)层104,所述APTEOS层104可起到隔离作用,之后在APTEOS层104上旋涂光刻胶层,然后采用具有沟槽图案的掩膜版对所述光刻胶层进行曝光,曝光之后显影,形成具有沟槽图案的光刻胶层105;以所述具有沟槽图案的光刻胶层105为掩膜对APTEOS层104及其下的漂移区100进行刻蚀,从而将APTEOS层104刻蚀成具有沟槽图案的APTEOS层104′,并在漂移区100内形成了沟槽106。沟槽106的深度和宽度可根据具体器件的需求而设定。
参考图12和图13,在所述漂移区100上依次形成栅介质层(图中未示出)和栅极材料层107。所述栅介质层覆盖具有沟槽图案的APTEOS层104′,并覆盖漂移区100内沟槽的侧壁和底部;栅极材料层107覆盖所述栅介质层并填充满漂移区100内的沟槽。对漂移区100上的栅极材料层107及具有沟槽图案的APTEOS层104′进行刻蚀,从而在漂移区100内形成了沟槽栅区107′。
本实施例中所述栅介质层为氧化硅,所述栅介质层通过热氧化工艺而形成,其厚度较薄,约为所述栅极材料层为多晶硅,所述栅极材料层107通过化学气相沉积工艺而形成。
参考图14,沟槽栅区107′形成后,采用相应的掩膜版,通过光刻、离子注入工艺(注入之后进行退火)在漂移区100内形成基区108。退火后所形成的基区108的深度小于所述沟槽栅区107′的深度,且沟槽栅区107′两侧均为基区108;除此之外,场限环103′两侧也是基区108。本实施例中所述基区108为P型掺杂区。
步骤S4:在所述基区内形成发射极区及接触孔区。
参考图15,在漂移区100内形成沟槽栅区107′和基区108之后,在所述漂移区100上旋涂光刻胶层,然后采用具有接触孔图案的掩膜版对所述光刻胶层进行曝光,曝光之后显影,形成具有接触孔图案的光刻胶层109;以所述具有接触孔图案的光刻胶层109为掩膜采用离子注入工艺在漂移区100内形成第一次接触孔注入区110。图15中示出了位于场限环103′(即主结)内和沟槽栅区107′之间的第一次接触孔注入区110。本实施例中所述第一次接触孔注入区110为P型掺杂区。沟槽栅区107′之间的第一次接触孔注入区110可减小闩锁效应,场限环103′内的第一次接触孔注入区110起连接电极的作用。
参考图16和图17,首先在漂移区100上形成包含发射极区图案的光刻胶层111,然后采用离子注入工艺(之后进行退火处理)在漂移区100内的基区108内形成发射极区112,所述发射极区112紧挨沟槽栅区107′并位于沟槽栅区107′两侧,两个沟槽栅区107′之间的第一次接触孔注入区110与发射极区112相邻,所述第一次接触孔注入区110的深度小于发射极区112的深度。
参考图18~图20,去除所述包含发射极区图案的光刻胶层,然后通过化学气相沉积方法在漂移区100上形成层间介质113,本实施例中所述层间介质113为硼磷硅玻璃(BPSG),之后通过光刻、刻蚀工艺在所述层间介质中形成接触孔114,所述接触孔114对应第一次接触孔注入区110并位于所述第一次接触孔注入区110的上方。以具有接触孔图案的层间介质113′为掩膜,通过离子注入工艺在漂移区100内的基区108内形成第二次接触孔注入区110′。所述第二次接触孔注入区110′即是在所述第一次接触孔注入区的基础上通过离子注入而形成的,所形成的第二次接触孔注入区110′的深度和发射极区112的深度相当。
本实施例中所述第二次接触孔注入区110′即是本步骤中所要形成的接触孔区,图20中示出了位于场限环103′内和两个沟槽栅区之间的接触孔区110′,且位于两个沟槽栅区之间的接触孔区与发射极区112相邻。所述接触孔区110′的形成可加强欧姆接触,减小接触电阻。
步骤S5:在所述漂移区正面形成金属层及氧化层。
参考图21~图24,通过物理气相沉积工艺在具有接触孔图案的层间介质113′上形成第一金属层115,所述第一金属层115覆盖具有接触孔图案的层间介质113′并填充所述接触孔,之后通过光刻、刻蚀工艺形成金属连接块115′,所述金属连接块115′存在于有接触孔的区域。
然后采用化学气相沉积方法在所述漂移区100上形成第三氧化层116(厚度较厚),接着刻蚀所述第三氧化层116形成露出焊接区的氧化层116′。
步骤S6:在所述漂移区背面内形成集电极区和金属层。
参考图25,通过离子注入工艺在漂移区100背面内形成集电极区117,本实施例中所述集电极区117为P型掺杂区。接着采用物理气相沉积工艺在集电极区117上沉积第二金属层118,所述第二金属层118可以为Al、Ti、Ni或Ag的合金。
由上可知,本发明所提供的绝缘栅双极晶体管制作方法,通过在漂移区内形成沟槽,并在沟槽内填充栅极材料从而形成了沟槽栅区,所述沟槽栅区结构使得导电沟道垂直化,且沟槽栅区的深度大于基区深度,因此不存在JFET区,从而可使电流更加均匀。当有大电流流过时,因为空穴电流流过面积更大的区域,因此不容易使寄生的晶闸管导通,从而不易于产生闩锁效应;又由于导电沟道的垂直化,因此可大大增加面电流密度,同等电流情况下可使芯片面积减小,进而降低生产成本。
除此之外,本发明所提供的绝缘栅双极晶体管制作方法,在基区和沟槽栅区形成之后,在发射极区形成之前,形成了第一次接触孔注入区;在层间介质内接触孔形成后,在对应所述第一次接触孔注入区的位置形成了第二次接触孔注入区,这两次接触孔注入区的形成可有助于减小闩锁效应和接触电阻。
上面详细描述了本发明所提供的绝缘栅双极晶体管制作方法,下面具体介绍本发明所提供的绝缘栅双极晶体管。
参考图25,本发明所提供的绝缘栅双极晶体管包括:漂移区100;位于漂移区100内的沟槽栅区107′;位于漂移区100内、沟槽栅区107′两侧的基区108;位于基区108内、沟槽栅区107′两侧的发射极区112;其中,所述沟槽栅区107′的深度大于所述基区108的深度。
所述绝缘栅双极晶体管,还包括:位于漂移区100内的场限环103′,场限环103′两侧也是基区108;位于漂移区100内的接触孔区110′,图中示出了场限环103′内以及沟槽栅区107′之间的接触孔区110′,且位于沟槽栅区107′之间的接触孔区110′与发射极区112相邻。
本发明所提供的绝缘栅双极晶体管,其内的发射极区112与基区108和接触孔区110′的掺杂类型均相反,发射极区112与漂移区100的掺杂类型相同。
本发明所提供的绝缘栅双极晶体管,沟槽栅区结构可使导电沟道垂直化,并且不存在JFET区电阻,使得电流更加均匀。这种结构不仅可减小芯片面积,节省成本;而且可提高器件的闩锁电流(latch up)密度,扩大器件的安全工作区(Safety Operation Area,SOA),使器件可靠性和抗冲击能力大幅提升,因而应用范围更广。
本发明实施例中对绝缘栅双极晶体管及其制作方法的描述各有侧重点,相关、相似之处可相互参考。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (6)
1.一种绝缘栅双极晶体管制作方法,其特征在于,包括:
采用轻掺杂的硅衬底作为漂移区;
在所述漂移区内形成基区和沟槽栅区,所述基区位于所述沟槽栅区的两侧,且所述沟槽栅区的深度大于所述基区的深度;
在所述基区内形成发射极区;
在所述漂移区上形成层间介质;
在所述层间介质内形成接触孔;
在所述基区内形成与发射极区相邻的接触孔区;
在所述基区内形成与发射极区相邻的接触孔区,具体包括:
在所述漂移区内形成基区和沟槽栅区之后,通过离子注入工艺在基区内形成第一次接触孔注入区;
在所述层间介质内形成接触孔之后,通过离子注入工艺在基区内形成第二次接触孔注入区。
2.根据权利要求1所述的方法,其特征在于,在所述漂移区内形成基区和沟槽栅区,具体包括:
通过离子注入工艺在所述漂移区内形成基区;
通过光刻、刻蚀工艺在所述漂移区内形成沟槽,且所形成的沟槽的深度大于所述基区的深度;
在所述沟槽内依次填充栅介质层和栅极材料,从而形成沟槽栅区。
3.根据权利要求1所述的方法,其特征在于,在所述漂移区内形成基区和沟槽栅区,具体包括:
通过光刻、刻蚀工艺在所述漂移区内形成沟槽;
在所述沟槽内依次填充栅介质层和栅极材料,从而形成沟槽栅区;
通过离子注入工艺在所述漂移区内形成基区,所形成的基区的深度小于所述沟槽栅区的深度。
4.一种绝缘栅双极晶体管,其特征在于,包括:
漂移区;
位于漂移区内的沟槽栅区;
位于漂移区内、沟槽栅区两侧的基区;
位于基区内、沟槽栅区两侧的发射极区;
位于漂移区上的层间介质;
位于所述层间介质内的接触孔;
其中,所述沟槽栅区的深度大于所述基区的深度;
位于基区内、与发射极区相邻的接触孔区;
所述接触孔区的形成具体包括:在所述漂移区内形成基区和沟槽栅区之后,通过离子注入工艺在基区内形成第一次接触孔注入区;在所述层间介质内形成接触孔之后,通过离子注入工艺在基区内形成第二次接触孔注入区。
5.根据权利要求4所述的绝缘栅双极晶体管,其特征在于,所述发射极区与基区和接触孔区的掺杂类型均相反;所述发射极区与漂移区的掺杂类型相同。
6.根据权利要求4所述的绝缘栅双极晶体管,其特征在于,所述漂移区为轻掺杂的硅衬底。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110201384.XA CN102891082B (zh) | 2011-07-18 | 2011-07-18 | 绝缘栅双极晶体管及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110201384.XA CN102891082B (zh) | 2011-07-18 | 2011-07-18 | 绝缘栅双极晶体管及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102891082A CN102891082A (zh) | 2013-01-23 |
CN102891082B true CN102891082B (zh) | 2015-09-23 |
Family
ID=47534547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110201384.XA Active CN102891082B (zh) | 2011-07-18 | 2011-07-18 | 绝缘栅双极晶体管及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102891082B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5801408A (en) * | 1995-07-21 | 1998-09-01 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate semiconductor device and method of manufacturing the same |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001085686A (ja) * | 1999-09-13 | 2001-03-30 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
WO2009122486A1 (ja) * | 2008-03-31 | 2009-10-08 | 三菱電機株式会社 | 半導体装置 |
-
2011
- 2011-07-18 CN CN201110201384.XA patent/CN102891082B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5801408A (en) * | 1995-07-21 | 1998-09-01 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate semiconductor device and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
CN102891082A (zh) | 2013-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4371521B2 (ja) | 電力用半導体素子およびその製造方法 | |
CN103986447B (zh) | 双极半导体开关及其制造方法 | |
KR20020077659A (ko) | 전력용 반도체장치 | |
JP2015179707A (ja) | 半導体装置およびその製造方法 | |
CN114975602A (zh) | 一种高可靠性的igbt芯片及其制作方法 | |
CN103208529B (zh) | 半导体二极管以及用于形成半导体二极管的方法 | |
CN106876453A (zh) | 沟槽栅igbt及制作方法 | |
CN102916042A (zh) | 逆导igbt器件结构及制造方法 | |
CN101764150B (zh) | 绝缘体上硅的横向绝缘栅双极晶体管及工艺制造方法 | |
CN110473914B (zh) | 一种SiC-MOS器件的制备方法 | |
CN103219238B (zh) | 一种全自对准的绝缘栅双极晶体管器件及其制造方法 | |
CN102737970B (zh) | 半导体器件及其栅介质层制造方法 | |
CN103872108B (zh) | 一种igbt结构及其制备方法 | |
CN108155230A (zh) | 一种横向rc-igbt器件及其制备方法 | |
CN109461769B (zh) | 一种沟槽栅igbt器件结构及其制作方法 | |
CN104282689A (zh) | 嵌入frd的igbt器件及制造方法 | |
CN208674122U (zh) | 一种带有屏蔽栅的超结igbt | |
CN103839990A (zh) | 一种igbt的缓冲层结构及其制作方法 | |
CN115083895B (zh) | 一种背面变掺杂结构的场截止igbt芯片制作方法 | |
CN102881595B (zh) | 一种超结高压功率器件的制造方法 | |
CN102891082B (zh) | 绝缘栅双极晶体管及其制作方法 | |
CN107134478A (zh) | 功率半导体器件及其制造方法 | |
CN103681814A (zh) | 一种背部沟槽结构绝缘栅双极晶体管及其制备方法 | |
CN105551944A (zh) | 功率晶体管的制造方法 | |
CN111146285A (zh) | 半导体功率晶体管及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |