CN101884106B - 半导体模块 - Google Patents
半导体模块 Download PDFInfo
- Publication number
- CN101884106B CN101884106B CN200880119702.4A CN200880119702A CN101884106B CN 101884106 B CN101884106 B CN 101884106B CN 200880119702 A CN200880119702 A CN 200880119702A CN 101884106 B CN101884106 B CN 101884106B
- Authority
- CN
- China
- Prior art keywords
- resilient coating
- wafer
- depth
- particle
- degree
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 76
- 239000002245 particle Substances 0.000 claims abstract description 65
- 230000008021 deposition Effects 0.000 claims abstract description 6
- 238000000576 coating method Methods 0.000 claims description 113
- 239000011248 coating agent Substances 0.000 claims description 98
- 238000000034 method Methods 0.000 claims description 25
- 238000010438 heat treatment Methods 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 12
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 9
- 229910052698 phosphorus Inorganic materials 0.000 claims description 9
- 239000011574 phosphorus Substances 0.000 claims description 9
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 4
- 229910052787 antimony Inorganic materials 0.000 claims description 4
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 claims description 2
- 229910052805 deuterium Inorganic materials 0.000 claims description 2
- 229910052734 helium Inorganic materials 0.000 claims description 2
- 239000001307 helium Substances 0.000 claims description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 2
- 238000005224 laser annealing Methods 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 abstract description 4
- 238000001465 metallisation Methods 0.000 abstract description 4
- 238000002513 implantation Methods 0.000 abstract 3
- 238000007669 thermal treatment Methods 0.000 abstract 1
- 230000005684 electric field Effects 0.000 description 8
- 230000003139 buffering effect Effects 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000011236 particulate material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
制造包括不同导电类型的层并且具有在集电极侧(21)上的集电极(2)和在位于集电极侧(21)相对侧的发射极侧(31)上的发射极(3)的具有四层结构的可控穿通半导体器件(1)。用于制造半导体器件(1)的步骤按下列顺序执行：-在第一导电类型的晶圆上，执行用于制造发射极侧(31)上的层的步骤，-然后在晶圆的第二侧上减薄晶圆，-然后通过第一导电类型的粒子的注入或沉积而在集电极侧(21)上向晶圆施加第一导电类型的粒子以用于形成第一缓冲层(5)，第一缓冲层(5)在第一深度(51)中具有第一峰值掺杂浓度(52)，其高于晶圆的掺杂，-然后通过注入或沉积而在晶圆的第二侧上向晶圆施加第二导电类型的粒子以用于形成集电极层(6)，以及-然后集电极金属化(7)在第二侧上形成。在任何阶段通过粒子的注入而在晶圆的第二侧上向晶圆施加第一导电类型的粒子以用于形成第二缓冲层(8)。第二缓冲层(8)在第二深度(81)中具有第二峰值掺杂浓度(82)，其低于第一缓冲层(5)的第一峰值掺杂浓度(52)但高于晶圆的掺杂，存在有设置在第一深度(51)和第二深度(81)之间的具有最小掺杂浓度(92)的第三缓冲层(9)，最小掺杂浓度(92)低于第二缓冲层(8)的第二峰值掺杂浓度(82)。在施加粒子之后的任何阶段，执行用于形成第一缓冲层(5)、第二缓冲层(8)和/或集电极层(6)的热处理。
Description
技术领域
本发明涉及功率电子设备的领域，并且更加具体地涉及根据权利要求1引言的用于制造可控穿通(punch-through)半导体器件的方法以及涉及根据权利要求15引言的可控穿通半导体器件。
背景技术
在US 6,482,681 B1中描述了穿通(PT)绝缘栅双极晶体管(IGBT)。这样的PT-IGBT也在图1中示意地示出。该器件通过使用n掺杂晶圆制造，用于在发射极侧31(也称为阴极侧)上制造层的所有过程在n掺杂晶圆顶部完成，即制造发射极侧31上的所有结和金属化。然后，晶圆减薄并且在晶圆的集电极侧21(也称为阳极侧)上注入氢离子用于形成n+掺杂缓冲层15。然后注入p型粒子用于形成集电极层6。晶圆然后以300至400℃退火以便激活氢离子而不损伤在发射极侧31上的结构。缓冲层15也可以通过多次逐步更浅和逐步更高的总剂量的氢注入形成以便形成一个具有向集电极渐增的掺杂浓度和靠近集电极的峰值剂量浓度的缓冲层15。由于在缓冲层15中连续升高的掺杂浓度，在器件的运行期间电场的减小在层内增加。从而，在阻断(blocking)的情况下，缓冲层15用于在集电极前突然使电场减速(在图1中由虚线示出)从而使它不接近所述集电极，因为如果电场到达集电极可以毁坏半导体元件。
DE 198 29 614公开基于PT型(其使制造相对薄的半导体元件而不必采用外延方法成为可能)的软穿通功率半导体元件的制造方法。为了该目的，具有比电气上必需的更大的厚度的缓冲层引入轻掺杂晶圆，然后执行用于表现半导体元件的阴极图案化表面的工艺步骤并且然后仅缓冲层的厚度通过磨削或抛光降到电气要求的尺寸。从而，在相对厚的晶圆上执行阴极工艺步骤是可能的，由此降低破坏(breaking)风险。然而，由于晶圆随后减薄，可以制造具有期望的小厚度的半导体元件。完成的半导体元件的最小厚度不再受到对于它的起始材料可以获得的最小厚度限制。此外，有利的是残留停止层的掺杂是相对低的，使得发射极效率可以通过集电极的掺杂设置。
JP 2004 193212涉及具有两个缓冲层(它们由具有与基极层相同的掺杂密度的层分开)的PT-IGBT。较深的缓冲层具有比浅的缓冲层低的峰值掺杂浓度。这样的器件具有高的漏电流和低的穿透(breakthrough)电压。
发明内容
本发明的目的是提供用于制造具有提高的电性能的软可控穿通半导体器件的方法，该器件尽可能薄并且易于制造。
该目标通过根据权利要求1的用于制造半导体模块的方法和根据权利要求15的器件实现。
利用发明性方法，制造包括不同导电类型的层并且具有在集电极侧上的集电极和在位于集电极侧相对侧的发射极侧上的发射极的具有四层结构的可控穿通半导体器件。用于制造该半导体器件的步骤按下列顺序执行：
-在第一导电类型的晶圆上，执行用于制造半导体器件的发射极侧上的层的步骤，该晶圆包括第一侧(其是完成的半导体器件中的发射极侧)和位于第一侧相对侧的第二侧，
-然后在第二侧上减薄晶圆，
-然后通过第一导电类型的粒子的注入或沉积而在晶圆的第二侧上向晶圆施加第一导电类型的粒子，该粒子形成完成的半导体器件中的第一缓冲层，该第一缓冲层在第一深度中具有第一峰值掺杂浓度，该第一峰值掺杂浓度高于晶圆的掺杂，
-然后通过注入或沉积而在晶圆的第二侧上向晶圆施加第二导电类型的粒子，该粒子在完成的半导体器件中形成集电极层，以及
-然后发射极金属化在第二侧上形成。
在任何阶段通过粒子的注入在晶圆的第二侧上向晶圆施加第一导电类型的粒子，该粒子在完成的半导体器件中形成第二缓冲层。该第二缓冲层在第二深度中具有第二峰值掺杂浓度，其低于第一缓冲层的第一峰值掺杂浓度并且其高于晶圆的掺杂。
在第二缓冲层的第二深度和第一缓冲层的第一深度之间产生具有最小掺杂浓度的第三缓冲层，该最小掺杂浓度高于晶圆的掺杂并且低于第二和第一缓冲层的第二和第一峰值掺杂浓度。第三缓冲层的最小掺杂浓度限定为第三缓冲层的最低掺杂浓度点，即第一和第二缓冲层之间的最低掺杂浓度点。
此外，在施加用于第一缓冲层、第二缓冲层和/或集电极层的粒子到晶圆之后的任何阶段，执行用于形成在完成的半导体器件中的第一缓冲层、第二缓冲层和/或集电极层的至少一个晶圆热处理。
在发明性半导体器件中，电场在第二缓冲层中停止。在第三缓冲层中，器件的双极晶体管电流增益(其限定为集电极和基极电流的比)减小。第一缓冲层进一步减小双极电流增益并且使器件对第二缓冲层的深度的变化不敏感，通过具有对于第二缓冲层的位置较不敏感的器件，这样的器件的制造简化并且器件的开关性能和电性能提高。此外，通过具有本发明性的三个缓冲层结构，缓冲层可以制造得更薄，产生比现有技术器件低得多的损耗。
本发明性主旨的另外的优选实施例在附上的权利要求中公开。
附图说明
本发明的主旨将在下列正文中参照附图更详细地说明，其中：
图1示出根据本发明的用于典型现有技术穿通半导体器件的半导体模块的掺杂轮廓；
图2示出根据本发明的用于半导体器件的半导体模块的掺杂轮廓；
图3更详细地示意地示出图2的掺杂轮廓；以及
图4示出关于根据本发明的半导体模块的横截面视图。
在附图中使用的标号和它们的含义在标号列表中总结。一般，相似或相似功能的部件给予相同的标号。描述的实施例意为示例并且不应限制本发明。
具体实施方式
如在图4中示出的，根据本发明的半导体模块是具有四层结构的可控穿通半导体器件1(典型地IGBT)，其具有在集电极侧21上的集电极2和在发射极侧31(其位于集电极侧21的相对侧)上的发射极3。基极层4位于发射极3和集电极2之间。第二缓冲层8位于集电极侧21上且在基极层4和集电极2之间。该缓冲层8在第二深度81中具有第二峰值掺杂浓度82，其高于基极层4。在第二缓冲层8中，电场在器件1的运行期间被停止。
第一缓冲层5位于第二缓冲层8和集电极2之间。如在图3中示意地示出的，该第一缓冲层5在第一深度51(该深度小于第二深度81)中具有第一峰值掺杂浓度52，其高于第二缓冲层8的第二峰值掺杂浓度82。第一和第二缓冲层5，8采用这样的方式形成使得第三缓冲层9在第二深度81和第一深度51之间形成，具有低于第一和第二缓冲层的第一和第二峰值掺杂浓度51、81的掺杂浓度。
第三缓冲层9具有最小掺杂浓度92，其高于晶圆掺杂，优选地至少1×1013cm-3，特别地2×1014cm-3，并且特别地最小掺杂浓度92在从5×1014cm-3到7×1014cm-3的范围中。第一缓冲层5的第一峰值掺杂浓度52位于0至2μm、特别地0.8至1.2μm和特别地0.9到1.1μm之间的第一深度51中。第二缓冲层8的第二峰值掺杂浓度82位于3至10μm、特别地5至8μm之间的第二深度81中。第二深度81和第一深度51(第二和第一缓冲层的第二和第一峰值掺杂浓度的深度81，51)之间的距离91在1μm和10μm并且特别地4μm和7μm之间的范围中。
为了制造本发明性的可控穿通半导体器件1，用于制造半导体器件的步骤按下列顺序执行：
-在(n)掺杂晶圆(其包括第一侧(其是完成的半导体器件1中的发射极侧31)和位于第一侧相对侧的第二侧)上，执行用于制造半导体器件1的发射极侧31上的层的步骤。这样的层典型地是p掺杂沟道区10，其围绕n掺杂源区11。这些区10，11与发射极电极12电接触。栅电极13在晶圆的顶部上制造，其通过绝缘层14与这些层电绝缘。在发射极侧31上执行这样的步骤之后：
-在晶圆的第二侧(其是完成的半导体器件1中的集电极侧21)上减薄晶圆，特别在制造期间将它减薄到最小晶圆厚度；
-然后n型粒子在晶圆的第二侧上注入或沉积在晶圆上。这些粒子将形成完成的半导体器件1中的第一缓冲层5。该第一缓冲层5在第一深度51具有第一峰值掺杂浓度52，该第一峰值掺杂浓度52高于晶圆的掺杂；
-然后p型粒子在集电极侧21上注入或沉积到晶圆上，该粒子形成完成的半导体器件1中的集电极层6；以及
-然后集电极金属化7在第二侧上形成。
-在任何阶段n型粒子在集电极侧21上注入或沉积在晶圆上，该粒子形成完成的半导体器件1中的第二缓冲层8。第二缓冲层8在第二深度81(该深度大于第一深度51)中具有第二峰值掺杂浓度82，其低于第一缓冲层5的第一峰值掺杂浓度52并且其高于晶圆的掺杂。第二缓冲层8设置在这样的深度81中并且包括这样的掺杂使得电场可以在完成的半导体器件的运行期间被停止。通过引入第二缓冲层8，在第二缓冲层8的第二深度81和第一缓冲层5的第一深度51之间设置有第三缓冲层9。该第三缓冲层9具有最小掺杂浓度92，其低于第一和第二缓冲层5，8的第一和第二峰值掺杂浓度51，81。
-在施加用于第一缓冲层5、第二缓冲层8和/或集电极层6的粒子到晶圆之后的任何阶段，执行用于完成第一缓冲层5、第二缓冲层8和/或集电极层6的至少一个晶圆热处理。
在完成的半导体器件1中的第二缓冲层8的第二峰值掺杂浓度82位于3至10μm之间并且特别地5至8μm之间的第二深度81中。第一缓冲层5的第一峰值掺杂浓度的第一深度51和第二深度81之间的距离91在1μm和10μm并且特别地在4μm和7μm之间的范围中。
在优选的实施例中，用于第一缓冲层5、第二缓冲层8或集电极层6中的任意层或用于两个或甚至所有层一起的热处理在350到550℃之间并且优选地400℃到500℃之间的范围中的温度执行。这意味着热处理可以一层接一层地进行或热处理对两个或所有层同时进行。
用于形成第一缓冲层5的粒子以在50keV到600keV之间的范围中的能量注入。这些粒子采用1×1012cm-2到1×1016cm-2之间的剂量范围施加。优选地，磷、砷或锑用作用于形成第一缓冲层5的粒子。在另一个优选实施例中，用于形成第一缓冲层5的粒子通过热处理驱动进入晶圆达到0.5到5μm的深度和/或粒子具有5×1015cm-3到1×1017cm-3、特别地1×1016cm-3到5×1016cm-3的最大掺杂水平。在完成的半导体器件中的第一缓冲层5的第一峰值掺杂浓度52位于0至2μm之间、特别地0.8至1.2μm以及特别地0.9至1.1μm之间的第一深度51中。
在另一个优选实施例中，用于形成第一缓冲层5的粒子通过沉积非晶硅层而施加到晶圆的第二侧。该硅层优选地具有在0.5μm到10μm之间的范围中的深度和/或高于1×1015cm-3的掺杂浓度。
在另一个优选实施例中，注入用于形成集电极层6的粒子具有1×1013cm-3到1×1016cm-3的最大掺杂水平。优选地，使用硼粒子。这些粒子可以通过像低温激活或激光退火的热处理激活。
备选地，通过从硅源(其预先掺杂有硼)沉积非晶硅层而向晶圆的第二侧施加用于形成集电极层6的粒子。硅层具有在5nm到1μm之间的范围中的深度和/或高于1×1015cm-3的掺杂浓度。使用沉积层6的方法具有以下优势：该粒子不穿入用于第一缓冲层5的粒子所在的区域，使得保持第一缓冲层5的完整厚度。
在另外的优选的实施例中，用于形成第二缓冲层8的粒子是质子，其特别地采用在1×1012cm-2到1×1015cm-2之间的剂量范围和/或在200keV到1000keV之间的范围中的能量来注入。用于形成第二缓冲层8的粒子通过热处理而被驱动到晶圆中达到2到15μm、特别地2μm到8μm以及特别地2μm到5μm的深度。粒子具有1×1015cm-3到5×1016cm-3以及特别地5×1015cm-3到5×1016cm-3的最大掺杂水平。优选地，氦、氘、磷、砷或锑用作用于形成第二缓冲层8的粒子。粒子以大于1MeV的能量注入。使用磷是有利的，因为磷具有比得上的小的粒子尺寸使得粒子可以深深地穿入晶圆中。此外，具有不仅单电荷而且双电荷、三电荷或甚至更大量的电荷的磷是可能的，其使获得位于更深的层是可能的。当对晶圆施加磷时也没有特殊的必需预防措施。因为第一和第二缓冲层5，8都可以用磷制成，仅需要一种粒子材料，从而简化器件的制造。
图8示出通过沿图4中的线A-A切割的基极层4和缓冲层8，9，5的掺杂浓度。在图8中的第三缓冲层9的掺杂浓度92的最小值通过用于第一和第二缓冲层8和5的n型物种(species)的注入然后低温热退火(300-550)℃而获得。在5×1014cm-3的第三缓冲层9中的最低掺杂浓度点92由于如在图8中示出的第一和第二缓冲层8和5的n型掺杂的重叠而得到。
图5示出进行比较的具有第一缓冲和第二缓冲的半导体器件。在该图中示出了第三缓冲层的最小掺杂浓度的影响。虚线93示出不具有第三缓冲层的半导体器件的情况，即假使在第一和第二缓冲层之间存在有具有分别与基极层4或晶圆相同剂量浓度的层，如例如从JP2004193212已知。实线95示出在第一缓冲层5和第二缓冲层的峰值82之间的掺杂浓度没有下降的半导体器件的情况。短划线94示出关于发明性的半导体器件的情况，其中第三缓冲层9具有最小掺杂浓度92，其高于基极层4的掺杂并且低于第二缓冲层的第二峰值掺杂浓度82。
图6示出器件的电压对电流的图形。电流IS是漏电流并且Vbr是穿透电压。在图7中，示出在室温(300K)对于900V的线路电压和栅极发射极电压Vge＝20V的器件短路行为。
其中第一和第二缓冲层之间的层具有与基极层4相同的掺杂浓度的器件(虚线93)具有良好的短路行为(参见图7)，但它具有8.8A的高漏电流和1152V的低击穿电压(breakdown voltage)。
对于在第一缓冲层5和第二缓冲层的峰值82之间的掺杂浓度没有下降的器件(实线95：第二缓冲层的峰值剂量浓度82以及因此在该情况下第三缓冲层9的最小掺杂浓度也为1×1016cm-3)，漏电流低(3.2A)而穿透电压是更高的(1200V)。然而，如在图7中示出的，对于这样的器件，电场是封闭的(close)以从阳极翻转到阴极(特别地如果栅极发射极电压稍稍增加的话)，这导致器件的失效。
具有第三中间缓冲层9的本发明性的半导体器件具有良好的短路行为，即如在图7中示出的电场可以保持为低的，同时与不具有中间缓冲层的器件相比漏电流(6.7V)也是低的并且击穿电压提高(1162V)(图6)。
在前面的说明中n掺杂层已经用作第一导电类型的层的示例并且p掺杂层作为第二导电类型的层的示例，但这些层也可以具有相反的导电类型。
标号列表
1 半导体器件 81 第二深度
2 集电极 82 第二峰值掺杂浓度
21 集电极侧 9 第三缓冲层
3 发射极 91 距离
31 发射极侧 92 最小掺杂浓度
4 基极层 10 沟道区
5 第一缓冲层 11 源区
51 第一深度 12 发射极电极
52 第一峰值掺杂浓度 13 栅电极
6 集电极层 14 绝缘层
7 集电极金属化 15 缓冲层
8 第二缓冲层
Claims (19)
1.一种用于制造包括具有不同导电类型的层的四层结构并且具有在集电极侧(21)上的集电极(2)和在位于所述集电极侧(21)相对侧的发射极侧(31)上的发射极(3)的可控穿通半导体器件(1)的方法，用于制造所述半导体器件(1)的步骤按下列顺序执行：
-在第一导电类型的晶圆上执行用于制造所述半导体器件(1)的发射极侧(31)上的层的步骤，该晶圆包括第一侧和位于所述第一侧相对侧的第二侧，所述第一侧是所完成的半导体器件(1)中的发射极侧(31)，
-然后在所述晶圆的第二侧上减薄所述晶圆，
-然后通过第一导电类型的粒子的注入或沉积而在所述晶圆的第二侧上向所述晶圆施加所述第一导电类型的粒子，该粒子形成所述完成的半导体器件(1)中的第一缓冲层(5)，所述第一缓冲层(5)在第一深度(51)中具有第一峰值掺杂浓度(52)，所述第一峰值掺杂浓度(52)高于所述晶圆的掺杂，
-然后通过注入或沉积而在所述晶圆的第二侧上向所述晶圆施加第二导电类型的粒子，该粒子形成所述完成的半导体器件(1)中的集电极层(6)，
-然后在所述第二侧上形成集电极金属化(7)；
-在任何阶段通过粒子的注入在所述晶圆的第二侧上向所述晶圆施加第一导电类型的粒子，该粒子形成所述完成的半导体器件(1)中的第二缓冲层(8)，所述第二缓冲层(8)在第二深度(81)中具有第二峰值掺杂浓度(82)，该第二深度(81)大于所述第一深度(51)，所述第二峰值掺杂浓度(82)低于所述第一缓冲层(5)的所述第一峰值掺杂浓度(52)并且高于所述晶圆的掺杂，
并且所述第一和第二缓冲层(5、8)采用这样的方式形成使得在所述第二深度(81)和所述第一深度(51)之间产生具有最小掺杂浓 度(92)的第三缓冲层(9)，所述最小掺杂浓度(92)高于所述晶圆的掺杂并且低于所述第二缓冲层(8)的所述第二峰值掺杂浓度(82)，
-并且在向所述晶圆施加用于所述第一缓冲层(5)、所述第二缓冲层(8)和/或所述集电极层(6)的粒子之后的任何阶段，执行用于形成在所述完成的半导体器件(1)中的所述第一缓冲层(5)、所述第二缓冲层(8)和/或所述集电极层(6)的至少一个晶圆热处理。
2.如权利要求1所述的用于制造半导体器件(1)的方法，其特征在于
所述第三缓冲层(9)产生为使得所述第三缓冲层(9)具有至少5×1014cm-3的最小掺杂浓度(92)。
3.如权利要求1或2所述的用于制造半导体器件(1)的方法，其特征在于
执行粒子的施加和热处理使得在所述完成的半导体器件(1)中的所述第一缓冲层(5)的所述第一峰值掺杂浓度(52)中的位于0至2μm之间的第一深度(51)中，和在所述完成的半导体器件(1)中的所述第二缓冲层(8)的所述第二峰值掺杂浓度(82)位于3至10μm之间的第二深度(81)中，和所述第一和第二深度(51、81)之间的距离(91)在1μm和10μm之间的范围中。
4.如权利要求1或2所述的用于制造半导体器件(1)的方法，其特征在于
所述热处理在350到550℃之间的范围中的温度执行。
5.如权利要求1至2中任一项所述的用于制造半导体器件(1)的方法，其特征在于
用于形成所述第一缓冲层(5)的粒子是磷、砷或锑。
6.如权利要求1至2中任一项所述的用于制造半导体器件(1)的方法，其特征在于
用于形成所述第一缓冲层(5)的粒子采用1×1012cm-2到1× 1016cm-2之间的剂量范围和/或在50keV到600keV之间的范围中的能量来施加。
7.如权利要求1至2中任一项所述的用于制造半导体器件(1)的方法，其特征在于
用于形成所述第一缓冲层(5)的粒子中的通过所述热处理被驱动至所述晶圆中达到0.5到5μm的深度，并且该粒子具有5×1015cm-3到1×1017cm-3的第一峰值掺杂浓度(52)。
8.如权利要求1或2所述的用于制造半导体器件(1)的方法，其特征在于
用于形成所述第一缓冲层(5)的粒子通过沉积非晶硅层而施加到所述晶圆的第二侧。
9.如权利要求1所述的用于制造半导体器件(1)的方法，其特征在于
注入用于形成所述集电极层(6)的粒子。
10.如权利要求9所述的用于制造半导体器件(1)的方法，其特征在于
用于激活用于形成所述集电极层(6)的粒子的热处理是激光退火，和/或用于形成所述集电极层(6)的粒子具有1×1013cm-3到1×1016cm-3的峰值掺杂浓度。
11.如权利要求9所述的用于制造半导体器件(1)的方法，其特征在于
通过从预先掺杂有硼的硅源沉积非晶硅层而向所述晶圆的第二侧施加用于形成所述集电极层(6)的粒子。
12.如权利要求1所述的用于制造半导体器件(1)的方法，其特征在于
用于形成所述第二缓冲层(8)的粒子是质子，并且其中所述质子被注入。
13.如权利要求12所述的用于制造半导体器件(1)的方法，其 特征在于
用于形成所述第二缓冲层(8)的粒子中的通过所述热处理被驱动到所述晶圆中达到2到15μm的深度，和在所述完成的半导体器件(1)中的所述第二缓冲层(8)具有1×1015cm-3到5×1016cm-3的第二峰值掺杂浓度(82)。
14.如权利要求1至4中任一项所述的用于制造半导体器件(1)的方法，其特征在于
用于形成所述第二缓冲层(8)的粒子是氦、氘、磷、砷或锑，其中该粒子被注入。
15.一种包括四层结构的可控穿通半导体器件(1)，其具有在集电极侧(21)上的集电极(2)和在位于所述集电极侧(21)的相对侧的发射极侧(31)上的发射极(31)，具有在所述发射极(3)和所述集电极(2)之间的基极层(4)；第一缓冲层(5)，其位于所述基极层(4)和所述集电极(2)之间且在所述集电极侧(21)上，所述第一缓冲层(5)在第一深度(51)中具有高于所述基极层(4)的第一峰值掺杂浓度(52)；
第二缓冲层(8)，其位于所述第一缓冲层(5)和所述基极层(4)之间，所述第二缓冲层(8)在第二深度(81)中具有第二峰值掺杂浓度(82)，其低于所述第一缓冲层(5)的所述第一峰值掺杂浓度(52)，其特征在于，第三缓冲层(9)设置在所述第二深度(81)和所述第一深度(51)之间且具有最小掺杂浓度(92)，其高于所述基极层(4)的掺杂并且其低于所述第二缓冲层(8)的所述第二峰值掺杂浓度(82)。
16.如权利要求15所述的半导体器件(1)，其特征在于
所述第三缓冲层(9)具有至少5×1014cm-3的最小掺杂浓度(92)。
17.如权利要求15或16所述的半导体器件(1)，其特征在于
所述第一缓冲层(5)的第一峰值掺杂浓度(52)中的位于0至2μm之间的第一深度(51)中，和所述第二缓冲层(8)的第二峰值掺杂 浓度(82)位于3至10μm之间的第二深度(81)中，并且所述第一和第二深度(51、81)之间的距离(91)在1μm和10μm之间的范围中。
18.如权利要求1或2所述的用于制造半导体器件(1)的方法，其中，所述硅层具有0.5μm到10μm之间的范围中的深度的和高于1×1015cm-3的第一峰值掺杂浓度(52)。
19.如权利要求9所述的用于制造半导体器件(1)的方法，其中，所述硅层具有5nm到1μm之间的范围中的深度中的和高于1×1015cm-3的掺杂浓度。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP07117817A EP2045844A1 (en) | 2007-10-03 | 2007-10-03 | Semiconductor Module |
| EP07117817.2 | 2007-10-03 | ||
| PCT/EP2008/063137 WO2009043870A1 (en) | 2007-10-03 | 2008-10-01 | Semiconductor module |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101884106A CN101884106A (zh) | 2010-11-10 |
| CN101884106B true CN101884106B (zh) | 2013-01-02 |
Family
ID=39304807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200880119702.4A Active CN101884106B (zh) | 2007-10-03 | 2008-10-01 | 半导体模块 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8450793B2 (zh) |
| EP (2) | EP2045844A1 (zh) |
| JP (1) | JP2010541266A (zh) |
| CN (1) | CN101884106B (zh) |
| WO (1) | WO2009043870A1 (zh) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5365009B2 (ja) | 2008-01-23 | 2013-12-11 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| US8766413B2 (en) * | 2009-11-02 | 2014-07-01 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| WO2012136848A1 (en) * | 2011-04-06 | 2012-10-11 | Abb Technology Ag | Bipolar punch-through semiconductor device and method for manufacturing such a semiconductor device |
| JP2012256628A (ja) | 2011-06-07 | 2012-12-27 | Renesas Electronics Corp | Ｉｇｂｔおよびダイオード |
| CN102290436B (zh) * | 2011-09-15 | 2016-08-03 | 江苏宏微科技有限公司 | 新型绝缘栅双极晶体管背面结构及其制备方法 |
| CN103918078B (zh) * | 2011-11-09 | 2016-09-14 | 丰田自动车株式会社 | 半导体装置及其制造方法 |
| WO2013141181A1 (ja) * | 2012-03-23 | 2013-09-26 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| EP2790209B1 (en) | 2012-03-30 | 2019-09-25 | Fuji Electric Co., Ltd. | Manufacturing method for semiconductor device |
| US10181513B2 (en) * | 2012-04-24 | 2019-01-15 | Semiconductor Components Industries, Llc | Power device configured to reduce electromagnetic interference (EMI) noise |
| US20130277793A1 (en) | 2012-04-24 | 2013-10-24 | Fairchild Korea Semiconductor, Ltd. | Power device and fabricating method thereof |
| CN104620391B (zh) | 2012-10-23 | 2017-09-19 | 富士电机株式会社 | 半导体装置及其制造方法 |
| CN103794645B (zh) * | 2012-10-30 | 2019-02-15 | 上海联星电子有限公司 | Igbt器件及其制作方法 |
| CN103839994B (zh) * | 2012-11-23 | 2019-03-22 | 上海联星电子有限公司 | 一种igbt结构及其制作方法 |
| CN103839990B (zh) * | 2012-11-23 | 2018-06-19 | 中国科学院微电子研究所 | 一种igbt的缓冲层结构及其制作方法 |
| WO2014199465A1 (ja) * | 2013-06-12 | 2014-12-18 | 三菱電機株式会社 | 半導体装置 |
| CN103489775A (zh) * | 2013-09-18 | 2014-01-01 | 中国东方电气集团有限公司 | 一种新型场截止型绝缘栅双极型晶体管的制造方法 |
| JP6098540B2 (ja) * | 2014-02-10 | 2017-03-22 | トヨタ自動車株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP6332446B2 (ja) * | 2014-06-12 | 2018-05-30 | 富士電機株式会社 | 半導体装置 |
| CN106062961B (zh) | 2014-09-17 | 2020-02-11 | 富士电机株式会社 | 半导体装置以及半导体装置的制造方法 |
| JP2016063190A (ja) * | 2014-09-22 | 2016-04-25 | 住友電気工業株式会社 | 炭化珪素エピタキシャル基板の製造方法、炭化珪素エピタキシャル基板および炭化珪素半導体装置 |
| CN106062960B (zh) * | 2014-09-30 | 2019-12-10 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
| CN105789046B (zh) * | 2014-12-25 | 2019-02-15 | 无锡华润上华科技有限公司 | 场截止绝缘栅双极晶体管的制备方法 |
| WO2016198388A1 (en) | 2015-06-09 | 2016-12-15 | Abb Schweiz Ag | Method for manufacturing an edge termination for a silicon carbide power semiconductor device |
| CN107004716B (zh) * | 2015-06-17 | 2020-12-18 | 富士电机株式会社 | 半导体装置 |
| JP2015213193A (ja) * | 2015-07-21 | 2015-11-26 | ルネサスエレクトロニクス株式会社 | Ｉｇｂｔ |
| CN107154379B (zh) * | 2016-03-03 | 2020-01-24 | 上海新昇半导体科技有限公司 | 绝缘层上顶层硅衬底及其制造方法 |
| EP3240040A1 (en) * | 2016-04-26 | 2017-11-01 | ABB Schweiz AG | Insulated gate bipolar transistor and method for manufacturing such an insulated gate bipolar transistor |
| JP6412617B2 (ja) * | 2017-08-09 | 2018-10-24 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| CN111725312A (zh) * | 2020-06-05 | 2020-09-29 | 安徽瑞迪微电子有限公司 | 一种高性能半导体功率器件及其制造方法 |
| US11527618B2 (en) | 2020-07-18 | 2022-12-13 | Semiconductor Components Industries, Llc | Up-diffusion suppression in a power MOSFET |
| CN111933703B (zh) * | 2020-10-12 | 2021-01-29 | 中芯集成电路制造(绍兴)有限公司 | 一种绝缘栅双极型晶体管及其形成方法 |
| CN116978937A (zh) * | 2021-02-07 | 2023-10-31 | 华为技术有限公司 | 半导体器件及相关模块、电路、制备方法 |
| CN113437158B (zh) * | 2021-06-24 | 2023-12-12 | 安徽瑞迪微电子有限公司 | 一种快恢复二极管 |
| CN113644123A (zh) * | 2021-06-28 | 2021-11-12 | 华为技术有限公司 | 半导体器件及相关芯片和制备方法 |
| CN115000260B (zh) * | 2022-07-01 | 2024-01-19 | 淮安澳洋顺昌光电技术有限公司 | 外延结构层及其制备方法和led芯片 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0969501A1 (de) * | 1998-07-02 | 2000-01-05 | Semikron Elektronik GmbH | Verfahren zur Herstellung von Leistungshalbleiterbauelementen |
| JP2004193212A (ja) * | 2002-12-09 | 2004-07-08 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2936993B2 (ja) * | 1994-01-12 | 1999-08-23 | サンケン電気株式会社 | 伝導度変調型電界効果トランジスタ |
| KR20010034362A (ko) * | 1998-11-26 | 2001-04-25 | 다니구찌 이찌로오 | 반도체 장치 및 그 제조방법 |
| US6482681B1 (en) * | 2000-05-05 | 2002-11-19 | International Rectifier Corporation | Hydrogen implant for buffer zone of punch-through non epi IGBT |
| US7339109B2 (en) * | 2000-06-20 | 2008-03-04 | Emcore Corporation | Apparatus and method for optimizing the efficiency of germanium junctions in multi-junction solar cells |
| CN1138307C (zh) * | 2000-12-21 | 2004-02-11 | 北京工业大学 | 低功耗半导体功率开关器件及其制造方法 |
| JP3885598B2 (ja) * | 2001-02-09 | 2007-02-21 | 富士電機デバイステクノロジー株式会社 | 半導体装置の製造方法 |
| JP3764343B2 (ja) * | 2001-02-28 | 2006-04-05 | 株式会社東芝 | 半導体装置の製造方法 |
| EP1265294A3 (en) * | 2001-06-07 | 2004-04-07 | Matsushita Electric Industrial Co., Ltd. | Heterojunction bipolar transistor |
| JP2004079878A (ja) * | 2002-08-21 | 2004-03-11 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP3948377B2 (ja) * | 2002-09-12 | 2007-07-25 | 株式会社豊田中央研究所 | 圧接型半導体装置 |
| DE10248205B4 (de) * | 2002-10-16 | 2007-03-08 | Infineon Technologies Ag | Ohmsche Kontaktanordnung und Herstellverfahren |
| JP2005354031A (ja) * | 2004-05-13 | 2005-12-22 | Mitsubishi Electric Corp | 半導体装置 |
| DE102005026408B3 (de) * | 2005-06-08 | 2007-02-01 | Infineon Technologies Ag | Verfahren zur Herstellung einer Stoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Stoppzone |
| DE102005049506B4 (de) * | 2005-10-13 | 2011-06-09 | Infineon Technologies Austria Ag | Vertikales Halbleiterbauelement |
| JP5104314B2 (ja) * | 2005-11-14 | 2012-12-19 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| DE102006025218B4 (de) * | 2006-05-29 | 2009-02-19 | Infineon Technologies Austria Ag | Leistungshalbleiterbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben |
| JP4967472B2 (ja) * | 2006-06-22 | 2012-07-04 | 富士電機株式会社 | 半導体装置 |
| JP4564510B2 (ja) * | 2007-04-05 | 2010-10-20 | 株式会社東芝 | 電力用半導体素子 |
| JP5596278B2 (ja) * | 2007-07-10 | 2014-09-24 | 富士電機株式会社 | トレンチ型絶縁ゲートｍｏｓ半導体装置 |
| JP5150953B2 (ja) * | 2008-01-23 | 2013-02-27 | 三菱電機株式会社 | 半導体装置 |
-
2007
- 2007-10-03 EP EP07117817A patent/EP2045844A1/en not_active Withdrawn
-
2008
- 2008-10-01 WO PCT/EP2008/063137 patent/WO2009043870A1/en active Application Filing
- 2008-10-01 CN CN200880119702.4A patent/CN101884106B/zh active Active
- 2008-10-01 EP EP08804958A patent/EP2195847A1/en not_active Withdrawn
- 2008-10-01 JP JP2010527440A patent/JP2010541266A/ja active Pending
-
2010
- 2010-04-02 US US12/753,570 patent/US8450793B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0969501A1 (de) * | 1998-07-02 | 2000-01-05 | Semikron Elektronik GmbH | Verfahren zur Herstellung von Leistungshalbleiterbauelementen |
| JP2004193212A (ja) * | 2002-12-09 | 2004-07-08 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100244093A1 (en) | 2010-09-30 |
| EP2045844A1 (en) | 2009-04-08 |
| CN101884106A (zh) | 2010-11-10 |
| EP2195847A1 (en) | 2010-06-16 |
| US8450793B2 (en) | 2013-05-28 |
| JP2010541266A (ja) | 2010-12-24 |
| WO2009043870A1 (en) | 2009-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101884106B (zh) | 半导体模块 | |
| US10847609B2 (en) | Method of manufacturing a semiconductor device in which a lifetime of carriers is controlled | |
| US8178411B2 (en) | Method for producing a stop zone in a semiconductor body and semiconductor component having a stop zone | |
| US10950717B2 (en) | Semiconductor device having semiconductor regions with an impurity concentration distribution which decreases from a respective peak toward different semiconductor layers | |
| CN102054876B (zh) | 快速恢复二极管 | |
| US10651037B2 (en) | Method for fabricating a doped zone in a semiconductor body | |
| CN101952968B (zh) | 反向导通半导体器件及用于制造这样的反向导通半导体器件的方法 | |
| CN101904010B (zh) | 反向导通半导体器件及用于制造这样的反向导通半导体器件的方法 | |
| US9887125B2 (en) | Method of manufacturing a semiconductor device comprising field stop zone | |
| US7534666B2 (en) | High voltage non punch through IGBT for switch mode power supplies | |
| CN102074586B (zh) | 快速恢复二极管 | |
| JP2018082007A (ja) | 半導体装置の製造方法 | |
| EP2637210A1 (en) | Power semiconductor device and method for manufacturing thereof | |
| CN101471378A (zh) | 绝缘栅双极型晶体管及其制造方法 | |
| CN101847579B (zh) | 用于制造功率半导体器件的方法 | |
| JP5565134B2 (ja) | 半導体装置の製造方法 | |
| CN104716039B (zh) | 提高igbt性能的背面工艺制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20180427 Address after: Baden, Switzerland Patentee after: ABB Switzerland Co.,Ltd. Address before: Zurich Patentee before: ABB TECHNOLOGY Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210608 Address after: Baden, Switzerland Patentee after: ABB grid Switzerland AG Address before: Baden, Switzerland Patentee before: ABB Switzerland Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Swiss Baden Patentee after: Hitachi energy Switzerland AG Address before: Swiss Baden Patentee before: ABB grid Switzerland AG |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20231226 Address after: Zurich, SUI Patentee after: Hitachi Energy Co.,Ltd. Address before: Swiss Baden Patentee before: Hitachi energy Switzerland AG |