CN115000260B - 外延结构层及其制备方法和led芯片 - Google Patents
外延结构层及其制备方法和led芯片 Download PDFInfo
- Publication number
- CN115000260B CN115000260B CN202210774776.3A CN202210774776A CN115000260B CN 115000260 B CN115000260 B CN 115000260B CN 202210774776 A CN202210774776 A CN 202210774776A CN 115000260 B CN115000260 B CN 115000260B
- Authority
- CN
- China
- Prior art keywords
- layer
- buffer layer
- epitaxial structure
- doping concentration
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 12
- 239000012535 impurity Substances 0.000 claims abstract description 114
- 239000000758 substrate Substances 0.000 claims abstract description 80
- 239000004065 semiconductor Substances 0.000 claims abstract description 73
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 60
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 59
- 239000001257 hydrogen Substances 0.000 claims abstract description 59
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 43
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 43
- 229910052710 silicon Inorganic materials 0.000 claims description 71
- 239000010703 silicon Substances 0.000 claims description 71
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 70
- 238000000034 method Methods 0.000 claims description 23
- 239000007789 gas Substances 0.000 claims description 22
- 238000009792 diffusion process Methods 0.000 claims description 14
- 230000003746 surface roughness Effects 0.000 claims description 14
- 229910052594 sapphire Inorganic materials 0.000 claims description 11
- 239000010980 sapphire Substances 0.000 claims description 11
- 239000011159 matrix material Substances 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 238000005240 physical vapour deposition Methods 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims 2
- 239000013078 crystal Substances 0.000 abstract description 9
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 28
- 238000010586 diagram Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 239000003054 catalyst Substances 0.000 description 7
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 5
- 238000003892 spreading Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
- H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
本发明涉及半导体技术领域，具体而言，涉及一种外延结构层及其制备方法和LED芯片。外延结构层，包括依次设置于衬底之上的缓冲层、N型半导体层、有源层和P型半导体层；缓冲层包括层叠设置的第一缓冲层和第二缓冲层，第一缓冲层靠近衬底；第一缓冲层掺杂有第一碳杂质和第一氢杂质；第二缓冲层掺杂有第二碳杂质和第二氢杂质；第一碳杂质的掺杂浓度大于第一氢杂质的掺杂浓度；第二碳杂质的掺杂浓度小于第一碳杂质的掺杂浓度，第二氢杂质的掺杂浓度小于第一氢杂质的掺杂浓度。本发明的外延结构层可防止Ga空位向有源层扩散，改善晶体质量，提高发光效率。
Description
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种外延结构层及其制备方法和LED芯片。
背景技术
GaN材料是一种第三代半导体材料，其具有较宽的禁带宽度，其禁带宽度为Eg＝3.36eV，可用于制作从紫光到红光的发光二极管(LED)等半导体电子器件，广泛用于信号灯，车灯，景观及室内照明光源，显示屏等领域，是一种高效环保的新型固态照明光源。
LED基础结构是在衬底上外延生长GaN材料，由于GaN材料与衬底之间的晶格常数差异较大，导致衬底材料与外延材料之间的晶格失配并产生应力和缺陷，产生应力和缺陷会沿着外延生长方向积累及向上延伸，破坏LED器件的晶体质量，导致其发光效率较差等，严重影响半导体器件的性能，通常的技术是在衬底上插入缓冲层，但是其改善效果有限。
有鉴于此，特提出本发明。
发明内容
本发明的一个目的在于提供一种外延结构层，以解决现有技术中的晶体质量差，发光效率低的技术问题。
本发明的另一个目的在于提供一种所述的外延结构层的制备方法，该方法简单易行，可改善晶体质量，提高LED芯片的发光效率。
本发明的另一个目的在于提供一种LED芯片，具有优异的发光效率。
为了实现本发明的上述目的，特采用以下技术方案：
外延结构层，包括依次设置于衬底之上的缓冲层、N型半导体层、有源层和P型半导体层；
所述缓冲层包括层叠设置的第一缓冲层和第二缓冲层，所述第一缓冲层靠近所述衬底；所述第一缓冲层掺杂有第一碳杂质和第一氢杂质；所述第二缓冲层掺杂有第二碳杂质和第二氢杂质；
所述第一碳杂质的掺杂浓度大于所述第一氢杂质的掺杂浓度；所述第二碳杂质的掺杂浓度小于所述第一碳杂质的掺杂浓度，所述第二氢杂质的掺杂浓度小于所述第一氢杂质的掺杂浓度。
优选地，所述第一碳杂质的掺杂浓度为1E19～2E19atom/m3。
优选地，所述第一氢杂质的掺杂浓度为1E18～1E19atom/m3。
优选地，所述第二碳杂质的掺杂浓度为5E17～5E18atom/m3。
优选地，所述第二氢杂质的掺杂浓度为2E17～2E18atom/m3。
优选地，所述第一缓冲层的厚度为3～30nm。
优选地，所述第二缓冲层的厚度为1～4μm。
优选地，所述第一缓冲层的表面粗糙度大于10nm；更优选为10～50nm；
优选地，第二缓冲层的表面粗糙度为10～30nm。
优选地，所述第一缓冲层的基质为AlxGa1-xN，其中，0<x≤1。
优选地，所述衬底和所述第一缓冲层之间还设置有AlN层。
优选地，所述第二缓冲层的基质为AlyGa1-yN，其中，0≤y<1。
优选地，所述第二缓冲层设置有硅掺杂层，所述硅掺杂层掺杂有硅杂质，所述硅掺杂层靠近所述N型半导体层。
优选地，所述硅掺杂层的厚度为0.1～2μm。
优选地，所述硅掺杂层中，硅杂质的掺杂浓度为1E17～6E18atom/m3。
优选地，所述N型半导体层的基质包括GaN，所述N型半导体层中掺杂有硅杂质和/或锗杂质；所述N型半导体层中的硅杂质的掺杂浓度大于所述硅掺杂层中的硅杂质的掺杂浓度。
优选地，所述第二缓冲层中硅掺杂浓度逐渐减少。
优选地，所述衬底为蓝宝石基图形化衬底，所述蓝宝石基图形化衬底上的图形的高度H小于或等于所述第一缓冲层和所述第二缓冲层的厚度之和。
如上所述的外延结构层的制备方法，包括以下步骤：
(a)在衬底上生长第一缓冲层，所述第一缓冲层的生长包括：在生长温度为500～1000℃，生长压力为50～500tor的条件下，通入NH3和TMGa，其中，NH3的流量为30～80L/min，TMGa的流量为100～300sccm；
(b)在所述第一缓冲层上生长第二缓冲层，所述第二缓冲层的生长包括：在生长温度为1000～1200℃，生长压力为50～300tor的条件下，通入NH3和TMGa，其中，NH3的流量为30～80L/min，TMGa的流量为500～1000sccm；
(c)在所述第二缓冲层上依次生长N型半导体层、有源层和P型半导体层。
优选地，在步骤(a)中，在通入NH3和TMGa的过程中，还包括通入第一含Al气源。
优选地，所述第一含Al气源的流量为50～200sccm。
优选地，步骤(a)得到第一缓冲层后，升高温度至1020～1080℃，对所述第一缓冲层进行退火处理。
优选地，在步骤(b)中，在通入NH3和TMGa的过程中，还包括通入第二含Al气源。
优选地，所述第二含Al气源的流量为50～200sccm。
优选地，在步骤(b)中，当所述第二缓冲层的厚度为0.9～3μm时，通入含硅气源；
优选地，所述含硅气源的流量为3～15sccm。
优选地，所述外延结构层的制备方法还包括：在生长所述生长第一缓冲层之前，采用物理气相沉积的方式在所述衬底上沉积AlN。
优选地，所述外延结构层的制备方法还包括：在生长所述生长第一缓冲层之前，通入氢气，生长氢气层。
优选地，所述氢气层的生长温度为1050～1120℃，生长压力为200～500tor，氢气的流量为200～400L/min。
LED芯片，包括衬底、如上所述的外延结构层、N电极、P电极、电流扩散导电层和绝缘层；
所述外延结构层与所述衬底的一侧表面相连接；
所述电流扩散导电层位于所述外延结构层的P型半导体层上；所述P电极位于所述电流扩散导电层上，且与所述P型半导体层电性连接；
所述N电极位于所述外延结构层的N型半导体层之上，且与所述N型半导体层电性连接；
所述绝缘层位于N电极与P电极之间，N电极与P电极之间电性绝缘。
与现有技术相比，本发明的有益效果为：
(1)本发明在第一缓冲层中掺杂第一碳杂质和第一氢杂质，可减少Ga空位向第二缓冲层扩散；在第二缓冲层掺杂第二碳杂质和第二氢杂质，防止Ga空位向有源层扩散，改善晶体质量，提高发光效率。
(2)本发明外延结构层的制备方法简单易行，可改善晶体质量，提高LED芯片的发光效率。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例1至实施例4中的LED芯片的结构示意图；
图2为本发明实施例1中外延结构层中的缓冲层的示意图；
图3为本发明实施例2和实施例3中外延结构层中的缓冲层的示意图；
图4为本发明实施例4中外延结构层中的缓冲层的示意图；
图5为本发明实施例1中的第一缓冲层的二次离子质谱分析图；
图6为本发明实施例1中的缓冲层的二次离子质谱分析图。
附图标记：
10-衬底、20-缓冲层、201-第一缓冲层、202-第二缓冲层、2021-硅掺杂层、203-氢气层、204-AlN层、30-N型半导体层、40-有源层、50-P型半导体层、60-电流扩散导电层、70-P电极、80-N电极、90-绝缘层、100-外延结构层、110-图形。
具体实施方式
下面将结合实施例对本发明的实施方案进行详细描述，但是本领域技术人员将会理解，下列实施例仅用于说明本发明，而不应视为限制本发明的范围。实施例中未注明具体条件者，按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者，均为可以通过市购获得的常规产品。
根据本发明的一个方面，包括依次设置于衬底之上的缓冲层、N型半导体层、有源层和P型半导体层；
所述缓冲层包括层叠设置的第一缓冲层和第二缓冲层，所述第一缓冲层靠近所述衬底；所述第一缓冲层的基质包括GaN，所述第一缓冲层掺杂有第一碳杂质和第一氢杂质；所述第二缓冲层的基质包括GaN，所述第二缓冲层掺杂有第二碳杂质和第二氢杂质；
所述第一碳杂质的掺杂浓度大于所述第一氢杂质的掺杂浓度；所述第二碳杂质的掺杂浓度小于所述第一碳杂质的掺杂浓度，所述第二氢杂质的掺杂浓度小于所述第一氢杂质的掺杂浓度。
本发明通过在第一缓冲层中掺杂第一碳杂质和第一氢杂质，可减少Ga空位向第二缓冲层扩散；在第二缓冲层掺杂第二碳杂质和第二氢杂质，防止Ga空位向有多量子阱源层扩散，改善晶体质量，提高发光效率。
在一种实施方式中，所述衬底包括蓝宝石衬底、SiC衬底、GaN衬底或者图形化衬底。在一种实施方式中，图形化衬底包括蓝宝石与异质材料(SiO2或TiO2)形成的图形衬底。
在一种实施方式中，所述第一碳杂质的掺杂浓度为1E19～2E19atom/m3。
在一种实施方式中，所述第一氢杂质的掺杂浓度为1E18～1E19atom/m3。
在一种实施方式中，所述第二碳杂质的掺杂浓度为5E17～5E18atom/m3。
在一种实施方式中，所述第二氢杂质的掺杂浓度为2E17～2E18atom/m3。
在一种实施方式中，所述第一缓冲层的厚度为3～30nm。
在一种实施方式中，所述第一缓冲层的厚度包括但不限于为5nm、8nm、10nm、15nm、18nm、20nm、25nm或30nm。
在一种实施方式中，所述第二缓冲层的厚度为1～4μm。
在一种实施方式中，所述第二缓冲层的厚度包括但不限于为1.2μm、1.5μm、1.8μm、2μm、2.5μm、3μm、3.5μm或4μm。
在一种实施方式中，所述第一缓冲层的表面粗糙度大于10nm；更优选为10～50nm。在一种实施方式中，所述第一缓冲层的表面粗糙度包括但不限于为12nm、15nm、16nm、20nm、25nm等。
在一种实施方式中，所述第二缓冲层的表面粗糙度为10～30nm。在一种实施方式中，所述第二缓冲层的表面粗糙度包括但不限于为12Nm、15nm、20nm、25nm、30nm。
在一种实施方式中，所述第一缓冲层的基质为AlxGa1-xN，其中，0<x≤1。
在一种实施方式中，所述第一缓冲层的基质中可以掺杂Al，形成AlxGa(1-x)N基质。在一种实施方式中，x的取值包括但不限于为0.1、0.2、0.3、0.4、0.5、0.6、0.7、0.8、0.9或1。
在一种实施方式中，所述第二缓冲层的基质为AlyGa1-yN，其中，0≤y<1。在一种实施方式中，所述第二缓冲层的基质中掺杂有Al，形成AlyGa(1-y)N基质。在一种实施方式中，y的取值包括但不限于为0、0.1、0.2、0.3、0.4、0.5、0.6、0.7、0.8或0.9。
在一种实施方式中，所述衬底和所述第一缓冲层之间还设置有AlN层。
在一种实施方式中，所述第二缓冲层设置有硅掺杂层，所述硅掺杂层掺杂有硅杂质，所述硅掺杂层靠近所述N型半导体层。
在一种实施方式中，所述硅掺杂层的厚度为0.1～2μm。在一种实施方式中，所述硅掺杂层的厚度包括但不限于为0.2μm、0.3μm、0.4μm、0.5μm、0.6μm、0.7μm、0.8μm、0.9μm、1.5μm或2μm。
在一种实施方式中，所述硅掺杂层中，硅杂质的掺杂浓度为1E17～6E18atom/m3。
本发明通过设置硅掺杂层进一步改善晶体质量，提高发光效率。
在一种实施方式中，所述N型半导体层的基质包括GaN，所述N型半导体层中掺杂有硅杂质和/或锗杂质；所述N型半导体层中的硅杂质的掺杂浓度大于所述硅掺杂层中的硅杂质的掺杂浓度。
在一种实施方式中，所述P型半导体层的基质包括GaN。
优选地，所述第二缓冲层中硅掺杂浓度逐渐减少。
优选地，所述衬底为蓝宝石基图形化衬底，所述蓝宝石基图形化衬底上的图形高度H小于等于所述第一缓冲层和所述第二缓冲层的厚度之和。
根据本发明的另一个方面，本发明还涉及所述的外延结构层的制备方法，包括以下步骤：
(a)在衬底上生长第一缓冲层，所述第一缓冲层的生长包括：在生长温度为500～1000℃，生长压力为50～500tor的条件下，通入NH3和TMGa(三甲基镓)，其中，NH3的流量为30～80L/min，例如40L/min、50L/min、70L/min或L/min等；TMGa的流量为100～300sccm，例如120sccm、150sccm、180sccm、200sccm、250sccm、280sccm等；
(b)在所述第一缓冲层上生长第二缓冲层，所述第二缓冲层的生长包括：在生长温度为1000～1200℃，生长压力为50～300tor的条件下，通入NH3和TMGa，其中，NH3的流量为30～80L/min，例如40L/min、50L/min、70L/min或L/min等；TMGa的流量为500～1000sccm，例如550sccm、600sccm、650sccm、700sccm、750sccm、800sccm、850sccm、900sccm等；
(c)在所述第二缓冲层上依次生长N型半导体层、有源层和P型半导体层。
本发明中的外延结构层的制备方法，通过控制第一缓冲层、第二缓冲层的生长温度，生长压力、通入原料气体的流量，进一步控制第一缓冲层和第二缓冲层中的碳杂质和氢杂质的掺杂浓度。有利于提高发光效率。
在一种实施方式中，在第一缓冲层的生长过程中，生长温度包括但不限于为500℃、550℃、570℃、600℃、620℃、650℃、670℃、700℃、750℃、800℃、850℃、900℃、950℃。
在一种实施方式中，在第一缓冲层的生长过程中，生长压力包括但不限于为50tor、80tor、100tor、120tor、150tor、170tor、200tor、220tor、250tor、300tor、400tor或500tor。
在一种实施方式中，在第二缓冲层的生长过程中，生长温度包括但不限于为1000℃、1020℃、1050℃、1080℃、1100℃、1150℃或1200℃。在一种实施方式中，在第二缓冲层的生长过程中，生长压力包括但不限于为50tor、80tor、100tor、150tor、200tor、250tor、300tor。
在一种实施方式中，在步骤(a)中，在通入NH3和TMGa的过程中，还包括通入第一含Al气源。
在一种实施方式中，所述第一含Al气源的流量为50～200sccm。例如60sccm、100sccm、150sccm或180sccm等
在一种实施方式中，步骤(a)得到第一缓冲层后，升高温度至1020～1080℃，对所述第一缓冲层进行退火处理。
在一种实施方式中，在步骤(b)中，在通入NH3和TMGa的过程中，还包括通入第二含Al气源。
在一种实施方式中，所述第二含Al气源的流量为50～200sccm。例如60sccm、80sccm、100sccm、130sccm、150sccm等。
在一种实施方式中，在步骤(b)中，当所述第二缓冲层的厚度为0.9～3μm时，通入含硅气源。在一种实施方式中，15～20min后通入含硅气源。
在一种实施方式中，所述含硅气源的流量为3～15sccm。例如5sccm、7sccm、9sccm、10sccm、12sccm或14sccm等。
在一种实施方式中，所述外延结构层的制备方法还包括：在生长所述生长第一缓冲层之前，采用物理气相沉积的方式在所述衬底上沉积AlN。
在一种实施方式中，所述外延结构层的制备方法还包括：在生长所述生长第一缓冲层之前，通入氢气，生长氢气层。通过氢气层可进一步改善晶体质量。
优选地，所述氢气层的生长温度为1050～1120℃，例如1060℃、1070℃、1100℃、1110℃等，生长压力为200～500tor，例如250tor、300tor、400tor等，氢气的流量为200～400L/min，例如250L/min、300L/min、350L/min等。
根据本发明的另一个方面，本发明还涉及LED芯片，包括衬底、如上所述的外延结构层、N电极、P电极、电流扩散导电层和绝缘层；
所述外延结构层与所述衬底的一侧表面相连接；
所述电流扩散导电层位于所述外延结构层的P型半导体层上；所述P电极位于所述电流扩散导电层上，且与所述P型半导体层电性连接；
所述N电极位于所述外延结构层的N型半导体层之上，且与所述N型半导体层电性连接；
所述绝缘层位于N电极与P电极之间，N电极与P电极之间电性绝缘。
本发明得到的LED芯片具有优异的发光效率。
在一种实施方式中，电流扩散导电层提供以促进向整个P型半导体层的平稳电流供应。在一种实施方式中，电流扩散导电层包括：ITO、ZnO或Ni/Al制成的透光导电膜，或者由Ag制成的反射导电膜。
在一种实施方式中，P电极包括P型焊盘，N电极包括N型焊盘。用于在外部提供电流和引线键合。
在一种实施方式中，绝缘层的材料包括二氧化硅、二氧化钛、五氧化二妮中的至少一种。
下面结合具体的实施例进一步解释说明。
本发明实施例1至实施例4中的LED芯片的结构示意图如图1所示。实施例1中外延结构层中的缓冲层的示意图如图2所示。实施例2和实施例3中外延结构层中的缓冲层的示意图如图3所示。实施例4中外延结构层中的缓冲层的示意图如图4所示。实施例1中的缓冲层的二次离子质谱分析图如图5所示。本发明实施例1中的第一缓冲层的二次离子质谱分析图如图5所示；本发明实施例1中的缓冲层的二次离子质谱分析图如图6所示。
实施例1
外延结构层100，包括依次设置于衬底10之上的缓冲层20、N型半导体层30、有源层40和P型半导体层50；
所述缓冲层20包括层叠设置的第一缓冲层201和第二缓冲层202，所述第一缓冲层201靠近所述衬底；所述第一缓冲层201的基质包括GaN，所述第一缓冲层201掺杂有第一碳杂质和第一氢杂质；所述第二缓冲层202的基质包括GaN，所述第二缓冲层202掺杂有第二碳杂质和第二氢杂质；
所述第一碳杂质的掺杂浓度为1E19～2E19atom/m3，所述第一氢杂质的掺杂浓度为1E18～1E19atom/m3；所述第二碳杂质的掺杂浓度为5E17～5E18atom/m3，所述第二氢杂质的掺杂浓度2E17～2E18atom/m3；
所述第一缓冲层201的厚度为20nm；所述第一缓冲层201的表面粗糙度为15nm；所述衬底10为蓝宝石基图形化衬底，衬底10上的图形110的高度H小于等于所述第一缓冲层201和所述第二缓冲层202的厚度；
所述第二缓冲层202的厚度为3μm；所述第二缓冲层202的表面粗糙度为10nm。
本实施例中，外延结构层100的制备方法，包括以下步骤：
(a)在衬底10上生长第一缓冲层201，所述第一缓冲层201的生长包括：在生长温度为500～1000℃，生长压力为50～500tor的条件下，通入NH3和TMGa，其中，NH3的流量为30～80L/min，TMGa的流量为100～300sccm；再升高温度至1020～1080℃，对所述第一缓冲层201进行退火处理；
(b)在所述第一缓冲层201上生长第二缓冲层202，所述第二缓冲层202的生长包括：在生长温度为1000～1200℃，生长压力为50～300tor的条件下，通入NH3和TMGa，其中，NH3的流量为30～80L/min，TMGa的流量为500～1000sccm；
(c)在所述第二缓冲层202上依次生长N型半导体层30、有源层40和P型半导体层50。
LED芯片，包括衬底10、本实施例所中的外延结构层100、N电极80、P电极70、电流扩散导电层60和绝缘层90；所述外延结构层100与所述衬底10的一侧表面相连接；所述电流扩散导电层60位于所述外延结构层100的P型半导体层50上；所述P电极70位于所述电流扩散导电层60上，且与所述P型半导体层50电性连接；所述N电极80位于所述外延结构层100的N型半导体层30之上，且与所述电性连接；所述绝缘层90位于N电极80与P电极70之间，N电极80与P电极70之间电性绝缘。
实施例2
外延结构层100，包括依次设置于衬底10之上的缓冲层20、N型半导体层30、有源层40和P型半导体层50；
所述缓冲层20包括层叠设置的第一缓冲层201和第二缓冲层202，所述第一缓冲层201靠近所述衬底；所述第一缓冲层201的基质包括GaN，所述第一缓冲层201掺杂有第一碳杂质和第一氢杂质；所述第二缓冲层202的基质包括GaN，所述第二缓冲层202掺杂有第二碳杂质和第二氢杂质；
所述第一碳杂质的掺杂浓度为1E19～2E19atom/m3，所述第一氢杂质的掺杂浓度为1E18～1E19atom/m3；所述第二碳杂质的掺杂浓度为5E17～5E18atom/m3，所述第二氢杂质的掺杂浓度5E17～5E18atom/m3；
所述第一缓冲层201的厚度为15nm；所述第一缓冲层201的表面粗糙度为12nm；所述衬底10为蓝宝石基图形化衬底，衬底10上的图形110的高度H小于等于所述第一缓冲层201和所述第二缓冲层202的厚度；
所述第二缓冲层202的厚度为3μm；所述第二缓冲层202的表面粗糙度为10nm；所述第二缓冲层202设置有硅掺杂层2021，所述硅掺杂层2021掺杂有硅杂质，所述硅掺杂层2021靠近所述N型半导体层30；所述硅掺杂层2021的厚度为0.5μm；所述硅掺杂层2021中，硅杂质的掺杂浓度为1E17～6E18atom/m3；
所述N型半导体层30的基质为GaN，所述N型半导体层30中掺杂有硅杂质；所述N型半导体层30中的硅杂质的掺杂浓度大于所述硅掺杂层2021中的硅杂质的掺杂浓度。
本实施例中，外延结构层100的制备方法，包括以下步骤：
(a)在衬底10上生长第一缓冲层201，所述第一缓冲层201的生长包括：在生长温度为500～1000℃，生长压力为50～500tor的条件下，通入NH3和TMGa，其中，NH3的流量为30～80L/min，TMGa的流量为100～300sccm；升高温度至1020～1080℃，对所述第一缓冲层201进行退火处理；
(b)在所述第一缓冲层201上生长第二缓冲层202，所述第二缓冲层202的生长包括：在生长温度为1000～1200℃，生长压力为50～300tor的条件下，通入NH3和TMGa，其中，NH3的流量为30～80L/min，TMGa的流量为500～1000sccm，当所述第二缓冲层202的生长厚度为2.5μm时，通入含硅气源，所述含硅气源的流量为3～15sccm，至第二缓冲层202的厚度为3μm；
(c)在所述第二缓冲层202上依次生长N型半导体层30、有源层40和P型半导体层50。
LED芯片，除外延结构层100采用本实施例中的外延结构层100，其他条件同实施例1。
实施例3
外延结构层100，包括依次设置于衬底10之上的缓冲层20、N型半导体层30、有源层40和P型半导体层50；
所述缓冲层20包括层叠设置的第一缓冲层201和第二缓冲层202，所述第一缓冲层201靠近所述衬底；所述第一缓冲层201的基质包括GaN，所述第一缓冲层201掺杂有第一碳杂质和第一氢杂质；所述第二缓冲层202的基质包括GaN，所述第二缓冲层202掺杂有第二碳杂质和第二氢杂质；
所述第一碳杂质的掺杂浓度为1E19～2E19atom/m3，所述第一氢杂质的掺杂浓度为1E18～1E19atom/m3；所述第二碳杂质的掺杂浓度为5E17～5E18atom/m3，所述第二氢杂质的掺杂浓度2E17～2E18atom/m3；
所述第一缓冲层201的厚度为12nm；所述第一缓冲层201的表面粗糙度为11nm；所述衬底10为蓝宝石基图形化衬底，衬底10上的图形110的高度H小于等于所述第一缓冲层201和所述第二缓冲层202的厚度；
所述第二缓冲层202的厚度为1μm；所述第二缓冲层202的表面粗糙度为8nm；所述第二缓冲层202设置有硅掺杂层2021，所述硅掺杂层2021掺杂有硅杂质，所述硅掺杂层2021靠近所述N型半导体层30；所述硅掺杂层2021的厚度为0.1μm；所述硅掺杂层2021中，硅杂质的掺杂浓度为1E17～6E18atom/m3；
所述N型半导体层30的基质为GaN，所述N型半导体层30中掺杂有硅杂质；所述N型半导体层30中的硅杂质的掺杂浓度大于所述硅掺杂层2021中的硅杂质的掺杂浓度。
本实施例中，外延结构层100的制备方法，包括以下步骤：
(a)在衬底10上生长第一缓冲层201，所述第一缓冲层201的生长包括：在生长温度为500～1000℃，生长压力为50～500tor的条件下，通入NH3和TMGa，其中，NH3的流量为30～80L/min，TMGa的流量为100～300sccm；升高温度至1020～1080℃，对所述第一缓冲层201进行退火处理；
(b)在所述第一缓冲层201上生长第二缓冲层202，所述第二缓冲层202的生长包括：在生长温度为1000～1200℃，生长压力为50～300tor的条件下，通入NH3和TMGa，其中，NH3的流量为30～80L/min，TMGa的流量为500～1000sccm，当所述第二缓冲层202的生长厚度为0.9μm时，通入含硅气源，所述含硅气源的流量为3～15sccm，至第二缓冲层202的厚度为1μm；
(c)在所述第二缓冲层202上依次生长N型半导体层30、有源层40和P型半导体层50。
LED芯片，除外延结构层100采用本实施例中的外延结构层100，其他条件同实施例1。
实施例4
外延结构层100，除衬底10与所述第一缓冲层201之间依次设置有AlN层204和氢气层203，其他条件同实施例2；
本实施例中外延结构层100的制备方法，包括以下步骤：
(a)先通过PVD法在衬底10上沉积AlN层204，再通入氢气，生成氢气层203；再在具有AlN层204和氢气层203的衬底10上生长第一缓冲层201，所述第一缓冲层201的生长包括：在生长温度为500～1000℃，生长压力为50～500tor的条件下，通入NH3和TMGa，其中，NH3的流量为30～80L/min，TMGa的流量为100～300sccm；升高温度至1020～1080℃，对所述第一缓冲层201进行退火处理；
(b)在所述第一缓冲层201上生长第二缓冲层202，所述第二缓冲层202的生长包括：在生长温度为1000～1200℃，生长压力为50～300tor的条件下，通入NH3和TMGa，其中，NH3的流量为30～80L/min，TMGa的流量为500～1000sccm，当所述第二缓冲层202的生长厚度为3μm时，通入含硅气源，所述含硅气源的流量为3～15sccm，至第二缓冲层202的厚度为4μm；
(c)在所述第二缓冲层202上依次生长N型半导体层30、有源层40和P型半导体层50。
LED芯片，除外延结构层100采用本实施例中的外延结构层100，其他条件同实施例1。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，但本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (21)
1.外延结构层，其特征在于，包括依次设置于衬底之上的缓冲层、N型半导体层、有源层和P型半导体层；
所述缓冲层包括层叠设置的第一缓冲层和第二缓冲层，所述第一缓冲层靠近所述衬底；所述第一缓冲层掺杂有第一碳杂质和第一氢杂质；所述第二缓冲层掺杂有第二碳杂质和第二氢杂质；
所述第一碳杂质的掺杂浓度大于所述第一氢杂质的掺杂浓度；所述第二碳杂质的掺杂浓度小于所述第一碳杂质的掺杂浓度，所述第二氢杂质的掺杂浓度小于所述第一氢杂质的掺杂浓度；
所述第二氢杂质的掺杂浓度为2E17~2E18atom/m3；
所述第一碳杂质的掺杂浓度为2E18~2E19atom/m3；
所述第一氢杂质的掺杂浓度为1E18~1E19atom/m3；
所述第二碳杂质的掺杂浓度为5E17~5E18atom/m3；
所述第一缓冲层的厚度为3~30nm；
所述第二缓冲层的厚度为1~4μm；
所述第一缓冲层的基质为AlxGa1-xN，其中，0<x≤1；
所述第二缓冲层的基质为AlyGa1-yN，其中，0≤y<1；
所述衬底为蓝宝石基图形化衬底，所述蓝宝石基图形化衬底上的图形的高度H小于或等于所述第一缓冲层和所述第二缓冲层的厚度之和。
2.根据权利要求1所述的外延结构层，其特征在于，所述第一缓冲层的表面粗糙度为10~50nm。
3.根据权利要求1所述的外延结构层，其特征在于，所述第二缓冲层的表面粗糙度为10~30nm。
4.根据权利要求1所述的外延结构层，其特征在于，所述衬底和所述第一缓冲层之间还设置有AlN层。
5.根据权利要求1所述的外延结构层，其特征在于，所述第二缓冲层设置有硅掺杂层，所述硅掺杂层掺杂有硅杂质，所述硅掺杂层靠近所述N型半导体层。
6.根据权利要求5所述的外延结构层，其特征在于，所述硅掺杂层的厚度为0.1~2μm。
7.根据权利要求5所述的外延结构层，其特征在于，所述硅掺杂层中，硅杂质的掺杂浓度为1E17~6E18atom/m3。
8.根据权利要求5所述的外延结构层，其特征在于，所述N型半导体层的基质包括GaN，所述N型半导体层中掺杂有硅杂质和/或锗杂质；所述N型半导体层中的硅杂质的掺杂浓度大于所述硅掺杂层中的硅杂质的掺杂浓度。
9.根据权利要求8所述的外延结构层，其特征在于，所述第二缓冲层中硅掺杂浓度逐渐减少。
10.如权利要求1~9中任一项所述的外延结构层的制备方法，其特征在于，包括以下步骤：
（a）在衬底上生长第一缓冲层，所述第一缓冲层的生长包括：在生长温度为500~1000℃，生长压力为50~500tor的条件下，通入NH3和TMGa，其中，NH3的流量为30~80L/min，TMGa的流量为100~300sccm；
（b）在所述第一缓冲层上生长第二缓冲层，所述第二缓冲层的生长包括：在生长温度为1000~1200℃，生长压力为50~300tor的条件下，通入NH3和TMGa，其中，NH3的流量为30~80L/min，TMGa的流量为500~1000sccm；
（c）在所述第二缓冲层上依次生长N型半导体层、有源层和P型半导体层。
11.根据权利要求10所述的外延结构层的制备方法，其特征在于，在步骤（a）中，在通入NH3和TMGa的过程中，还包括通入第一含Al气源。
12.根据权利要求11所述的外延结构层的制备方法，其特征在于，所述第一含Al气源的流量为50~200sccm。
13.根据权利要求10所述的外延结构层的制备方法，其特征在于，步骤（a）得到第一缓冲层后，升高温度至1020~1080℃，对所述第一缓冲层进行退火处理。
14.根据权利要求10所述的外延结构层的制备方法，其特征在于，在步骤（b）中，在通入NH3和TMGa的过程中，还包括通入第二含Al气源。
15.根据权利要求14所述的外延结构层的制备方法，其特征在于，所述第二含Al气源的流量为50~200sccm。
16.根据权利要求10所述的外延结构层的制备方法，其特征在于，在步骤（b）中，当所述第二缓冲层的厚度为0.9~3μm时，通入含硅气源。
17.根据权利要求16所述的外延结构层的制备方法，其特征在于，所述含硅气源的流量为3~15sccm。
18.根据权利要求10所述的外延结构层的制备方法，其特征在于，所述外延结构层的制备方法还包括：在生长所述生长第一缓冲层之前，采用物理气相沉积的方式在所述衬底上沉积AlN。
19.根据权利要求10所述的外延结构层的制备方法，其特征在于，所述外延结构层的制备方法还包括：在生长所述生长第一缓冲层之前，通入氢气，生长氢气层。
20.根据权利要求19所述的外延结构层的制备方法，其特征在于，所述氢气层的生长温度为1050~1120℃，生长压力为200~500tor，氢气的流量为200~400L/min。
21. LED芯片，其特征在于，包括衬底、权利要求1~9中任一项所述的外延结构层、N电极、P电极、电流扩散导电层和绝缘层；
所述外延结构层与所述衬底的一侧表面相连接；
所述电流扩散导电层位于所述外延结构层的P型半导体层上；所述P电极位于所述电流扩散导电层上，且与所述P型半导体层电性连接；
所述N电极位于所述外延结构层的N型半导体层之上，且与所述N型半导体层电性连接；
所述绝缘层位于N电极与P电极之间，N电极与P电极之间电性绝缘。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210774776.3A CN115000260B (zh) | 2022-07-01 | 2022-07-01 | 外延结构层及其制备方法和led芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210774776.3A CN115000260B (zh) | 2022-07-01 | 2022-07-01 | 外延结构层及其制备方法和led芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115000260A CN115000260A (zh) | 2022-09-02 |
| CN115000260B true CN115000260B (zh) | 2024-01-19 |
Family
ID=83019330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210774776.3A Active CN115000260B (zh) | 2022-07-01 | 2022-07-01 | 外延结构层及其制备方法和led芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115000260B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000031588A (ja) * | 1998-07-08 | 2000-01-28 | Toshiba Corp | 半導体素子 |
| JP2006303475A (ja) * | 2005-03-23 | 2006-11-02 | Nichia Chem Ind Ltd | 電界効果トランジスタ |
| JP2007096168A (ja) * | 2005-09-30 | 2007-04-12 | Hitachi Cable Ltd | 半導体発光素子 |
| JP2009135532A (ja) * | 2009-03-13 | 2009-06-18 | Toshiba Corp | 半導体基板、半導体素子、半導体素子の製造方法及び半導体基板の製造方法 |
| CN101884106A (zh) * | 2007-10-03 | 2010-11-10 | Abb技术有限公司 | 半导体模块 |
| JP2011014618A (ja) * | 2009-06-30 | 2011-01-20 | Sanyo Electric Co Ltd | 太陽電池及びその製造方法 |
| JP2012015306A (ja) * | 2010-06-30 | 2012-01-19 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| CN111009579A (zh) * | 2018-10-08 | 2020-04-14 | 合肥彩虹蓝光科技有限公司 | 半导体异质结构及半导体器件 |
| WO2020155096A1 (zh) * | 2019-02-01 | 2020-08-06 | 苏州晶湛半导体有限公司 | 一种半导体结构及其制造方法 |
| CN114284406A (zh) * | 2021-12-28 | 2022-04-05 | 湘能华磊光电股份有限公司 | 一种氮化物发光二极管的制备方法 |
-
2022
- 2022-07-01 CN CN202210774776.3A patent/CN115000260B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000031588A (ja) * | 1998-07-08 | 2000-01-28 | Toshiba Corp | 半導体素子 |
| JP2006303475A (ja) * | 2005-03-23 | 2006-11-02 | Nichia Chem Ind Ltd | 電界効果トランジスタ |
| JP2007096168A (ja) * | 2005-09-30 | 2007-04-12 | Hitachi Cable Ltd | 半導体発光素子 |
| CN101884106A (zh) * | 2007-10-03 | 2010-11-10 | Abb技术有限公司 | 半导体模块 |
| JP2009135532A (ja) * | 2009-03-13 | 2009-06-18 | Toshiba Corp | 半導体基板、半導体素子、半導体素子の製造方法及び半導体基板の製造方法 |
| JP2011014618A (ja) * | 2009-06-30 | 2011-01-20 | Sanyo Electric Co Ltd | 太陽電池及びその製造方法 |
| JP2012015306A (ja) * | 2010-06-30 | 2012-01-19 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| CN111009579A (zh) * | 2018-10-08 | 2020-04-14 | 合肥彩虹蓝光科技有限公司 | 半导体异质结构及半导体器件 |
| WO2020155096A1 (zh) * | 2019-02-01 | 2020-08-06 | 苏州晶湛半导体有限公司 | 一种半导体结构及其制造方法 |
| CN113439342A (zh) * | 2019-02-01 | 2021-09-24 | 苏州晶湛半导体有限公司 | 一种半导体结构及其制造方法 |
| CN114284406A (zh) * | 2021-12-28 | 2022-04-05 | 湘能华磊光电股份有限公司 | 一种氮化物发光二极管的制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| 具有新型缓冲层的IGBT特性研究;黄仁发;胡冬青;吴郁;贾云鹏;邹世凯;安鹏振;彭领;;微电子学(第06期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115000260A (zh) | 2022-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110718612B (zh) | 发光二极管外延片及其制造方法 | |
| CN103337573B (zh) | 半导体发光二极管的外延片及其制造方法 | |
| CN109950372B (zh) | 发光二极管外延片及其制造方法 | |
| CN106711295B (zh) | 一种GaN基发光二极管外延片的生长方法 | |
| WO2007108531A1 (ja) | 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体発光素子及びそれを用いたランプ | |
| CN116072780B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN113690350B (zh) | 微型发光二极管外延片及其制造方法 | |
| CN115188863A (zh) | 发光二极管外延片及其制备方法 | |
| CN110112265B (zh) | 一种led外延结构的生长方法 | |
| CN109994580B (zh) | 发光二极管的外延片及其制作方法 | |
| TW201236191A (en) | Nitride based light emitting device using patterned lattice buffer layer and method of manufacturing the same | |
| CN116364825A (zh) | 复合缓冲层及其制备方法、外延片及发光二极管 | |
| CN115064622A (zh) | 一种复合N型GaN层、发光二极管外延片及其制备方法 | |
| CN109830578B (zh) | 一种led外延结构的生长方法 | |
| CN106848017B (zh) | 一种GaN基发光二极管的外延片及其生长方法 | |
| CN109300854B (zh) | Led外延片生长方法 | |
| CN107180896B (zh) | 一种发光二极管的外延片及其制备方法 | |
| CN110246943B (zh) | 基于石墨烯的led外延生长方法 | |
| CN115000260B (zh) | 外延结构层及其制备方法和led芯片 | |
| CN109378377B (zh) | Led外延生长方法 | |
| CN109473511B (zh) | 一种氮化镓基发光二极管外延片及其生长方法 | |
| CN114823999B (zh) | 一种具有氮极性接触层的led外延结构及其制备方法 | |
| CN107359228B (zh) | 一种发光二极管的外延片及其制备方法 | |
| CN114447170B (zh) | 提高出光均匀程度的发光二极管外延片及制备方法 | |
| CN116093218A (zh) | GaN基发光二极管外延片及其制备方法、GaN基发光二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |