CN110112265B - 一种led外延结构的生长方法 - Google Patents

一种led外延结构的生长方法 Download PDF

Info

Publication number
CN110112265B
CN110112265B CN201910429090.9A CN201910429090A CN110112265B CN 110112265 B CN110112265 B CN 110112265B CN 201910429090 A CN201910429090 A CN 201910429090A CN 110112265 B CN110112265 B CN 110112265B
Authority
CN
China
Prior art keywords
flow rate
nitride layer
growing
gallium nitride
introducing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910429090.9A
Other languages
English (en)
Other versions
CN110112265A (zh
Inventor
林传强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiangneng Hualei Optoelectrical Co Ltd
Original Assignee
Xiangneng Hualei Optoelectrical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiangneng Hualei Optoelectrical Co Ltd filed Critical Xiangneng Hualei Optoelectrical Co Ltd
Priority to CN201910429090.9A priority Critical patent/CN110112265B/zh
Publication of CN110112265A publication Critical patent/CN110112265A/zh
Application granted granted Critical
Publication of CN110112265B publication Critical patent/CN110112265B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

本发明提供了一种LED外延结构的生长方法，包括步骤2生长复合缓冲层的过程，所述复合缓冲层包括由下至上依次生长的低温氮化铝镓层、不掺杂的第一氮化镓层、氮化铝铟层、不掺杂的第二氮化镓层和氮化铝层。生长低温氮化铝镓层能有效改善基底与氮化镓层间的晶格失配问题；生长不掺杂的第一氮化镓层可促进氮化铝铟层中的氮化铝铟颗粒增大，氮化铝铟层还与不掺杂的第一氮化镓层和不掺杂的第二氮化镓层构建了良好的晶格匹配度，促进LED外延结构底部应力的释放；生长氮化铝层，利于降低LED外延结构中的位错密度。本发明通过步骤2能够有效改善晶格失配，降低位错缺陷，提高LED器件的光输出功率、抗老化能力和抗静电能力。

Description

一种LED外延结构的生长方法
技术领域
本发明涉及LED技术领域，具体涉及一种LED外延结构的生长方法。
背景技术
传统的LED外延结构生长方法通过采用金属化学气相沉积法MOCVD在基底上生长LED外延结构的过程中，因基底和氮化镓晶格失配的问题，常出现点位错、韧性位错和螺旋位错的生长缺陷。一般来说，采用MOCVD方法生长氮化镓的位错密度为1×1010～3×1010个/m2，位错缺陷严重破坏了氮化镓原本的晶体排序，进而降低了LED器件的光输出功率，比如螺旋位错从LED外延结构的底层延伸至LED外延结构的表面，并穿过LED发光层，螺旋位错导致LED发光层产生空穴和电子的非发光辐射从而降低了LED器件的光输出功率。此外，位错缺陷还会造成LED器件漏电通道增多，LED器件会因漏电通道增多而加速本身的老化，位错缺陷还会提高LED器件被击穿的路径而造成LED抗静电能力减弱。当前，LED市场上要求LED芯片驱动电压低，特别是大电流密度下驱动电压越小越好及光效越高越好，但是电流密度过高，若LED外延结构的位错缺陷没有改善，则电流的扩展能力受限，还极易造成LED器件损伤，最终导致LED器件的抗老化能力和抗静电能力降低。
综上所述，急需一种LED外延结构的生长方法以改善现有技术中的位错缺陷问题，从而提高LED器件的光输出功率、抗老化能力和抗静电能力。
发明内容
本发明的目的在于提供一种LED外延结构的生长方法，具体技术方案如下：
一种LED外延结构的生长方法，包括生长复合缓冲层的过程，具体是：
步骤2：生长复合缓冲层；
所述复合缓冲层包括由下至上依次生长的低温氮化铝镓层、不掺杂的第一氮化镓层、氮化铝铟层、不掺杂的第二氮化镓层和氮化铝层。
优选的，所述步骤2包括以下步骤：
步骤2.1：生长低温氮化铝镓层，具体是，将反应室温度控制在520～550℃、压力控制在100～600mbar、通入流量为20～50L/min的氨气、通入流量为40～120sccm的三甲基镓以及通入流量为10～100sccm的三甲基铝，生长厚度为10～30nm的低温氮化铝镓层；
步骤2.2：生长不掺杂的第一氮化镓层，具体是，将反应室温度升至1020～1040℃、压力控制在400～600mbar、通入流量为20～70L/min的氨气以及通入流量为200～800sccm的三甲基镓，生长厚度为0.5～1μm不掺杂的第一氮化镓层；
步骤2.3：生长氮化铝铟层，具体是，将反应室温度降至700～750℃、压力控制在100～600mbar、通入流量为20～50L/min的氨气、通入流量为50～200sccm的三甲基铝以及通入流量为200～2000sccm的三甲基铟，生长厚度为30～50nm的氮化铝铟层；
步骤2.4：生长不掺杂的第二氮化镓层，具体是，将反应室温度升至1050～1080℃、压力控制在150～300mbar、通入流量为20～70L/min的氨气以及通入流量为200～800sccm的三甲基镓，生长厚度为0.5～1μm不掺杂的第二氮化镓层；
步骤2.5：生长氮化铝层，具体是，将反应室温度降至900～1000℃、压力控制在100～600mbar、通入流量为20～50L/min的氨气以及通入流量为100～500sccm的三甲基铝，生长厚度为30～50nm的氮化铝层。
优选的，采用金属化学气相沉积法MOCVD在基底上生长LED外延结构，采用高纯氢气和/或高纯氮气作为载气、高纯氨气作为氮源、三甲基镓和/或三乙基镓作为镓源、三甲基铟作为铟源、硅烷作为N型掺杂剂、三甲基铝作为铝源以及二茂镁作为P型掺杂剂；
在所述步骤2之前还设置有步骤1，在所述步骤2之后设置有步骤3、步骤4、步骤5、步骤6、步骤7和步骤8，各步骤如下：
步骤1：处理蓝宝石基底；
步骤3：在复合缓冲层上生长厚度为1～3μm不掺杂的氮化镓层；
步骤4：生长厚度为1-2μm掺杂硅的N型氮化镓层；
步骤5：生长多量子阱发光层；
步骤6：生长掺杂Al和Mg的P型氮化铝镓电子阻挡层；
步骤7：生长掺杂镁的P型氮化镓层；
步骤8：在温度为750～800℃，压力为500～800mbar的条件下，炉内退火25～30min，降温冷却。
优选的，所述步骤1具体是：控制反应室温度在1000～1020℃、压力在100～150mbar以及通入流量为50～200L/min的氢气条件下，处理蓝宝石基底5～10min。
优选的，所述步骤3具体是：控制反应室温度在1100～1120℃、压力在150～300mbar、通入流量30～80L/min的氨气以及通入流量为200～800sccm的三甲基镓，持续生长厚度为1～3μm不掺杂的氮化镓层。
优选的，所述步骤4具体是：控制反应室温度在1100～1120℃、压力在150～500mbar、通入流量30～80L/min的氨气、通入流量为200～800sccm的三甲基镓和通入流量为30～200sccm的硅烷，持续生长厚度为1～2μm掺杂硅的N型氮化镓，其中，Si的掺杂浓度为8×1018～2×1019atom/cm3。
优选的，所述步骤5具体是：控制反应室温度在730～780℃、压力在200～500mbar、通入流量40～70L/min的氨气、通入流量为200～1000sccm的三乙基镓和流量为200～2000sccm的三甲基铟，依次生长厚度为2.0～4.0nm的InxGa(1-x)N(x＝0.20～0.23)阱层和厚度为10～15nm的氮化镓垒层，周期数为6～15，总体厚度控制在120～300nm。
优选的，所述步骤6具体是：控制反应室温度在850～950℃、压力在100～300mbar、通入流量为20～50L/min的氨气、通入流量为40～200sccm的三甲基镓、流量为20～200sccm三甲基铝以及流量为100～1000sccm的二茂镁，持续生长厚度为20～100nm掺杂Al和Mg的P型氮化铝镓电子阻挡层，其中，Mg的掺杂浓度为3×1018～6×1018atom/cm3，Al的掺杂浓度为1×1020～3×1020atom/cm3。
优选的，所述步骤7具体是：控制反应室温度在900～950℃、压力在200～300mbar、通入流量为40～70L/min的氨气、通入流量为40～200sccm的三甲基镓以及流量为200～2000sccm的二茂镁，生长厚度为50～200nm掺杂镁的P型氮化镓层，其中，Mg的掺杂浓度：1×1019～3×1019atom/cm3。
应用本发明的技术方案，具有以下有益效果：
本发明中所述的LED外延结构的生长方法，是在传统的LED外延结构生长方法的基础上进行了优化，具体是优化步骤2复合缓冲层的生长方式。所述步骤2包括由下至上依次生长的低温氮化铝镓层、不掺杂的第一氮化镓层、氮化铝铟层、不掺杂的第二氮化镓层和氮化铝层。生长低温氮化铝镓层能有效改善基底与不掺杂的第一氮化镓层间的晶格失配问题，从而降低位错缺陷的产生；生长不掺杂的第一氮化镓层可促进氮化铝铟层中的氮化铝铟颗粒增大，便于降低不掺杂的第二氮化镓层的位错密度，进而提高氮化镓晶体品质，此外，氮化铝铟层还与不掺杂的第一氮化镓层和不掺杂的第二氮化镓层构建了良好的晶格匹配度，促进LED外延结构底部应力的释放；生长氮化铝层，是利用氮化铝层与不掺杂的第二氮化镓层存在的较大晶格差异促使LED外延结构底部延伸上来的位错转向，从而进一步降低LED外延结构中的位错密度。本发明通过步骤2的复合缓冲层有效的阻止了位错向上延伸，降低了LED外延结构中的位错密度，改善了LED外延结构中掺杂镁的P型氮化镓层、掺杂Al和Mg的P型氮化铝镓电子阻挡层以及多量子阱发光层的生长条件，提高了氮化镓晶体质量，再有，位错缺陷的降低减少了LED器件被击穿的路径和LED器件的漏电通道，使LED器件的抗静电能力和抗老化能力得到改善，位错缺陷的降低有利于LED发光层产生空穴和电子的发光辐射，使LED器件的光输出功率得到提高。
除了上面所描述的目的、特征和优点之外，本发明还有其它的目的、特征和优点。下面将参照图，对本发明作进一步详细的说明。
附图说明
构成本申请的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是本发明优选实施例1的LED外延结构示意图；
图2是对比例6采用传统的LED外延结构生长方法生长的LED外延结构示意图。
具体实施方式
以下对本发明的实施例进行详细说明，但是本发明可以根据权利要求限定和覆盖的多种不同方式实施。
实施例1：
一种LED外延结构的生长方法，包括生长复合缓冲层的过程，具体是：
步骤2：生长复合缓冲层；
所述复合缓冲层包括由下至上依次生长的低温氮化铝镓层、不掺杂的第一氮化镓层、氮化铝铟层、不掺杂的第二氮化镓层和氮化铝层。
所述步骤2包括以下步骤：
步骤2.1：生长低温氮化铝镓层，具体是，将反应室温度控制在520℃、压力控制在200mbar、通入流量为35L/min的氨气、通入流量为60sccm的三甲基镓以及通入流量为100sccm的三甲基铝，生长厚度为20nm的低温氮化铝镓层；
步骤2.2：生长不掺杂的第一氮化镓层，具体是，将反应室温度升至1030℃、压力控制在500mbar、通入流量为45L/min的氨气以及通入流量为400sccm的三甲基镓，生长厚度为0.8μm不掺杂的第一氮化镓层；
步骤2.3：生长氮化铝铟层，具体是，将反应室温度降至750℃、压力控制在200mbar、通入流量为35L/min的氨气、通入流量为200sccm的三甲基铝以及通入流量为1000sccm的三甲基铟，生长厚度为40nm的氮化铝铟层；
步骤2.4：生长不掺杂的第二氮化镓层，具体是，将反应室温度升至1060℃、压力控制在300mbar、通入流量为45L/min的氨气以及通入流量为600sccm的三甲基镓，生长厚度为0.8μm不掺杂的第二氮化镓层；
步骤2.5：生长氮化铝层，具体是，将反应室温度降至1000℃、压力控制在200mbar、通入流量为35L/min的氨气以及通入流量为300sccm的三甲基铝，生长厚度为40nm的氮化铝层。
本实施例1采用金属化学气相沉积法MOCVD在基底上生长LED外延结构，采用高纯氢气作为载气、高纯氨气作为氮源、三甲基镓和三乙基镓作为镓源、三甲基铟作为铟源、硅烷作为N型掺杂剂、三甲基铝作为铝源以及二茂镁作为P型掺杂剂；
在所述步骤2之前还设置有步骤1，在所述步骤2之后设置有步骤3、步骤4、步骤5、步骤6、步骤7和步骤8，各步骤如下：
步骤1：处理蓝宝石基底；
步骤3：在复合缓冲层上生长厚度为1～3μm不掺杂的氮化镓层；
步骤4：生长厚度为1-2μm掺杂硅的N型氮化镓层；
步骤5：生长多量子阱发光层；
步骤6：生长掺杂Al和Mg的P型氮化铝镓电子阻挡层；
步骤7：生长掺杂镁的P型氮化镓层；
步骤8：在温度为750～800℃，压力为500～800mbar的条件下，炉内退火25～30min，降温冷却。
所述步骤1具体是：控制反应室温度在1010℃、压力在125mbar以及通入流量为125L/min的氢气条件下，处理蓝宝石基底5～10min。
所述步骤3具体是：控制反应室温度在1110℃、压力在220mbar、通入流量为55L/min的氨气以及通入流量为500sccm的三甲基镓，持续生长厚度为2μm不掺杂的氮化镓层。
所述步骤4具体是：控制反应室温度在1110℃、压力在350mbar、通入流量为55L/min的氨气、通入流量为500sccm的三甲基镓和通入流量为115sccm的硅烷，持续生长厚度为1.5μm掺杂硅的N型氮化镓，其中，Si的掺杂浓度为1.4×1019atom/cm3。
所述步骤5具体是：控制反应室温度在760℃、压力在350mbar、通入流量为55L/min的氨气、通入流量为600sccm的三乙基镓和流量为1100sccm的三甲基铟，依次生长厚度为3.0nm的InxGa(1-x)N(x＝0.20～0.23)阱层和厚度为12nm的氮化镓垒层，周期数为10，总体厚度控制在210nm。
所述步骤6具体是：控制反应室温度在900℃、压力在200mbar、通入流量为35L/min的氨气、通入流量为120sccm的三甲基镓、流量为110sccm三甲基铝以及流量为550sccm的二茂镁，持续生长厚度为60nm掺杂Al和Mg的P型氮化铝镓电子阻挡层，其中，Mg的掺杂浓度为4.5×1018atom/cm3，Al的掺杂浓度为2×1020atom/cm3。
所述步骤7具体是：控制反应室温度在920℃、压力在250mbar、通入流量为55L/min的氨气、通入流量为120sccm的三甲基镓以及流量为1100sccm的二茂镁，生长厚度为125nm掺杂镁的P型氮化镓层，其中，Mg的掺杂浓度：2×1019atom/cm3。
对比例1：
与实施例1不同的是在所述步骤2中删除步骤2.1，其它条件不变。
对比例2：
与实施例1不同的是在所述步骤2中删除步骤2.2，其它条件不变。
对比例3：
与实施例1不同的是在所述步骤2中删除步骤2.3，其它条件不变。
对比例4：
与实施例1不同的是在所述步骤2中删除步骤2.4，其它条件不变。
对比例5：
与实施例1不同的是在所述步骤2中删除步骤2.5，其它条件不变。
对比例6：
采用传统的LED外延结构生长方法，与实施例1不同的是步骤2，其它条件不变，所述步骤2：生长氮化镓低温缓冲层，具体是，将反应室温度控制在520℃、压力控制在600mbar以及通入流量为80sccm的三甲基镓，在蓝宝石基底上生长厚度为25nm的氮化镓低温缓冲层。
根据实施例1和对比例1～6所述的LED外延结构的生长方法分别批量制得样品1和样品2～7，样品1和样品2～7在相同的工艺条件下镀氧化铟锡(ITO)层
Figure BDA0002068404580000071
相同的条件下镀铬\铂\金(Cr/Pt/Au)电极
Figure BDA0002068404580000072
相同的条件下镀保护层二氧化硅(SiO2)
Figure BDA0002068404580000073
然后在相同的条件下将样品1和样品2～7研磨切割成762μm×762μm(30mil×30mil)的芯片颗粒，之后将样品1和样品2～7在相同位置各自挑选150颗晶粒，在相同的封装工艺下，封装成白光LED。参见表1，采用积分球在驱动电流350mA条件下测试样品1和样品2～7的光电性能。
表1样品1和样品2～7的光电性能参数比较结果
Figure BDA0002068404580000074
由表1知，经实施例1制备的样品1的抗静电(8kv)通过率达89％，漏电为0.0105μA，亮度为259mw，而经对比例1～5制备的样品2～6的抗静电(8kv)通过率在41％～79％，漏电为0.0119～0.0154μA，亮度为246～254mw，经对比例6采用传统方法制备的样品7的抗静电(8kv)通过率在24％，漏电为0.0191μA，亮度为243mw，这说明实施例1能够有效降低位错缺陷，进而减少LED器件被击穿的路径和LED器件的漏电通道，使LED器件的抗静电能力和抗老化能力得到改善，保证了样品1的抗静电(8kv)通过率高于样品2～7的抗静电(8kv)通过率，且样品1的漏电值低于样品2～7的漏电值；又由于位错缺陷的降低有利于LED发光层产生空穴和电子的发光辐射，使LED器件的光输出功率得到提高，进而保证了样品1亮度高于样品2～7的亮度。
此外，关于实施例1中的150颗样品1和对比例6中的150颗样品7还做了XRD实验，实验数据参见表2，其中，对于样品1的结构图参见图1，样品7的结构图参见图2。
表2样品1和样品7的氮化镓层结晶质量的比较结果
Figure BDA0002068404580000081
由表2知，实施例1生长的氮化镓层的102峰和002峰半高宽都比对比例6中采用传统的LED外延结构生长方法生长的氮化镓层的102峰和002峰半高宽小，说明实施例1生长的氮化镓层在结晶质量上得到明显改善，有利于降低LED外延结构的位错缺陷，进而提高LED器件的抗静电能力、抗老化能力以及光输出功率。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种LED外延结构的生长方法，其特征在于，包括生长复合缓冲层的过程，具体是：
步骤2：生长复合缓冲层；
所述复合缓冲层包括由下至上依次生长的低温氮化铝镓层、不掺杂的第一氮化镓层、氮化铝铟层、不掺杂的第二氮化镓层和氮化铝层；
所述步骤2包括以下步骤：
步骤2.1：生长低温氮化铝镓层，具体是，将反应室的温度控制在520~550℃、压力控制在100~600mbar、通入流量为20~50L/min的氨气、通入流量为40~120sccm的三甲基镓以及通入流量为10~100sccm的三甲基铝，生长厚度为10~30nm的低温氮化铝镓层；
步骤2.2：生长不掺杂的第一氮化镓层，具体是，将反应室的温度升至1020~1040℃、压力控制在400~600mbar、通入流量为20~70L/min的氨气以及通入流量为200~800sccm的三甲基镓，生长厚度为0.5~1μm不掺杂的第一氮化镓层；
步骤2.3：生长氮化铝铟层，具体是，将反应室的温度降至700~750℃、压力控制在100~600mbar、通入流量为20~50L/min的氨气、通入流量为50~200sccm的三甲基铝以及通入流量为200~2000sccm的三甲基铟，生长厚度为30~50nm的氮化铝铟层；
步骤2.4：生长不掺杂的第二氮化镓层，具体是，将反应室的温度升至1050~1080℃、压力控制在150~300mbar、通入流量为20~70L/min的氨气以及通入流量为200~800sccm的三甲基镓，生长厚度为0.5~1μm不掺杂的第二氮化镓层；
步骤2.5：生长氮化铝层，具体是，将反应室的温度降至900~1000℃、压力控制在100~600mbar、通入流量为20~50L/min的氨气以及通入流量为100~500sccm的三甲基铝，生长厚度为30~50nm的氮化铝层。
2.根据权利要求1所述的LED外延结构的生长方法，其特征在于，采用金属化学气相沉积法MOCVD在基底上生长LED外延结构，将高纯氢气和/或高纯氮气作为载气、将高纯氨气作为氮源、将三甲基镓和/或三乙基镓作为镓源、将三甲基铟作为铟源、将硅烷作为N型掺杂剂、将三甲基铝作为铝源以及将二茂镁作为P型掺杂剂；
在所述步骤2之前还设置有步骤1，在所述步骤2之后设置有步骤3、步骤4、步骤5、步骤6、步骤7和步骤8，各步骤如下：
步骤1：处理蓝宝石基底；
步骤3：在复合缓冲层上生长厚度为1~3μm不掺杂的氮化镓层；
步骤4：生长厚度为1-2μm掺杂硅的N型氮化镓层；
步骤5：生长多量子阱发光层；
步骤6：生长掺杂Al和Mg的P型氮化铝镓电子阻挡层；
步骤7：生长掺杂镁的P型氮化镓层；
步骤8：在温度为750~800℃，压力为500~800mbar的条件下，炉内退火25~30min，降温冷却。
3.根据权利要求2所述的LED外延结构的生长方法，其特征在于，所述步骤1具体是：控制反应室的温度为1000~1020℃、压力在100~150mbar，并在通入流量为50~200L/min的氢气条件下，处理蓝宝石基底5~10min。
4.根据权利要求3所述的LED外延结构的生长方法，其特征在于，所述步骤3具体是：控制反应室的温度在1100~1120℃、压力在150~300mbar、通入流量30~80L/min的氨气以及通入流量为200~800sccm的三甲基镓，持续生长厚度为1~3μm不掺杂的氮化镓层。
5.根据权利要求4所述的LED外延结构的生长方法，其特征在于，所述步骤4具体是：控制反应室的温度在1100~1120℃、压力在150~500mbar、通入流量30~80L/min的氨气、通入流量为200~800sccm的三甲基镓和通入流量为30~200sccm的硅烷，持续生长厚度为1~2μm掺杂硅的N型氮化镓，其中，硅的掺杂浓度为8×1018~2×1019 atom/cm3。
6.根据权利要求5所述的LED外延结构的生长方法，其特征在于，所述步骤5具体是：控制反应室的温度在730~780℃、压力在200~500mbar、通入流量40~70L/min的氨气、通入流量为200~1000sccm的三乙基镓和流量为200~2000sccm的三甲基铟，依次生长厚度为2.0~4.0nm的InxGa（1-x）N阱层和厚度为10~15 nm的氮化镓垒层，其中，x=0.20~0.23，周期数为6~15，总体厚度控制在120~300nm。
7.根据权利要求6所述的LED外延结构的生长方法，其特征在于，所述步骤6具体是：控制反应室的温度在850~950℃、压力在100~300mbar、通入流量为20~50L/min的氨气、通入流量为40~200sccm的三甲基镓、流量为20~200sccm三甲基铝以及流量为100~1000sccm的二茂镁，持续生长厚度为20~100nm掺杂Al和Mg的P型氮化铝镓电子阻挡层，其中，Mg的掺杂浓度为3×1018~6×1018 atom/cm3，Al的掺杂浓度为1×1020~3×1020atom/cm3。
8.根据权利要求7所述的LED外延结构的生长方法，其特征在于，所述步骤7具体是：控制反应室的温度在900~950℃、压力在200~300mbar、通入流量为40~70L/min的氨气、通入流量为40~200sccm的三甲基镓以及流量为200~2000sccm的二茂镁，生长厚度为50~200nm掺杂镁的P型氮化镓层，其中，镁的掺杂浓度：1×1019~3×1019atom/cm3。
CN201910429090.9A 2019-05-22 2019-05-22 一种led外延结构的生长方法 Active CN110112265B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910429090.9A CN110112265B (zh) 2019-05-22 2019-05-22 一种led外延结构的生长方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910429090.9A CN110112265B (zh) 2019-05-22 2019-05-22 一种led外延结构的生长方法

Publications (2)

Publication Number Publication Date
CN110112265A CN110112265A (zh) 2019-08-09
CN110112265B true CN110112265B (zh) 2022-03-25

Family

ID=67491517

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910429090.9A Active CN110112265B (zh) 2019-05-22 2019-05-22 一种led外延结构的生长方法

Country Status (1)

Country Link
CN (1) CN110112265B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110643934A (zh) * 2019-09-20 2020-01-03 深圳市晶相技术有限公司 一种半导体设备
CN113451450B (zh) * 2020-08-06 2022-04-29 重庆康佳光电技术研究院有限公司 Led磊晶结构及其制备方法
CN114093990B (zh) * 2022-01-18 2022-06-03 季华实验室 一种紫外led垂直芯片外延结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103415934A (zh) * 2011-09-29 2013-11-27 东芝技术中心有限公司 具有位错密度保持缓冲层的发光器件
CN103413871A (zh) * 2013-08-13 2013-11-27 湘能华磊光电股份有限公司 Led外延的生长方法以及通过此方法获得的led芯片
CN107293618A (zh) * 2017-06-30 2017-10-24 华灿光电（浙江）有限公司 一种发光二极管外延片及其制备方法
CN108091741A (zh) * 2017-11-15 2018-05-29 华灿光电(苏州）有限公司 一种发光二极管外延片的生长方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103415934A (zh) * 2011-09-29 2013-11-27 东芝技术中心有限公司 具有位错密度保持缓冲层的发光器件
CN103413871A (zh) * 2013-08-13 2013-11-27 湘能华磊光电股份有限公司 Led外延的生长方法以及通过此方法获得的led芯片
CN107293618A (zh) * 2017-06-30 2017-10-24 华灿光电（浙江）有限公司 一种发光二极管外延片及其制备方法
CN108091741A (zh) * 2017-11-15 2018-05-29 华灿光电(苏州）有限公司 一种发光二极管外延片的生长方法

Also Published As

Publication number Publication date
CN110112265A (zh) 2019-08-09

Similar Documents

Publication Publication Date Title
CN106784210B (zh) 一种发光二极管的外延片及其制作方法
CN100350639C (zh) 氮化物半导体led和其制造方法
CN110112265B (zh) 一种led外延结构的生长方法
CN106229390B (zh) 一种GaN基发光二极管芯片的生长方法
CN105296948A (zh) 一种提高GaN基LED光电性能的外延生长方法
CN109950372A (zh) 发光二极管外延片及其制造方法
CN109119515A (zh) 一种发光二极管外延片及其制造方法
CN110718612A (zh) 发光二极管外延片及其制造方法
CN109860345B (zh) 一种led外延结构生长方法
WO2019015217A1 (zh) 一种深紫外led
CN114937721B (zh) 一种硅衬底GaN基LED外延片及其制备方法
CN109411573B (zh) 一种led外延结构生长方法
CN108831978A (zh) 一种发光二极管外延片及其制造方法
CN114284406A (zh) 一种氮化物发光二极管的制备方法
CN109830578B (zh) 一种led外延结构的生长方法
CN110620168B (zh) 一种led外延生长方法
CN109300854B (zh) Led外延片生长方法
CN113328015B (zh) 提高亮度的发光二极管芯片制作方法
CN110246943B (zh) 基于石墨烯的led外延生长方法
CN110379895B (zh) Led外延生长方法
CN111261755B (zh) 一种led外延生长方法
CN107134517A (zh) 一种led外延生长方法
CN103413872A (zh) Led外延的生长方法以及通过此方法获得的led芯片
CN108461582B (zh) 一种发光二极管外延片的生长方法及发光二极管外延片
CN104966767A (zh) 一种GaN基发光二极管外延片的生长方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant