CN105296948A - 一种提高GaN基LED光电性能的外延生长方法 - Google Patents

Abstract

本申请公开了一种提高GaN基LED光电性能的外延生长方法，依次包括：处理衬底、生长不掺杂GaN层、生长掺杂Si的N型GaN层、生长掺杂In的In_xGa_(1-x)N/GaN多量子阱有源层、生长P型Al_yGa_(1-y)N电子阻挡层、生长掺杂Mg的P型GaN层，降温冷却，处理衬底进一步为：利用直流磁控反应溅射设备在异质衬底表面上溅射AlN薄膜，异质衬底包括蓝宝石图形化衬底(patterned？sapphire？substrates,PSS)、蓝宝石(Al₂O₃)、硅(Si)、碳化硅(SiC)、氧化锌(ZnO)等。处理衬底还包括：将溅射好AlN薄膜的异质衬底放入MOCVD反应腔，升高温度到800℃～1200℃，降低压力到50mbar～1000mbar，以溅射AlN薄膜作为GaN外延生长的缓冲层。如此方案，能够显著降低材料的位错密度，提高GaN材料的晶体质量，从而改善LED器件的发光效率、漏电和抗静电能力等光电性能。

Description

一种提高GaN基LED光电性能的外延生长方法

技术领域

本申请涉及LED外延设计应用技术领域，具体地说，涉及一种提高GaN基LED光电性能的外延生长方法。

背景技术

GaN(氮化镓)作为直接带隙半导体材料，被广泛应用于发光二极管器件。目前，使用两步生长法在异质衬底生长GaN材料是制备高性能LED器件的主流技术。缓冲层(bufferlayer)可在一定程度上减少晶格失配和热失配引起的位错，但在阻止线位错向外延层延伸方面有一定局限。

虽然通过优化温度、压力、V/III比、速率等生长参数可获得质量较好的缓冲层，但受金属有机化学气相沉淀(metal-organicchemicalvapordeposition,MOCVD)系统寄生反应的影响，很难在异质衬底上生长出更高质量的缓冲层来进一步提升GaN晶体质量和器件性能。

发明内容

有鉴于此，本申请所要解决的技术问题是提供了一种提高GaN基LED光电性能的外延生长方法，其能够显著降低材料的位错密度，提高GaN材料的晶体质量，从而改善LED器件的发光效率、漏电和抗静电能力等光电性能。

为了解决上述技术问题，本申请有如下技术方案：

一种提高GaN基LED光电性能的外延生长方法，依次包括：处理衬底、生长不掺杂GaN层、生长掺杂Si的N型GaN层、生长掺杂In的In_xGa_(1-x)N/GaN多量子阱有源层、生长P型Al_yGa_(1-y)N电子阻挡层、生长掺杂Mg的P型GaN层，降温冷却，其特征在于，

所述处理衬底进一步为：

利用直流磁控反应溅射设备在异质衬底表面上溅射AlN薄膜，异质衬底包括蓝宝石图形化衬底(patternedsapphiresubstrates,PSS)、蓝宝石(Al₂O₃)、硅(Si)、碳化硅(SiC)、氧化锌(ZnO)等。

优选地，其中，所述处理衬底还包括：将溅射好AlN薄膜的异质衬底放入MOCVD反应腔，升高温度到800℃～1200℃，降低压力到50mbar～1000mbar，以溅射AlN薄膜作为GaN外延生长的缓冲层。

优选地，其中，所述生长不掺杂GaN层进一步为：保持温度在1000℃～1200℃，在50mbar～1000mbar的压力下，生长厚度为1μm～10μm的不掺杂GaN层。

优选地，其中，所述生长掺杂Si的N型GaN层进一步为：维持反应腔的温度和压力，生长厚度为1μm～10μm的N型GaN层，Si掺杂浓度为1E+18atoms/cm3～2E+19atoms/cm3。

优选地，其中，所述生长掺杂In的In_xGa_(1-x)N/GaN多量子阱有源层进一步为：降温到700℃～800℃，生长厚度为2-nm-4nm的In_xGa_(1-x)N势阱层(x＝0.15～0.25)，In掺杂浓度为1E+19atoms/cm³～5E+20atoms/cm³；然后升高温度至700℃～1000℃，生长厚度为4nm～20nm的GaN势垒层；交替生长势阱层和势垒层6～15周期，制得In_xGa_(1-x)N/GaN多量子阱有源层。

优选地，其中，所述生长P型Al_yGa_(1-y)N电子阻挡层进一步为：升温到800℃～1000℃，在100mbar～600mbar的压力下生长10nm～100nm的P型Al_yGa_(1-y)N电子阻挡层(y＝0.1～0.3)，Al掺杂浓度为1E+19atoms/cm³～5E+20atoms/cm³，Mg掺杂浓度为1E+18atoms/cm³～1E+20atoms/cm³。

优选地，其中，所述生长掺杂Mg的P型GaN层进一步为：升温到900℃～1100℃，在100mbar～1000mbar的压力下生长10nm～500nm的P型GaN层，Mg掺杂浓度为1E+18atoms/cm³～5E+20atoms/cm³。

与现有技术相比，本申请所述的方法，达到了如下效果：

本发明提高GaN基LED光电性能的外延生长方法中，利用直流磁控反应溅射法(reactivemagnetronsputtering,RMS)在异质衬底上制备AlN薄膜，作为GaN外延生长的缓冲层，避免了预反应的影响。使用磁控溅射AlN缓冲层改变了GaN外延生长模式，能显著降低材料的位错密度，提高GaN材料的晶体质量，从而改善LED器件的发光效率、漏电和抗静电能力等光电性能。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1为本发明实施例1中LED外延层的结构示意图；

图2为对比实施例1中LED外延层的结构示意图；

图3为MOCVD自带激光器实时监控GaN生长过程的反射率曲线；

图4为外延片样品A的TEM侧面照片；

图5为外延片样品B的TEM侧面照片；

其中，①、异质衬底，②、低温GaN缓冲层，③、uGaN层，④、nGaN层，⑤、多量子阱有源层P型AlGaN，⑦、P型GaN，⑧、溅射AlN缓冲层。

具体实施方式

如在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域技术人员应可理解，硬件制造商可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。如在通篇说明书及权利要求当中所提及的“包含”为一开放式用语，故应解释成“包含但不限定于”。“大致”是指在可接收的误差范围内，本领域技术人员能够在一定误差范围内解决所述技术问题，基本达到所述技术效果。此外，“耦接”一词在此包含任何直接及间接的电性耦接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表所述第一装置可直接电性耦接于所述第二装置，或通过其他装置或耦接手段间接地电性耦接至所述第二装置。说明书后续描述为实施本申请的较佳实施方式，然所述描述乃以说明本申请的一般原则为目的，并非用以限定本申请的范围。本申请的保护范围当视所附权利要求所界定者为准。

实施例1

参见图1，本发明运用型号为iTopA230的RMS设备在异质衬底(PSS、Al₂O₃、Si、SiC)上溅射AlN薄膜作为GaN外延生长的缓冲层，其载气高纯氮气(N2)、高纯氦气(Ar)及少量高纯氧气(O2)，靶材为高纯金属铝(Al)，直流溅射电压为200-300V。采用Aixtron公司型号为CriusI的MOCVD设备来生长高亮度GaN基LED外延片，以高纯氢气(H2)、高纯氮气(N2)作为载气，高纯氨气(NH3)作为N源，金属有机源三甲基镓(TMGa)和三乙基镓(TEGa)作为镓源，三甲基铟(TMIn)作为铟源，三甲基铝(TMAl)作为铝源，硅烷(SiH4)作为N型掺杂剂，二茂镁(CP2Mg)作为P型掺杂剂。具体生长方式如下：

一种提高GaN基LED光电性能的外延生长方法，依次包括：处理衬底、生长不掺杂GaN层、生长掺杂Si的N型GaN层、生长掺杂In的In_xGa_(1-x)N/GaN多量子阱有源层、生长P型Al_yGa_(1-y)N电子阻挡层、生长掺杂Mg的P型GaN层，降温冷却，其特征在于，

所述处理衬底进一步为：

利用型号为iTopA230的直流磁控反应溅射设备将异质衬底(PSS、Al₂O₃、Si、SiC)温度加热到650℃左右，通入30sccm～50sccm氦气(Ar)、100sccm～120sccm氮气(N₂)和1sccm～2sccm氧气(O₂)，用200V～300V的偏压冲击铝靶在异质衬底(PSS、Al₂O₃、Si、SiC)衬底表面上溅射10nm～50nm厚的AlN薄膜。

上述处理衬底还包括：

将溅射好AlN薄膜的异质衬底(PSS、Al₂O₃、Si、SiC)放入MOCVD反应腔，升高温度到1000℃～1200℃，降低压力到150mbar～600mbar，AlN薄膜作为GaN外延生长的缓冲层。

上述生长不掺杂GaN层进一步为：

保持温度在1000℃～1200℃，在50mbar～1000mbar的压力下，通入15000sccm～30000sccm的NH₃，100sccm～250sccm的TMGa，生长厚度为1μm～10μm的不掺杂GaN层。

上述生长掺杂Si的N型GaN层进一步为：

维持反应腔的温度和压力，在150mbar～300mbar的氢气气氛下生长厚度为1μm～10μm的N型GaN层，Si掺杂浓度为1E+18atoms/cm³～2E+19atoms/cm³。

上述生长掺杂In的In_xGa_(1-x)N/GaN多量子阱有源层进一步为：

降温到700℃～800℃，在300mba～400mbar的氮气气氛下生长厚度为2nm-4nm的In_xGa_(1-x)N势阱层(x＝0.15～0.25)，In掺杂浓度为1E+19atoms/cm³～5E+20atoms/cm³；

然后升高温度至700℃～1000℃，压力不变，生长厚度为4nm～20nm的GaN势垒层；

交替生长势阱层和势垒层6～15周期，制得In_xGa_(1-x)N/GaN多量子阱有源层。

上述生长P型Al_yGa_(1-y)N电子阻挡层进一步为：

升温到800℃～1000℃，在100mbar～600mbar的压力下生长10nm～100nm的P型Al_yGa_(1-y)N电子阻挡层(y＝0.1～0.3)，Al掺杂浓度为1E+19atoms/cm³～5E+20atoms/cm³，Mg掺杂浓度为1E+18atoms/cm³～1E+20atoms/cm³。

上述生长掺杂Mg的P型GaN层进一步为：

升温到900℃～1100℃，在100mbar～1000mbar的压力下生长10nm～500nm的P型GaN层，Mg掺杂浓度为1E+18atoms/cm³～5E+20atoms/cm³。

上述降温冷却进一步为：

降温至700～800℃，进行炉内退火20分钟～30分钟，接着冷却至室温。

通过上述方法，在PSS、Al₂O₃、Si、SiC衬底上溅射AlN薄膜作为缓冲层后生长外延片样品，本发明以PSS为例，其他异质衬底生长机理相同，不做细致分析，将在PSS衬底上溅射AlN薄膜作为缓冲层后生长得外延片样品的编号记为A，其外延结构请参考图1。

对比实施例1

对比实施例1提供的LED外延层的生长方法为(外延层结构参见图2)：

1、将异质衬底(PSS、Al₂O₃、Si、SiC)放入MOCVD反应腔，升温至1000℃～1300℃，在50mbar～150mbar的氢气气氛下高温处理衬底5～10分钟；

2、降温至550℃～650℃，在600mbar～900mbar的氢气气氛下生长厚度为10nm～50nm的低温GaN缓冲层；

3、升温到1000℃～1200℃，在50mbar～1000mbar的氢气气氛下生长厚度为1μm～10μm的不掺杂GaN层；

4、维持反应腔的温度和压力，在150mbar～300mbar的氢气气氛下生长厚度为1μm～10μm的N型GaN层，Si掺杂浓度为1E+18atoms/cm³～2E+19atoms/cm³；

5、降温到700℃～800℃，在300mbar～400mbar的氮气气氛下生长厚度为2nm-4nm的In_xGa_(1-x)N势阱层(x＝0.15～0.25)，In掺杂浓度为1E+19atoms/cm³～5E+20atoms/cm³；然后升高温度至700℃～1000℃，压力不变，生长厚度为4nm～20nm的GaN势垒层；交替生长势阱层和势垒层6～15周期，制得In_xGa_(1-x)N/GaN多量子阱有源层；

6、升温到800℃～1000℃，在100mbar～600mbar的压力下生长10nm～100nm的P型Al_yGa_(1-y)N电子阻挡层(y＝0.1～0.3)，Al掺杂浓度为1E+19atoms/cm³～5E+20atoms/cm³，Mg掺杂浓度为1E+18atoms/cm³～1E+20atoms/cm³；

7、升温到900℃～1100℃，在100mbar～1000mbar的压力下生长10nm～500nm的P型GaN层，Mg掺杂浓度为1E+18atoms/cm³～5E+20atoms/cm³；

8、最后降温至700℃～800℃，进行炉内退火20分钟～30分钟，接着冷却至室温。

通过对比实施例1的上述方法，在PSS、Al₂O₃、Si、SiC衬底上溅射AlN薄膜作为缓冲层后生长外延片样品，该对比实施例1以PSS为例，其他异质衬底生长机理相同，不做细致分析，将在PSS衬底上溅射AlN薄膜作为缓冲层后生长得外延片样品的编号记为B，其外延结构请参考图2。

图1和图2的区别在于缓冲层部分，本发明使用直流磁控反应溅射法制备的AlN薄膜作为GaN外延生长的缓冲层，而对比实施例1使用金属有机化学气相沉淀法制备的GaN薄膜作为缓冲层。

本发明利用型号为D8Discover的高分辨率X射线衍射仪(HRXRD)测试GaN外延片样品A、B的002和102摇摆曲线半高全宽(FWHM)，并根据公式：N_s＝Δω_s ²/(4.35b_s ²)、N_e＝Δω_e ²/(4.35b_e ²)估算刃位错密度和螺位错密度，如表1所示。其中N_s、N_e分别代表螺位错密度和刃位错密度，ω_s、ω_e分别代表XRD(002)和XRD(102)摇摆曲线的半高全宽(FWHM)，b_s＝0.5185nm和b_e＝0.3189nm分别是螺位错和刃位错的伯格斯矢量。从表1可以看出，溅射AlN缓冲层取代低温GaN缓冲层后生长的GaN外延片的XRD(002)、XRD(102)半高全宽均有明显下降，其螺位错密度和刃位错密度也有大幅度的下降。表明使用溅射AlN作为缓冲层生长GaN外延可以大幅度提高异质衬底生长GaN材料的晶体质量。

表1外延片样品A、B的XRD摇摆曲线的FWHM及刃位错和螺位错密度

本发明以PSS为例，通过对比生长监控曲线、TEM剖面和芯片光电参数分析溅射AlN缓冲层提高GaN材料的原因，其他异质衬底生长机理相同，不做细致分析。

本发明利用波长为632.8nm的激光器(MOCVD设备自带)进行原位监测以记录GaN生长各阶段的反射率强度变化，如图3所示。样品B经过低温GaN缓冲层沉积退火后(横坐标1000sec处)的反射率比样品A低，说明溅射AlN缓冲层的表面比低温GaN缓冲层平整，其成核岛更小更均匀。小而均匀的成核岛有利于GaN外延的横向生长，减少位错和缺陷产出的几率，因此样品A的反射率经过小幅震荡后迅速上升到饱和区；而样品B的成核岛较大促进了GaN外延的纵向生在，增加了位错和缺陷产生的概率，其反射率先降到0再缓慢升到饱和区。反射率的变化说明溅射AlN缓冲层改变了GaN外延的生长机理，使样品A在饱和区(横坐标4000sec处)具有更高的反射率和更大的振幅，这意味着溅射AlN缓冲层生长的GaN外延片具有更光滑的表面，即更低的缺陷密度和更高的晶体质量。

本发明利用型号为FEIOSIRIS的透射电子显微镜(TEM)拍摄样品A、B的PSS衬底图形剖面，如图4、图5所示。对比图4、图5，可以发现：样品A的溅射AlN缓冲层(PSS侧壁和底面)比样品B的低温GaN缓冲层更光滑平整，有利于GaN外延的横向生长，减少了缺陷和位错出现的几率，因而在图4中很少看到位错线。而样品B的低温GaN缓冲层成核岛颗粒较大，促进了GaN外延的纵向生长，导致PSS底面上方和顶部附近在GaN外延合并生长时产生大量缺陷和位错以便释放应力，因而在图5中可以看到大量的位错线出现在PSS的底面上方和顶部附近。TEM照片直观反应了溅射AlN缓冲层具有更均匀平整的表面形貌，其GaN外延结构具有更小的位错密度。

将实施例1和对比实施例制得外延片样品A、B在相同芯片工艺条件下制作成芯片尺寸为254μm*685.8μm(10mil*27mil)，ITO层厚度约1100埃，Cr/Pt/Au电极厚度约1200埃，SiO2保护层的厚度约400埃的芯片a和b。使用型号为LEDA-8FP7202的半积分球全自动晶圆点测机测试芯片样品的光电参数，如表2所示。在150mA电流驱动下，溅射AlN作为缓冲层的芯片样品a的亮度为128.4mW，比低温GaN作为缓冲层的芯片样品b的118.6mW提高8.3％。在反向5V电压下，样品a的漏电IR为0.0103μA，明显优于样品b的0.0426μA。样品a在人体模式(HBM)2000V下的抗静电良率为97.5％，比样品b的90.9％提高6.6％。漏电改善的主要原因是PVD溅镀AlN薄膜生长的GaN基LED器件中存在更低的穿透位错密度，减少了非辐射复合通道和漏电路径。同时位错密度的降低减少了高压冲击下LED器件被击穿的通道，明显的改善了器件抗静电能力。据相关文献报道，穿透位错能够沿着C轴生长方向到达量子阱有源区，并在有源区即穿透位错末端形成V型缺陷，破坏了InGaN/GaN量子阱界面，进而影响量子阱发光特性。这意味着更低的位错密度带来更高的发光效率，与本发明结果十分吻合。另外，PSS和缓冲层、缓冲层和GaN界面对LED器件出光效率也有很大的影响，PVD溅镀AlN缓冲层的界面更清晰和平整，其反射效率更高，因而亮度更高。

表2芯片样品a、b的主要光电参数测试值

总之，利用直流磁控反应溅射法制备的AlN缓冲层具有更光滑平整的表面形貌，有利于GaN外延的横向生长，减少了位错和缺陷产生的几率。通过对比GaN生长干涉曲线、TEM剖面图、XRD摇摆曲线，发现溅射AlN缓冲层取代低温缓冲层后生长的GaN外延片具有更光滑的表面、更小的XRD半高全宽和更低的位错密度，有助于改善其LED芯片的光电性能。点测结果表明：溅射AlN缓冲层的使用可以提高GaN基LED芯片亮度8.3％，降低漏电0.03μA，提高抗静电能力6.6％。

综上，与现有技术相比，本申请所述的方法，达到了如下效果：

本发明提高GaN基LED光电性能的外延生长方法中，利用直流磁控反应溅射法(reactivemagnetronsputtering,RMS)在异质衬底上制备AlN薄膜，作为GaN外延生长的缓冲层，避免了预反应的影响。使用磁控溅射AlN缓冲层改变了GaN外延生长模式，能显著降低材料的位错密度，提高GaN材料的晶体质量，从而改善LED器件的发光效率、漏电和抗静电能力等光电性能。

本领域内的技术人员应明白，本申请的实施例可提供为方法、装置、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

上述说明示出并描述了本申请的若干优选实施例，但如前所述，应当理解本申请并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述发明构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本申请的精神和范围，则都应在本申请所附权利要求的保护范围内。

Claims (7)

1.一种提高GaN基LED光电性能的外延生长方法，依次包括：处理衬底、生长不掺杂GaN层、生长掺杂Si的N型GaN层、生长掺杂In的In_xGa_(1-x)N/GaN多量子阱有源层、生长P型Al_yGa_(1-y)N电子阻挡层、生长掺杂Mg的P型GaN层，降温冷却，其特征在于，

所述处理衬底进一步为：

利用直流磁控反应溅射设备在异质衬底表面上溅射AlN薄膜，异质衬底包括蓝宝石图形化衬底(patternedsapphiresubstrates,PSS)、蓝宝石(Al₂O₃)、硅(Si)、碳化硅(SiC)、氧化锌(ZnO)等。

2.根据权利要求1所述提高GaN基LED光电性能的外延生长方法，其特征在于，

所述处理衬底还包括：

将溅射好AlN薄膜的异质衬底放入MOCVD反应腔，升高温度到800℃～1200℃，降低压力到50mbar～1000mbar，以溅射AlN薄膜作为GaN外延生长的缓冲层。

3.根据权利要求2所述提高GaN基LED光电性能的外延生长方法，其特征在于，

所述生长不掺杂GaN层进一步为：

保持温度在1000℃～1200℃，在50mbar～1000mbar的压力下，生长厚度为1μm～10μm的不掺杂GaN层。

4.根据权利要求3所述提高GaN基LED光电性能的外延生长方法，其特征在于，

所述生长掺杂Si的N型GaN层进一步为：

维持反应腔的温度和压力，生长厚度为1μm～10μm的N型GaN层，Si掺杂浓度为1E+18atoms/cm3～2E+19atoms/cm3。

5.根据权利要求4所述提高GaN基LED光电性能的外延生长方法，其特征在于，

所述生长掺杂In的In_xGa_(1-x)N/GaN多量子阱有源层进一步为：

降温到700℃～800℃，生长厚度为2-nm-4nm的In_xGa_(1-x)N势阱层(x＝0.15～0.25)，In掺杂浓度为1E+19atoms/cm³～5E+20atoms/cm³；

然后升高温度至700℃～1000℃，生长厚度为4nm～20nm的GaN势垒层；

交替生长势阱层和势垒层6～15周期，制得In_xGa_(1-x)N/GaN多量子阱有源层。

6.根据权利要求5所述提高GaN基LED光电性能的外延生长方法，其特征在于，

所述生长P型Al_yGa_(1-y)N电子阻挡层进一步为：

升温到800℃～1000℃，在100mbar～600mbar的压力下生长10nm～100nm的P型Al_yGa_(1-y)N电子阻挡层(y＝0.1～0.3)，Al掺杂浓度为1E+19atoms/cm³～5E+20atoms/cm³，Mg掺杂浓度为1E+18atoms/cm³～1E+20atoms/cm³。

7.根据权利要求6所述提高GaN基LED光电性能的外延生长方法，其特征在于，

所述生长掺杂Mg的P型GaN层进一步为：

升温到900℃～1100℃，在100mbar～1000mbar的压力下生长10nm～500nm的P型GaN层，Mg掺杂浓度为1E+18atoms/cm³～5E+20atoms/cm³。