CN113644123A - 半导体器件及相关芯片和制备方法 - Google Patents

半导体器件及相关芯片和制备方法 Download PDF

Info

Publication number
CN113644123A
CN113644123A CN202110721082.9A CN202110721082A CN113644123A CN 113644123 A CN113644123 A CN 113644123A CN 202110721082 A CN202110721082 A CN 202110721082A CN 113644123 A CN113644123 A CN 113644123A
Authority
CN
China
Prior art keywords
impurity particles
type
layer
field stop
implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110721082.9A
Other languages
English (en)
Other versions
CN113644123B (zh
Inventor
杨文韬
戴楼成
宋超凡
黄伯宁
刘志华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202110721082.9A priority Critical patent/CN113644123B/zh
Publication of CN113644123A publication Critical patent/CN113644123A/zh
Priority to EP22180870.2A priority patent/EP4113624A1/en
Priority to JP2022102603A priority patent/JP7516465B2/ja
Priority to US17/851,179 priority patent/US20220416063A1/en
Application granted granted Critical
Publication of CN113644123B publication Critical patent/CN113644123B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

本申请实施例公开了一种半导体器件及相关芯片、制备方法，包括：N型漂移层以及与N型漂移层相邻的N型场截止层。其中，N型场截止层自由电子的浓度高于N型漂移层自由电子的浓度。N型场截止层包括第一杂质粒子和与第一杂质粒子相互掺杂的第二杂质粒子，第二杂质粒子的半径大于第一杂质粒子的半径。在N型场截止层中，邻近N型漂移层的区域的第一杂质粒子的注入浓度高于其他任意区域的第一杂质粒子的注入浓度。上述结构，可以有效改善在大电感负载电路中，半导体器件在关断过程中产生过高尖峰电压的情况。

Description

半导体器件及相关芯片和制备方法
技术领域
本申请实施例涉及半导体技术领域，尤其涉及一种半导体器件及相关芯片和制备方法。
背景技术
绝缘栅双极型场效应管(insulated gate bipolar transistor，IGBT)是由双极型晶体管(bipolar junction transistor，BJT)和绝缘栅型场效应管(metal-oxide-semiconductor field-effect transistor，MOSFET)组成的复合全控型电压驱动式功率半导体器件。BJT饱和压降低，载流密度大，但驱动电流较大；MOSFET驱动功率很小，开关速度快，但导通压降大，载流密度小。IGBT集MOSFET和BJT的优点于一体，具有输入阻抗高、开关速度快、热稳定性好，且驱动电路简单，驱动电流小，又具有饱和压降低，耐压高及承受电流大的优点。因此，IGBT适合应用于直流电压为600V及以上的变流系统如交流电机、变频器、开关电源、照明电路、牵引传动等领域。
相对于非穿通型IGBT(即NPT-IGBT)，具有场截止层的IGBT(即FS-IGBT)，其背面增加一层N型场截止层(也称为N型缓冲层)，N型场截止层的掺杂浓度略高于FS-IGBT的衬底，可以迅速降低电场强度，使整体电场呈梯形，从而截止电场，使所需的N型漂移区厚度大大减小。此外，N型场截止层还可以调整发射极的发射效率，从而可以改善IGBT关断时的拖尾电流及损耗。
现有技术中，采用质子(H+)注入等形成场截止层可以增加场截止层的宽度，然而，其对应的IGBT在大电感负载电路中会产生高频、幅值很高而宽度很窄的尖峰电压，很有可能造成自身或电路中其它元器件因过电压被击穿损坏。
发明内容
本申请实施例提供了一种半导体器件及相关芯片、制备方法，改善质子(H+)注入形成场截止层的半导体器件在大电感负载电路中产生过高尖峰电压的情况。
本申请实施例的第一方面提供一种半导体器件，该半导体器件包括N型漂移层和与N型漂移层相邻的N型场截止层。
在IGBT中，场截止层的自由电子的浓度高于N型漂移层自由电子的浓度，这样可以迅速降低电场强度，使得整个电场呈梯形从而达到快速截止电场的效果。其中，场截止区可以由两种杂质粒子掺杂形成，第一杂质粒子的半径小于第二杂质粒子的半径，并且邻近N型漂移层的区域的第一杂质粒子的注入浓度要高于其他任意区域的第一杂质粒子的注入浓度。
上述半导体中，场截止层由第一杂质粒子和第二杂质粒子掺杂形成，由于第一杂质粒子的尺寸小，所需要的注入能量低，所以容易形成厚度更大的场截止层，而第二杂质粒子半径大，所需注入深度较浅，不需要很高的退火温度，因此可以避免高温退火导致的N型衬底的正面的MOSFET结构的破坏，同时，邻近N型漂移层表面的区域的第一杂质粒子的注入浓度最高，可以有效降低器件在关断过程中的尖峰电压，大大提高IGBT的性能。
在一个可选的实施方式中，第一杂质粒子可以是氢离子或氦离子，第二掺杂粒子可以为磷原子或砷原子。应理解，氢离子或氦离子可以以较小的注入能量注入到N型衬底的深处，大大增加场截止层的厚度，而磷原子或砷原子的注入深度较浅，无需很高的退火温度，可以避免高温退火而造成IGBT结构破坏的现象发生。
在一个可选的实施方式中，在场截止区中，第一杂质粒子的注入浓度沿着场截止层到N型漂移层的方向依次递增。由于场截止层中杂质粒子的注入浓度越大，电场的变化率越大，当采用上述梯度注入杂质粒子时，在IGBT关断时，电场在场截止层内的变化率先最大后逐渐减小，其中电场在靠近N型偏移层的区域的变化率最大，可以使得电场在短时间内迅速减低，这样就可以有效降低器件在关断过程中的尖峰电压，大大提高IGBT的性能。
在一个可选的实施方式中，在场截止区中，第一杂质粒子的注入浓度沿着场截止层到N型漂移层的方向先递减再递增。由于场截止层中杂质粒子的注入浓度越大，电场的变化率越大，当采用上述梯度注入时，在IGBT关断时，电场在场截止层内的变化率在邻近N型偏移层区域时的变化率最大，可以使得电场在短时间内迅速减低，这样就可以有效降低器件在关断过程中的尖峰电压，大大提高IGBT的性能。
在一个可选的实施方式中，在场截止区中，第一杂质粒子的注入浓度沿着场截止层到N型漂移层的方向先随机再递增。由于场截止层中杂质粒子的注入浓度越大，电场的变化率越大，当采用上述梯度注入时，在IGBT关断时，电场在场截止层内的变化率在邻近N型偏移层区域时的变化率最大，可以使得电场在短时间内迅速减低，这样就可以有效降低器件在关断过程中的尖峰电压，大大提高IGBT的性能。
上述三种情况，只需要保证邻近N型漂移层的区域的第一杂质粒子的注入浓度高于其他任意区域的第一杂质粒子的注入浓度，就可以在短时间内迅速降低电场强度，避免尖峰电压的过高。
在一个可选的实施方式中，N型场截止区由两种杂质粒子掺杂形成，从而形成依次设于N型漂移层的表面的第一掺杂区和第二掺杂区。其中，第一掺杂区是由半径较小的第一杂质粒子掺杂形成的，第二掺杂区是由半径较大的第一杂质粒子掺杂形成的，并且第一掺杂区的厚度要大于第二掺杂区的厚度。
在上述半导体中，由于第一杂质粒子的半径小，所以较小的注入能量就能注入到N型衬底的深处，且第一掺杂区的厚度越大，场截止区的厚底也越大，这样就可以降低IGBT在关断时产生的拖尾电流及损耗。
在一个可选的实施方式中，该半导体还包括：
P型集电极层，设于上述场截止层背离N型漂移层的表面上。
P型基极层，设于在上述N型漂移层背离场截止层的表面上。N型发射极层，设于P型基极层背离N型漂移层的表面。以及栅极，栅极通过氧化层连接到P型基极层。
在一个可选的实施方式中，在该半导体中，栅极可以贯穿N型发射极层和所述P型基极层，也可以设于P型基极层背离N型漂移层的表面上。
本申请实施例的第二方面提供一种半导体的制备方法，包括：
提供一N型基片，该N型基片包括相背设置的第一表面和第二表面。
在第一表面上形成P型基极层、N型发射极层、氧化层和栅极，其中，P型基极层设于在N型基片的第一表面上，N型发射极层设于P型基极层背离N型基片的表面，栅极通过氧化层连接到P型基极层。
从N型基片的第二表面注入第一杂质粒子和第二杂质粒子，其中，第一杂质粒子的粒子半径大于第二杂质粒子的粒子半径，第一杂质粒子的注入深度大于第二杂质粒子的注入深度。其中，在注入第一杂质粒子过程中，邻近N型基片的第一表面的区域的第一杂质粒子的注入浓度高于其他任意区域的第一杂质粒子的注入浓度。
最后在N型基片的第二表面上形成P型集电极层。
在一个可选的实施方式中，第一杂质粒子可以是氢离子或氦离子，第二掺杂粒子可以为磷原子或砷原子。应理解，氢离子或氦离子可以以较小的注入能量注入到N型衬底的深处，大大增加场截止层的厚度，而磷原子或砷原子的注入深度较浅，无需很高的退火温度，可以避免高温退火而造成IGBT结构破坏的现象发生。
在一个可选的实施方式中，可以通过第一注入能量从第二表面上注入第一杂质粒子，通过第二注入能量从第二表面注入第二杂质粒子，第一注入能量和第二注入能量使得第一杂质粒子的注入深度大于第二杂质粒子的注入深度。
由于第一杂质粒子的半径小于第二杂质粒子的半径，因此，若第一注入能量和第二注入能量相同，那么第一杂质粒子的注入深度将大于第二杂质粒子的注入深度，即使用较少的注入能量就可以将第一杂质粒子注入更深的深度，因此采用上述阶梯浓度的注入方式，可以节约注入能量。
在一个可选的实施方式中，在场截止区中，第一杂质粒子的注入浓度沿着场截止层到N型漂移层的方向依次递增。由于场截止层中杂质粒子的注入浓度越大，电场的变化率越大，当采用上述梯度注入杂质粒子时，在IGBT关断时，电场在场截止层内的变化率先最大后逐渐减小，其中电场在靠近N型偏移层的区域的变化率最大，可以使得电场在短时间内迅速减低，这样就可以有效降低器件在关断过程中的尖峰电压，大大提高IGBT的性能。
在一个可选的实施方式中，在场截止区中，第一杂质粒子的注入浓度沿着场截止层到N型漂移层的方向先递减再递增。由于场截止层中杂质粒子的注入浓度越大，电场的变化率越大，当采用上述梯度注入时，在IGBT关断时，电场在场截止层内的变化率在邻近N型偏移层区域时的变化率最大，可以使得电场在短时间内迅速减低，这样就可以有效降低器件在关断过程中的尖峰电压，大大提高IGBT的性能。
在一个可选的实施方式中，在场截止区中，第一杂质粒子的注入浓度沿着场截止层到N型漂移层的方向先随机再递增。由于场截止层中杂质粒子的注入浓度越大，电场的变化率越大，当采用上述梯度注入时，在IGBT关断时，电场在场截止层内的变化率在邻近N型偏移层区域时的变化率最大，可以使得电场在短时间内迅速减低，这样就可以有效降低器件在关断过程中的尖峰电压，大大提高IGBT的性能。
在一个可选的实施方式中，在所述第二表面注入第一杂质粒子和第二杂质粒子之后，还需要对注入第一杂质粒子和第二杂质粒子后的N型基片进行退火。
本申请实施例的第三方面提供一种功率模块，该功率模块可以包括至少一个如上述第一方面或第一方面任意一种实现所述的半导体器件或至少一个如上述第二方面或第二方面任意一种实现所述的方法所制备得到的半导体器件。
例如，功率模块还包括二极管器件和基板。其中，半导体器件与二极管器件并联连接，半导体器件与二极管器件相互绝缘，基板用于封装半导体器件和二极管器件。
半导体器件为IGBT，功率模块可以是如IGBT分立器件、IGBT模块和智能功率模块(intelligent power module，IPM)等。
本申请实施例的第三方面提供一种电源转换电路，包括至少一个如上述第一方面或第一方面任意一种实现所述的半导体器件或至少一个如上述第二方面或第二方面任意一种实现所述的方法所制备得到的半导体器件。
其中，电源转换电路是用于实现调节电压/电流的变频、变压、变相、整流、逆变、开关等功能的电路。可以是逆变电路(inverter circuit)、整流电路(rectifier)、变压电路等。
附图说明
图1为本申请实施例提供的一种IGBT的剖面示意图；
图2为本申请实施例提供的另一种IGBT的剖面示意图；
图3为本申请实施例提供的另一种IGBT的剖面示意图；
图4为本申请实施例提供的一种IGBT的制备方法的流程示意图；
图5A为本申请实施例提供的另一种IGBT的结构示意图；
图5B为本申请实施例提供的另一种IGBT的结构示意图；
图5C为本申请实施例提供的另一种IGBT的结构示意图；
图5D为本申请实施例提供的另一种IGBT的结构示意图；
图6为本申请实施例提供的一种在N型衬底的第一表面上形成N沟道MOSFET结构的流程示意图；
图7A为本申请实施例提供的一种场截止层中杂质的掺杂浓度随深度的分布示意图；
图7B为本申请实施例提供的另一种场截止层中杂质的掺杂浓度随深度的分布示意图；
图7C为本申请实施例提供的另一种场截止层中杂质的掺杂浓度随深度的分布示意图；
图8示出了本申请实施例提供的一种IGBT的电场示意图；
图9为本申请实施例提供的一种IGBT对应尖峰电压的电压变换图。
具体实施方式
本申请实施例提供了一种半导体器件及相关芯片、制备方法，改善质子(H+)注入形成场截止层的半导体器件在大电感负载电路中产生过高尖峰电压的情况。
IGBT作为一种开关器件，是由BJT和MOSFET组成的复合全控型电压驱动式功率半导体器件。可用于能源转换和传输电路等领域，如电压/电流的变频、变压、变相、整流、逆变、开关等。由于BJT饱和压降低，载流密度大，但驱动电流较大，而MOSFET驱动功率很小，开关速度快，但导通压降大，载流密度小，因此IGBT集MOSFET和BJT的优点于一体，具有输入阻抗高、开关速度快、热稳定性好，且驱动电路简单，驱动电流小，又具有饱和压降低，耐压高及承受电流大的优点。
IGBT可以被应用于实现调节电压/电流的变频、变压、变相、整流、逆变、开关等功能的电源转换电路，如逆变电路(inverter circuit)、整流电路(rectifier)、变压电路中，下面对各个电路和其应用场景分别进行描述。
1、逆变电路：是将直流电能转变成定频定压或调频调压交流电的电路，通常包括逆变桥、逻辑控制、滤波电路等。其中，逆变桥以上述IGBT器件作为开关器件。采用本申请提供的半导体器件作为开关器件的逆变电路可以应用于电源为直流电源，需要向交流负载供电的场景，例如，电动汽车中的蓄电池为交流电机供电时，需要经过逆变电路进行电能转换；又例如，太阳能电池并入交流电网之前需要经过逆变电路进行电能转换。
2、整流电路：是将交流电能转换为直流电能的电路，通常由主电路、滤波器和变压器组成。其中，主电路可以采用整流二极管和本申请提供的IGBT器件组成，滤波器连接于主电路与负载之间，用于滤除脉动直流电压中的交流成分。变压器设置与否视具体情况而定，变压器用于实现交流输入电压与直流输出电压间的匹配以及交流电网与整流电路之间的电隔离。采用本申请提供的IGBT器件作为开关器件的整流电路可以应用于需要将交流电转换为直流电的场景。例如，电动汽车在给蓄电池充电时，可以采用通过包括整流电路的充电桩或者充电器将交流电转换为电动汽车需要的额定电压的直流电。
3、变压电路：可以是升压变换器(Boost Converter)或降压变换电路(BuckConverter)。其中：
升压变换器又称为Boost变换器，是可以提升电压的直流-直流转换器，其输出(负载)电压会比输入(电源)电压高。Boost变换器主要包括至少一个二极管、至少一晶体管及至少一个储能元件(电感器)。其中，晶体管可以采用本申请提供的IGBT器件。
降压变换电路又称为Buck变换器，是可以降低电压的直流-直流转换器，其输出(负载)电压会比输入(电源)电压低，但其输出电流会大于输入电流。Buck变换器主要包括至少一个二极管、至少一晶体管、至少一个储能元件(电容器和/或电感器)。可选地，还可以在输出端及输入端加上以电容器为主的滤波器以降低电压涟波，其中，晶体管可以采用本申请提供的IGBT器件。
本申请提供的半导体器件作为开关器件作还可以应用于需要功率半导体器件的其他电路，如直流升压电路、直流降压电路等，具体不作限定。
下面对IGBT的结构进行详细介绍，图1为本申请实施例提供的一种IGBT的剖面示意图。如图1所示，该IGBT为沟槽型IGBT，从上到下依次包括发射极201、介质层202、N+型发射极层203、P+型基极区204、氧化层205、栅极206、P型基极层207、N-型漂移层208、场截止层209、P+型集电极层210、集电极211等中的部分或全部层结构。
在介绍IGBT各层结构之前，首先对N型半导体和P型半导体进行介绍：
(一)N(Negative)型半导体：即电子型，即以电子导电为主的半导体称之为N型半导体。具体的，在本征半导体中掺入施主杂质就得到N型半导体。例如，在纯硅掺入微量5价元素(磷或砷等)，磷与周围4价硅原子共价结合后会多出一个自由电子。其中，N型又可以分为N+型(多电子型)和N-型(少电子型)，N+型半导体中杂质粒子的掺杂浓度大于N-型半导体中杂质粒子的掺杂浓度，可以理解的，N+型(多电子型)和N-型(少电子型)是相对来说的。
在本申请实施例中，N+型发射极层203、N-型漂移层208、场截止层209层、N型衬底等均为N型半导体。
(二)P(Positive)型半导体：即空穴型，以空穴导电为主的半导体称之为P型半导体。具体的，在本征半导体中掺入受主杂质就可以得到P型半导体。例如，在纯硅掺入微量3价元素(硼或铟等)，硼与周围4价硅原子共价结合后会缺少一个电子，形成一个空穴。其中，P型又可以分为P+型(多空穴型)和P-型(少空穴型)，P+型半导体中杂质粒子的掺杂浓度大于P-型半导体中杂质粒子的掺杂浓度。
在本申请实施例中，P+型基极区204、P型基极层207、P+型集电极层210等均为P型半导体。
其中N-型漂移层208、场截止层209均属于N型衬底，场截止层209通过在N型衬底的背面(临近集电极111的表面)注入杂质粒子形成的，其相对于N-型漂移层208掺杂浓度更高，因此，场截止层209也称为N+场截止层。
N-型漂移层208，为N型衬底的一部分，具有相背设置的第一表面和第二表面。P型基极层207，设于在N-型漂移层208的第一表面上。其中，N-型漂移层208的第一表面可以是N型衬底的第一表面或正面，P型基极层207可以是N型衬底的外延层；N型衬底的正面也可以是P型基极层207背离N-型漂移层208的表面，此时，P型基极层207通过在N型衬底的正面注入杂质形成。这里将N型衬底上临近集电极211的表面称为N型衬底的第二表面或背面。N型衬底的第一表面和第二表面是N型衬底上相背的两个表面。
N+型发射极层203，设于P型基极层207背离N-型漂移层108的表面，可以通过注入杂质形成。N+型发射极层203，间隔设置于P型基极层207。可选地，P型基极层207上，两个IGBT的N+型发射极层203之间还可以包括P+型基极区204，此时，P型基极层207也可以被称为P-型基极层。
氧化层205覆盖P型基极层207，栅极206通过氧化层205连接到P型基极层207，以在栅极206和发射极201之间上施加电压VGS大于临界值VGES时，P型基极层207邻接氧化层105的位置可以形成导通N+型发射极层203和N-型漂移层208的沟道。
P+型集电极层210设于场截止层209背离N-型漂移层108的表面。集电极211则设于P+型集电极层210背离场截止层209的表面。
在上述IGBT中，正面N+型发射极层203为源区，附于其上的电极为发射极201，背面P+型集电极层210引出的电极为集电极211。其中，该IGBT器件的控制区为栅极206，沟道在紧靠栅区边界形成。在沟道一侧为N+型发射极层203，另一侧为N-型漂移层208。当IGBT正常工作时，P型基极层207表面会形成导通沟道，电子从发射极层经N-漂移层流向集电极层，而空穴则不断地从集电极层注入到N-漂移层。此时IGBT的外部表现为存在负载电流，IGBT处于导通状态。由于N-型漂移层208宽度较宽，部分空穴会在此处与电子发生电导调制现象，从而将会降低器件的通态压降，其余空穴则扩散至P型基极层207与N-型漂移层208形成的PN结的位置，最终由发射极层203收集。
在上述IGBT中，场截止层209的掺杂浓度略高于N型衬底，场截止层209的引入可以迅速降低电场强度，使整体电场呈梯形，从而截止电场，使所需的N-型漂移层208厚度大大减小。此外，场截止层209还可以调整P+型基极区204的发射效率，从而改变关断时的拖尾电流及损耗。在一定范围内，场截止层越厚，可以缓解IGBT关断过程中的电压应力，从而提高电压的耐压性。
现有的，形成场截止层209的工艺方法主要包括以下几种，一种是直接使用外延衬底形成场截止层，但是该方法需要使用外延工艺，衬底成本较大；另一种是在N型衬底背面注入磷离子然后再退火形成场截止层，由于该方案使用背面注入磷离子方式，其注入深度受注入能量的影响，无法注入很深。此外，注入能量增大的情况下，容易发生碎片，工艺难度较大；另一种则是通过使用质子(H+)注入形成场截止层，通过质子(H+)注入，形成空穴/氢的复合体并在场截止区作为施主存在，其中单位体积内的施主数量决定了掺杂的浓度，该技术的缺点在于，IGBT产品在高温情况下，其对应的漏电流很大，当高温下漏电大时，会直接影响设备待机的漏电损耗，甚至导致器件烧坏，同时当器件热阻和器件环境温度一致时，对应的器件功耗和结温也会越大。同时，上述几种工艺制作的IGBT产品，在关断过程中都将产生很大的尖峰单压，这将可能造成自身或电路中其它元器件因过电压击穿而损坏。
IGBT的快速开通和关断虽然有利于缩短开关时间和减少开关损耗，但是过快的开通和关断在大电感负载电路中反而是有害的，这是因为若不存在寄生电感，当IGBT由导通变为截止时，存在续流二极管续流构成电流回路，IGBT上的电压会缓慢上升直到达到比母线电压高出一个二极管压降值后停止增加。而寄生电感的存在，会阻止负载电路向续流二极管切换，电感两端产生阻止母线电流增加的电压，它将与电源电压相叠加以尖峰电压的形式加在IGBT两端，这将导致尖峰电压陡然上升而产生过冲现象，IGBT将承受较高的冲击，很可能造成自身或电路中其它元器件因过电压击穿而损坏。因此，改善IGBT的制作工艺，缓解器件在关断过程中的尖峰电压将大大提高IGBT的性能。
基于上述描述，本申请实施例提供了一种新的场截止区结构，如图2所示，图2为本申请实施例提供的另一种IGBT的剖面示意图。该IGBT仍为沟槽型IGBT，从上到下依次包括发射极201、介质层202、N+型发射极层203、P+型基极层204、氧化层205、栅极206、P型基极层207、N-型漂移层208、场截止层209、P+型集电极层210、集电极211等中的部分或全部层结构，可以理解的，上述各层与图1所示实施例中各层的结构和功能均类似，在此不做赘述。
其中，场截止层209是由两种杂质粒子掺杂而成的，包括第一杂质粒子和与第二杂质粒子相互掺杂的第二杂质粒子，第一杂质粒子和第二杂质粒子的半径不同，半径较小的第一杂质粒子通过较小的注入能量就可以注入至场截止层209较深的区域，而半径较大的第二杂质粒子因为注入深度较浅，提供较低的退火温度，避免出现高温退火时造成IGBT结构破坏的现象。可以理解的，场截止层209的自由电子浓度高于N-型漂移层208的自由电子的浓度，第一杂质粒子和第二杂质粒子均是通过从N型衬底的背面注入的方式进入场截止区209的。
其中，第一杂质粒子的粒子半径较小，第二杂质粒子的粒子半径较大，第一杂质粒子的尺寸小，同样注入深度所需的注入能量少，所以可以实现厚度大的场截止层。拥有第一杂质粒子和第二杂质粒子的场截止区在增大N型电子层厚度的同时，还可以降低IGBT的集电极与发射极之间的漏电。
示例性的，第一杂质粒子为氢离子(H+)或氦离子(He+)，第二掺杂区的杂质为磷原子、砷原子等5价或更高价的原子。在本申请实施例中，氢离子(H+)或氦离子(He+)需要注入到N型衬底1的深处，因为其所注入深处所需的能量将远远小于磷原子、砷原子等注入深处所需的能量，通过大量氢离子(H+)或氦离子(He+)的注入，可以大大增加场截止层的厚度。可以理解的，场截止层的厚度越大，IGBT关断时的拖尾电流及损耗就越小，IGBT的性能也越高。
在注入第一杂质粒子时，需要保证邻近N-型漂移层208表面的区域的第一杂质粒子的注入浓度高于其他任意区域的第一杂质粒子的注入浓度，这样，电场变化率将在邻近N-型漂移层208表面的区域达到最大，可以在短时间内迅速降低电场强度，这样就可以有效降低器件在关断过程中的尖峰电压，大大提高IGBT的性能，其中，注入深度是指杂质粒子相对于N型衬底的背面的距离。
下面对邻近N型漂移层的区域进行解释说明，如图2所示，图2中对邻近N型漂移层的区域进行了标记，即为靠近N-型漂移层208表面的部分区域。可以理解的，第一杂质粒子的注入方式是根据不同的注入能量分步注入到不同深度的，且第一杂质粒子是从N型基片的背部注入的，因此，邻近N型漂移层的区域与最深的注入深度对应，第一杂质粒子注入至N型基片后，会进行扩散运动，但是始终在注入深度周围扩散，因此，邻近N型漂移层的区域根据最深注入深度来确定，具体区域大小可视情况而定，不做具体确定。
需要注意的是，邻近N型漂移层的区域的第一杂质粒子的注入浓度高于其他任意区域中的第一杂质粒子的注入浓度也不是绝对的，由于粒子的扩散运动是无规律运动，因此，在邻近N型漂移层的区域内，各处第一杂质粒子的浓度也不完全相同，因此，第一杂质粒子的注入浓度仍然与最深的注入深度对应，即在注入第一杂质粒子时，最深注入浓度处将注入最大剂量的第一杂质粒子。经过粒子的扩散运动后，在区域大小相同的条件下，邻近N型漂移层的区域内第一杂质粒子的平均浓度高于其他区域内第一杂质第一杂质粒子的平均浓度，这样就可以有效降低器件在关断过程中的尖峰电压。
在一个可选的实施方式中，在场截止区中，第一杂质粒子的注入浓度沿着场截止层到N型漂移层的方向依次递增。由于场截止层中杂质粒子的注入浓度越大，电场的变化率越大，当采用上述梯度注入杂质粒子时，在IGBT关断时，电场在场截止层内的变化率先最大后逐渐减小，其中电场在靠近N型偏移层的区域的变化率最大，可以使得电场在短时间内迅速减低，这样就可以有效降低器件在关断过程中的尖峰电压，大大提高IGBT的性能。
示例性的，在场截止层209中，第一杂质粒子的注入浓度随着注入深度的增加而依次递增，即沿着场截止层209到N-型漂移层208的方向，第一杂质粒子的注入浓度依次增加，在邻近N-型漂移层208的区域内，注入浓度达到最大。
示例性的，在场截止层209中，第一杂质粒子的注入浓度随着注入深度的增加，先递减再递增，保证邻近N-型漂移层208的区域内，注入浓度达到最大。即沿着场截止层209到N-型漂移层208的方向，第一杂质粒子的注入浓度先递减再递增，在邻近场截止层209的区域内，第一杂质粒子的注入浓度达到最大。
示例性的，在场截止层209中，第一杂质粒子的注入浓度随着注入深度的增加，先随机再递增，保证邻近N-型漂移层208的区域内，注入浓度达到最大。即沿着场截止层209到N-型漂移层208的方向，先对第一杂质粒子的注入浓度不做限定，注入浓度可以随机分布，但是要保证在邻近场截止层209的区域内，第一杂质粒子的注入浓度达到最大。
上述三种情况，IGBT在关断时，电场在场截止层209内的电场变化率在邻近N型偏移层区域时的变化率可以达到最大，因此可以使得电场在短时间内迅速减低，这样就可以有效降低器件在关断过程中的尖峰电压，大大提高IGBT的性能。
下面对第二种杂质粒子的掺杂情况进行简单的介绍：
图3为本申请实施例提供的另一种IGBT的剖面示意图。该IGBT仍为沟槽型IGBT，从上到下依次包括发射极201、介质层202、N+型发射极层203、P+型基极区204、氧化层205、栅极206、P型基极层207、N-型漂移层208、场截止层209、P+型集电极层210、集电极211等中的部分或全部层结构，可以理解的，上述各层与图2所示实施例中各层的结构和功能均类似，在此不做赘述。其中，由于场截止层209是由两种杂质粒子掺杂形成的，且两种杂质粒子的注入深度不同，因此场截止层209包括依次层叠于N-型漂移层208的第二表面的第一掺杂区2091和第二掺杂区2092。
其中，第一掺杂区2091的杂质粒子(第一杂质粒子)的半径小于第二掺杂区2092的杂质粒子(第二杂质粒子)的半径，第一掺杂区2091和第二掺杂区2092的掺杂浓度均高于N-型漂移层208的掺杂浓度。其中，第一掺杂区2091是通过在N型衬底的背面通过注入第一杂质粒子的方式形成的，第二掺杂区2092的杂质是通过在N型衬底的背面通过注入第二杂质粒子的方式形成的。
其中，第一杂质粒子的半径较小，可以通过较小的注入能量达到较大的注入深度，因此第一掺杂区2091的厚度要大于第二掺杂区2092的厚度。例如，第一掺杂区2091的厚度为5-50微米，第二掺杂区2092的厚度为2-10微米。第一掺杂区2091的厚度越大，场截止层的厚度越大，可以降低IGBT关断时的拖尾电流及损耗。
如图3所示，厚度是指场截止层209到N-型漂移层208方向上，场截止层209的长度，即场截止层209两个表面之间的距离。在实际的IGBT晶体管中，由于粒子无规则的扩散运行，第一掺杂区2091和第二掺杂区2092都有可能存在厚度不均的现象。因此，第一掺杂区2091的厚度大于第二掺杂区2092的厚度，也不是绝对的，可以允许出现第一掺杂区2091局部区域的厚度小于第二掺杂区2092局部区域的厚度，只需要保证第一掺杂区2091的平均厚度大于第二掺杂区2092的平均厚度即可。
其中，第一掺杂区2091中第一杂质粒子的注入浓度可以参考图2所示实施例中第一杂质粒子的注入浓度，保证第一杂质粒子在靠近N-型漂移层208表面的区域内注入浓度最大即可。而第二掺杂区2092中，第二杂质粒子的注入浓度沿远离P+型集电极层210的方向递减或大致递减，也即在场截止层209到N-型漂移层208的方向，第二杂质粒子的注入浓度随着注入深度的增加而递减或大致递减。
应理解，杂质粒子的掺杂浓度越大，场截止层209的自由电子越多，在IGBT关断时，单位时间内这些电子与P型集电极层7的空穴复合越多，此时，电流变化也越快，这会导致电压应力越大。电压应力大的会导致器件的耐压性差。当采用上述梯度掺杂时，掺杂浓度从P+型集电极层110到场截止层209的方向依次递减，可以使得电流的变化从快到慢，以在不影响管段速度同时，降低IGBT管段时的电压应力，从而提高电压的耐压性。
在上述IGBT中，通过注入多种杂质粒子形成场截止层的方式，可以有效改善半导体器件漏电流大的问题，同时，通过规定场截止层中第一杂质粒子的注入浓度，需要在场截止层和N-型漂移层交汇处达到最大，来改善半导体器件在大电感负载电路中产生过高尖峰电压的情况，大大提高半导体器件的工作性能。
下面对IGBT的制备方法进行详细描述，图4为本申请实施例提供的一种IGBT的制备方法的流程示意图，用于制备上述图2所示的IGBT，该方法可以包括但不限于如下步骤：
401、提供一N型衬底，该N型衬底包括相背设置的第一表面和第二表面。
N型衬底是电子导电为主的半导体。具体的，可以在本征半导体中掺入施主杂质得到N型半导体。例如，在纯硅掺入微量5价元素(磷或砷等)，磷与周围4价硅原子共价结合后会多出一个自由电子。具体的结构请参阅图5A。
402、在N型衬底的第一表面上形成N沟道MOSFET结构。
如图5B所示，在N型衬底的第一表面上形成N沟道MOSFET结构时，需要在第一表面建立P型基极层207，然后在P型基极层207上制作N区，即N+型发射极层203，然后通过热氧化工艺确定氧化层205，最后分别引出栅极206，发射极201等。在图5B中，介质层202、发射极层203不是N沟道MOSFET结构必须的层结构，在一些实施例中，半导体器件可以不包括介质层202和发射极203。
在本申请实施例中，制备的半导体器件为沟槽型IGBT，图6为本申请实施例提供的一种在N型衬底的第一表面上形成N沟道MOSFET结构的流程示意图，包括：
601、在N型衬底的第一表面上形成P型基极层207。
其中，P型基极层207可以包括多种制备方式，例如，可以通过在N型衬底的第一表面上通过外延生长的方式形成P型基极层207，或者，在N型衬底的第一表面通过注入杂质形成P阱，该P阱即为P型基极层207，具体形式不做限定。
602、在P型基极层207背离N型衬底的部分表面注入杂质，形成间隔设置的N+型发射极层203。其中，N+型发射极层203构成IGBT的源区。
603、形成贯穿P型基极层207的凹槽。
604、在凹槽的内壁形成氧化层205，在包括氧化层205的凹槽内填充导电材料形成栅极206。此时，栅极206通过氧化层205连接到P型基极层207，以在栅极206和N+型发射极层203之间上施加电压VGS大于临界值VGES时，P型基极层207邻接氧化层205的位置可以形成导通N+型发射极层203和N型漂移层的沟道。
605、在栅极206的表面形成介质层202和发射极201，其中，介质层202用于隔离栅极206和发射极201，发射极201连接N+型发射极层203。
可选地，还可以在P型基极层207背离N型衬底的表面形成P+型基极层204，P+型基极层204可以位于相邻的两个N+型发射极层203之前。
需要说明的是，上述各个层结构的制备可以结合光刻工艺、薄膜制备工艺来实现，这里不作限定。
还需要说明的是，不限于上述图5B所示的内容，还可以包括其他结构和制备方法，对此，本申请实施例不作限定。
403、通过第一注入能量从N型衬底的第二表面注入第一杂质粒子。
404、通过第二注入能量从N型衬底的第二表面注入第二杂质粒子。
上述步骤403和步骤404的目的是为了建立IGBT的场截止层，通过多种杂质粒子的注入形成多掺杂区的场截止层209，可以有效改善半导体器件漏电流大的问题，同时，还需要规定第一杂质粒子的掺杂浓度，以此来改善半导体器件在大电感负载电路中产生过高尖峰电压的情况，提供IGBT的性能。
如图5C所示，两种杂质粒子的注入可以在场截止层209中形成第一掺杂区2091和第二掺杂区2092，P型基极层207与场截止层209之间的N型衬底可以称为N-型漂移层208。相对于N+型发射极层203，其杂质粒子的掺杂浓度低。
其中，第一杂质粒子的粒子半径小于第二杂质粒子的粒子半径，第一杂质粒子的注入深度大于第二杂质粒子的注入深度。形成的第一掺杂区的深度大于第二掺杂区的深度，这里深度是从场截止层209到N-型漂移层208，杂质粒子相对于第二表面的距离。
其中，第一杂质粒子为氢离子(H+)或氦离子(He+)，第二杂质粒子为磷原子、砷原子或其混合等。在氢离子(H+)注入到半导体材料后，经过退火步骤，形成空穴/氢复合体，该复合体作为施主存在。
其中，第一注入能量和第二注入能量使得第一杂质粒子的注入深度大于第二杂质粒子的注入深度。第一注入能量和/或第二注入能量可以为一个能量值，也可以为一个能量范围。可选地，第一注入能量在50KeV-5MeV之间，第二注入能量在50KeV-5MeV之间。
下面对第一杂质粒子和第二杂质粒子的注入过程进行详细的介绍。可以理解的，第一杂质粒子或第二杂质粒子可以以单步注入的方式形成掺杂区，也可以以多步注入形成掺杂区，在此不做限定。同时，步骤403和步骤404可以不分先后，也可以同时执行。
以磷原子(第二杂质粒子)和氢离子(第一杂质粒子)为例，当磷原子和氢离子均采用单步注入的方式时，磷原子的掺杂浓度需要随着深度递减，氢离子的掺杂浓度随深度递增，保证邻近N-型漂移层208的区域的氢离子的浓度最大。
当磷原子和氢离子均采用多步注入的方式时，磷原子和氢离子分别对应多个注入深度，其中，磷原子的注入浓度需要随着深度递减，即在注入磷原子时，在深度较浅的位置注入剂量大，深度较深的位置注入剂量小。而氢原子的注入浓度只需保证，邻近N型漂移层的区域的第一杂质粒子的注入浓度高于其他任意区域的第一杂质粒子的注入浓度即可。
图7A为本申请实施例提供的一种场截止层中杂质粒子的掺杂浓度随深度的分布示意图，如图7A所示，磷原子和氢离子均采用多步注入的方式，其中，氢离子采用四步注入，磷原子采用两步注入。其中，曲线的每个峰值对应的深度则为注入深度，从图中可以看出，磷原子和氢离子的注入深度不同，并且每个注入深度下的注入浓度也不同。磷原子的注入浓度在每一个注入深度处会出现一个注入高峰，注入高峰对应的浓度随深度的增加而递减。氢离子的注入浓度也随深度的变化而变化，具体的，四个峰值对应的深度为四个注入深度，而四个峰值随着注入深度的增加而增加，到第四次注入深度处，氢离子的注入浓度达到最高。
在图7A的氢离子注入过程中，只需要保证靠近N-型漂移区的峰对应的注入浓度最大，其余的峰的注入浓度只要小于最大峰即可。将四个峰的浓度分别标记为①、②、③和④，只需保证④的峰值最大即可。示例性的，四个峰的浓度可以为①>②>③，①＝②>③，①＝③>②，①＝②＝③，①<②<③，②>①>③，③>①>②等等，再次不做限定，只需要①、②和③均小于④即可。
基于上述描述，图7B为本申请实施例提供的另一种场截止层中杂质粒子的掺杂浓度随深度的分布示意图，在图7B中，磷原子和氢离子仍采用多步注入的方式，其中，磷原子采用两步注入，氢离子采用四步注入，但是。氢离子的注入浓度随着注入深度的增加呈先递减再递增，到第四次注入深度处，氢离子的注入浓度达到最高。这样也能达到快速降低电场强度，降低IGBT晶体管在关断时的尖峰电压。
同理，图7C为本申请实施例提供的另一种场截止层中杂质粒子的掺杂浓度随深度的分布示意图，在图7C中，磷原子和氢离子也采用多步注入的方式，其中，磷原子采用两步注入，氢离子采用四步注入，但是。氢离子的注入浓度随着注入深度的增加，刚开始是随机的，而在第四步注入时，注入浓度达到最大，同样能达到快速降低电场强度，降低IGBT晶体管在关断时的尖峰电压的作用。
可选地，第一杂质粒子的注入深度d1为5-50微米，第二杂质粒子的注入深度d2为2-10微米。应理解，对于特定的杂质粒子来说，注入能量越大，注入到N型衬底的深度越大，注入的时长越长或注入剂量越大，杂质的掺杂浓度越高。可以通过控制注入能量来控制杂质的注入深度，通过控制注入时长或注入剂量来控制掺杂浓度。
可选地，第一杂质粒子的注入剂量在5E11至1E16范围，第二杂质粒子的注入剂量在5E11至1E16范围。其中，剂量为单位面积中注入的杂质粒子的总数，是杂质粒子的掺杂浓度在深度上的积分。
还应理解，对于不同的杂质粒子，在相同的注入能量下，其注入的深度不同。其中，杂质粒子的粒子半径越大，其注入深度越小；反之，杂质粒子的粒子半径越小，其注入深度越大。因此，杂质粒子的粒子半径越小，其越容易注入到N型衬底的深处。也就是说，在需要注入相同的深度时，注入氦离子(He+)比注入氢离子(H+)所需要的能量大。
应理解，相同的场截止层宽度，相对于注入P形成的场截止层，通过注入氢离子(H+)或氦离子(He+)形成的场截止层不需要很大的注入能量就可以注入较深的深度，更容易得到宽度大的场截止层。
可选地，可以控制第一杂质粒子的第一注入能量和注入时间(或注入量)，使得第一注入能量越大，第一杂质粒子的掺杂浓度越小，该方法可以使得第一杂质粒子的掺杂浓度沿远离第二表面的方向大致递增，实现第一杂质粒子的梯度掺杂或大致梯度掺杂，梯度掺杂可以可减少IGBT管关断时的电压应力，提高电压的耐压性；另外，还可以减少N型衬底因掺杂而产生的应力，提高IGBT的性能和成品率。
可选地，可以控制第二杂质粒子的第二注入能量和注入时间(或注入量)，使得第二注入能量越大，第二杂质粒子的掺杂浓度越小，该方法可以使得第二杂质粒子的掺杂浓度沿远离第二表面的方向大致递减，即实现第二杂质粒子的梯度掺杂或大致梯度掺杂，减少N型衬底因掺杂而产生的应力，提高IGBT的性能和成品率。
相对于通过外延生长的方式形成第二掺杂区，上述通过注入第二杂质粒子的方式，可以降低制备成本，提高制备效率。且，由于第一杂质粒子和第二杂质粒子的分别注入，降低第二杂质粒子的注入深度，可以降低碎片风险。
405、在第二表面形成P+型集电极层210。
如图5D所示，可以在第二表面通过外延生长，形成P+型集电极层210，也可以在第二表面注入杂质形成P+型集电极层210。
406、在P+型集电极层210表面的形成集电极211。
在一些实施例中，步骤403、404，405或406之后，可以进行退火处理。应理解，退火处理可以对注入第一杂质粒子和第二杂质粒子后的N型基片进行退火。
本申请实施例中，退火处理可以恢复晶格的结构和减少缺陷，也可以使得间隙式的杂质原子转变为置换式位置，因此，退火处理是必不可少的过程。
可选地，退火的最大温度为200℃-500℃。这是由于：H+注入硅(Si)之后，能立即与Si中杂质、缺陷和悬挂键结合形成多种氢复合体(H-related complex)。其中，空穴与氢复合体形成场截止区的施主，单位体积内的施主数量决定了掺杂浓度。在200℃左右退火时，空穴与氢复合体的分布基本没有变化。
可以理解，当场截止层注入的P原子较深时，往往需要较高的退火温度，对于场截止层使用P注入的IGBT，较高的退火温度，会破坏N型衬底的正面的MOSFET结构。本申请实施例提供的场截止层为H和P混合注入的IGBT，其P注入的深度较浅，不需要很高的退火温度，一方面，可以避免N型衬底的正面的MOSFET结构的破坏，另一方面，可以避免H+注入引入的有益缺陷的大量减少，降低IGBT的集电极与发射极之间的漏电。
图8示出了本申请实施例提供的IGBT的电场示意图，从图8可以看出，场截止区对应的电场曲线的斜率逐渐递减，使得电压强度在场截止区迅速降低，这样就不会产生过高的尖峰电压，避免尖峰电压过高而造成自身或电路中其它元器件因过电压击穿而损坏的现象发生。
图9为本申请实施例提供的IGBT对应的电压变化图，如图所示，曲线1为其他IGBT晶体管在关断时对应的电压曲线，曲线2为本申请实施例中IGBT晶体管在关断时对应的电压曲线，其中，曲线1和曲线2上峰值对应的电压值则为尖峰电压值，由图8可以看出，本申请实施例中IGBT晶体管在关断时，产生的尖峰电压明显降低，IGBT晶体管的性能得到有效的改善。
最后，IGBT器件在应用过程中，可以被封装为功率模块，如IGBT分立器件、IGBT模块和智能功率模块(intelligent power module，IPM)等。其中，IGBT分立器件可以是一个IGBT单管，也可以是IGBT单管和一个反向并联二极管组成的器件；IGBT模块是将多个IGBT芯片和二极管芯片以绝缘组装到DBC基板后封装得到的；IPM是将IGBT等功率器件与驱动电路、过压和过流保护电路、温度监视和超温保护电路等外围电路集成得到的“组合”型器件。
本发明实施例中所使用的技术术语仅用于说明特定实施例而并不旨在限定本发明。在本文中，单数形式“一”、“该”及“所述”用于同时包括复数形式，除非上下文中明确另行说明。进一步地，在说明书中所使用的用于“包括”和/或“包含”是指存在所述特征、整体、步骤、操作、元件和/或构件，但是并不排除存在或增加一个或多个其它特征、整体、步骤、操作、元件和/或构件。
在所附权利要求中对应结构、材料、动作以及所有装置或者步骤以及功能元件的等同形式(如果存在的话)旨在包括结合其他明确要求的元件用于执行该功能的任何结构、材料或动作。本发明的描述出于实施例和描述的目的被给出，但并不旨在是穷举的或者将被发明限制在所公开的形式。

Claims (16)

1.一种半导体器件，其特征在于，所述半导体器件包括：
N型漂移层以及与所述N型漂移层相邻的N型场截止层；所述N型场截止层自由电子的浓度高于所述N型漂移层自由电子的浓度；
所述N型场截止层包括第一杂质粒子和与所述第一杂质粒子相互掺杂的第二杂质粒子；所述第二杂质粒子的半径大于所述第一杂质粒子的半径；
在所述N型场截止层中，邻近所述N型漂移层的区域的所述第一杂质粒子的注入浓度高于其他任意区域的所述第一杂质粒子的注入浓度。
2.根据权利要求1所述的半导体器件，其特征在于，所述第一杂质粒子为氢离子或氦离子，所述第二杂质粒子为磷原子或砷原子。
3.根据权利要求1-2任一项所述的半导体器件，其特征在于，所述第一杂质粒子的注入浓度沿着从所述场截止层到所述N型漂移层的方向依次递增。
4.根据权利要求1-2任一项所述的半导体器件，其特征在于，所述第一杂质粒子的注入浓度沿着从所述场截止层到所述N型漂移层的方向先递减再递增，使得所述N型场截止区在所述邻近所述N型漂移层的区域的所述第一杂质粒子的注入浓度最高。
5.根据权利要求1-2任一项所述的半导体，其特征在于，所述第一杂质粒子的注入浓度沿着从所述场截止层到所述N型漂移层的方向先随机分布再递增，使得所述N型场截止区在所述邻近所述N型漂移层的区域的所述第一杂质粒子的注入浓度最高。
6.根据权利要求1所述的半导体器件，其特征在于，所述第一杂质粒子用于构成第一掺杂区，所述第二杂质粒子用于构成第二掺杂区，所述第一掺杂区的厚度大于所述第二掺杂区的厚度。
7.根据权利要求1-6任一项所述的半导体器件，其特征在于，所述半导体器件还包括：
P型集电极层，设于所述场截止层背离所述N型漂移层的表面上；
P型基极层，设于所述N型漂移层背离所述场截止层的表面上；
N型发射极层，设于所述P型基极层背离所述N型漂移层的表面；及，
栅极，所述栅极通过氧化层连接到所述P型基极层。
8.根据权利要求7所述的半导体器件，其特征在于：
所述栅极贯穿所述N型发射极层和所述P型基极层；或，
所述栅极设于所述P型基极层背离所述N型漂移层的表面上。
9.一种半导体器件的制备方法，其特征在于，包括：
提供一N型基片，所述N型基片包括相背设置的第一表面和第二表面；
在所述第一表面上形成P型基极层、N型发射极层、氧化层和栅极，其中，所述P型基极层设于在所述N型基片的第一表面上，所述N型发射极层设于所述P型基极层背离所述N型基片的表面，所述栅极通过氧化层连接到所述P型基极层；
从所述第二表面注入第一杂质粒子和第二杂质粒子，其中，所述第一杂质粒子的粒子半径大于所述第二杂质粒子的粒子半径，所述第一杂质粒子的注入深度大于所述第二杂质粒子的注入深度；其中，在注入所述第一杂质粒子过程中，邻近所述N型基片的第一表面的区域的所述第一杂质粒子的注入浓度高于其他任意区域的所述第一杂质粒子的注入浓度；
在所述第二表面上形成P型集电极层。
10.根据权利要求9所述的方法，其特征在于，包括：所述第一杂质粒子为氢离子或氦离子，所述第二杂质粒子为磷原子或砷原子。
11.根据权利要求9或10所述的方法，其特征在于，所述从所述第二表面上注入第一杂质粒子和第二杂质粒子，包括：
通过第一注入能量从所述第二表面上注入所述第一杂质粒子；
通过第二注入能量从所述第二表面上注入所述第二杂质粒子；
其中，所述第一注入能量和所述第二注入能量使得所述第一杂质粒子的注入深度大于所述第二杂质粒子的注入深度。
12.根据权利要求9-11任一项所述的方法，其特征在于，包括：所述第一杂质粒子的注入浓度沿着从所述第二表面到所述第一表面的方向先递减再递增，使得所述N型基片在所述邻近N型基片的第一表面的区域的所述第一杂质粒子的注入浓度最高。
13.根据权利要求9-11任一项所述的方法，其特征在于，包括：所述第一杂质粒子的注入浓度沿着从所述第二表面到所述第一表面的方向先递减再递增，使得所述N型基片在所述邻近N型基片的第一表面的区域的所述第一杂质粒子的注入浓度最高。
14.根据权利要求9-11任一项所述的方法，其特征在于，包括：所述第一杂质粒子的注入浓度沿着从所述第二表面到所述第一表面的方向先随机分布再递增，使得所述N型基片在所述邻近N型基片的第一表面的区域的所述第一杂质粒子的注入浓度最高。
15.根据权利要求9-14任一项所述的方法，其特征在于，所述从所述第二表面注入第一杂质粒子和第二杂质粒子之后，所述方法还包括：
对注入第一杂质粒子和第二杂质粒子后的所述N型基片进行退火处理。
16.一种功率模块，其特征在于，包括至少一个如权利要求1-8任一项所述的半导体器件、二极管器件和基板；
所述半导体器件与所述二极管器件并联连接，所述半导体器件与所述二极管器件相互绝缘，所述基板用于封装所述半导体器件和所述二极管器件。
CN202110721082.9A 2021-06-28 2021-06-28 半导体器件及相关芯片和制备方法 Active CN113644123B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202110721082.9A CN113644123B (zh) 2021-06-28 2021-06-28 半导体器件及相关芯片和制备方法
EP22180870.2A EP4113624A1 (en) 2021-06-28 2022-06-24 Semiconductor device and related chip and preparation method
JP2022102603A JP7516465B2 (ja) 2021-06-28 2022-06-27 半導体デバイスならびに関連するチップおよび作成方法
US17/851,179 US20220416063A1 (en) 2021-06-28 2022-06-28 Semiconductor device and related chip and preparation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110721082.9A CN113644123B (zh) 2021-06-28 2021-06-28 半导体器件及相关芯片和制备方法

Publications (2)

Publication Number Publication Date
CN113644123A true CN113644123A (zh) 2021-11-12
CN113644123B CN113644123B (zh) 2024-09-06

Family

ID=78416244

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110721082.9A Active CN113644123B (zh) 2021-06-28 2021-06-28 半导体器件及相关芯片和制备方法

Country Status (4)

Country Link
US (1) US20220416063A1 (zh)
EP (1) EP4113624A1 (zh)
JP (1) JP7516465B2 (zh)
CN (1) CN113644123B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117219663A (zh) * 2023-08-31 2023-12-12 海信家电集团股份有限公司 半导体装置
CN117577676A (zh) * 2024-01-16 2024-02-20 苏州华太电子技术股份有限公司 一种igbt器件
WO2024060740A1 (zh) * 2022-09-23 2024-03-28 苏州华太电子技术股份有限公司 一种igbt器件

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101884106A (zh) * 2007-10-03 2010-11-10 Abb技术有限公司 半导体模块
CN105206516A (zh) * 2015-08-21 2015-12-30 中国东方电气集团有限公司 一种在半导体器件中形成场截止层的方法
US20160197143A1 (en) * 2013-12-16 2016-07-07 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
CN107004716A (zh) * 2015-06-17 2017-08-01 富士电机株式会社 半导体装置
CN109216445A (zh) * 2017-06-29 2019-01-15 万国半导体(开曼)股份有限公司 引入外延层场阑区的半导体器件
CN112219263A (zh) * 2018-11-16 2021-01-12 富士电机株式会社 半导体装置及制造方法
US20210126092A1 (en) * 2019-01-18 2021-04-29 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000040951A (ja) * 1998-05-18 2000-02-08 Toshiba Corp 半導体素子、その駆動方法及び駆動装置
US7538412B2 (en) * 2006-06-30 2009-05-26 Infineon Technologies Austria Ag Semiconductor device with a field stop zone
US8766413B2 (en) * 2009-11-02 2014-07-01 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN106463528B (zh) * 2014-11-17 2019-10-11 富士电机株式会社 碳化硅半导体装置的制造方法
CN107431087B (zh) * 2015-03-13 2020-12-11 三菱电机株式会社 半导体装置及其制造方法
JP6964566B2 (ja) * 2018-08-17 2021-11-10 三菱電機株式会社 半導体装置およびその製造方法
JP7010184B2 (ja) * 2018-09-13 2022-01-26 株式会社デンソー 半導体装置
CN116978937A (zh) * 2021-02-07 2023-10-31 华为技术有限公司 半导体器件及相关模块、电路、制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101884106A (zh) * 2007-10-03 2010-11-10 Abb技术有限公司 半导体模块
US20160197143A1 (en) * 2013-12-16 2016-07-07 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
CN107004716A (zh) * 2015-06-17 2017-08-01 富士电机株式会社 半导体装置
CN105206516A (zh) * 2015-08-21 2015-12-30 中国东方电气集团有限公司 一种在半导体器件中形成场截止层的方法
CN109216445A (zh) * 2017-06-29 2019-01-15 万国半导体(开曼)股份有限公司 引入外延层场阑区的半导体器件
CN112219263A (zh) * 2018-11-16 2021-01-12 富士电机株式会社 半导体装置及制造方法
US20210126092A1 (en) * 2019-01-18 2021-04-29 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024060740A1 (zh) * 2022-09-23 2024-03-28 苏州华太电子技术股份有限公司 一种igbt器件
CN117219663A (zh) * 2023-08-31 2023-12-12 海信家电集团股份有限公司 半导体装置
CN117219663B (zh) * 2023-08-31 2024-04-05 海信家电集团股份有限公司 半导体装置
CN117577676A (zh) * 2024-01-16 2024-02-20 苏州华太电子技术股份有限公司 一种igbt器件
CN117577676B (zh) * 2024-01-16 2024-04-19 苏州华太电子技术股份有限公司 一种igbt器件

Also Published As

Publication number Publication date
CN113644123B (zh) 2024-09-06
US20220416063A1 (en) 2022-12-29
JP7516465B2 (ja) 2024-07-16
EP4113624A1 (en) 2023-01-04
JP2023007491A (ja) 2023-01-18

Similar Documents

Publication Publication Date Title
CN113644123B (zh) 半导体器件及相关芯片和制备方法
US7602045B2 (en) Semiconductor device and inverter device using the same
US8482030B2 (en) Insulated gate bipolar transistor and manufacturing method thereof
EP3242330B1 (en) Diode and power convertor using the same
US7091579B2 (en) Power semiconductor rectifier having broad buffer structure and method of manufacturing thereof
US11063122B2 (en) Silicon carbide semiconductor device and power conversion device
US9299818B2 (en) Insulating gate-type bipolar transistor
JP7461975B2 (ja) 半導体デバイス、並びに関連するモジュール、回路、及び製造方法
US20090283799A1 (en) Reduced Free-Charge Carrier Lifetime Device
CN110098253B (zh) 半导体装置、电力变换装置以及半导体装置的制造方法
WO2023071237A1 (zh) 一种绝缘栅双极晶体管及其制造方法、电子设备
US10121908B2 (en) High withstand voltage diode and power conversion device
US20240282767A1 (en) Semiconductor device, related circuit, chip, electronic device, and preparation method
JP7126361B2 (ja) 半導体装置、電力変換装置、及び、半導体装置の製造方法
JP7094439B2 (ja) 炭化珪素半導体装置および電力変換装置
CN211930611U (zh) 一种可控硅驱动电路及可控硅芯片
WO2021106152A1 (ja) 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
Iwamuro University of Tsukuba, Faculty of Pure and Applied Sciences, Tsukuba, Ibaraki, Japan
CN117693822A (zh) 碳化硅半导体装置以及电力变换装置
CN111464166A (zh) 一种可控硅驱动电路及可控硅芯片
WO1997047044A1 (en) Insulated gate bipolar transistor with reduced losses
JPH06140642A (ja) 電力用ダイオード

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant