CN117577676B - 一种igbt器件 - Google Patents

一种igbt器件 Download PDF

Info

Publication number
CN117577676B
CN117577676B CN202410057218.4A CN202410057218A CN117577676B CN 117577676 B CN117577676 B CN 117577676B CN 202410057218 A CN202410057218 A CN 202410057218A CN 117577676 B CN117577676 B CN 117577676B
Authority
CN
China
Prior art keywords
transition layer
igbt device
preset
equal
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202410057218.4A
Other languages
English (en)
Other versions
CN117577676A (zh
Inventor
祁金伟
兰金龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Huatai Electronics Co Ltd
Original Assignee
Suzhou Huatai Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Huatai Electronics Co Ltd filed Critical Suzhou Huatai Electronics Co Ltd
Priority to CN202410057218.4A priority Critical patent/CN117577676B/zh
Publication of CN117577676A publication Critical patent/CN117577676A/zh
Application granted granted Critical
Publication of CN117577676B publication Critical patent/CN117577676B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Abstract

本申请实施例提供了一种IGBT器件，包括：第一掺杂类型的漂移区；形成在所述漂移区内沿横向方向间隔设置的多个第二掺杂类型的柱区；第一掺杂类型的过渡层，连接在所述柱区之下；其中，所述过渡层的厚度大于2微米小于等于11微米，所述过渡层的掺杂浓度的取值范围为大于等于2.4×1014/cm3小于等于2.4×1016/cm3。本申请实施例解决了传统的SJ‑IGBT器件在关断阶段的拖尾电流导致关断能量损耗较大的技术问题。

Description

一种IGBT器件
技术领域
本申请涉及功率器件技术领域，具体地，涉及一种IGBT器件。
背景技术
绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor，IGBT）是一种功率半导体器件，它结合了金属氧化物场效应晶体管（MOSFET）和双极型晶体管（BJT）的特性。IGBT具有一个绝缘栅结构，它通过控制栅极的电流来调节电流流经主电流通道的能力。在IGBT中，电子流从N型材料到P型材料，这种双极性的电流传导方式使其适用于高电压、高电流应用。通过控制栅极上的电压，可以开启或关闭IGBT，从而控制电流的流动。IGBT通常用于功率放大、电力转换和控制应用，因为它具有高输入阻抗和可控制的导通能力，同时能够处理高功率电流。这使得它成为电力电子领域中的重要器件，用于驱动电机、变频器、逆变器和其他高功率应用。
超结（Super junction/SJ）是一种功率MOSFET和IGBT器件的设计结构，通过在n型和p型掺杂层之间形成一系列交错排列的p-n结，形成了更高的阻挡电压和更低的漏电电流，从而提高了器件的性能。超结技术可以提高器件的开关速度、减小导通电阻、降低开关损耗、提高阻挡电压、减小漏电电流等，是当前高性能功率器件中的重要技术之一。
近年随着技术的进一步发展，IGBT结构和技术越来越接近其理论极限；具有超结漂移区的超结IGBT结合了FS-IGBT和超结的优点，可实现高的耐压和低的损耗，为IGBT性能的进一步提升提供新的方向。受制于双极性器件的电导调制效应，上述超级结IGBT在关断过程中，空间电场建立速度较慢，使得拖尾电流较大，导致器件具有较大的关断能量损耗，不利于超结IGBT的推广应用。传统的超结IGBT无法满足现代电力电子器件高频应用的需求。
传统的SJ-IGBT器件，如图1所示，1是P-集电区，2是N-漂移区，3是P型超级结区域，4是N型第二次外延，5是栅氧化层，6是栅极，7是Pwell，8是N+发射极，9是介质层，10是发射极金属，11是P+集电极，12是集电极金属。传统的超级结IGBT器件，N-漂移区2中位于P型超级结区域以下的部分会存储大量的空穴导致拖尾电流，拖尾电流导致关断损耗较大。
因此，传统的SJ-IGBT器件在关断阶段的拖尾电流导致关断能量损耗较大，是本领域技术人员急需要解决的技术问题。
在背景技术中公开的上述信息仅用于加强对本申请的背景的理解，因此其可能包含没有形成为本领域普通技术人员所知晓的现有技术的信息。
发明内容
本申请实施例提供了一种IGBT器件，以解决传统的SJ-IGBT器件在关断阶段的拖尾电流导致关断能量损耗较大的技术问题。
本申请实施例提供了一种IGBT器件，包括：
第一掺杂类型的漂移区；
形成在所述漂移区内沿横向方向间隔设置的多个第二掺杂类型的柱区；
第一掺杂类型的过渡层，连接在所述柱区之下；
其中，所述过渡层的厚度大于2微米小于等于11微米，所述过渡层的掺杂浓度的取值范围为大于等于2.4×1014/cm3小于等于2.4×1016/cm3。
本申请实施例还提供一种IGBT器件，包括：
第一掺杂类型的漂移区；
形成在所述漂移区内沿横向方向间隔设置的多个第二掺杂类型的柱区；
第一掺杂类型的第一过渡层，连接在所述柱区之下；
第一掺杂类型的第二过渡层，连接在所述第一过渡层之下；
其中，所述第一过渡层和所述第二过渡层的分界面为IGBT器件关断阶段形成耗尽区的交界面；
所述第二过渡层的厚度和能带满足预设关系使得第二过渡层的过剩载流子受到精确控制，以抑制所述第二过渡层自身产生的拖尾电流。
本申请实施例由于采用以上技术方案，具有以下技术效果：
发明人在对过渡层的过剩载流子进行精确控制的技术构思下，进行了大量的仿真。在大量仿真的基础之上，结合理论推导，得到了对过渡层的厚度要求，所述过渡层的厚度大于2微米小于等于11微米，所述过渡层的掺杂浓度的取值范围为大于等于2.4×1014/cm3小于等于2.4×1016/cm3情况下，产生的拖尾电流较小，最大程度减小了关断损耗。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为背景技术中传统的SJ-IGBT器件的结构示意图；
图2为本申请实施例的IGBT器件的结构示意图；
图3为超级结IGBT器件的关断阶段，实际电流下降至额定电流10%时刻，器件内部对应的能带图；
图4为本申请实施例的IGBT器件和背景技术中超结IGBT器件的仿真图；
图5为本申请实施例的IGBT器件和背景技术中超结IGBT器件的实测图。
附图标记：
背景技术中：
1是P-集电区，2是N-漂移区，3是P型超级结区域，4是N型第二次外延，5是栅氧化层，6是栅极，7是Pwell，8是N+发射极，9是介质层，10是发射极金属，11是P+集电极，12是集电极金属；
本申请具体实施方式中：
金属发射极1，隔离氧化层2，第一掺杂类型区3，体区4，
栅极5-1，栅氧化层5-2，柱区6，漂移区7，
第一过渡层8-1，第二过渡层8-2，
场截止层9，集电极10。
具体实施方式
为了使本申请实施例中的技术方案及优点更加清楚明白，以下结合附图对本申请的示例性实施例进行进一步详细的说明，显然，所描述的实施例仅是本申请的一部分实施例，而不是所有实施例的穷举。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
实施例一
如图2所示，本申请实施例的一种IGBT器件，包括：
第一掺杂类型的漂移区7；
形成在所述漂移区7内沿横向方向间隔设置的多个第二掺杂类型的柱区6；
第一掺杂类型的过渡层，连接在所述柱区6之下；
第一掺杂类型的场截止层9，连接在所述过渡层之下；
第二掺杂类型的集电极10，连接在所述场截止层9之下；
自所述漂移区7的上表面向下形成的深槽；
栅氧化层5-2，形成在所述深槽的内底和侧壁；
栅极5-1，形成在所述栅氧化层5-2所围空间；
体区4，形成在所述栅氧化层5-2的外围；
第一掺杂类型区3，形成在所述体区4之上；
隔离氧化层2，形成在所述第一掺杂类型区3、栅氧化层5-2、栅极5-1之上；
金属发射极1，形成在隔离氧化层2之上。
实施中，所述过渡层的厚度大于2微米小于等于11微米，所述过渡层的掺杂浓度的取值范围为大于等于2.4×1014/cm3小于等于2.4×1016/cm3。
发明人在对过渡层的过剩载流子进行精确控制的技术构思下，进行了大量的仿真。在大量仿真的基础之上，结合理论推导，得到了对过渡层的厚度要求，所述过渡层的厚度大于2微米小于等于11微米，所述过渡层的掺杂浓度的取值范围为大于等于2.4×1014/cm3小于等于2.4×1016/cm3情况下，产生的拖尾电流较小，最大程度减小了关断损耗。
实施中，如图2所示，所述过渡层包括：
第一过渡层8-1，连接在所述柱区6之下，所述第一过渡层8-1厚度的取值范围为大于0微米小于等于2微米；所述第一过渡层8-1的掺杂浓度的取值范围为大于等于2.4×1014/cm3小于等于2.4×1016/cm3；
第二过渡层8-2，连接在所述第一过渡层8-1之下；其中，所述第二过渡层8-2厚度的取值范围为小于等于9微米；所述第二过渡层8-2的掺杂浓度的取值范围为大于等于2.4×1014/cm3小于等于2.4×1016/cm3。
具体的，第一过渡层8-1和第二过渡层8-2的分界面是IGBT器件在关断阶段形成耗尽区的交界面，耗尽区位于第一过渡层8-1且未进入第二过渡层8-2。这样，在IGBT器件在关断阶段，形成的耗尽区的边缘为第一过渡层8-1和第二过渡层8-2的分界面，第一过渡层8-1的载流子被耗尽。
发明人在对第二过渡层8-2的过剩载流子进行精确控制的技术构思下，进行了大量的仿真。在大量仿真的基础之上，结合理论推导，得到了对第二过渡层8-2的厚度要求，厚度小于等于9微米的第二过渡层8-2的过剩载流子产生的拖尾电流较小，最大程度减小了关断损耗。仿真和实测结果如图4、图5所示。
实施中，所述第二过渡层8-2的厚度和能带满足预设关系使得第二过渡层8-2的过剩载流子受到精确控制，以抑制所述第二过渡层8-2自身产生的拖尾电流。
通过第二过渡层8-2的厚度和能带满足预设关系，从而精确控制第二过渡层8-2的过剩载流子，实现抑制第二过渡层8-2自身产生的拖尾电流的效果。
实施中，所述第二过渡层8-2的过剩载流子需要满足如下要求：
IGBT器件的关断阶段，当IGBT器件的实际电流下降至IGBT器件额定电流的第一预设电流比例的时刻，所述第二过渡层8-2的单位体积空穴的浓度P满足以下第一预设关系式：
，第一预设关系式；
其中，ni为硅材料本征载流子浓度，第一预设电流比例的取值范围为大于等于10%小于等于20%。
发明人在对第二过渡层8-2的过剩载流子进行精确控制的技术构思下，进行了大量的仿真。在大量仿真的基础之上，结合理论推导，得到了第一预设关系式，发现满足第一预设关系式第二过渡层8-2，过剩载流子产生的拖尾电流较小，最大程度减小了关断损耗。仿真和实测结果如图4、图5所示。
实施中，成品IGBT器件的第一预设电流比例的取值等于设计基础IGBT器件的第二预设电流比例的取值；
其中，成品IGBT器件为第二过渡层8-2的过剩载流子受到精确控制的IGBT器件，即本申请的IGBT器件；设计基础IGBT器件与成品IGBT器件的结构相同且未对第二过渡层8-2的过剩载流子进行控制的IGBT器件。
确定设计基础IGBT器件的第二预设电流比例取值的方式如下：
步骤S1：在设计基础IGBT器件的仿真过程中，对第二预设电流比例进行初次赋值；
步骤S2：确定设计基础IGBT器件实际电流下降至额定电流的第二预设电流比例为赋值的时刻，该时刻将关断阶段划分为关断前一阶段和关断后一阶段；
步骤S3：判断关断后一阶段的关断损耗与整个关断阶段的关断损耗之比是否在预设管控区间内：
在预设管控区间内，则此时的赋值作为设计基础IGBT器件的第二预设电流比例的取值；
不在预设管控区间内，则重新跳转到步骤S1，继续执行步骤S1、步骤S2，直至找到赋值作为设计基础IGBT器件的第二预设电流比例的取值。
这样，通过仿真多次对设计基础IGBT器件的第二预设电流比例进行赋值的方式，不断逼近，直至找到赋值作为设计基础IGBT器件的第二预设电流比例的取值。从而得到成品IGBT器件的第一预设电流比例的取值。
实施中，在设计基础IGBT器件（未对第二过渡层8-2的过剩载流子进行精确控制且同样结构的IGBT器件），预设管控区间为大于等于20%小于等于50%。
根据仿真结果得到预设管控区间为大于等于20%小于等于50%。根据仿真结果可知，预设管控区间为大于等于20%小于等于50%的情况下，拖尾电流很小，关断阶段的关断损耗很小。
实施中，IGBT器件的关断阶段，当IGBT器件的实际电流下降至IGBT器件额定电流的预设电流比例的时刻，根据第一预设关系式，所述第二过渡层8-2的厚度H2和能带具体满足以下第二预设关系式：
第二预设关系式；
其中， H2为所述第二过渡层8-2的厚度，e为电荷的自然单位且为常数，k为玻尔兹曼常数，T为温度，Eg为Si材料的禁带宽度且室温条件下Eg=1.12 eV，EFp 为空穴准费米能级且此处为硅材料的空穴准费米能级，EV为价带能级且此处为硅材料的价带能级。
实施中，T=300K时，kT=0.026eV，Eg=1.12 eV，第二预设关系式简化为第三预设关系式：
第三预设关系式；
其中，第三预设关系式中的的取值采用所述第二过渡层8-2每个厚度位置的/>值的平均值。
实施中，当所述第二过渡层8-2每个厚度位置的值的平均值为0.258eV时，将0.258eV带入到第三预设关系式，所述第二过渡层8-2的取值范围为小于等于9微米。
发明人对各种功率的本申请的IGBT器件进行多次仿真，在所述第二过渡层8-2每个厚度位置的值的平均值为0.258eV时，各种功率的IGBT器件都不会产生明显的拖尾电流。因此，具有漂移区7、柱区6、第一过渡层8-1、第二过渡层8-2的IGBT器件，在所述第二过渡层8-2每个厚度位置的/>值的平均值为0.258eV的情况下，第二过渡层8-2厚度的取值范围为小于等于9微米，是一个具有相当通用性特征。
实施中，所述第二过渡层8-2为均匀掺杂，且所述第二过渡层8-2的掺杂浓度范围为大于等于2.4×1014/cm3小于等于2.4×1016/cm3。
上述第二过渡层8-2的掺杂浓度范围能够保证器件耐压能力。
实施中，所述漂移区7、第一过渡层8-1、所述第二过渡层8-2的掺杂浓度依次增大。
达到的性能最佳，保证器件工作时耗尽区完全截止于第一过渡层8-1，第二过渡层8-2厚度易于设计。
下面以第一掺杂类型为N型掺杂，第二掺杂类型为P型掺杂的IGBT器件进行说明。
本申请实施例的IGBT器件，通过优化第一过渡层8-1和第二过渡层8-2的厚度以及场截止层9的厚度、浓度，实现比传统超结IGBT更低的损耗。
为了得到适合的第一过渡层8-1和第二过渡层8-2的厚度以及场截止层9的厚度、浓度。本申请实施例的IGBT器件的设计过程如下：
对于高压大功率超结IGBT器件，关断阶段（在关断阶段，IGBT器件的实际电流下降）的电流拖尾是器件性能优劣的关键，直接影响器件关断损耗的大小。本发明将重点解决Super IGBT 关断阶段电流的拖尾。
IGBT器件进入电流拖尾阶段，第一过渡层8-1到集电极方向，器件内部导带（Ec）、电子准费米能级（EFn）、空穴准费米能级（EFp）和价带（Ev）能量等级迅速增加，器件内部出现高载流子势垒，导致芯片底部区域载流子无法自由进入空间电场区，该区域大部分非平衡载流子只能通过复合消失，产生时间较长的拖尾电流。
为了更准确设计第一过渡层8-1、第二过渡层8-2、场截止层9的厚度、浓度，本发明提出从能带角度来加快设计最佳SJ IGBT结构。
本申请发明人设计基础IGBT器件是层结构与本申请一致，第二过渡层8-2的厚度较大（即未对第二过渡层8-2的过剩载流子进行精确控制）的IGBT器件进行仿真以及理论计算。
首先，根据能带理论分析超结设计基础IGBT器件的关断阶段。在关断阶段，设计基础IGBT器件的实际电流不断下降。
步骤S1-1：对设计基础IGBT器件的第二预设电流比例进行初次赋值， 如初次赋值为10%；
步骤S2-1：设计基础IGBT器件的实际电流下降至额定电流的预设电流比例10%的时刻，该时刻将关断阶段分为关断前一阶段和关断后一阶段；
步骤S3-1：对关断后一阶段的关断损耗与整个关断阶段的关断损耗之比进行判断：
如果在预设管控区间内，则此时的赋值作为设计基础IGBT器件的实际电流下降至额定电流的第二预设电流比例的取值；
如果不在预设管控区间内，则重新跳转到步骤S1-1，直至找到赋值作为设计基础IGBT器件实际电流下降至额定电流的第二预设电流比例的取值。
这样，通过仿真多次对设计基础IGBT器件的第二预设电流比例进行赋值的方式，不断逼近，直至找到赋值作为设计基础IGBT器件的第二预设电流比例的取值。从而得到成品IGBT器件的第一预设电流比例的取值。
在IGBT器件的实际电流下降至额定电流的10%时刻，当该时刻后产生的电流拖尾产生的关断损耗大大增加了器件的关断损耗（如关断后一阶段的关断损耗与整个关断阶段的关断损耗之比达到30%，即在预设管控区间大于等于20%小于等于50%），即10%能够作为IGBT器件的实际电流下降至IGBT器件额定电流的预设电流比例A%。此时，第一过渡层8-1、第二过渡层8-2和场截止层9中的非平衡载流子的分布规律如图3所示。
目前绝大部分的IGBT器件在关断阶段，实际电流下降至额定电流的10%时刻时，其两端电压已经为母线电压，耗尽区已经形成。所以会形成第一过渡层8-1与第二过渡层8-2的交界，且后续该交界不会变化。本申请是针对IGBT器件在关断阶段且耗尽区已经形成后，形成第一过渡层8-1和第二过渡层8-2，对第二过渡层8-2的过剩载流子进行精确控制，从而减小拖尾电流的技术构思。
图3为超级结IGBT器件的关断阶段，IGBT器件的实际电流下降至额定电流10%的时刻，器件内部对应的能带图。其中，横轴和竖轴的单位为eV，黑实线曲线为Ec- EFn，黑虚线曲线为EFp-Ev。
如图3所示，在IGBT器件关断阶段，IGBT器件的实际电流下降至额定电流10%的时刻，根据器件内部不同位置的能带特征，可将器件划分为四个区域：
超结柱区6、第一过渡层8-1 (耗尽区)、第二过渡层8-2、场截止层9。对IGBT器件的实际电流下降至额定电流10%的时刻，四个区域的能带进行分析如下：
导带（Ec）至电子准费米能级（EFn）的距离（Ec- EFn）直接反映对应位置电子浓度的高低，电子浓度随（Ec- EFn）变小而指数上升。
相对应的，价带（Ev）至空穴准费米能级（EFp）的距离（EFp-Ev）直接反映空穴浓度的高低，空穴浓度随（EFn-Ev）变小而指数上升。
超结柱区6：由于（Ec- EFn）高于0.6eV（对应Ec- EFn>0.6eV），该区域几乎没有电子存在；
相对应的，（EFp-Ev）介于0.35eV 至0.4eV 之间（对应0.35eV<EFp-Ev<0.4eV），则该区域存在一定量的导电空穴。其中，超结柱区为所述漂移区（7）与第二掺杂类型的柱区6重合的区域。上述能带特征预示着超结柱区6的导电载流子主要为空穴。该区域的空穴则主要由第一过渡层8-1空间电场的漂移作用引入。
第一过渡层8-1(耗尽区)：（Ec- EFn）由0.375eV 迅速增大并超过0.6eV，显然该区域仅在与第二过渡层8-2的临界位置存在少量电子，其余位置均未有导电电子。
该区域的（EFp-Ev）特征与超结柱区6类似，（EFp-Ev）介于0.35eV 至0.4eV 之间（对应0.35eV<EFp-Ev<0.4eV），则该区域存在一定量的导电空穴。即第一过渡层8-1也存在大量的空穴，并产生空穴电流。该区域的空穴则主要由第二过渡区8-2的扩散所用引入。
第二过渡层8-2：该区域的（Ec- EFn）与（Efp-Ev）均小于0.375eV，说明在该区域存在同时存在导电电子和空穴，并形成导通电流（表现为IGBT 关断过程中的拖尾电流）。
随着距离芯片背部的深度增加，（Ec- EFn）呈现单调递增趋势，即电子浓度呈指数下降状态。
相反的，（EFp-Ev）呈现先减小后增大的非线性趋势，即在该区域中部存在空穴富集区。IGBT拖尾电流持续时间取决于空穴富集区内的空穴总量，显然优化该区域的空穴分布形貌能够从根本上改善IGBT 电流拖尾问题。
场截止层9：该区域的（Ec- EFn）与（EFp-Ev）均小于0.375eV，说明在该区域存在同时存在导电电子和空穴，分别产生电子电流和空穴电流。
随着距离芯片背部的深度增加，（Ec- EFn）呈现单调递减趋势，即电子浓度呈指数上升状态。
相反的，（EFp-Ev）呈现单调递减趋势，即空穴浓度呈指数下降状态。上述特征预示着，在场截止层9内部，空穴浓度随深度增加而迅速减小。
综上所述，第一过渡层8-1、第二过渡层8-2和场截止层9内非平衡载流子，是造成电流拖尾的根本原因，为有效降低拖尾电流，可以通过控制非平衡载流子总量进行器件结构设计及优化，降低过剩载流子总量。本申请中，在维持器件承压能力前提下，通过设计柱区下方第一过渡层8-1和第二过渡层8-2厚度、场截止层9的厚度和浓度，以获得最佳的关断特性，即较小的电流拖尾。
至此，第二过渡层8-2的厚度较大（即未对第二过渡层8-2的过剩载流子进行精确控制）的IGBT器件的拖尾电流较大。因此，需要对第二过渡层8-2的过剩载流子（即空穴）进行控制。如何进行控制以及控制的方法，是本申请的重要内容，如下：
对第二过渡层8-2的非平衡载流子（即过剩载流子）总量的进行理论分析，得到第二过渡层8-2的厚度H2和能带之间满足的关系。
过程如下：
基于半导体物理理论，单位体积载流子浓度p与能带满足以下数序关系：
公式一；
其中，公式一不仅适用于空穴载流子，而且适用于电子载流子；p为单位体积载流子浓度，ni为本征载流子浓度，e为电荷的自然单位，k为玻尔兹曼常数（1.38×10-23J/K），T为温度，Ei 为禁带中线能级，EF 为费米能级。本征载流子浓度ni（Intrinsic carrierconcentration）为本征半导体材料中自由电子和自由空穴的平衡浓度。ni常用值为300K时的浓度值，T=300K时，硅的本征载流子浓度ni的公认值1.5×1010/cm3。
由于从图3中可知第二过渡层8-2的中部存在空穴富集区，即第二过渡层8-2的过剩载流子应该是空穴。第二过渡层8-2的厚度用H2表示的情况下，第二过渡层8-2单位体积空穴的浓度P满足的公式二：
公式二。
为了有效控制第二过渡层8-2的过剩载流子数量。本申请实施例的IGBT器件设计的结构中，第二过渡层8-2内的过剩载流子即为空穴载流子，第二过渡层8-2单位体积空穴的浓度P还需要满足公式三：
公式三。公式三的本质即为控制第二过渡层8-2的空穴数量。公式三作为第一预设关系式。
发明人在对第二过渡层8-2的过剩载流子进行精确控制的技术构思的在教导下，进行了大量的仿真。在大量仿真的基础之上，结合理论推导，得到了第一预设关系式，发现满足第一预设关系式的第二过渡层8-2，过剩载流子产生的拖尾电流较小，最大程度减小了关断损耗。仿真和实测结果如图4、图5所示。
对于空穴载流子而言，与禁带宽度满足公式四：
公式四；
其中，Eg为Si材料的禁带宽度且室温条件下（T=300K）Eg=1.12 eV，EFp 为空穴准费米能级，EFn电子准费米能级，EV为价带能级且此处为硅材料的价带能级。
将公式四带入公式三，可得 ，进一步简化可得公式五：
公式五。即将第二过渡层8-2的厚度H2和能带建立了联系。
进一步推导，得出：
第二预设关系式。
在第二预设关系式中，室温（T=300K）的条件下，Eg=1.12 eV，电子能量用kT表示为0.026eV，即kT=0.026eV，带入第二预设关系式得到第三预设关系式；
第三预设关系式。
至此，根据理论分析得到，得到第二过渡层8-2的厚度H2的第三预设关系式。
至此，第三预设关系式显示了第二过渡层8-2的厚度和能带满足的预设关系。本申请实施例的IGBT器件（具有满足第三预设关系式的第二过渡层8-2）的整个关断阶段的关断损耗，仅仅对应作为设计基础的IGBT器件的整个关断阶段的关断损耗的（1-预设管控区间B%）。
在第三预设关系式中，第二过渡层8-2每个厚度位置的值不同，即第二过渡区中EFp-Ev值是变化的。
综合考虑，第三预设关系式中的的取值采用所述第二过渡层8-2每个厚度位置的/>值的平均值。
将上述理论分析，结合仿真验证结果，当所述第二过渡层8-2每个厚度位置的值的平均值为0.258eV时，将0.258eV带入第三预设关系式，
得到所述第二过渡层8-2的取值范围为小于等于9微米。
通过仿真得到，当所述第二过渡层8-2每个厚度位置的值的平均值为0.258eV时，该第二过渡层8-2的过剩空穴不会造成明显的拖尾电流。
发明人对各种功率的本申请的IGBT器件进行多次仿真，在所述第二过渡层8-2每个厚度位置的值的平均值为0.258eV时，各种功率的IGBT器件都不会产生明显的拖尾电流。因此，具有漂移区7、柱区6、第一过渡层8-1、第二过渡层8-2的IGBT器件，在所述第二过渡层8-2每个厚度位置的/>值的平均值为0.258eV的情况下，第二过渡层8-2厚度的取值范围为小于等于9微米，是一个具有相当通用性特征。
下面对第一过渡层8-1进行说明。
第一过渡层8-1的掺杂为均匀掺杂时，第一过渡层8-1的厚度H1的取值范围为大于0微米小于等于2微米。
实施中，第一过渡层8-1的掺杂为均匀掺杂时，第一过渡层8-1的厚度H1的取值范围为大于0微米小于等于2微米的条件下，还需要满足下述要求：
第一过渡层8-1掺杂浓度ND和第一过渡层8-1厚度H1满足以下关系式：
n%×k%×BV=Em×H1—q×ND× H1 2/2；
Em= k%×Ec；
其中，k%为IGBT器件的最小预设工作电压条件下电场强度占临界击穿电场强度的百分比，最小预设工作电压占击穿电压的百分比的取值作为k%的取值；n%为第一过渡层8-1承担电压占最小预设工作电压的百分比， n%的取值范围为大于0%小于等于5%，Em为IGBT器件最小预设工作电压对应的最大场强，Ec取值为0.25Mv/cm，q为单个电子的电荷量，为IGBT器件Si衬底的介电常数。
满足上述要求的第一过渡层8-1，第一过渡层8-1和第二过渡层8-2的分界线是IGBT器件在关断阶段形成耗尽区的交界面，耗尽区位于第一过渡层8-1且未进入第二过渡层8-2。
具体的，当n%的取值为5%时，k%的取值为10%，上述公式对应为：
5% ×10%×BV=Em×H1—q×ND ×H1 2/2；
Em= 10%×Ec；
其中，k%为IGBT器件的最小预设工作电压条件下电场强度占临界击穿电场强度的百分比，n%为第一过渡层8-1承担电压占最小预设工作电压的百分比， n%的取值范围为大于0%小于等于5%，Em为IGBT器件最小预设工作电压对应的最大场强，Ec取值为0.25Mv/cm，q为单个电子的电荷量，为Si的介电常数。
公式左侧的5%×10%×BV，即第一过渡层8-1能够承受的电压值。如IGBT器件设计的击穿电压目标是1200伏，最小预设工作电压为10%×BV，即漂移区和柱区形成的超级结结构承担95%的最小预设工作电压。那么电场第一过渡层8-1承担5%最小预设工作电压，实际第一过渡层8-1承担的电压值随第一过渡层8-1层厚度与掺杂浓度变化而变化。
下面对IGBT器件的场截止层进行说明。
实施中，场截止层9的掺杂浓度小于第一过渡层8-1和所述第二过渡层8-2的掺杂浓度；
所述场截止层9厚度的取值范围为大于等于1微米小于等于3微米，所述场截止层9掺杂浓度的取值范围为大于等于2×1015/cm3小于等于2×1017/cm3。
实施中，所述漂移区7、第一过渡层8-1、所述第二过渡层8-2的掺杂浓度依次增大。
本发明SJ IGBT从能带理论详细分析了SJ IGBT关断电流拖尾阶段过渡区与N+场截至区中非平衡载流子分布规律，从而设计出一款低拖尾电流的SJ IGBT器件（SJ IGBT器件的结温=25摄氏度 工作时集电极电压=400V 集电极电流=75安的IGBT器件），图4为该SJIGBT器件关断阶段的仿真结果。如图4所示，横轴为时间（time）单位为秒（s），左侧竖轴为工作时集电极电压（VCE）单位为伏（V），右侧竖轴为集电极电流（IC）单位为安（A）。如图4所示，从仿真结果可以看出，优化结构Super IGBT 的电流拖尾得到很明显的改善，电流下降时间由100ns 降低至46ns（IC由额定电流90%降到额定电流2%所用时间），相对应地，关断损耗(，其中△t为电流下降时间)降低0.12mJ（1.08mJ 减小至0.96mJ）。
低拖尾电流的SJ IGBT器件（SJ IGBT器件的结温=25摄氏度 工作时集电极电压=400V 集电极电流=75安的IGBT器件），图5为该SJ IGBT器件关断阶段的实测结果。如图5所示，横轴为时间（time）单位为秒（s），左侧竖轴为工作时集电极电压（VCE）单位为伏（V），右侧竖轴为集电极电流（IC）单位为安（A）。如图5所示，优化结构Super IGBT实际测试电流拖尾缩短由92ns 降低至43ns（IC由额定电流90%降到额定作电流2%所用时间），相对应的关断损耗(，其中△t为电流下降时间)降低0.21mJ（0.91mJ 减小至0.70mJ），性能改善达到23%，Super IGBT 关断性能得到明显提升。
实施例二
如图2所示，本申请实施例的一种IGBT器件，包括：
第一掺杂类型的漂移区7；
形成在所述漂移区7内沿横向方向间隔设置的多个第二掺杂类型的柱区6；
第一掺杂类型的第一过渡层8-1，连接在所述柱区6之下；
第一掺杂类型的第二过渡层8-2，连接在在所述第一过渡层8-1之下；
第一掺杂类型的场截止层9，连接在所述第二过渡层8-2之下；
第二掺杂类型的集电极10，连接在所述场截止层9之下；
自所述漂移区7的上表面向下形成的深槽；
栅氧化层5-2，形成在所述深槽的内底和侧壁；
栅极5-1，形成在所述栅氧化层5-2所围空间；
体区4，形成在所述栅氧化层5-2的外围；
第一掺杂类型区3，形成在所述体区4之上；
隔离氧化层2，形成在所述第一掺杂类型区3、栅氧化层5-2、栅极5-1之上；
金属发射极1，形成在隔离氧化层2之上。
实施中，所述第一过渡层8-1和所述第二过渡层8-2的分界面为IGBT器件关断阶段形成耗尽区的交界面，耗尽区位于第一过渡层8-1且未进入第二过渡层8-2。这样，在IGBT器件在关断阶段，形成的耗尽区的边缘为第一过渡层8-1和第二过渡层8-2的分界面，第一过渡层8-1的载流子被耗尽。
实施中，所述第二过渡层8-2的厚度和能带满足预设关系使得第二过渡层8-2的过剩载流子受到精确控制，以抑制所述第二过渡层8-2自身产生的拖尾电流。
发明人在对第二过渡层8-2的过剩载流子进行精确控制的技术构思下，进行了大量的仿真。在大量仿真的基础之上，结合理论推导，得到了对第二过渡层8-2的厚度要求，厚度小于等于9微米的第二过渡层8-2的过剩载流子产生的拖尾电流较小，最大程度减小了关断损耗。仿真和实测结果如图4、图5所示。
实施中，所述第二过渡层8-2的厚度和能带满足预设关系使得第二过渡层8-2的过剩载流子受到精确控制，以抑制所述第二过渡层8-2自身产生的拖尾电流。
通过第二过渡层8-2的厚度和能带满足预设关系，从而精确控制第二过渡层8-2的过剩载流子，实现抑制第二过渡层8-2自身产生的拖尾电流的效果。
实施中，所述第二过渡层8-2的过剩载流子需要满足如下要求：
IGBT器件的关断阶段，当IGBT器件的实际电流下降至IGBT器件额定电流的第一预设电流比例的时刻，所述第二过渡层8-2的单位体积空穴的浓度P满足以下第一预设关系式：
，第一预设关系式；/>
其中，ni为硅材料本征载流子浓度，第一预设电流比例的取值范围为大于等于10%小于等于20%。
发明人在对第二过渡层8-2的过剩载流子进行精确控制的技术构思下，进行了大量的仿真。在大量仿真的基础之上，结合理论推导，得到了第一预设关系式，发现满足第一预设关系式第二过渡层8-2，过剩载流子产生的拖尾电流较小，最大程度减小了关断损耗。仿真和实测结果如图4、图5所示。
实施中，成品IGBT器件的第一预设电流比例的取值等于设计基础IGBT器件的第二预设电流比例的取值；
其中，成品IGBT器件为第二过渡层8-2的过剩载流子受到精确控制的IGBT器件，即本申请的IGBT器件；设计基础IGBT器件与成品IGBT器件的结构相同且未对第二过渡层8-2的过剩载流子进行控制的IGBT器件。
确定设计基础IGBT器件的第二预设电流比例取值的方式如下：
步骤S1：在设计基础IGBT器件的仿真过程中，对第二预设电流比例进行初次赋值；
步骤S2：确定设计基础IGBT器件实际电流下降至额定电流的第二预设电流比例为赋值的时刻，该时刻将关断阶段划分为关断前一阶段和关断后一阶段；
步骤S3：判断关断后一阶段的关断损耗与整个关断阶段的关断损耗之比是否在预设管控区间内：
在预设管控区间内，则此时的赋值作为设计基础IGBT器件的第二预设电流比例的取值；
不在预设管控区间内，则重新跳转到步骤S1，继续执行步骤S1、步骤S2，直至找到赋值作为设计基础IGBT器件的第二预设电流比例的取值。
这样，通过仿真多次对设计基础IGBT器件的第二预设电流比例进行赋值的方式，不断逼近，直至找到赋值作为设计基础IGBT器件的第二预设电流比例的取值。从而得到成品IGBT器件的第一预设电流比例的取值。
实施中，在设计基础IGBT器件（未对第二过渡层8-2的过剩载流子进行精确控制且同样结构的IGBT器件），预设管控区间为大于等于20%小于等于50%。
根据仿真结果得到预设管控区间为大于等于20%小于等于50%。根据仿真结果可知，预设管控区间为大于等于20%小于等于50%的情况下，拖尾电流很小，关断阶段的关断损耗很小。
实施中，IGBT器件的关断阶段，当IGBT器件的实际电流下降至IGBT器件额定电流的预设电流比例的时刻，根据第一预设关系式，所述第二过渡层8-2的厚度H2和能带具体满足以下第二预设关系式：
第二预设关系式；
其中， H2为所述第二过渡层8-2的厚度，e为电荷的自然单位且为常数，k为玻尔兹曼常数，T为温度，Eg为Si材料的禁带宽度且室温条件下Eg=1.12 eV，EFp 为空穴准费米能级且此处为硅材料的空穴准费米能级，EV为价带能级且此处为硅材料的价带能级。
实施中，T=300K时，kT=0.026eV，Eg=1.12 eV，第二预设关系式简化为第三预设关系式：
第三预设关系式；
其中，第三预设关系式中的的取值采用所述第二过渡层8-2每个厚度位置的/>值的平均值。
实施中，当所述第二过渡层8-2每个厚度位置的值的平均值为0.258eV时，将0.258eV带入到第三预设关系式，所述第二过渡层8-2的取值范围为小于等于9微米。
发明人对各种功率的本申请的IGBT器件进行多次仿真，在所述第二过渡层8-2每个厚度位置的值的平均值为0.258eV时，各种功率的IGBT器件都不会产生明显的拖尾电流。因此，具有漂移区7、柱区6、第一过渡层8-1、第二过渡层8-2的IGBT器件，在所述第二过渡层8-2每个厚度位置的/>值的平均值为0.258eV的情况下，第二过渡层8-2厚度的取值范围为小于等于9微米，是一个具有相当通用性特征。
实施中，所述第二过渡层8-2的掺杂浓度范围为大于等于2.4×1014/cm3小于等于2.4×1016/cm3。
上述第二过渡层8-2的掺杂浓度范围能够保证器件耐压能力。
实施中，所述漂移区7、第一过渡层8-1、所述第二过渡层8-2的掺杂浓度依次增大。
达到的性能最佳，保证器件工作时耗尽区完全截止于第一过渡层8-1，第二过渡层8-2厚度易于设计。
下面以第一掺杂类型为N型掺杂，第二掺杂类型为P型掺杂的IGBT器件进行说明。
本申请实施例的IGBT器件，通过优化第一过渡层8-1和第二过渡层8-2的厚度以及场截止层9的厚度、浓度，实现比传统超结IGBT更低的损耗。
为了得到适合的第一过渡层8-1和第二过渡层8-2的厚度以及场截止层9的厚度、浓度。本申请实施例的IGBT器件的设计过程如下：
对于高压大功率超结IGBT器件，关断阶段（在关断阶段，IGBT器件的实际电流下降）的电流拖尾是器件性能优劣的关键，直接影响器件关断损耗的大小。本发明将重点解决Super IGBT 关断阶段电流的拖尾。
IGBT器件进入电流拖尾阶段，第一过渡层8-1到集电极方向，器件内部导带（Ec）、电子准费米能级（EFn）、空穴准费米能级（EFp）和价带（Ev）能量等级迅速增加，器件内部出现高载流子势垒，导致芯片底部区域载流子无法自由进入空间电场区，该区域大部分非平衡载流子只能通过复合消失，产生时间较长的拖尾电流。
为了更准确设计第一过渡层8-1、第二过渡层8-2、场截止层9的厚度、浓度，本发明提出从能带角度来加快设计最佳SJ IGBT结构。
本申请发明人设计基础IGBT器件是层结构与本申请一致，第二过渡层8-2的厚度较大（即未对第二过渡层8-2的过剩载流子进行精确控制）的IGBT器件进行仿真以及理论计算。
首先，根据能带理论分析超结设计基础IGBT器件的关断阶段。在关断阶段，设计基础IGBT器件的实际电流不断下降。
步骤S1-1：对设计基础IGBT器件的第二预设电流比例进行初次赋值， 如初次赋值为10%；
步骤S2-1：设计基础IGBT器件的实际电流下降至额定电流的预设电流比例10%的时刻，该时刻将关断阶段分为关断前一阶段和关断后一阶段；
步骤S3-1：对关断后一阶段的关断损耗与整个关断阶段的关断损耗之比进行判断：
如果在预设管控区间内，则此时的赋值作为设计基础IGBT器件的实际电流下降至额定电流的第二预设电流比例的取值；
如果不在预设管控区间内，则重新跳转到步骤S1-1，直至找到赋值作为设计基础IGBT器件实际电流下降至额定电流的第二预设电流比例的取值。
这样，通过仿真多次对设计基础IGBT器件的第二预设电流比例进行赋值的方式，不断逼近，直至找到赋值作为设计基础IGBT器件的第二预设电流比例的取值。从而得到成品IGBT器件的第一预设电流比例的取值。
在IGBT器件的实际电流下降至额定电流的10%时刻，当该时刻后产生的电流拖尾产生的关断损耗大大增加了器件的关断损耗（如关断后一阶段的关断损耗与整个关断阶段的关断损耗之比达到30%，即在预设管控区间大于等于20%小于等于50%），即10%能够作为IGBT器件的实际电流下降至IGBT器件额定电流的预设电流比例A%。此时，第一过渡层8-1、第二过渡层8-2和场截止层9中的非平衡载流子的分布规律如图3所示。
目前绝大部分的IGBT器件在关断阶段，实际电流下降至额定电流的10%时刻时，其两端电压已经为母线电压，耗尽区已经形成。所以会形成第一过渡层8-1与第二过渡层8-2的交界，且后续该交界不会变化。本申请是针对IGBT器件在关断阶段且耗尽区已经形成后，形成第一过渡层8-1和第二过渡层8-2，对第二过渡层8-2的过剩载流子进行精确控制，从而减小拖尾电流的技术构思。
图3为超级结IGBT器件的关断阶段，IGBT器件的实际电流下降至额定电流10%的时刻，器件内部对应的能带图。其中，横轴和竖轴的单位为eV，黑实线曲线为Ec- EFn，黑虚线曲线为EFp-Ev。
如图3所示，在IGBT器件关断阶段，IGBT器件的实际电流下降至额定电流10%的时刻，根据器件内部不同位置的能带特征，可将器件划分为四个区域：
超结柱区6、第一过渡层8-1 (耗尽区)、第二过渡层8-2、场截止层9。对IGBT器件的实际电流下降至额定电流10%的时刻，四个区域的能带进行分析如下：
导带（Ec）至电子准费米能级（EFn）的距离（Ec- EFn）直接反映对应位置电子浓度的高低，电子浓度随（Ec- EFn）变小而指数上升。
相对应的，价带（Ev）至空穴准费米能级（EFp）的距离（EFp-Ev）直接反映空穴浓度的高低，空穴浓度随（EFn-Ev）变小而指数上升。
超结柱区6：由于（Ec- EFn）高于0.6eV（对应Ec- EFn>0.6eV），该区域几乎没有电子存在；
相对应的，（EFp-Ev）介于0.35eV 至0.4eV 之间（对应0.35eV<EFp-Ev<0.4eV），则该区域存在一定量的导电空穴。其中，超结柱区为所述漂移区（7）与第二掺杂类型的柱区6重合的区域。上述能带特征预示着超结柱区6的导电载流子主要为空穴。该区域的空穴则主要由第一过渡层8-1空间电场的漂移作用引入。
第一过渡层8-1(耗尽区)：（Ec- EFn）由0.375eV 迅速增大并超过0.6eV，显然该区域仅在与第二过渡层8-2的临界位置存在少量电子，其余位置均未有导电电子。
该区域的（EFp-Ev）特征与超结柱区6类似，（EFp-Ev）介于0.35eV 至0.4eV 之间（对应0.35eV<EFp-Ev<0.4eV），则该区域存在一定量的导电空穴。即第一过渡层8-1也存在大量的空穴，并产生空穴电流。该区域的空穴则主要由第二过渡区8-2的扩散所用引入。
第二过渡层8-2：该区域的（Ec- EFn）与（Efp-Ev）均小于0.375eV，说明在该区域存在同时存在导电电子和空穴，并形成导通电流（表现为IGBT 关断过程中的拖尾电流）。
随着距离芯片背部的深度增加，（Ec- EFn）呈现单调递增趋势，即电子浓度呈指数下降状态。
相反的，（EFp-Ev）呈现先减小后增大的非线性趋势，即在该区域中部存在空穴富集区。IGBT拖尾电流持续时间取决于空穴富集区内的空穴总量，显然优化该区域的空穴分布形貌能够从根本上改善IGBT 电流拖尾问题。
场截止层9：该区域的（Ec- EFn）与（EFp-Ev）均小于0.375eV，说明在该区域存在同时存在导电电子和空穴，分别产生电子电流和空穴电流。
随着距离芯片背部的深度增加，（Ec- EFn）呈现单调递减趋势，即电子浓度呈指数上升状态。
相反的，（EFp-Ev）呈现单调递减趋势，即空穴浓度呈指数下降状态。上述特征预示着，在场截止层9内部，空穴浓度随深度增加而迅速减小。
综上所述，第一过渡层8-1、第二过渡层8-2和场截止层9内非平衡载流子，是造成电流拖尾的根本原因，为有效降低拖尾电流，可以通过控制非平衡载流子总量进行器件结构设计及优化，降低过剩载流子总量。本申请中，在维持器件承压能力前提下，通过设计柱区下方第一过渡层8-1和第二过渡层8-2厚度、场截止层9的厚度和浓度，以获得最佳的关断特性，即较小的电流拖尾。
至此，第二过渡层8-2的厚度较大（即未对第二过渡层8-2的过剩载流子进行精确控制）的IGBT器件的拖尾电流较大。因此，需要对第二过渡层8-2的过剩载流子（即空穴）进行控制。如何进行控制以及控制的方法，是本申请的重要内容，如下：
对第二过渡层8-2的非平衡载流子（即过剩载流子）总量的进行理论分析，得到第二过渡层8-2的厚度H2和能带之间满足的关系。
过程如下：
基于半导体物理理论，单位体积载流子浓度p与能带满足以下数序关系：
公式一；
其中，公式一不仅适用于空穴载流子，而且适用于电子载流子；p为单位体积载流子浓度，ni为本征载流子浓度，e为电荷的自然单位，k为玻尔兹曼常数（1.38×10-23J/K），T为温度，Ei 为禁带中线能级，EF 为费米能级。本征载流子浓度ni（Intrinsic carrierconcentration）为本征半导体材料中自由电子和自由空穴的平衡浓度。ni常用值为300K时的浓度值，T=300K时，硅的本征载流子浓度ni的公认值1.5×1010/cm3。
由于从图3中可知第二过渡层8-2的中部存在空穴富集区，即第二过渡层8-2的过剩载流子应该是空穴。第二过渡层8-2的厚度用H2表示的情况下，第二过渡层8-2单位体积空穴的浓度P满足的公式二：
公式二。
为了有效控制第二过渡层8-2的过剩载流子数量。本申请实施例的IGBT器件设计的结构中，第二过渡层8-2内的过剩载流子即为空穴载流子，第二过渡层8-2单位体积空穴的浓度P还需要满足公式三：
公式三。公式三的本质即为控制第二过渡层8-2的空穴数量。公式三作为第一预设关系式。
发明人在对第二过渡层8-2的过剩载流子进行精确控制的技术构思的在教导下，进行了大量的仿真。在大量仿真的基础之上，结合理论推导，得到了第一预设关系式，发现满足第一预设关系式的第二过渡层8-2，过剩载流子产生的拖尾电流较小，最大程度减小了关断损耗。仿真和实测结果如图4、图5所示。
对于空穴载流子而言，与禁带宽度满足公式四：
公式四；
其中，Eg为Si材料的禁带宽度且室温条件下（T=300K）Eg=1.12 eV，EFp为空穴准费米能级，EFn电子准费米能级，EV为价带能级且此处为硅材料的价带能级。
将公式四带入公式三，可得 ，进一步简化可得公式五：
公式五。即将第二过渡层8-2的厚度H2和能带建立了联系。
进一步推导，得出：
第二预设关系式。
在第二预设关系式中，室温（T=300K）的条件下，Eg=1.12 eV，电子能量用kT表示为0.026eV，即kT=0.026eV，带入第二预设关系式得到第三预设关系式；
第三预设关系式。
至此，根据理论分析得到，得到第二过渡层8-2的厚度H2的第三预设关系式。
至此，第三预设关系式显示了第二过渡层8-2的厚度和能带满足的预设关系。本申请实施例的IGBT器件（具有满足第三预设关系式的第二过渡层8-2）的整个关断阶段的关断损耗，仅仅对应作为设计基础的IGBT器件的整个关断阶段的关断损耗的（1-预设管控区间B%）。
在第三预设关系式中，第二过渡层8-2每个厚度位置的值不同，即第二过渡区中EFp-Ev值是变化的。
综合考虑，第三预设关系式中的的取值采用所述第二过渡层8-2每个厚度位置的/>值的平均值。
将上述理论分析，结合仿真验证结果，当所述第二过渡层8-2每个厚度位置的值的平均值为0.258eV时，将0.258eV带入第三预设关系式，
得到所述第二过渡层8-2的取值范围为小于等于9微米。
通过仿真得到，当所述第二过渡层8-2每个厚度位置的值的平均值为0.258eV时，该第二过渡层8-2的过剩空穴不会造成明显的拖尾电流。
发明人对各种功率的本申请的IGBT器件进行多次仿真，在所述第二过渡层8-2每个厚度位置的值的平均值为0.258eV时，各种功率的IGBT器件都不会产生明显的拖尾电流。因此，具有漂移区7、柱区6、第一过渡层8-1、第二过渡层8-2的IGBT器件，在所述第二过渡层8-2每个厚度位置的/>值的平均值为0.258eV的情况下，第二过渡层8-2厚度的取值范围为小于等于9微米，是一个具有相当通用性特征。
下面对第一过渡层8-1进行说明。
第一过渡层8-1的掺杂为均匀掺杂时，第一过渡层8-1的厚度H1的取值范围为大于0微米小于等于2微米。
实施中，第一过渡层8-1的掺杂为均匀掺杂时，第一过渡层8-1的厚度H1的取值范围为大于0微米小于等于2微米的条件下，还需要满足下述要求：
第一过渡层8-1掺杂浓度ND和第一过渡层8-1厚度H1满足以下关系式：
n%×k%×BV=Em×H1—q×ND× H1 2/2；
Em= k%×Ec；
其中，k%为IGBT器件的最小预设工作电压条件下电场强度占临界击穿电场强度的百分比，最小预设工作电压占击穿电压的百分比的取值作为k%的取值；n%为第一过渡层8-1承担电压占最小预设工作电压的百分比， n%的取值范围为大于0%小于等于5%，Em为IGBT器件最小预设工作电压对应的最大场强，Ec取值为0.25Mv/cm，q为单个电子的电荷量，为IGBT器件Si衬底的介电常数。
满足上述要求的第一过渡层8-1，第一过渡层8-1和第二过渡层8-2的分界线是IGBT器件在关断阶段形成耗尽区的交界面，耗尽区位于第一过渡层8-1且未进入第二过渡层8-2。
具体的，当n%的取值为5%时，k%的取值为10%，上述公式对应为：
5% ×10%×BV=Em×H1—q×ND ×H1 2/2；
Em= 10%×Ec；
其中，k%为IGBT器件的最小预设工作电压条件下电场强度占临界击穿电场强度的百分比，n%为第一过渡层8-1承担电压占最小预设工作电压的百分比， n%的取值范围为大于0%小于等于5%，Em为IGBT器件最小预设工作电压对应的最大场强，Ec取值为0.25Mv/cm，q为单个电子的电荷量，为Si的介电常数。
公式左侧的5%×10%×BV，即第一过渡层8-1能够承受的电压值。如IGBT器件设计的击穿电压目标是1200伏，最小预设工作电压为10%×BV，即漂移区和柱区形成的超级结结构承担95%的最小预设工作电压。那么电场第一过渡层8-1承担5%最小预设工作电压，实际第一过渡层8-1承担的电压值随第一过渡层8-1层厚度与掺杂浓度变化而变化。
下面对IGBT器件的场截止层进行说明。
实施中，场截止层9的掺杂浓度小于第一过渡层8-1和所述第二过渡层8-2的掺杂浓度；
所述场截止层9厚度的取值范围为大于等于1微米小于等于3微米，所述场截止层9掺杂浓度的取值范围为大于等于2×1015/cm3小于等于2×1017/cm3。
实施中，所述漂移区7、第一过渡层8-1、所述第二过渡层8-2的掺杂浓度依次增大。
尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (18)

1.一种IGBT器件，其特征在于，包括：
第一掺杂类型的漂移区（7）；
形成在所述漂移区（7）内沿横向方向间隔设置的多个第二掺杂类型的柱区（6）；
第一掺杂类型的过渡层，连接在所述柱区（6）之下；
其中，所述过渡层的厚度大于2微米小于等于11微米，所述过渡层的掺杂浓度的取值范围为大于等于2.4×1014/cm3小于等于2.4×1016/cm3；
所述过渡层包括：
第一过渡层（8-1），连接在所述柱区（6）之下，所述第一过渡层（8-1）厚度的取值范围为大于0微米小于等于2微米；所述第一过渡层（8-1）的掺杂浓度的取值范围为大于等于2.4×1014/cm3小于等于2.4×1016/cm3；
第二过渡层（8-2），连接在所述第一过渡层（8-1）之下；其中，所述第二过渡层（8-2）厚度的取值范围为小于等于9微米；所述第二过渡层（8-2）的掺杂浓度的取值范围为大于等于2.4×1014/cm3小于等于2.4×1016/cm3；第一过渡层（8-1）和第二过渡层（8-2）的分界面是IGBT器件在关断阶段形成耗尽区的交界面，耗尽区位于第一过渡层（8-1）且未进入第二过渡层（8-2），使得在IGBT器件在关断阶段，形成的耗尽区的边缘为第一过渡层（8-1）和第二过渡层（8-2）的分界面，第一过渡层（8-1）的载流子被耗尽。
2.根据权利要求1所述的IGBT器件，其特征在于，所述漂移区（7）、第一过渡层（8-1）、所述第二过渡层（8-2）的掺杂浓度依次增大。
3.根据权利要求1所述的IGBT器件，其特征在于，第一过渡层（8-1）的掺杂为均匀掺杂，所述第二过渡层（8-2）的掺杂为均匀掺杂。
4.根据权利要求1至3任一所述的IGBT器件，其特征在于，还包括：
第一掺杂类型的场截止层（9），连接在所述第二过渡层（8-2）之下；
其中，场截止层（9）的掺杂浓度大于第一过渡层（8-1）和所述第二过渡层（8-2）的掺杂浓度；
所述场截止层（9）厚度的取值范围为大于等于1微米小于等于3微米，所述场截止层（9）掺杂浓度的取值范围为大于等于2×1015/cm3小于等于2×1017/cm3。
5.根据权利要求4所述的IGBT器件，其特征在于，还包括：
第二掺杂类型的集电极（10），连接在所述场截止层（9）之下；
自所述漂移区（7）的上表面向下形成的深槽；
栅氧化层（5-2），形成在所述深槽的内底和侧壁；
栅极（5-1），形成在所述栅氧化层（5-2）所围空间；
体区（4），形成在所述栅氧化层（5-2）的外围；
第一掺杂类型区（3），形成在所述体区（4）之上；
隔离氧化层（2），形成在所述第一掺杂类型区（3）、栅氧化层（5-2）、栅极（5-1）之上；
金属发射极（1），形成在隔离氧化层（2）之上；
其中，第一掺杂类型为N型掺杂，第二掺杂类型为P型掺杂。
6.根据权利要求1至3任一所述的IGBT器件，其特征在于，所述第二过渡层（8-2）的厚度和能带满足预设关系使得第二过渡层（8-2）的过剩载流子受到精确控制，以抑制所述第二过渡层（8-2）自身产生的拖尾电流。
7.根据权利要求6所述的IGBT器件，其特征在于，所述第二过渡层（8-2）的过剩载流子需要满足如下要求：
IGBT器件的关断阶段，当IGBT器件的实际电流下降至IGBT器件额定电流的第一预设电流比例的时刻，所述第二过渡层（8-2）的单位体积空穴的浓度P满足以下第一预设关系式：
，第一预设关系式；
其中，ni为硅材料本征载流子浓度，第一预设电流比例的取值范围为大于等于10%小于等于20%。
8.根据权利要求7所述的IGBT器件，其特征在于，成品IGBT器件的第一预设电流比例的取值等于设计基础IGBT器件的第二预设电流比例的取值；
其中，成品IGBT器件为第二过渡层（8-2）的过剩载流子受到精确控制的IGBT器件；设计基础IGBT器件与成品IGBT器件的结构相同且未对第二过渡层（8-2）的过剩载流子进行控制；
确定设计基础IGBT器件的第二预设电流比例取值的方式如下：
步骤S1：在设计基础IGBT器件的仿真过程中，对第二预设电流比例进行初次赋值；
步骤S2：确定设计基础IGBT器件实际电流下降至额定电流的第二预设电流比例为赋值的时刻，该时刻将关断阶段划分为关断前一阶段和关断后一阶段；
步骤S3：判断关断后一阶段的关断损耗与整个关断阶段的关断损耗之比是否在预设管控区间内：
在预设管控区间内，则此时的赋值作为设计基础IGBT器件的第二预设电流比例的取值；
不在预设管控区间内，则重新跳转到步骤S1，直至找到赋值作为设计基础IGBT器件的第二预设电流比例的取值。
9.根据权利要求8所述的IGBT器件，其特征在于，设计基础IGBT器件的预设管控区间为大于等于20%小于等于50%。
10.根据权利要求7所述的IGBT器件，其特征在于，IGBT器件的关断阶段，当IGBT器件的实际电流下降至IGBT器件额定电流的预设电流比例的时刻，根据第一预设关系式，所述第二过渡层（8-2）的厚度H2和能带具体满足以下第二预设关系式：
第二预设关系式；
其中， H2为所述第二过渡层（8-2）的厚度，e为电荷的自然单位且为常数，k为玻尔兹曼常数，T为温度，Eg为Si材料的禁带宽度且室温条件下Eg=1.12 eV，EFp 为空穴准费米能级且此处为硅材料的空穴准费米能级，EV为价带能级且此处为硅材料的价带能级。
11. 根据权利要求10所述的IGBT器件，其特征在于，T=300K时，kT=0.026eV，Eg=1.12eV，第二预设关系式简化为第三预设关系式：
第三预设关系式；
其中，第三预设关系式中的的取值采用所述第二过渡层（8-2）每个厚度位置的/>值的平均值。
12. 根据权利要求11所述的IGBT器件，其特征在于，当所述第二过渡层（8-2）每个厚度位置的值的平均值为0.258eV时，所述第二过渡层（8-2）的取值范围为小于等于9微米。
13.根据权利要求1至3任一所述的IGBT器件，其特征在于，第一过渡层（8-1）的掺杂为均匀掺杂时，第一过渡层（8-1）掺杂浓度ND和第一过渡层（8-1）厚度H1满足以下关系式
n%×k%×BV=Em×H1—q×ND× H1 2/2；
Em= k%×Ec；
其中，k%为IGBT器件的最小预设工作电压条件下电场强度占临界击穿电场强度的百分比，最小预设工作电压占击穿电压的百分比的取值作为k%的取值；n%为第一过渡层（8-1）承担电压占最小预设工作电压的百分比， n%的取值范围为大于0%小于等于5%，Em为IGBT器件最小预设工作电压对应的最大场强，Ec取值为0.25Mv/cm，q为单个电子的电荷量，为IGBT器件Si衬底的介电常数。
14.一种IGBT器件，其特征在于，包括：
第一掺杂类型的漂移区（7）；
形成在所述漂移区（7）内沿横向方向间隔设置的多个第二掺杂类型的柱区（6）；
第一掺杂类型的第一过渡层（8-1），连接在所述柱区（6）之下；
第一掺杂类型的第二过渡层（8-2），连接在所述第一过渡层（8-1）之下；
其中，所述第一过渡层（8-1）和所述第二过渡层（8-2）的分界面为IGBT器件关断阶段形成耗尽区的交界面；
所述第二过渡层（8-2）的厚度和能带满足预设关系使得第二过渡层（8-2）的过剩载流子受到精确控制，以抑制所述第二过渡层（8-2）自身产生的拖尾电流；
所述第二过渡层（8-2）的过剩载流子需要满足如下要求：
IGBT器件的关断阶段，当IGBT器件的实际电流下降至IGBT器件额定电流的第一预设电流比例的时刻，所述第二过渡层（8-2）的单位体积空穴的浓度P满足以下第一预设关系式：
，第一预设关系式；
其中，ni为硅材料本征载流子浓度，第一预设电流比例的取值范围为大于等于10%小于等于20%。
15.根据权利要求14所述的IGBT器件，其特征在于，IGBT器件的关断阶段，当IGBT器件的实际电流下降至IGBT器件额定电流的预设电流比例的时刻，根据第一预设关系式，所述第二过渡层（8-2）的厚度H2和能带具体满足以下第二预设关系式：
第二预设关系式；
其中， H2为所述第二过渡层（8-2）的厚度，e为电荷的自然单位且为常数，k为玻尔兹曼常数，T为温度，Eg为Si材料的禁带宽度且室温条件下Eg=1.12 eV，EFp 为空穴准费米能级且此处为硅材料的空穴准费米能级，EV为价带能级且此处为硅材料的价带能级。
16. 根据权利要求15所述的IGBT器件，其特征在于，T=300K时，kT=0.026eV，Eg=1.12eV，第二预设关系式简化为第三预设关系式：
第三预设关系式；
其中，第三预设关系式中的的取值采用所述第二过渡层（8-2）每个厚度位置的/>值的平均值。
17.根据权利要求16所述的IGBT器件，其特征在于，当所述第二过渡层（8-2）每个厚度位置的值的平均值为0.258eV时，所述第二过渡层（8-2）的取值范围为小于等于9微米。
18.根据权利要求14所述的IGBT器件，其特征在于，还包括：
第一掺杂类型的场截止层（9），连接在所述第二过渡层（8-2）之下；
其中，场截止层（9）的掺杂浓度大于第一过渡层（8-1）和所述第二过渡层（8-2）的掺杂浓度；
所述场截止层（9）厚度的取值范围为大于等于1微米小于等于3微米，所述场截止层（9）掺杂浓度的取值范围为大于等于2×1015/cm3小于等于2×1017/cm3。
CN202410057218.4A 2024-01-16 2024-01-16 一种igbt器件 Active CN117577676B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410057218.4A CN117577676B (zh) 2024-01-16 2024-01-16 一种igbt器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410057218.4A CN117577676B (zh) 2024-01-16 2024-01-16 一种igbt器件

Publications (2)

Publication Number Publication Date
CN117577676A CN117577676A (zh) 2024-02-20
CN117577676B true CN117577676B (zh) 2024-04-19

Family

ID=89864717

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410057218.4A Active CN117577676B (zh) 2024-01-16 2024-01-16 一种igbt器件

Country Status (1)

Country Link
CN (1) CN117577676B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681321A (zh) * 2012-09-17 2014-03-26 中国科学院微电子研究所 一种高压超结igbt的制作方法
CN107910367A (zh) * 2017-11-13 2018-04-13 广东美的制冷设备有限公司 绝缘栅双极晶体管及其制作方法、ipm模块、以及空调器
CN113644123A (zh) * 2021-06-28 2021-11-12 华为技术有限公司 半导体器件及相关芯片和制备方法
CN116469910A (zh) * 2022-09-09 2023-07-21 苏州华太电子技术股份有限公司 一种igbt器件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681321A (zh) * 2012-09-17 2014-03-26 中国科学院微电子研究所 一种高压超结igbt的制作方法
CN107910367A (zh) * 2017-11-13 2018-04-13 广东美的制冷设备有限公司 绝缘栅双极晶体管及其制作方法、ipm模块、以及空调器
CN113644123A (zh) * 2021-06-28 2021-11-12 华为技术有限公司 半导体器件及相关芯片和制备方法
CN116469910A (zh) * 2022-09-09 2023-07-21 苏州华太电子技术股份有限公司 一种igbt器件

Also Published As

Publication number Publication date
CN117577676A (zh) 2024-02-20

Similar Documents

Publication Publication Date Title
US10734507B2 (en) Method of operating a semiconductor device having a desaturation channel structure and related methods of manufacture
CN107731897B (zh) 一种沟槽栅电荷存储型igbt及其制造方法
CN108183130B (zh) 带有p型埋层的双栅载流子储存性igbt器件
US20210036135A1 (en) Igbt power device and fabrication method therefor
US10411093B2 (en) Semiconductor device and method for manufacturing semiconductor device
WO2019157819A1 (zh) 一种具有三维沟道的复合栅igbt芯片
CN109166916B (zh) 一种绝缘栅双极型晶体管及其制备方法
CN109192771B (zh) 一种电荷存储型绝缘栅双极型晶体管及其制备方法
US9263560B2 (en) Power semiconductor device having reduced gate-collector capacitance
JPH09307104A (ja) 半導体装置およびその製造方法
CN112701159A (zh) 一种多沟道沟槽绝缘栅双极型晶体管及其制造方法
Antoniou et al. Experimental demonstration of the p-ring FS+ Trench IGBT concept: A new design for minimizing the conduction losses
CN103915489B (zh) 绝缘栅双极型晶体管
CN105529369A (zh) 一种半导体元胞结构和功率半导体器件
US20150144990A1 (en) Power semiconductor device and method of manufacturing the same
CN116469910B (zh) 一种igbt器件
CN117577676B (zh) 一种igbt器件
CN114725206B (zh) 一种基于低介电常数介质的SiCVDMOSFET器件
JP2014154739A (ja) 半導体装置
CN109920840A (zh) 一种具有L型SiO2隔离层的复合型RC-LIGBT器件
CN113838914B (zh) 具有分离栅结构的ret igbt器件结构及制作方法
CN108155228B (zh) 绝缘栅双极晶体管、ipm模块及空调器
Matsudai et al. New anode design concept of 600 V thin wafer PT-IGBT with very low dose P-buffer and transparent P-emitter
KR20160016520A (ko) 반도체 장치
WO2015196534A1 (zh) 一种双模式绝缘栅晶体管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant